JP4679041B2

JP4679041B2 - 高周波増幅装置

Info

Publication number: JP4679041B2
Application number: JP2003176526A
Authority: JP
Inventors: 清裕柴田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-06-20
Filing date: 2003-06-20
Publication date: 2011-04-27
Anticipated expiration: 2023-06-20
Also published as: JP2005012086A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の高周波増幅素子を並列に接続して構成される高周波増幅装置に関する。
【０００２】
【従来の技術】
一般に、高周波増幅装置は、複数の高周波増幅素子を並列に接続して構成されている。この高周波増幅装置では、高周波増幅素子として三端子素子、例えばＦＥＴ（電界効果トランジスタ）やＢＪＴ（バイポーラ接合トランジスタ）が用いられる。
【０００３】
図６に従来の高周波増幅装置の構成を示す。
【０００４】
図６に示す高周波増幅装置は、矩形板状の基板２０１を有する。基板２０１の表面には、複数の高周波増幅素子２０２ａ、２０２ｂ、２０２ｃ（３つのみ図示）が略一列に設けられ、高周波増幅素子２０２ａ〜２０２ｃによって形成される列の両側には、それぞれ入力用信号配線２０３ａと出力用信号配線２０３ｂが設けられている。
【０００５】
入力用信号配線２０３ａ及び出力用信号配線２０３ｂは、それぞれ出力側主信号配線２０４ａ及び入力側主信号配線２０４ｂを有している。これら主信号配線２０４ａ、２０４ｂは、基板２０１上に設けられた分岐点２０６ａ、２０６ｂにおいて、複数の入力側接続配線２０５ａ、２０５ｂ、２０５ｃ（３つのみ図示）、或いは出力側接続配線２１０ａ、２１０ｂ、２１０ｃ（３つのみ図示）に分岐され、その先端は各高周波増幅素子２０２ａ〜２０２ｃの入力端子２０７或いは出力端子２０８に接続されている。
【０００６】
上記構成の高周波増幅装置において、入力用信号配線２０３ａに入力された信号は、入力側主信号配線２０４ａを伝播し、分岐点２０６ａで３つの接続配線２０５ａ〜２０５ｃに分配される。接続配線２０５ａ〜２０５ｃに分配された信号は、それぞれ高周波増幅素子２０２ａ〜２０２ｃで増幅された後、分岐点２０６ｂで合成され、出力側主信号配線２０４ｂを介して出力用信号配線２０３ｂから出力される。
【０００７】
しかしながら、上述した構成では、分岐点２０６ａと高周波増幅素子２０２ａ〜２０２ｃ、及び分岐点２０６ｂと高周波増幅素子２０２ａ〜２０２ｃの間に距離の差Ｌがあるため、信号の周波数が高くなった場合に、接続配線２０５ａと２０５ｃ、或いは接続配線２０５ｂと２０５ｃを伝播する信号の間に位相差が生じてしまう。
【０００８】
特に、高周波増幅装置の出力側では、各高周波増幅素子２０２ａ〜２０２ｃで増幅された信号を合成して取り出すため、各高周波増幅素子２０２ａ〜２０２ｃから出力された信号の間に位相差があると、電力合成効率が低下することがある。
【０００９】
そこで、この問題を解決するために、図７に示すような高周波増幅装置が考えられる。
【００１０】
図７に示すように、この構成では、主信号配線２０４ａ、２０４ｂと各高周波増幅素子２１１ａ〜２１１ｄの間の距離が等しくなるように、入力用信号配線２０３ａ及び出力用信号配線２０３ｂを分岐している。
【００１１】
そのため、入力用信号配線２０３ａ及び出力用信号配線２０３ｂにおける、各高周波増幅素子２１１ａ〜２１１ｄまでの経路を伝播する信号の間に位相差が発生しない。
【００１２】
【発明が解決しようとする課題】
しかしながら、図７に示すような構成の高周波増幅装置であっても、分岐点２１２が増加するにつれて、分岐点誤差、すなわち分岐点２１２における信号伝達経路の差が累積し、電力合成効率に影響を及ぼすことがある。また、上記構成を用いるためには、大きな配線面積が必要となり、装置の小型化、低価格化の障害となる。
【００１３】
また、高周波増幅素子２１１ａの出力に雑音電力が発生すると、この電力が出力側接続配線２１４ａ、高周波増幅素子２１１ｂ、入力側接続配線２１３ｂを介して高周波増幅素子２１１ａの入力側に戻り、この経路でのループゲインが１以上であった場合に発振を引き起こすことがあった。
【００１４】
本発明は、上記事情に鑑みてなされたものであって、その目的とするところは、電力合成効率が高く、発振を防止できる、小型の高周波増幅装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記課題を解決し目的を達成するために、本発明の高周波増幅素子は次のように構成されている。
【００１６】
（１）高周波増幅装置において、基板と、この基板に設けられ、互いに絶縁された近接する複数の電極にそれぞれ設けられた櫛状部が、互いに所定間隔を保って配置されることで高周波信号を増幅する高周波増幅部を構成する櫛形の複数の高周波増幅素子と、上記高周波信号が入力、又は出力される主信号配線と、この主信号配線上の一点と上記各高周波増幅素子とをそれぞれ接続する複数の接続配線とを具備し、上記各接続配線の長さはほぼ等しく、上記高周波増幅素子は、上記主信号配線の上記一点からほぼ同じ距離に複数の行及び列の行列状に配置されており、上記接続配線は上記主信号配線の上記一点と各高周波増幅素子との間にほぼ直線状に配設されていることを特徴とする。
【００１８】
（２）（１）に記載された高周波増幅装置であって、上記接続配線の先端間は、抵抗で接続されていることを特徴とする。
【００１９】
（３）（１）に記載された高周波増幅装置であって、上記接続配線は、上記各高周波増幅素子の略中心に接続されていることを特徴とする。
【００２０】
【発明の実施の形態】
以下、図１〜図５を参照しながら本発明の一実施の形態を説明する。
【００２１】
図１は本発明の一実施の形態に係る高周波増幅装置の構成を示す断面図、図２は同実施の形態に係る高周波増幅チップの構成を示す平面図である。
【００２２】
図１に示すように、本発明の高周波増幅装置は、高周波増幅チップ１０と、この高周波増幅チップ１０が搭載される外部回路基板１００から構成される。
【００２３】
図２に示すように、高周波増幅チップ１０は、矩形板状の半導体基板１１上に形成される。この半導体基板１１はＧａＡｓ等の素材からなり、その表面には複数、本実施の形態ではＦＥＴ（電界効果トランジスタ）からなる６つの高周波増幅素子１２が、半導体基板１１の幅方向及び長手方向に対称となるよう配設されている。
【００２４】
なお、高周波増幅素子１２は、半導体基板１１の表面にモノリシック化マイクロ波集積回路（ＭＭＩＣ）として形成してもよい。また、高周波増幅素子１２として、ＢＪＴ（バイポーラ接合トランジスタ）を用いてもよい。
【００２５】
図３は同実施の形態に係る高周波増幅素子１２の構成を示す概略図である。
【００２６】
この高周波増幅素子１２は、ソース電極１３、ゲート電極１４、及びドレイン電極１５を有している。これら電極１３〜１５は、絶縁体層（不図示）によって絶縁されており、いずれも長い櫛形に形成されている。
【００２７】
ソース電極１３、ゲート電極１４、及びドレイン電極１５の櫛状部１３ａ〜１５ａは、互いに所定間隔を保って配置されており、近接する３つの櫛状部１３ａ〜１５ａで一組の高周波増幅部１６を構成している。
【００２８】
すなわち、各高周波増幅素子１２に入力された信号は、各高周波増幅部１６に分配され、それぞれの高周波増幅部１６にて増幅された後、合成されて出力される。
【００２９】
図２に示すように、半導体基板１１の表面には、絶縁体層（不図示）を介して入力用信号配線１７が設けられている。この入力用信号配線１７は、入力用主信号配線１８（主信号配線）を有しており、その先端部１９（一点）は半導体基板１１の略中心部において複数、本実施の形態では６本の入力用分岐信号配線２０（接続配線）に分岐している。
【００３０】
これら入力用分岐信号配線２０はほぼ同じ長さであり、その先端はコンタクト（不図示）を介して上記各半導体素子１２のゲート電極１４の長手方向のほぼ中心部に接続されている。
【００３１】
半導体基板１１の幅方向に隣り合う高周波増幅素子１２に接続された入力用分岐信号配線２０の先端部２２間は、それぞれ安定化抵抗２１によって接続されている。なお、安定化抵抗２１は、例えば抵抗膜のメッキや蒸着等により形成することができる。
【００３２】
図１に示すように、上記構成の高周波増幅チップ１０は、その表面を外部回路基板１００に向けた状態でフリップチップ接合されている。
【００３３】
この外部回路基板１００は、配線層１０１、接地導体層１０２、絶縁層１０３を積層して構成される。
【００３４】
図４は図１をＡ−Ａ線に沿って切断して示す断面図である。
【００３５】
図４に示すように、上記配線層１０１は、平面視で上記入力用信号配線１７とほぼ同じ形状に形成されており、上記高周波増幅チップ１０からの信号を出力する出力用信号配線１０４として機能している。
【００３６】
すなわち、この出力用信号配線１０４は、出力用主信号配線１０５を有しており、その先端部１０６（一点）は上記半導体基板１１のほぼ中心部の直下にて６本の出力用分岐信号配線１０７に分岐している。
【００３７】
これら出力用分岐信号配線１０７はほぼ同じ長さであり、その先端はそれぞれコンタクト１０７ａ（図１にのみ図示）を介して、各高周波増幅素子１２のドレイン電極１５の長手方向のほぼ中心に接続している。
【００３８】
上記接地導体層１０２は、配線層１０１を挟んで両側ほぼ全面にそれぞれ設けられており、それぞれコンタクト１１１ａ（図１にのみ図示）を介して、各高周波増幅素子１２のソース電極１３の長手方向ほぼ中心、又はソース電極１３の複数の箇所に接続している。
【００３９】
上記構成の高周波増幅素子によれば、各高周波増幅素子１２のドレイン電極１５と出力用主信号配線１０５の先端部１０６とを接続する各出力用分岐信号配線１０７の長さをほぼ同じにしている。
【００４０】
そのため、各出力用主信号配線１０５を伝播する信号間に位相差が生じることがないから、各高周波増幅素子１２から出力された信号を合成する際の電力合成効率を向上させることができる。
【００４１】
さらに、出力用分岐信号配線１０７をドレイン電極１５の長手方向ほぼ中心部に接続している。
【００４２】
そのため、各高周波増幅素子１２において、各高周波増幅部１６と出力用分岐信号配線１０７との間の距離の差が最小となるから、信号間の位相差が低減され、電力合成効率をさらに向上させることができる。
【００４３】
また、各高周波増幅素子１２のゲート電極１４と入力用主信号配線１８の先端部１９を接続する各入力用分岐信号配線２０の長さをほぼ同じにしている。
【００４４】
そのため、各入力用主信号配線１８を伝播する信号間に位相差が生じることがないから、各高周波増幅素子１２にほぼ同じ位相の信号が入力される。その結果、各高周波増幅素子１２から出力される信号がほぼ同じ位相となり、電力合成効率をさらに一層向上させることができる。
【００４５】
さらに、入力用分岐信号配線２０をゲート電極１４の長手方向ほぼ中心部に接続している。
【００４６】
そのため、高周波増幅素子１２において、各高周波増幅部１６と入力用分岐信号配線２０との間の距離の差が最小となり、各高周波増幅部１６に入力される信号間の位相差が低減する。その結果、高周波増幅部１６から出力される信号がほぼ同じ位相となり、電力合成効率をさらに向上させることができる。
【００４７】
また、全ての入力用分岐信号配線２０及び出力用分岐信号配線１０７を、入力用主信号配線１８及び出力用主信号配線１０５の先端部１９にて分岐している。
【００４８】
そのため、入力用信号配線１７及び出力用信号配線１０４に１つの分岐点しか存在しないから、分岐点における信号伝達経路の差が累積し、電力合成効率を低下させるのを防止することができる。
【００４９】
さらに、高周波増幅装置に使用される配線全体の長さが短縮するから、配線面積が小さくなることによって、装置の構成を小型化することができる。
【００５０】
また、隣り合う高周波増幅素子１２に接続される入力用分岐信号配線２０間を安定化抵抗２１によって接続している。
【００５１】
そのため、各入力用分岐信号配線２０の間に信号の位相差に起因した電位差、或いはノイズに起因する電位差が存在した場合、安定化抵抗２１に電流が流れることで電力損失が発生する。その結果、各高周波増幅素子１２のループゲインが１未満となるから、発振を防止することができる。
【００５２】
しかも、上述したように入力用分岐信号配線２０を伝播する信号の間に位相の差がほとんどなく、安定化抵抗２１には信号成分の電流がほとんど流れないから、電力損失を増大させることなく発振を防止することができる。
【００５３】
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００５４】
すなわち、上記実施の形態では、入力用信号配線１７、入力用主信号配線１８、入力用分岐信号配線２０は、高周波増幅チップ１０を構成する半導体基板１１の表面に設けていたが、これらの配線を半導体基板１１の裏面、或いは外部回路基板１００に図１と同様の形態で構成してもよい。
【００５５】
さらに、各入力用配線１７、１８、２０を高周波増幅チップ１０を構成する半導体基板１１の表面に設ける代わりに、出力配線１０４、１０５、１０７を上記半導体基板１１の表面に設けてもよい。
【００５６】
また、本実施の形態では、隣り合う高周波増幅素子１２に接続される入力用分岐信号配線２０間を安定化抵抗２１によって接続しているが、図５に示すように、任意の高周波増幅素子１２間を安定化抵抗３０とキャパシタ３１と配線３２によって直列に接続してもよい。
【００５７】
この場合、キャパシタ３１が、配線のリアクタンスを補償するから、これらの回路が純抵抗として作用し、これによっても発振を防止することができる。
【００５８】
また、本実施の形態では、入力用信号配線１７と出力用信号配線１０４をそれぞれ高周波増幅チップ１０と外部回路基板１００に分けて設けているが、これらを一体に形成することで、入力端子と出力端子を備えたパッケージ型の構造にしてもよい。
【００５９】
さらに、本実施の形態では、安定化抵抗２１を入力用分岐信号配線２０の先端の間にだけ設けているが、出力用分岐信号配線１０７の先端部間に設けてもよい。こうすることによっても、各高周波増幅素子１２のループゲインを１未満にすることができるから、発信の防止を図ることができる。
【００６０】
【発明の効果】
本発明によれば、高周波増幅装置の電力合成効率を向上することができ、発振を防止でき、さらに高周波増幅装置を小型化することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る高周波増幅装置の構成を示す断面図。
【図２】同実施の形態に係る高周波増幅チップの構成を示す平面図。
【図３】同実施の形態に係る高周波増幅素子の構成を示す概略図。
【図４】図１をＡ−Ａ線に沿って切断して示す断面図。
【図５】同実施の形態に係る安定化抵抗の変形例の構成を示す概略図。
【図６】従来において、信号配線の分岐点から各高周波増幅素子までの距離に差がある高周波増幅装置の構成を示す概略図。
【図７】信号配線の分岐点から各高周波増幅素子までの距離を同じにした従来の高周波増幅装置の構成を示す概略図。
【符号の説明】
１１…半導体基板、１２…高周波増幅素子、１８…入力用主信号配線、１９、１０６…先端部（一点）、２０…入力用分岐信号配線（接続配線）、２１…安定化抵抗、１０５…出力用主信号配線、１０７…出力用分岐信号配線（接続配線）。

Claims

基板と、
この基板に設けられ、互いに絶縁された近接する複数の電極にそれぞれ設けられた櫛状部が、互いに所定間隔を保って配置されることで高周波信号を増幅する高周波増幅部を構成する櫛形の複数の高周波増幅素子と、
上記高周波信号が入力、又は出力される主信号配線と、
この主信号配線上の一点と上記各高周波増幅素子とをそれぞれ接続する複数の接続配線とを具備し、
上記各接続配線の長さはほぼ等しく、
上記高周波増幅素子は、上記主信号配線の上記一点からほぼ同じ距離に複数の行及び列の行列状に配置されており、
上記接続配線は上記主信号配線の上記一点と各高周波増幅素子との間にほぼ直線状に配設されていることを特徴とする高周波増幅装置。
上記接続配線の先端間は、抵抗で接続されていることを特徴とする請求項１記載の高周波増幅装置。
上記接続配線は、上記各高周波増幅素子の略中心に接続されていることを特徴とする請求項１記載の高周波増幅装置。