JPH03289701A

JPH03289701A - マイクロ波集積回路素子

Info

Publication number: JPH03289701A
Application number: JP9088790A
Authority: JP
Inventors: Noritsugu Saitou; 斎藤　範嗣; Kunihiko Kanazawa; 邦彦金澤
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1990-04-05
Filing date: 1990-04-05
Publication date: 1991-12-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明は、マイクロ波の増幅に用いることのできるマイ
クロ波集積回路素子の改良に関するものである。

［従来の技術］近年、マイクロ波領域における電力増幅用素子として信
頼性、経済性、小型軽量性などの観点から、ＧａＡｓ集
積回路素子が進行波管にとって変わりつつある（例えば
、今井哲二他「化合物半導体デバイスＬ　　（昭和５９
年７月１０日）工業調査会、第２１１頁）。

ところでマイクロ波は、波長約３ｍｍ〜３０ｃｍ（周波
数約１ギガ〜１００ギガＨｚ）程度のもので、衛星放送
の通信や、電話回線の通信、ドツプラーレーダ等に使用
されるものである。例えば、軍事用としてはロケットや
ミサイル等の誘導・通信手段として搭載され、民生用と
しては衛星放送のコンバーター等として使用されている
。

以下、図面を参照しながら前記した従来のマイクロ波集
積回路素子について説明する。

第２図（ａ）は、従来のマイクロ波集積回路素子の概略
図である。図中２１は能動素子であるＧａＡｓＦＥＴ、
２２および２３は各々ＲＦ倍信号分割、合成する内部整
合回路（Ｉｎｔｅｒｎａｌ　ＭａｔｃｈｉｎｇＣｉｒｃ
ｉｔ、以下ＩＭＣと略す）、２４はインピーダンスを微
調整するためのパッド、２５はＲＦ倍信号パッケージ内
に取り込むための入力リード、２６は逆にパッケージ内
の信号を外部に取り出すための出力リード、２７および
２８は各々ＧａＡｓＦＥＴとＩＭＣ，リードとＩＭＣと
を結ぶボンディングワイヤーである。

第２図（ｂ）は前記能動素子２１の拡大図であり、ソー
ス、ゲート、ドレインの各電極を交互に複数個配置し、
配線により接続した、いわゆるフィンガー構造となって
いる。図中２９はドレイン電極、３０はゲート電極、３
１はゲートフィンガー　３２はドレインフィンガーであ
る。

また、ソース電極はバイアホールにより裏面に直接アー
スされる。

ここで従来のマイクロ波集積回路素子の特徴は、フィン
ガー群が、フィンガー長方向（矢印りの方向）には１列
だけであり、これに垂直な方向（矢印Ｐの方向）にのみ
複数列並んでいるという点である。

以上のように構成されたマイクロ波集積回路素子の動作
を以下に説明する。入力リード（ゲート側）２５および
出力リード（ドレイン側）２６には、各々外部よりバイ
アスが引加される。入力リード２５から入ったＲＦ倍信
号入力側ＩＭＣによりＦＥＴのインピーダンスに整合さ
れボンディングワイヤーを通じてゲート電極に伝播され
、左右に広がりつつある各ゲートフィンガーに分配され
て増幅される。増幅されたＲＦ倍信号ドレインフィンガ
ーを通じてドレイン電極２９に伝播された後、出力側Ｉ
ＭＣにより所望の周波数帯域で負荷インピーダンスに整
合するよう各ドレイン電極からのＲＦ倍信号合成され、
出力リード２６より取り出される。

［発明が解決しようとする課題］しかしながら上記のような構成では、高出力化のために
ゲート幅を増す、即ちフィンガー数を増して行くと、矢
印Ｐの方向にのみ能動素子であるＧａＡｓＦＥＴ２１の
チップサイズが増大してゆき、その周辺部を通過したＲ
Ｆ倍信号電気長（第２図（ａ）のＢ）が、中央部を通過
したＲＦ倍信号電気長（第２図（ａ）のＡ）より長くな
ってしまい、位相差が生ずる。このため、出力側ＩＭＣ
における合成の際に、たがいに打ち消し合い、出力や効
率の低下を招き、たいへん不都合であるという重大な課
題を有していた。

本発明は、前記従来技術の課題を解決するため、高出力
化のためにゲート幅を増しても、位相差の発生を抑制し
、合成ロスの極めて少ない、高効率なマイクロ波集積回
路素子を提供することを目的とするものである。

［課題を解決するための手段］前記目的を達成するため、本発明のマイクロ波集積回路
素子は、ドレイン、ゲート、ソースの各電極が交互に配
置され、かつ配線により接続されたフィンガー構造のマ
イクロ波集積回路の能動素子であって、フィンガー長方
向及びこれに垂直な方向の両方向ともに複数列のフィン
ガーを持つ能動素子を内蔵することを特徴とする。

［作用］上記本発明の構成によれば、高出力化のためにゲート幅
を増す、即ちフィンガー数を増していっても、チップ幅
方向のサイズの増加は少なく、位相差の発生が抑制され
るので、合成ロスの極めて少ない、高効率なマイクロ波
集積回路素子を実現できる。

［実施例コ以下、本発明の一実施例を図面を用いてさらに具体的に
説明する。なお、本発明は下記の実施例に限定されるも
のではない。

第１図は本発明の実施例におけるマイクロ波集積回路素
子の概略を示すものである。第１図（ａ）において、１
は入力ＩＭＣ，２は出力ＩＭＣ，３人カリード、４は出
力リード、５はＧａＡｓ　ＦＥＴ、６はインピーダンス
を微調整するためのパッド、７はパッケージである。

第１図（ｂ）は、ＧａＡｓＦＥＴ５の拡大図である。こ
のＧａＡｓＦＥＴ５は、ソース、ゲート、ドレインの各
電極を交互に複数個配置し、配線により接続した、いわ
ゆるフィンガー構造となっている。すなわち、ドレイン
電極９と、ゲート電極１０と、ゲートフィンガー１１と
で構成される。

ここで、本発明が従来のマイクロ波集積回路素子と本質
的に異なる点は、フィンガー群が、フィンガー長方向（
矢印りの方向）には３列、これに垂直な方向（矢印Ｐの
方向）には６４列というように、両方向ともに複数列ず
つ並んでいるという点である。

本実施例では、ゲート長０．５μｍ１フインガ一長８５
μｍ、１セルあたり４８フインガーで４セル構成とし、
全体では１６．３２ｍｍのゲート幅を有する。

上記のように構成されたマイクロ波集積回路素子の動作
において、チップ幅方向（矢印Ｐの方向）のサイズは同
じ長さのゲート幅を有する従来タイプのそれに比べ約１
７３であるので、チップの周辺部を通過したＲＦ倍信号
電気長（第１図（ａ）のＢ）と、中央部を通過したＲＦ
倍信号電気長（第１図（ａ）のＡ）との差に起因する位
相差も約１／３となり、合成ロスが大幅に低減される。

通常合成ロスの発生が効率低下の主要原因であるので、
合成ロスの低減は、効率の向上に大きく貢献する。

なお、本実施例では能動素子をＧａＡｓＦＥＴとしたが
、これに限定されるものではなく、増幅機能を有するも
のであれば何でも良く、例えば、バイポーラトランジス
タや他の半導体材料による増幅素子にも適用できる。

［発明の効果コ以上説明したように、本発明のマイクロ波集積回路素子
によれば、フィンガー長方向及びこれに垂直な方向の両
方向ともに複数列のフィンガー群を持つ能動素子を内蔵
することにより、従来に比べて、合成ロスの極めて少な
い、高効率なマイクロ波集積回路素子を得ることができ
るという特有の効果を達成できる。

【図面の簡単な説明】

第１図は、本発明の一実施例におけるマイクロ波集積回
路素子の概略図、第２図は、従来のマイクロ波集積回路
素子の概略図である。 ■・・・入力ＩＭＣ，２・・・出力ＩＭＣ，３・・・入
力リード、４・・・出力リード、５・・・ＧａＡｓＦＥ
Ｔ、６・・・パッド、７・・・パッケージ。９・・・ドレンン電極１０・・・ゲート電極１１・・・ゲートフィンガー第１図（１））第２図（ｂ）

Claims

【特許請求の範囲】

（１）ドレイン、ゲート、ソースの各電極が交互に配置
され、かつ配線により接続されたフィンガー構造のマイ
クロ波集積回路の能動素子であって、フィンガー長方向
及びこれに垂直な方向の両方向ともに複数列のフィンガ
ーを持つ能動素子を内蔵することを特徴とするマイクロ
波集積回路素子。