JPH06164266A

JPH06164266A - マイクロ波増幅器

Info

Publication number: JPH06164266A
Application number: JP31759692A
Authority: JP
Inventors: Shigeru Hiura; 滋日浦; Kazuhisa Matsuge; 和久松毛
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-11-27
Filing date: 1992-11-27
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】多数の信号が入力され、信号間の周波数差が
大きい場合でも、周波数差に追従する電荷の供給を可能
とし、相互変調歪が劣化しないマイクロ波増幅器を提供
する。【構成】高周波信号を増幅する増幅素子１６と、この
増幅素子１６の出力側に接続された回路パターンと、前
記増幅素子１６および前記回路パターンを囲む外囲器２
１と、一端が外囲器２１の内側にあり、他端が外囲器２
１の外側にある電極パッド２２と、前記回路パターンと
外囲器２１の内側部分の電極パッド２２とを接続するイ
ンダクタンス素子Ｗ７で構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、大電力の増幅に用いら
れる高効率で線形性のすぐれたマイクロ波増幅器に関す
る。

【０００２】

【従来の技術】衛星通信など通信機用のマイクロ波増幅
器には、増幅素子としてＧａＡｓ電界効果トランジスタ
（以後ＦＥＴと言う。）がよく用いられる。

【０００３】衛星通信などの通信システムは多数の通信
が同時に行われる。したがって、ＦＥＴも多数の信号を
同時に増幅している。この場合、ＦＥＴの線形性が悪い
と、相互変調歪が大きくなり、他のチャンネルに悪影響
を与える。

【０００４】このため、ＦＥＴの性能には、高効率であ
ることや線形性にすぐれることなどが求められる。

【０００５】例えば、多数の信号がＦＥＴに同時に入力
されると、ＦＥＴのドレイン電圧やドレイン電流は、入
力された信号の周波数差（Δｆ）の周波数で大きく変化
する。このとき、バイアス回路から、周波数（Δｆ）
に十分追従する速さで電荷が供給されることが必要であ
る。

【０００６】ところで、ＦＥＴに対するドレインバイア
スは、通常、ＦＥＴが収納される外囲器外部の外部整合
回路を通して供給される。

【０００７】この場合、ＦＥＴチップとバイアス用電源
（または電荷を蓄積しているコンデンサ）との距離が長
くなり、両者の間に接続されるインダクタンス素子やマ
イクロストリップ線路などのインダクタンス分が大きく
なる。

【０００８】このため、バイアス用電源からドレイン電
極に供給される電荷が周波数（Δｆ）に追従できなくな
る。この結果、ＦＥＴの動作曲線が理想状態から歪み、
ＦＥＴの線形性が劣化する。

【０００９】周波数（Δｆ）が小さいときは、インダク
タンス分の影響が少なく線形性の劣化も少ない。しか
し、周波数（Δｆ）が大きくなるにつれて劣化が大きく
なり、また、使用周波数によって周波数（Δｆ）が相違
し相互変調歪に差が出てくる。これは、ＦＥＴの線形性
が有効に利用されていないことになる。

【００１０】ここで、従来のマイクロ波増幅器につい
て、図３および図４を参照して説明する。

【００１１】図３はマイクロ波増幅器の回路配置を、ま
た、図４は図３を横方向に中央で断面した図で、図３と
同一部分には同一の符号を付してある。

【００１２】３１は誘電体基板で、図４に示されるよう
に外囲器を構成する導電体基板３２上に形成される。

【００１３】また、３３は入力リードで、この入力リー
ド３３から信号が入力される。また、入力リード３３は
入力リードパターン３４に接続される。

【００１４】入力リードパターン３４は、分布定数回路
３５、そして、容量性素子３６、ＦＥＴチップ３７のゲ
ート電極Ｇに順に接続される。なお、入力リードパター
ン３４や分布定数回路３５などの各回路パターン間は、
ボンディングワイヤＷ１、Ｗ２、Ｗ３で接続される。

【００１５】なお、分布定数回路３５や容量性素子３６
等は、入力側の内部整合回路を構成している。

【００１６】また、ＦＥＴチップ３７の下面はソース電
極となっており、ソース電極は外囲器を構成する導電体
基板３２で接地される。

【００１７】ＦＥＴチップ３７のドレイン電極Ｄは、容
量性素子３８、そして分布定数回路３９、出力リードパ
ターン４０に順に接続される。また、容量性素子３８や
分布定数回路３９などの各回路パターン間は、ボンディ
ングワイヤＷ４、Ｗ５、Ｗ６で接続される。

【００１８】なお、容量性素子３８や分布定数回路３９
は、出力側の内部整合回路を構成している。

【００１９】また、出力リードパターン４０は出力リー
ド４１に接続され、この出力リード４１から出力が取り
出される。

【００２０】また、入力リードパターン３４から出力リ
ードパターン４０の間に接続された電気回路の各回路パ
ターンの周囲は、外囲器を構成する導電体枠４２で囲ま
れている。

【００２１】また、入力リード３３や出力リード４１と
導電体枠４２との間は誘電体４３で絶縁されている。

【００２２】なお、図示されていないが、上記の電気回
路は、その上部が金属の蓋で覆われ、導電体基板３２や
導電体枠４２などで構成される外囲器内に封止される。

【００２３】上記した構成のマイクロ波増幅器は、図５
に示すように外部の整合回路に接続される。

【００２４】図５で、５０がマイクロ波増幅器で、マイ
クロ波増幅器５０の入力リード３３は、入力整合回路５
１に接続される。

【００２５】入力整合回路５１は、直流カット用のチッ
プコンデンサＣ１やコイルＬ１に接続され、コイルＬ１
は電源５２に接続される。電源５２は入力リード３３を
通してＦＥＴチップ３７のゲート電極Ｇにバイアス電圧
を供給する。

【００２６】また、出力リード４１は出力整合回路５２
に接続される。出力整合回路５２は直流カット用のチッ
プコンデンサＣ２やコイルＬ２に接続され、コイルＬ２
は電源５３に接続される。この電源５３はＦＥＴチップ
３７のドレイン電極Ｄにバイアス電圧を供給している。

【００２７】なお、出力側のコイルＬ２はできるだけ出
力リード４１に近いところに配置される。また、コイル
Ｌ２の長さは、増幅される周波数帯の特性に影響を与え
ないように、そして、インダクタンス分ができるだけ少
なくなるように短くされ、相互変調歪の抑制が図られ
る。

【００２８】

【発明が解決しようとする課題】しかし、ＦＥＴチップ
３７のドレイン電極Ｄと電源５３との間には、例えばマ
イクロ波増幅器５０内部のボンディングワイヤＷ４、Ｗ
５、Ｗ６や出力リードパターン４０、出力リード４１な
どがあり、これらのインダクタンス分が存在する。これ
以外にも、外部の出力整合回路５２のインダクタンス分
があり、これらのインダクタンス分による相互変調歪は
削減されない。

【００２９】したがって、マイクロ波増幅器の使用周波
数帯域が広いと、周波数（Δｆ）が大きくなり、相互変
調歪が劣化する。

【００３０】なお、外部の出力整合回路のインダクタン
ス分を少なくするために、例えばコイルＬ２を短くする
と、マイクロ波帯への影響が無視できなくなり、インダ
クタンス分に対する補償回路が必要になる。

【００３１】しかし、外部の整合回路はインピーダンス
が高く（５０Ω程度）、広帯域に亘って整合を取ること
は困難である。

【００３２】本発明は、上記の問題を解決するもので、
多数の信号が入力され、信号間の周波数差（Δｆ）が大
きい場合でも、周波数差（Δｆ）に追従する電荷の供給
を可能とし、相互変調歪が劣化しないマイクロ波高出力
増幅装置を提供することを目的とする。

【００３３】

【課題を解決するための手段】本発明のマイクロ波増幅
器は、高周波信号を増幅する増幅素子と、この増幅素子
の出力側に接続された電気回路要素と、前記増幅素子お
よび前記電気回路要素を囲む外囲器と、一端が外囲器の
内側にあり、他端が外囲器の外側にある電極パッドと、
外囲器の内側部分の前記電極パッドと前記電気回路要素
とを接続するインダクタンス素子とで構成されている。

【００３４】

【作用】上記の構成によれば、増幅素子の出力電極に対
するバイアス電圧を電極パッドから供給できる。

【００３５】この電極パッドは、増幅素子の出力電極と
距離が短いので、増幅される多数の信号間の周波数差
（Δｆ）が大きい場合でも、周波数差（Δｆ）に追従す
る電荷の供給が可能となり、相互変調歪の劣化が防止で
きる。

【００３６】

【実施例】本発明の一実施例について、図１を参照して
説明する。

【００３７】１１は誘電体基板で、外囲器を構成する導
電体基板（図示せず。）上に形成される。

【００３８】また、１２は入力リードで、この入力リー
ド１２から信号が入力される。また、入力リード１２は
入力リードパターン１３に接続される。

【００３９】入力リードパターン１３は、分布定数回路
１４、容量性素子１５、そして増幅素子例えばＦＥＴチ
ップ１６のゲート電極Ｇに順に接続される。なお、入力
リードパターン１３や分布定数回路１４などの各回路パ
ターン間は、ボンディングワイヤＷ１、Ｗ２、Ｗ３で接
続される。

【００４０】なお、分布定数回路１４や容量性素子１５
等は、入力側の内部整合回路を構成している。

【００４１】また、ＦＥＴチップ１６の下面はソース電
極となっており、ソース電極は外囲器を構成する導電体
基板で接地される。

【００４２】ＦＥＴチップ１６のドレイン電極Ｄは、容
量性素子１７、そして分布定数回路１８、出力リードパ
ターン１９に順に接続される。また、容量性素子１７や
分布定数回路１８などの各回路パターン間は、ボンディ
ングワイヤＷ４、Ｗ５、Ｗ６で接続される。

【００４３】なお、容量性素子１７や分布定数回路１８
は、出力側の内部整合回路を構成している。

【００４４】また、出力リードパターン１９は出力リー
ド２０に接続され、この出力リード２０から増幅された
信号が取り出される。

【００４５】なお、入力リードパターン１３から出力リ
ードパターン１９までの電気回路を構成する電気回路要
素、例えば入力リードパターン１３や分布定数回路１
４、容量性素子１５、ＦＥＴチップ１６、容量性素子１
７、分布定数回路１８、出力リードパターン１９等は、
外囲器を構成する導電体枠２１で囲まれる。

【００４６】なお、図示されていないが、上記の電気回
路要素は、その上部が金属の蓋で覆われ、導電体基板や
導電体枠２１などで構成される外囲器内に封止される。

【００４７】また、ドレイン電極Ｄに接続される容量性
素子１７は、インダクタンス素子例えばボンディングワ
イヤＷ７で電極パッド２２に接続されている。電極パッ
ド２２は、導電体枠２１の下側を外囲器の内側から外側
へ延び、また、電極パッド２２はボンディングワイヤＷ
８でＲＦカット用チップコンデンサＣに接続される。な
お、ボンディングワイヤＷ７は、増幅される高周波数帯
（マイクロ波帯）に影響しないように十分な長さを持
ち、また、相互変調歪が劣化しない程度のインダクタン
スを持つように決められる。

【００４８】そして、外囲器外側の電極パッド２２か
ら、ＦＥＴチップ１６に対するドレインバイアスが供給
される。

【００４９】なお、入力リード１２および出力リード２
０は、従来技術で説明したように外部の整合回路に接続
されるが、その説明は重複するので省略する。

【００５０】上記した構成によれば、ＦＥＴチップ１６
のドレイン電極Ｄに対して、電極パッド２２やボンディ
ングワイヤＷ７、Ｗ４などを通して電荷が供給される。

【００５１】したがって、ドレイン電極Ｄに供給される
電荷は、外部の整合回路や外囲器内部のボンディングワ
イヤＷ５、Ｗ６、出力リードパターン１９、出力リード
２０などを通らない。

【００５２】このため、電荷の流れに対するインダクタ
ンスの影響が少なくなる。

【００５３】なお、増幅される周波数帯（マイクロ波
帯）では、ボンディングワイヤＷ７のインピーダンス
は、ＦＥＴの出力インピーダンスに比べて大きい。した
がって、増幅された信号はボンディングワイヤＷ７の影
響をほとんど受けず、ボンディングワイヤＷ７のない場
合と同様の特性になる。

【００５４】次に本発明の他の実施例について、図２で
説明する。

【００５５】図２では、図１に対応する部分に同一の符
号を付し、重複する説明は省略し図１の構成と相違する
部分を中心に説明する。

【００５６】先の実施例と同様に、容量性素子１７と電
極パッド２２がボンディングワイヤＷ７で接続される。
そして、増幅される周波数帯域内で、ボンディングワイ
ヤＷ７と並列共振する容量性素子２３が、容量性素子１
７とボンディングワイヤＷ９で接続される。

【００５７】この構成によれば、増幅される周波数帯域
内でのボンディングワイヤＷ７の影響が、図１の場合よ
り少なくなる。なお、相互変調歪の抑制については、図
１の場合と同様の効果が得られる。

【００５８】なお、上記した実施例では、バイアス電圧
が供給される電極パッド２２は、ボンディングワイヤで
容量性素子（図１、図２の１７）に接続されている。

【００５９】しかし、電極パッド２２を、ＦＥＴチップ
１６の出力電極例えばドレイン電極Ｄや分布定数回路
（図１、図２の１８）、出力リードパターン（図１、図
２の１９）など、増幅された信号が伝送するその他の回
路パターンに接続してもよく、この場合も外部整合回路
のインダクタンス分による影響は防げる。

【００６０】また、増幅された信号が伝送する回路パタ
ーンとは別に、特別の回路パターンを、ＦＥＴチップ１
６の出力側例えばＦＥＴチップ１６の出力電極に接続し
て外囲器内に設け、この回路パターンと電極パッド２２
とをボンディングワイヤで接続してもよい。

【００６１】本発明のマイクロ波高出力増幅装置によれ
ば、増幅素子の出力電極に供給される電荷は、外部の整
合回路を流れない。したがって、その分インダクタンス
の影響が少なくなり、相互変調歪の劣化が抑制できる。

【００６２】

【発明の効果】本発明のマイクロ波増幅器によれば、相
互変調歪の劣化を抑制することができ、衛星通信等の大
電力の増幅に好適である。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路配置図である。

【図２】本発明の他の実施例を示す回路配置図である。

【図３】従来例を示す回路配置図である。

【図４】従来例を説明する断面図である。

【図５】従来例を説明する回路構成図である。

【符号の説明】

１１…誘電体基板１２…入力リード１３…入力リードパターン１４、１８…分布定数回路１５、１７…容量性素子１６…ＦＥＴチップ１９…出力リードパターン２０…出力リード２１…導電体枠２２…電極パッド

Claims

【特許請求の範囲】

【請求項１】高周波信号を増幅する増幅素子と、この
増幅素子の出力側に接続された電気回路要素と、前記増
幅素子および前記電気回路要素を囲む外囲器と、一端が
外囲器の内側にあり、他端が外囲器の外側にある電極パ
ッドと、外囲器の内側部分の前記電極パッドと前記電気
回路要素とを接続するインダクタンス素子とを具備した
マイクロ波増幅器。