JPH08130423A - 高調波抑圧回路 - Google Patents

Abstract

(57)【要約】 【目的】 基本波で高出力増幅器等の特性に影響を与え
ることなく、半導体素子から発生する高調波を抑圧する
機能を有する高調波抑圧回路を得ることを目的とする。 【構成】 高出力増幅器等の出力整合回路３を構成する
主線路６に、一端が接続され、基本波で１／４波長の長
さ有する高インピーダンス線路１１と、この高インピー
ダンス線路１１の他端に並列接続され、基本波で１／４
波長および１／８波長の長さを有する先端開放線路１
２，１７とを設けた。 【効果】 高調波抑圧回路のインピーダンスを基本波で
高く、２倍波で低くすることにより、半導体素子の非線
形性によって生じる２倍波を全反射させる事ができ、高
出力増幅器等から出力される高調波成分を著しく抑圧す
ることができる。このため、他の機器への悪影響をなく
すことができる効果が有る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、高出力増幅器に用い
る半導体素子から発生する２倍波、３倍波等の高調波を
抑圧するための高調波抑圧回路に関するものである。

【０００２】

【従来の技術】ＦＥＴ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔ
ｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（ｈｉｇｈ ｅｌｅｃ
ｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ）
またはＨＢＴ（ｈｅｔｅｒｏｂｉｐｏｌａｒ ｔｒａｎ
ｓｉｓｔｏｒ）等の半導体素子の高周波化、高出力化が
進み、レーダ、通信等の高出力増幅器等には、これらの
半導体素子が用いられている。

【０００３】図１０は例えば１９８２年電子通信学会光
・電波部門全国大会、講演番号１２７に示された従来の
高出力増幅器の構成図である。図において、１はＦＥ
Ｔ、２，３はそれぞれ入力整合回路、出力整合回路、４
は入力端子、５は出力端子、６は主線路、７は先端開放
スタブ、８はバイアス回路、９はバイアス端子、１０は
バイアス回路、１１，１２はそれぞれ基本波で１／４波
長を有する高インピーダンス線路、先端開放線路、１３
は抵抗、１４はキャパシタ、１５はバイアス端子であ
る。

【０００４】この増幅器は半導体素子の一種であるＦＥ
Ｔ１と、このＦＥＴ１のゲート端子に接続された入力整
合回路２とバイアス回路８およびＦＥＴ１のドレイン端
子に接続された出力整合回路３とバイアス回路１０とか
らなり、入力整合回路２、出力整合回路３の一端にはそ
れぞれ入力端子４、出力端子５が接続された構成となっ
ており、これらの入力整合回路２、出力整合回路３およ
びバイアス回路８、１０は誘電体基板上にマイクロ波集
積回路技術を用いて形成されている。

【０００５】出力整合回路３は主線路６と先端開放スタ
ブ７とから構成されており、ＦＥＴ１の出力インピーダ
ンスと負荷インピーダンスとを整合させるように設計さ
れている。また、バイアス回路１０は一端が主線路６
に、他端は抵抗１３とキャパシタ１４を介して接地さ
れ、長さが基本波で１／４波長を有する高インピーダン
ス線路１１とこの高インピーダンス線路１１の他端に接
続され、基本波で１／４波長の長さを有する先端開放線
路１２とからなり、高インピーダンス線路１１の他端に
はバイアス端子１５が接続されている。このような高イ
ンピーダンス線路１１、先端開放線路１２の長さを基本
波で１／４波長に選ぶ事により、高インピーダンス線路
１１の他端は高周波的に先端開放線路１２により短絡さ
れ、高インピーダンス線路１１の一端、つまり、出力整
合回路３からバイアス回路１０側を見たインピーダンス
を非常に高くすることができる。

【０００６】従って、このバイアス回路１０は所要帯域
で増幅特性に影響を与えることなく、所望のバイアスを
供給する機能がある。また、バイアス回路１０に用いて
いる抵抗１３は低周波帯で増幅器の安定化を図るための
ものである。さらに、入力整合回路２はＦＥＴ１の入力
インピーダンスと電源インピーダンスとを整合させるよ
うに設計されており、出力整合回路３とほぼ同じ構成に
なっている。また、バイアス回路８もまた、バイアス回
路１０とほぼ同じ回路構成、機能を有する。

【０００７】次に動作について説明をする。バイアス端
子９，１５から印加された直流入力はバイアス回路８，
１０を介してＦＥＴ１に供給され、ＦＥＴ１は動作状態
となる。このような状態において、入力端子４から入力
された基本波の信号は入力整合回路２を介してＦＥＴ１
に供給され、そこで増幅される。さらに、増幅された信
号は出力整合回路３を介して出力端子５に出力される。

【０００８】

【発明が解決しようとする課題】高出力増幅器等ではよ
り高い出力電力を得るために、ＦＥＴ１を飽和領域で使
用する場合が多い。この場合、ＦＥＴ１の非線形性によ
り、基本波信号以外に２倍波、３倍波等の高調波もＦＥ
Ｔ１から出力される。従来の高出力増幅器では出力整合
回路３、バイアス回路１０にＦＥＴ１から発生した高調
波を抑圧する機能がなかったため、高出力増幅器の出力
端子５から基本波信号と同時に高調波も出力され、この
高調波が他の機器に悪影響を与えてしまう問題点があっ
た。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので出力整合回路あるいはバイアス回
路の機能を損なうことなく、高調波を抑圧できる高調波
抑圧回路を得る事を目的とする。

【００１０】

【課題を解決するための手段】この発明に係わる高調波
抑圧回路の実施例１では出力整合回路を構成する主線路
に、一端が接続され、基本波で１／４波長の長さ有する
高インピーダンス線路と、この高インピーダンス線路の
他端に接続され、基本波で１／４波長および１／８波長
の長さを有する先端開放線路とを用いたものである。

【００１１】また、この発明に係わる高調波抑圧回路の
実施例２では出力整合回路を構成する主線路に、一端が
接続された高インピーダンス線路と、この高インピーダ
ンス線路の他端に接続され、基本波で１／４波長および
１／８波長の長さを有する先端開放線路と、この高イン
ピーダンス線路に接続された容量性素子とを用いたもの
である。

【００１２】また、この発明に係わる高調波抑圧回路の
実施例３では実施例１あるいは実施例２で示した高イン
ピーダンス線路の少なくとも一端に直列に接続された抵
抗を用いたものである。

【００１３】また、この発明に係わる高調波抑圧回路の
実施例４では出力整合回路を構成する主線路に、一端が
接続され、基本波で１／４波長の長さを有する高インピ
ーダンス線路と、この高インピーダンス線路の他端に接
続された基本波で１／４波長の長さを有する先端開放路
と、この先端開放線路に１／８波長の先端開放線路が形
成されるようなコの字形のスリットとを用いたものであ
る。

【００１４】また、この発明に係わる高調波抑圧回路の
実施例５では出力整合回路を構成する主線路に、一端が
接続され、基本波で１／４波長の長さを有する高インピ
ーダンス線路と、この高インピーダンス線路の他端に接
続され、基本波で１／４波長および１／８波長の長さを
有する先端開放線路と、主線路には１／１２波長の長さ
を有する先端開放線路が形成されるようなコの字形のス
リットとを用いたものである。

【００１５】また、この発明に係わる高調波抑圧回路の
実施例６では実施例５の１／１２波長の長さを有する先
端開放線路と主線路管を接続するコの字形のスリットを
またぐように設けられた金属細線、あるいは１／１２波
長の先端開放線路の先端部に設けられた金属島と、この
１／１２波長の先端開放線路と金属島間を接続する金属
細線とを用いたものである。

【００１６】また、この発明に係わる高調波抑圧回路の
実施例７では実施例５または実施例６で示した１／１２
波長の先端開放線路に直列に抵抗を設けたものである。

【００１７】さらに、この発明に係わる高調波抑圧回路
の実施例８では出力整合回路を構成する主線路に、一端
が接続され、基本波で１／４波長の長さ有する高インピ
ーダンス線路と、この高いインピーダンス線路の他端に
接続され、基本波で１／４波長の長さを有する先端開放
線路と、出力整合回路に設けられ、複数個の１／４ｎ波
長（ｎは２以上の整数）の先端開放線路が形成されるよ
うなコの字形のスリットを用いたものである。

【００１８】さらに、また、この発明に係わる高調波抑
圧回路の実施例９では実施例８で示した複数個の１／４
ｎ波長の先端開放線路を同じ長さにし、且つ、１／４波
長間隔で配置したものである。

【００１９】

【作用】この発明に係わる高調波抑圧回路の実施例１で
は出力整合回路を構成する主線路に、一端が接続され、
基本波で１／４波長の長さ有する高インピーダンス線路
と、この高インピーダンス線路の他端に接続され、基本
波で１／４波長および１／８波長の長さを有する先端開
放線路とを用いることにより、主線路と高インピーダン
ス線路との接続点で２倍波を短絡することができる。

【００２０】また、この発明に係わる高調波抑圧回路の
実施例２では出力整合回路を構成する主線路に、一端が
接続された高インピーダンス線路と、この高インピーダ
ンス線路の他端に接続され、基本波で１／４波長および
１／８波長の長さを有する先端開放線路と、さらに、こ
の高インピーダンス線路に接続された容量性素子とを用
いることにより、１／４波長より短い高インピーダンス
線路を用いた場合であっても主線路と高インピーダンス
線路との接続点で２倍波を短絡することができる。

【００２１】また、この発明に係わる高調波抑圧回路の
実施例３では実施例１あるいは実施例２で示した１／４
波長あるいは１／４波長より短い高インピーダンス線路
の少なくとも一端に直列に抵抗を設けることにより、主
線路と高インピーダンス線路との接続点に２倍波に対し
て抵抗を並列に装荷させることができる。

【００２２】また、この発明に係わる高調波抑圧回路の
実施例４では出力整合回路を構成する主線路に、一端が
接続され、基本波で１／４波長の高インピーダンス線路
と、この高インピーダンス線路の他端に接続され、基本
波で１／４波長の先端開放線路と、この１／４波長の先
端開放線路に１／８波長の先端開放線路が形成されるよ
うなコの字形のスリットとを設けることにより、１／８
波長の先端開放線路を用いることなく主線路と高インピ
ーダンス線路との接続点で２倍波を短絡することができ
る。

【００２３】また、この発明に係わる高調波抑圧回路の
実施例５では出力整合回路を構成する主線路に、一端が
接続され、基本波で１／４波長の高インピーダンス線路
と、この高インピーダンス線路の他端に接続され、基本
波で１／４波長および１／８波長の長さを有する先端開
放路と、且つ、主線路には１／１２波長の長さを有する
先端開放線路が形成されるようなコの字形のスリットと
を設けることにより、主線路と高インピーダンス線路と
の接続点で２倍波を、また、主線路上で３倍波を同時に
短絡できる。

【００２４】また、この発明に係わる高調波抑圧回路の
実施例６では実施例５の１／１２波長の先端開放線路と
主線路間を接続し、コの字形のスリットをまたぐように
設けられた金属細線、あるいは１／１２波長の先端開放
線路の先端部に金属島を設け、且つ、この１／１２波長
の先端開放線路と金属島間を接続する金属細線を用いる
ことにより、短絡する３倍波の周波数を調整することが
できる。

【００２５】また、この発明に係わる高調波抑圧回路の
実施例７では実施例５または実施例６で示した１／１２
波長の先端開放線路に直列に接続した抵抗を用いること
により、３倍波に対して主線路に抵抗を並列に装荷させ
ることができる。

【００２６】さらに、この発明に係わる高調波抑圧回路
の実施例８では出力整合回路を構成する主線路に、一端
が接続され、基本波で１／４波長の長さ有する高インピ
ーダンス線路と、この高インピーダンス線路の他端に接
続され、基本波で１／４波長の先端開放線路と、上記、
出力整合回路には複数個の１／４ｎ波長（ｎは２以上の
整数）の先端開放線路が形成されるようなコの字形のス
リットを設けることにより、種々の高調波を主線路上で
短絡することができる。

【００２７】さらに、また、この発明に係わる高調波抑
圧回路の実施例９では実施例８で示した複数個の１／４
ｎ波長の先端開放線路を同じ長さにし、且つ、１／４波
長間隔で配置することにより、広帯域にわたって高調波
を短絡することができる。

【００２８】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の高調波抑圧回路を用いた高出力
増幅器の構成図であり、１６は高調波抑圧回路、１７は
基本波で１／８波長の先端開放線路である。この発明の
高調波抑圧回路１６は図１０に示した従来のバイアス回
路１０の基本波で１／４波長の先端開放線路１２に並列
接続した１／８波長の先端開放線路１７を設けたもので
ある。

【００２９】この１／８波長の先端開放線路１７を設け
ることにより、２倍波では１／４波長の高インピーダン
ス線路１１の他端が高周波的に短絡され、また、１／４
波長の高インピーダンス線路１１は２倍波で１／２波長
となるため、主線路６と１／４波長の高インピーダンス
線路１１との接続点から高調波抑圧回路１６側を見たイ
ンピーダンスは零オームとなる。

【００３０】一方、基本波では１／４波長の高インピー
ダンス線路１１の他端は１／８波長の先端開放線路１７
に関係なく、常に、１／４波長の先端開放線路１２で短
絡されるため、主線路６と１／４波長の高インピーダン
ス線路１１との接続点から高調波抑圧回路１６側を見た
インピーダンスは無限大となる。つまり、この高調波抑
圧回路１６は基本波で無限大、２倍波で低インピーダン
スを有する。

【００３１】このように高調波抑圧回路１６を高出力増
幅器に用いる事により、従来のバイアス回路１０の機能
を損なうことなく、ＦＥＴ１から発生した２倍波を短絡
することにより、著しく２倍波を抑圧することができ
る。従って、高出力増幅器から発生する高調波成分が非
常に小さくなるため、他の機器に悪影響を与えることが
なくなる利点が有る。

【００３２】実施例２．図２（ａ）はこの発明の他の実
施例の高調波抑圧回路を用いた高出力増幅器の構成図、
図２（ｂ）は、また、他の実施例の高調波抑圧回路の構
成図である。図２（ａ）において、１８は基本波で１／
４波長より短い高インピーダンス線路、１９はこの高イ
ンピーダンス線路に並列に接続した容量性素子であり、
ここではキャパシタを用いている。この高調波抑圧回路
１６では図１に示した高調波抑圧回路１６の基本波で１
／４波長の高インピーダンス線路１１のかわりに、１／
４波長より短い高インピーダンス線路１８とこの高イン
ピーダンス線路１８のほぼ中央部に接続した容量性素子
１９とを用いている。

【００３３】このように高インピーダンス線路１８のほ
ぼ中央部に容量性素子１９を装荷することにより、ロー
パスフィルタ回路が形成されるため、１／４波長の高イ
ンピーダンス線路１１とこの回路は基本波で同じ性能が
得られる。また、２倍波に対しては１／２波長よりもや
や長い電気長となるが、１／４波長の高インピーダンス
線路１１とほぼ同じ性能である。従って、実施例１で述
べた１／４波長の高インピーダンス線路１１を用いる高
調波抑圧回路１６とこの高調波抑圧回路１６とは電気的
にほぼ同じ電気性能であり、この高調波抑圧回路１６で
は１／４波長より短い高インピーダンス線路１８で構成
できるため、実施例１のものに比べ、小形化が図れる。

【００３４】以上のように基本波で１／４波長より短い
高インピーダンス線路１８のほぼ中央部に接続した容量
性素子１９を用いる構成の高調波抑圧回路１６を高出力
増幅器に用いることにより、小形で２倍波成分の少ない
高出力増幅器を得ることができる。

【００３５】図２（ｂ）はこの発明の高インピーダンス
線路１８に並列に容量性素子１９を接続する構成の高調
波抑圧回路１６の他の実施例であり、ここでは容量性素
子１９として先端開放線路を用い、高インピーダンス線
路１８の出力整合回路３側の一端に容量性素子１９を接
続した例である。

【００３６】このように高インピーダンス線路１８の一
端に容量性素子１９を接続することにより、Ｌ形回路が
形成されるため、この場合も１／４波長の高インピーダ
ンス線路１１とほぼ同じ電気性能が得られる。特に、容
量性素子１９である先端開放線路の長さを１／８波長に
選ぶ事により、この容量性素子１９で主線路６と高イン
ピーダンス線路１８との接続点から高調波抑圧回路１６
側を見たインピーダンスを２倍波で零オームにできる。
このため、この目的のために用いている１／８波長の先
端開放線路１７が不要になり、高調波抑圧回路１６の著
しい小形化が図れる利点がある。

【００３７】実施例３．図３（ａ），（ｂ）は、また、
この発明の他の実施例を示す高調波抑圧回路の構成図で
ある。図３（ａ）は図１の実施例１で示した高調波抑圧
回路１６の１／４波長の高インピーダンス線路１１の出
力整合回路３側の一端に直列に抵抗２０を設けた構成の
ものである。この高調波抑圧回路１６において、１／４
波長の高インピーダンス線路１１の一端におけるインピ
ーダンスは実施例１で述べたように基本波では無限大、
２倍波では零オームとなるため、この高調波抑圧回路１
６では基本波で無限大のインピーダンス、２倍波では抵
抗２０が接続されているものと見なすことができる。

【００３８】従って、この高調波抑圧回路１６を高出力
増幅器に用いることにより、基本波では増幅特性に影響
を与える事がない。しかし、２倍波では主線路６と高調
波抑圧回路１６との接続点に抵抗２０が接続されるた
め、ＦＥＴ１で生じた２倍波はこの抵抗２０で吸収され
る。このようにこの高調波抑圧回路１６では高調波を吸
収することにより、高調波抑圧を図るものである。

【００３９】図３（ｂ）は図２の実施例２で示した高調
波抑圧回路１６の高インピーダンス線路１８と抵抗１３
との間に直列に抵抗２０を接続した構成のものである。
この場合も基本波に影響を与えることなく、２倍波を吸
収することができるとともに、高調波抑圧回路１６の小
形化が図れる。

【００４０】以上のように、高調波は吸収して、高調波
を抑圧する構成の高調波抑圧回路１６では実施例１，２
述べた高調波を短絡、つまり、反射させて抑圧するもの
に比べ、高出力増幅器の安定化が図れる利点がある。

【００４１】実施例４．図４（ａ）は、また、この発明
の他の実施例の高調波抑圧回路を用いた高出力増幅器の
構成図であり、図において２１はコの字形のスリット、
２２は１／８波長の先端開放線路である。この構成の高
調波抑圧回路１６は図１の実施例１で述べた高調波抑圧
回路１６の１／８波長の先端開放線路１７を削除すると
ともに、１／４波長の先端開放線路１２に１／８波長の
先端開放線路２２が形成されるようなコの字形のスリッ
ト２１を設けたものである。

【００４２】このように１／４波長の先端開放線路１２
内に１／８波長の先端開放線路２２を形成することによ
り、１／４波長の先端開放線路１２と１／８波長の先端
開放線路２２とは並列接続されているものと見なすこと
ができ、実施例１の高調波抑圧回路１６と等価回路的に
は同じになる。しかし、実施例１のような独立した１／
８波長の先端開放線路１７が不要になるため、著しい回
路の小形化が図れる利点がある。

【００４３】図４（ｂ）は、また、この発明の他の実施
例の高調波抑圧回路の構成図である。この高調波抑圧回
１６は図４（ａ）の１／４波長の高インピーダンス線路
１１に直列に抵抗２０を設けた構成のものであり、著し
く小形にでき、電気的には実施例３のものと同じであ
る。

【００４４】以上の実施例１〜実施例４で述べた高調波
抑圧回路１６は従来のバイアス回路１０の機能を損なう
ことなく、高調波を抑圧できる機能を有するものであ
る。以下、出力整合回路３に同様の機能を付加する場合
について述べる。

【００４５】実施例５．図５は、また、この発明の高調
波抑圧回路を用いた高出力増幅器の構成図であり、図に
おいて、２３は高調波抑圧回路、２４は１／１２波長の
先端開放線路である。この増幅器は図１の出力整合回路
３のかわりに高調波抑圧回路２３を用いた構成のもので
ある。ここで用いている高調波抑圧回路２３は従来の出
力整合回路３の主線路６に、１／１２波長の先端開放線
路２４をコの字形のスリット２１により形成したもので
ある。このように波長に比べ十分短い１／１２波長の先
端開放線路２４を設けることにより、基本波ではその長
さが無視でき、１／１２波長の先端開放線路２４が形成
されている場合であっても主線路６の電気特性はほぼ一
定となる。これに対して、その長さが１／４波長となる
３倍波の周波数帯では１／１２波長の先端開放線路２４
が接続される主線路６の接続点で非常に低インピーダン
スとなる。

【００４６】このためＦＥＴ１から出力された基本波は
主線路６を通ってそのまま出力端子５に出力されるのに
対して、３倍波は主線路６上の１／１２波長の先端開放
線路２４の接続点で大部分が反射され、出力端子５には
出力されない。このようにこの高調波抑圧回路２３は従
来の出力整合回路３の機能を損なうことなく、３倍波を
抑圧する機能が有る。

【００４７】従って、この図ように従来のバイアス回路
１０のかわりに高調波抑圧回路１６を用い、また、出力
整合回路３のかわりに高調波抑圧回路２３を高出力増幅
器に用いることにより、２倍波、３倍波を同時に抑圧す
ることができる。

【００４８】実施例６．図６（ａ），（ｂ）は、また、
この発明の高調波抑圧回路の構成図であり、２５は金属
細線、２６は金属島である。図６（ａ）は主線路６上に
設けた１／１２波長の先端開放線路２４の接続部近傍で
コの字形のスリット２１をまたぐように主線路６と１／
１２波長の先端開放線路２４間を金属細線２５で接続し
たものである。このように主線路６と１／１２波長の先
端開放線路２４間を金属細線２５で接続することによ
り、接続する位置によって１／１２波長の先端開放線路
２４の線路長を容易に可変する事ができ、抑圧する３倍
波の周波数を変化させることができる。

【００４９】従って、使用する基本波の周波数が異なる
ような場合であっても同一の高調波抑圧回路２３で対処
でき、回路の低価格化が図れる利点がある。

【００５０】図６（ｂ）は１／１２波長の先端開放線路
２４の先端に金属島２６を設け、この金属島２６と１／
１２波長の先端開放線路２４間を金属細線で接続したも
のであり、この場合も１／１２波長の先端開放線路２４
の長さを可変することができ、図６（ａ）と同様の効果
が得られる。

【００５１】実施例７．図７（ａ），（ｂ）は、また、
この発明の高調波抑圧回路の構成図であり、２７は抵抗
である。図７（ａ）は図５の実施例５で示した高調波抑
圧回路２３の１／１２波長の先端開放線路２４に直列に
抵抗２７を接続したものである。この１／１２波長の先
端開放線路２４は基本波では高インピーダンス、３倍波
では非常に低インピーダンス特性を示すため、抵抗２７
と主線路６との接続点から１／１２波長の先端開放線路
２４側を見たインピーダンスは基本波では高インピーダ
ンス特性、３倍波では主線路６に並列に抵抗２７が装荷
されているものと見なすことができる。

【００５２】従って、ＦＥＴ１から出力された基本波に
影響を与えることなく、抵抗２７で３倍波を吸収するこ
とができ、出力端子５から出力される３倍波を抑圧出き
る。このように、高調波を吸収する機能を有する高調波
抑圧回路２３を高出力増幅器に用いることにより、増幅
器の安定化が図れる利点が有る。

【００５３】図７（ｂ）は実施例６で示した長さを調整
できる構成の１／１２波長の先端開放線路２４に直列に
抵抗２７を接続したものである。この高調波抑圧回路２
３では増幅器の安定化が図れるとともに、基本波の周波
数が異なる場合でも対処できる。

【００５４】実施例８．図８は、また、この発明の高調
波抑圧回路を用いた高出力増幅器の構成図である。ここ
で用いている高調波抑圧回路２３では主線路６にコの字
形のスリット２１により形成された１／１２波長の先端
開放線路２４および１／８波長の先端開放線路２２を設
けたものである。この場合、２倍波、３倍波を同時に抑
圧することができる。このように高調波に対応した複数
個の先端開放線路を主線路６に設けることにより、小形
な構成で、複数の高調波を同時に抑圧することができ
る。

【００５５】実施例９．図９（ａ），（ｂ）は、さら
に、この発明の高調波抑圧回路の構成図である。図９
（ａ）は主線路６に１／４波長の間隔をおいて、２個の
１／１２波長の先端開放線路２４を設けた場合であり、
また、図９（ｂ）は１個の主線路６に、もう一個を先端
開放スタブ７に設けた場合である。このように１／４波
長の間隔をおいて２個の１／１２波長の先端開放線路２
４を設けることにより、３倍波の周波数帯で、広帯域に
わたって低インピーダンス特性を実現することができ、
広帯域にわたって３倍波を抑圧することができる。この
ように、１／４波長の間隔をおいて高調波に対応した長
さの先端開放線路を設けることにより、従来の出力整合
回路３の機能を損なうことなく小形な構成で広帯域にわ
って高調波を抑圧することができる。

【００５６】以上述べたようにバイアス回路１０あるい
は出力整合回路３に高調波を抑圧する機能を追加するこ
とにより、高調波成分の少ない高性能な高出力増幅器を
実現できる。

【００５７】なお、上記、実施例では高調波抑圧回路を
高出力増幅器に用いた場合について述べたが、この発明
の高調波抑圧回路をてい倍器、あるいは発振器の共振回
路として用いた場合であってもよい。また、半導体素子
として、ＦＥＴのかわりにＨＥＭＴ，ＨＢＴあるいはダ
イオードを用いた場合であってもこの発明に変わりがな
い。

【００５８】

【発明の効果】この発明によれば出力整合回路を構成す
る主線路に、一端が接続され、基本波で１／４波長の長
さ有する高インピーダンス線路と、この高インピーダン
ス線路の他端に並列接続され、基本波で１／４波長およ
び１／８波長の長さを有する先端開放線路を用いること
により、半導体素子の非線形性によって生じる２倍波を
全反射させる事ができる。このため、高出力増幅器等か
ら出力される高調波成分を著しく抑圧することができ、
他の機器への悪影響をなくすことができる効果が有る。

【００５９】また、この発明によれば出力整合回路を構
成する主線路に、一端が接続された高インピーダンス線
路と、この高インピーダンス線路の他端に並列接続さ
れ、基本波で１／４波長および１／８波長の長さを有す
る先端開放線路と、さらにこの高インピーダンス線路に
接続された容量性素子を用いることにより、高調波抑圧
回路を１／４波長より短い高インピーダンス線路で構成
することができ、小形な構成で２倍波を抑圧することが
できる。

【００６０】この発明によれば実施例１あるいは実施例
２で示した１／４波長あるいは１／４波長より短い高イ
ンピーダンス線路の少なくとも一端に直列に接続された
抵抗を用いることにより、２倍波を抵抗で吸収させるこ
とができ、これにより、高出力増幅器等から出力される
２倍波を抑圧できるとともに高出力増幅器の安定化を図
ることができる。

【００６１】また、この発明によれば出力整合回路を構
成する主線路に、一端が接続され、基本波で１／４波長
の高インピーダンス線路と、この高インピーダンス線路
の他端に接続され、基本波で１／４波長の先端開放線路
と、この１／４波長の先端開放線路に１／８波長の先端
開放線路が形成されるようなコの字形のスリットを設け
ることにより、独立した１／８波長の先端開放線路を用
いることなく２倍波を抑圧できるとともに著しく回路の
小形化が図れる。

【００６２】この発明によれば出力整合回路を構成する
主線路に、一端が接続され、基本波で１／４波長の高イ
ンピーダンス線路と、この高インピーダンス線路の他端
に接続され、基本波で１／４波長および１／８波長の長
さを有する先端開放路と、主線路には１／１２波長の長
さを有する先端開放線路が形成されるようなコの字形の
スリットとを設けることにより、２倍波と３倍波を同時
に抑圧することができる。

【００６３】また、この発明によれば実施例５の１／１
２波長の先端開放線路と主線路間を接続し、コの字形の
スリットをまたぐように設けられた金属細線あるいは１
／１２波長の先端開放線路の先端部に金属島を設け、且
つ、この１／１２波長の先端開放線路と金属島間を接続
する金属細線を用いることにより、抑圧する３倍波の周
波数を調整することができる。

【００６４】この発明によれば実施例５または実施例６
で示した１／１２波長の先端開放線路に直列に接続した
抵抗を用いることにより、３倍波を抵抗で吸収させるこ
とができ、これにより３倍波を抑圧できるとともに高出
力増幅器等の安定化を図ることができる。

【００６５】この発明によれば出力整合回路を構成する
主線路に、一端が接続され、基本波で１／４波長の長さ
有する高インピーダンス線路と、この高インピーダンス
線路の他端に接続され、基本波で１／４波長の先端開放
線路と、出力整合回路には複数個の１／４ｎ波長（ｎは
２以上の整数）の先端開放線路が形成されるようなコの
字形のスリットを設けることにより、種々の高調波を同
時に抑圧することができる。

【００６６】また、この発明によれば実施例８で示した
複数個の１／４ｎ波長の先端開放線路を同じ長さにし、
且つ、１／４波長間隔で配置することにより、広帯域に
わたって高調波を抑圧することができる。

【図面の簡単な説明】

【図１】 この発明の一実施例の高調波抑圧回路を用い
た高出力増幅器の構成図である。

【図２】 この発明の実施例２の高調波抑圧回路を用い
た高出力増幅器の構成図である。

【図３】 この発明の実施例３を示す高調波抑圧回路の
構成図である。

【図４】 この発明の実施例４の高調波抑圧回路を用い
た高出力増幅器の構成図である。

【図５】 この発明の実施例５の高調波抑圧回路を用い
た高出力増幅器の構成図である。

【図６】 この発明の実施例６を示す高調波抑圧回路の
構成図である。

【図７】 この発明の実施例７を示す高調波抑圧回路の
構成図である。

【図８】 この発明の実施例８の高調波抑圧回路を用い
た高出力増幅器の構成図である。

【図９】 この発明の実施例９を示す高調波抑圧回路の
構成図である。

【図１０】 従来の高出力増幅器の構成図である。

【符号の説明】

１ ＦＥＴ、２ 入力整合回路、３ 出力整合回路、４
入力端子、５ 出力端子、６ 主線路、７ 先端開放
スタブ、８ バイアス回路、９ バイアス端子、１０
バイアス回路、１１ １／４波長高インピーダンス線
路、１２ １／４波長先端開放線路、１３ 抵抗、１４
キャパシタ、１５ バイアス端子、１６高調波処理回
路、１７ １／８波長先端開放線路、１８ 高インピー
ダンス線路、１９ 容量性素子、２０ 抵抗、２１ コ
の字形のスリット、２２ １／８波長先端開放線路、２
３ 高調波抑圧回路、２４ １／１２波長先端開放線
路、２５ 金属細線、２６ 金属島、２７ 抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小倉 恵 鎌倉市上町屋325番地 三菱電機株式会社 鎌倉製作所内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 高出力増幅器等に用いる半導体素子の非
   線形性により生じる高調波を抑圧するための高調波抑圧
   回路において、出力整合回路を構成する主線路に、一端
   が接続され、基本波で１／４波長の長さを有する高イン
   ピーダンス線路と、上記高インピーダンス線路の他端に
   接続され、基本波でそれぞれ１／４波長および１／８波
   長の長さを有する先端開放線路とを具備したことを特徴
   とする高調波抑圧回路。
2. 【請求項２】 高出力増幅器等に用いる半導体素子の非
   線形性により生じる高調波を抑圧するための高調波抑圧
   回路において、出力整合回路を構成する主線路に、一端
   が接続された高インピーダンス線路と、上記、高インピ
   ーダンス線路の他端に接続され、それぞれ基本波で１／
   ４波長および１／８波長の長さを有する先端開放線路
   と、上記高インピーダンス線路に接続された容量性素子
   とを具備したことを特徴とする高調波抑圧回路。
3. 【請求項３】 上記高インピーダンス線路の少なくとも
   一端に、直列に抵抗を設けたことを特徴とする請求項１
   又は請求項２記載の高調波抑圧回路。
4. 【請求項４】 高出力増幅器等に用いる半導体素子の非
   線形性により生じる高調波を抑圧するための高調波抑圧
   回路において、出力整合回路を構成する主線路に、一端
   が接続され、基本波で１／４波長の長さを有する高イン
   ピーダンス線路と、上記高インピーダンス線路の他端に
   接続され、基本波で１／４波長の長さを有する先端開放
   線路と、上記先端開放線路に設けられ１／８波長の先端
   開放線路が形成されるようなコの字形のスリットとを具
   備したことを特徴とする高調波抑圧回路。
5. 【請求項５】 高出力増幅器等に用いる半導体素子の非
   線形性により生じる高調波を抑圧するための高調波抑圧
   回路において、出力整合回路を構成する主線路に、一端
   が接続され、基本波で１／４波長の長さを有する高イン
   ピーダンス線路と、上記高インピーダンス線路の他端に
   接続され、基本波でそれぞれ１／４波長および１／８波
   長の長さを有する先端開放線路と、上記主線路に設けら
   れ１／１２波長の長さを有する先端開放線路が形成され
   るようなコの字形スリットとを具備したことを特徴とす
   る高調波抑圧回路。
6. 【請求項６】 上記１／１２波長の長さを有する先端開
   放線路と主線路間を接続し、コの字形のスリットをまた
   ぐように設けられた金属細線、あるいは１／１２波長の
   先端開放線路の先端部設けられた金属島と、上記１／１
   ２波長の先端開放線路と金属島間を接続する金属細線と
   を具備したことを特徴とする請求項５記載の高調波抑圧
   回路。
7. 【請求項７】 上記１／１２波長の長さを有する先端開
   放線路に直列に抵抗を設けたことを特徴とする請求項５
   又は請求項６記載の高調波抑圧回路。
8. 【請求項８】 高出力増幅器等に用いる半導体素子の非
   線形性により生じる高調波を抑圧するための高調波抑圧
   回路において、出力整合回路を構成する主線路に、一端
   が接続され、基本波で１／４波長の長さを有する高イン
   ピーダンス線路と、上記高インピーダンス線路の他端に
   接続され、基本波で１／４波長の長さを有する先端開放
   線路と、上記出力整合回路に設けられ、複数個の１／４
   ｎ波長（ｎは２以上の整数）の先端開放線路が形成され
   るようなコの字形のスリットとを具備したことを特徴と
   する高調波抑圧回路。
9. 【請求項９】 上記複数個の１／４ｎ波長の先端開放線
   路は互いに同じ長さを有し、且つ、１／４波長間隔で配
   置されていることを特徴とする請求項８記載の高調波抑
   圧回路。