JPH0585101U - マイクロ波半導体装置用バイアス回路 - Google Patents

Abstract

(57)【要約】 【目的】 所望の周波数帯でマイクロ波半導体装置の特
性に影響を与えることなく、不要波を吸収する機能を有
するバイアス回路を得ることを目的とする。 【構成】 所望の周波数帯で高周波的に接地された第１
の伝送線路の一端とバイアス供給端子との間に、第２の
伝送線路を装荷し、かつ、第２の伝送線路の２点間を抵
抗で接続する構成とした。 【効果】 この考案のバイアス回路を用いることによ
り、高安定なマイクロ波半導体装置を得ることができ
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は増幅器、発振器等のマイクロ波半導体装置に所望のバイアスを供給 するためのバイアス回路に関するものである。

【０００２】

【従来の技術】

近年、電界効果トランジスタ（以下、ＦＥＴと略す）等の半導体素子の進捗に ともない、増幅器、発振器等の固体化が一般に行なわれている。 これらの増幅器、発振器等のマイクロ波半導体装置には半導体素子に所望のバ イアスを印加するためのマイクロ波半導体装置用バイアス回路（以下、バイアス 回路と略す）が必要となる。マイクロ波半導体装置の高性能化、高安定化を図る にはバイアス回路として所望の周波数帯では増幅特性、発振特性等のマイクロ波 半導体装置の特性に影響を与えることなく、他の周波数の不要波を吸収させる機 能が要求される。 ここではマイクロ波半導体装置として増幅器を例にして説明する。図６は例え ば昭和５９年度電子通信学会総合全国大会、講演番号９２５に示されるている従 来のバイアス回路を用いた増幅器の構成図である。 図において、１はＦＥＴ、２、３はＦＥＴ１のゲート端子、ドレイン端子にそ れぞれ接続された入力整合回路、出力整合回路、４は入力端子、５は出力端子、 ６はバイアス回路、７はバイアス供給端子、８は第１の伝送線路、９は先端開放 １／４波長線路、１０は抵抗、１１はキャパシタである。 この増幅器はマイクロ波帯の信号を増幅するためのＦＥＴ１、ＦＥＴ１の入力 インピーダンスと電源インピーダンスとを整合させる入力整合回路２、ＦＥＴ１ の出力インピーダンスと負荷インピーダンスとを整合させる出力整合回路３およ びＦＥＴ１に所望のバイアスを印加するためのバイアス回路６から構成されてい る。 なお、公知資料では２段構成で、ＤＣカットおよびＦＥＴ１のゲート端子にバ イアスを供給するバイアス回路も含んだ構成となっているが、ここでは説明を簡 単にするために、１段構成とし、ＤＣカットおよびＦＥＴ１のゲート端子にバイ アスを供給するためのバイアス回路を省略して示している。 この増幅器に用いられているバイアス回路６は一端が出力整合回路３を介して ＦＥＴ１のドレイン端子に接続され、他端は先端開放１／４波長線路９により、 所望の周波数帯で高周波的に接地された第１の伝送線路８と第１の伝送線路８の 他端と接地間に設けられた抵抗１０とキャパシタ１１との直列回路とからなり、 バイアス供給端子７は第１の伝送線路８の他端側に接続されている。また、第１ の伝送線路８の長さは所望の周波数帯で１／４波長に選ばれており、キャパシタ １１は低周波帯においても低インピーダンスとなるような十分大きな値に選ばれ ている。 なお、図中では省略しているが、バイアス供給端子７は貫通コンデンサ等を介 してバイアス電源に接続されている。 図７は従来のバイアス回路６をマイクロ波集積回路を用いて構成する場合の構 造の一例である。第１の伝送線路８、先端開放１／４波長線路９、抵抗１０およ びバイアス供給端子７が誘電体基板１２上に一体形成されており、抵抗１０の一 端はチップ状のキャパシタ１１と接地パターン１３を介して接地される構造のも のである。

【０００３】 次に動作について説明する。 このバイアス回路６では所望の周波数帯で１／４波長の長さを有し、一端が先 端開放線路９で高周波的に接地された第１の伝送線路８を用いているため所望の 周波数帯ではａ点よりバイアス回路６側を見たインピーダンスはほぼ無限大とな る。一方、第１の伝送線路８と先端開放１／４波長線路９の長さが波長に比べ無 視できる低周波帯においてはバイアス供給端子７に接続されるバイアス電源のイ ンピーダンスも十分高くなるので、ａ点よりバイアス回路６側を見たインピーダ ンスは近似的に抵抗１０が接続されているものとして表わされる。 このようにこの増幅器に用いているバイアス回路６は所望の周波数帯で高イン ピーダンスを有し、低周波帯では不要波を吸収する抵抗１０回路と見なすことが できる。

【０００４】 このためバイアス供給端子７に所望のバイアス電圧を印加することにより、第 １の伝送線路８、出力整合回路３を介してＦＥＴ１にバイアスが供給され、ＦＥ Ｔ１は動作状態になる。このような状態において、入力端子４から入射した所望 の周波数帯の信号は入力整合回路２を介してＦＥＴ１に供給され、そこで増幅さ れる。増幅された信号は出力整合回路３を介して、バイアス回路６に影響される ことなく、出力端子５に現われる。一方、ＦＥＴ１で発生する低周波帯の不要波 はバイアス回路６の抵抗１０で吸収されるため、増幅器が低周波帯で不安定動作 したり、発振したりするのを防ぐことができる。 以上のようにバイアス回路６は増幅特性に影響を与えることなく、低周波帯で の増幅器の安定化を図る機能を有する。

【０００５】

【考案が解決しようとする課題】

近年、増幅器の高周波数化、高性能が要求されるようになり、ＦＥＴ１として 所望の周波数帯よりも高い高周波数帯においても十分利得の高いものが使われる ようになった。そのため、高周波数帯においても増幅器が不安定動作する可能性 が大きくなった。 従来のバイアス回路６は所望の周波数帯では非常に大きなインピーダンスを有 するが、それ以上の高周波帯ではかならずしも高インピーダンスとはならず、Ｆ ＥＴ１で発生した高周波帯の不要波はバイアス回路６側へ漏れ込むようになる。 漏れ込んだ不要波は一部抵抗１０で吸収されるが、その量はバイアス供給端子７ に接続されるバイアス電源のインピーダンスに大きく依存する。例えばバイアス 電源のインピーダンスが非常に高い場合は大部分抵抗１０で吸収されるが、逆に 非常に低い場合、バイアス供給端子７側の第１の伝送線路８の一端が短絡される ため不要波は抵抗１０で吸収されずに大部分ＦＥＴ１側へ反射される。 このように、大部分の不要波がＦＥＴ１側へ反射されるような場合、ＦＥＴ１ の内部もキャパシタを介してＦＥＴ１のドレイン端子からゲート端子に不要波が 帰還され、そのため増幅器が不安定動作することになる。 このように、従来のバイアス回路を用いるような場合バイアス供給端子７に接 続されるバイアス電源のインピーダンスによっては増幅器が高周波帯の不要波に より不安定動作したり発振したりする問題点があった。

【０００６】 また、マイクロ波集積回路により実現するような場合、バイアス回路６は図７ のような構造となるため、キャパシタ１１を接地する接地パターン１３の寄生の インダクタおよびキャパシタ１１自身に寄生するインダクタにより、高周波帯で は抵抗１０の一端を高周波的に接地することができなくなる。 このため、第１の伝送線路８のバイアス供給端子７側の端子から抵抗１０側を 見たインピーダンスは非常に高くなり、ＦＥＴ１等で発生した高周波帯の不要波 を抵抗１０で吸収させることができなくなる。 従って、ＦＥＴ１で発生した高周波帯の不要波はバイアス回路６で大部分反射 され、反射された不要波はＦＥＴ１側へもどり、増幅器が不安定動作してしまう 問題点もあった。

【０００７】 さらに、従来のバイアス回路６には所望の周波数帯で１／４波長の第１の伝送 線路８が使われており、出力の大きな増幅器にこのバイアス回路６を用いる場合 、第１の伝送線路８には大きなバイアス電流が流れる。 増幅器の周波数帯域が比較的低い場合、第１の伝送線路８長が長くなり、直流 抵抗が増加するため第１の伝送線路８による電圧降下が増大する。 このため、周波数帯域が比較的低く、かつ、高出力な増幅器にこのバイアス回 路６を用いるような場合、増幅器の出力および効率が低下してしまう問題点もあ った。

【０００８】 この考案は上記のような問題点を解消するためになされたもので、所要周波数 帯では増幅器特性に影響を与えることなく、低周波数帯から高周波数帯までの不 要波を吸収するバイアス回路を得ることを目的としている。また、電圧降下の少 ないバイアス回路を得ることも目的とする。

【０００９】

【課題を解決するための手段】 この考案に係るバイアス回路は第１の伝送線路とバイアス供給端子間に第２の 伝送線路を装荷し、かつ、第２の伝送線路の２点間を抵抗で接続する構成とした ものである。

【００１０】 また、この考案のバイアス回路はバイアス供給端子側の第１の伝送線路の一端 に、先端開放線路により高周波的に接地された抵抗を接続したものである。

【００１１】 さらに、この考案のバイアス回路は第１の伝送線路と接地間に容量性素子を接 続したものである。

【００１２】

【作用】

この考案におけるバイアス回路は２点間を抵抗で接続した第２の伝送線路を第 １の伝送線路とバイアス供給端子間に直列に装荷することにより、バイアス回路 側へ漏れ込んだ高周波帯の不要波をバイアス電源のインピーダンスに関係なく吸 収させることができる。

【００１３】 また、この考案におけるバイアス回路は第１の伝送線路の一端に、先端開放線 路により高周波的に接地された抵抗を接続することにより、抵抗とキャパシタと の直列回路で吸収させることが難ずかしい高周波帯の不要波を吸収させることが できる。

【００１４】 さらに、この考案におけるバイアス回路は第１の伝送線路と接地間に容量性素 子を装荷することにより、第１の伝送線路長を短くでき、第１の伝送線路の直流 抵抗を減らすことができる。

【００１５】

【実施例】

実施例１． 以下、この考案の一実施例を図について説明する。図１はこの考案の１つであ るバイアス電源のインピーダンスに関係なく高周波帯の不要波を吸収できるバイ アス回路を用いた増幅器の構成図である。この図において、１４は第２の伝送線 路、１５は抵抗である。 この増幅器に用いているこの考案のバイアス回路６は従来のバイアス回路６の 第１の伝送線路８とバイアス供給端子７間に第２の伝送線路１４を設け、その第 ２の伝送線路１４の両端を抵抗１５で接続した構成のものであり、第２の伝送線 路１４の長さは高周波帯の不要波に対してほぼ１／２波長に選ばれている。

【００１６】 この考案のバイアス回路２はこのように構成されているのでＦＥＴ１で発生し た高周波帯の不要波はバイアス回路２側へ漏れ込み、漏れ込んだ不要波は第１の 伝送線路８と第２の伝送線路１４を通ってバイアス供給端子７側へ進む。 ここで第２の伝送線路１４の長さは不要波に対して１／２波長に選ばれている ため、第２の伝送線路１４の両端における不要波は位相が１８０゜異なる関係に なる。従って、第２の伝送線路１４の両端における不要波はそれぞれ抵抗１５へ 向かって進み、そこで吸収される。このため、不要波はバイアス供給端子７へは 到達しなくなる。 このように、この考案のバイアス回路６は所要の周波数帯で高インピーダンス を有し、低周波帯の不要波を吸収する機能を持つ従来のバイアス回路６に、新ら たに高周波帯の不要波を吸収する機能を付加したものである。

【００１７】 以上のように、この考案のバイアス回路２ではＦＥＴ１で発生した高周波帯の 不要波をバイアス供給端子７に到達する前に大部分吸収することができるため、 バイアス供給端子７に接続されるバイアス電源のインピーダンスに左右されるこ となく高周波帯の不要波を吸収することができる。 従って、この考案のバイアス回路６を増幅器に使用することにより、高安定な 増幅器を得ることができる。

【００１８】 実施例２． 図２はバイアス電源のインピーダンスに関係なく高周波帯の不要波を吸収でき る他の実施例のバイアス回路の構成図である。 このバイアス回路６は第２の伝送線路１４の２点間をそれぞれ２個の抵抗１５ で接続したものである。このような構成にすることにより、それぞれの抵抗１５ の両端における不要波の位相が逆相となる周波数が異なり、２つの周波数の不要 波を吸収させることができる。 このように、抵抗１５の数を増加させることにより、多数の周波数成分を持つ 不要波を吸収させることが可能となる。 以上の実施例では２点間を抵抗１５で接続した第２の伝送線路１４を第１の伝 送線路８とバイアス供給端子７間に直列に装荷するため、バイアス回路６の直流 抵抗が問題とならない低雑音増幅器等に使用できる。

【００１９】 実施例３． 図３はこの考案のもう１つである寄生インダクタに左右されることなく高周波 帯の不要波を吸収できるバイアス回路であり、図３（ａ）、（ｂ）に構成および 構造図をそれぞれ示す。図中、１６は抵抗、１７は先端開放線路である。 図３（ａ）に示す構成図において、このバイアス回路はバイアス供給端子７側 の第１の伝送線路８の一端に、先端開放線路１７が接続された抵抗１６を接続し たものである。 この先端開放線路１７の長さは高周波帯の不要波に対して１／４波長に選ばれ ており、そのため抵抗１６は第１の伝送線路８の一端と接地間に装荷されたもの と見なすことができる。 従って、バイアス回路６側へ漏れ込んだ高周波帯の不要波はこの抵抗１６で吸 収される。

【００２０】 図３（ａ）に示すバイアス回路６もマイクロ波集積回路で実現する場合の構造 の一例を図３（ｂ）に示す。この図に示すように、高周波数帯の不要波を吸収す るための抵抗１６と先端開放線路１７を、第１の伝送線路８、抵抗１０およびそ の先端開放１／４波長線路９と同時に誘電体基板１２上に一体形成することがで きる。 このように抵抗１６の一端を先端開放線路１７を用いて高周波的に接地するこ とにより、チップ状のキャパシタ１１や接地パターン１３を用いる場合に生ずる 寄生のインダクタが存在しないため、寄生のインダクタに左右されることなく、 高周波体の不要波を吸収させることができる。

【００２１】 実施例４． 図４は寄生インダクタに左右されることなく、高周波帯の不要波を吸収する他 の実施例のバイアス回路の構成図である。 この図に示すように、長さの異なる先端開放線路１７で高周波的に接地された 複数個の抵抗１６を第１の伝送線路８の一端に接続することにより、複数個の不 要波を吸収させることができる。 実施例３、４で示したバイアス回路６は実施例１、２のように第２の伝送線路 １４を用いないため、比較的取り扱う電力が大きな中出力増幅器に適用できる。

【００２２】 以上に示したバイアス回路２は不要波を吸収させるためのものであるが、以下 に直流抵抗を減少させることができるバイアス回路について示す。

【００２３】 実施例５． 図５はこの考案のさらにもう１つである直流抵抗を減少させることのできるバ イアス回路の構成図である。 図５（ａ）は第１の伝送線路８のほぼ中央部に容量性素子１８の１つである先 端開放線路を接続したものであり、等価的に容量性素子１８は第１の伝送線路８ のほぼ中央部と接地間に装荷されたものと見なすことができる。 従来のバイアス回路２に用いている第１の伝送線路８は所望の周波数帯で１／ ４波長に選ばれており、第１の伝送線路１８の一端から他端まで伝ぱんするマイ クロ波の通過位相は９０゜遅れる。 これに対して、図５（ａ）のように第１の伝送線路のほぼ中央部と接地間に容 量性素子１８を装荷することにより、容量性素子１８はマイクロ波の通過位相を 遅らせる働きがある。このため、従来の１／４波長の第１の伝送線路８と同じよ うに通過位相９０゜を得るには、この考案のバイアス回路６に用いている第１の 伝送線路８の長さは１／４波長より短くて済む。

【００２４】 このように、第１の伝送線路８のほぼ中央部と接地間に容量性素子１８を装荷 することにより、電気的には従来のバイアス回路６に用いている１／４波長の第 １の伝送線路８と等しく、しかも第１の伝送線路８の長さを１／４波長より短く することが可能となり、第１の伝送線路８の直流抵抗を低減することができる。 従って、この考案のバイアス回路６を高出力の増幅器に用いることにより、バ イアス回路６の電圧降下を低減でき、増幅器の高出力化、高効率化を図ることが できる。

【００２５】 図５（ｂ）は容量性素子１８としてキャパシタを用いた場合であり、電気的に は図５（ａ）と同じであるが、図５（ａ）に比べバイアス回路６の小形化が図れ る。

【００２６】 図５（ｃ）は容量性素子１８を第１の伝送線路８のバイアス供給端子７と反対 側の一端に接続した場合であり、この場合も第１の伝送線路８の長さを１／４波 長より短くすることができる。

【００２７】 以上はこの考案のバイアス回路６をマイクロ波半導体装置として増幅器に用い る場合について説明したが、発振器、てい倍器等にも用いることができる。

【００２８】

【考案の効果】

以上のように、この考案によれば所望の周波数帯で高周波的に接地された第１ の伝送線路の一端とバイアス供給端子間に２点間を抵抗で接続した第２の伝送線 路を直列に装荷することにより、バイアス供給端子に接続されるバイアス電源の インピーダンスに関係なく、高周波帯の不要波を吸収する機能を実現できる。 このように低周波帯の不要波を吸収する機能を持つ従来のバイアス回路に高周 波帯の不要波を吸収する機能を付加したこの考案のバイアス回路を増幅器、発振 器等に用いることにより、取り扱う電力の比較的小さなマイクロ波半導体装置の 安定化を図ることができる効果がある。

【００２９】 また、この考案によれば所望の周波数帯で高周波的に接地されたバイアス供給 端子側の第１の伝送線路の一端に、先端開放線路により高周波的に接地された抵 抗を接続することにより、バイアス回路をマイクロ波集積回路で実現する上で問 題となるキャパシタ自身や接地パターンに存在する寄生のインダクタに左右され ることなく、高周波帯の不要波を吸収でき、しかもバイアス回路の直流抵抗が増 加してしまうこともない。 このバイアス回路は比較的取り扱う電力の大きなマイクロ波半導体装置の高安 定化が図れる。

【００３０】 さらに、この考案によれば第１の伝送線路と接地間に容量性素子を装荷するこ とにより、所望の周波数帯で高インピーダンス特性を有し、かつ、直流抵抗の低 減を図ったバイアス回路を得ることができる。 このバイアス回路を使用することにより、取り扱う電力の大きなマイクロ波半 導体装置の高性能化が図れる効果がある。

【図面の簡単な説明】

【図１】この考案の一実施例であるバイアス電源のイン
ピーダンスに影響されることなく不要波を吸収できるバ
イアス回路を用いた増幅器の構成図である。

【図２】この考案のバイアス電源のインピーダンスに影
響されることなく不要波を吸収できる他の実施例を示す
バイアス回路の構成図である。

【図３】この考案のもう１つの実施例である寄生のイン
ダクタに左右されることなく、不要波を吸収できるバイ
アス回路の構成および構造図である。

【図４】この考案の寄生インダクタに左右されることな
く不要波を吸収できる他の実施例を示すバイアス回路の
構成図である。

【図５】この考案のさらにもう１つの実施例である直流
抵抗を減少させることのできるバイアス回路の構成図で
ある。

【図６】従来のバイアス回路を用いた増幅器の構成図で
ある。

【図７】マイクロ波集積回路を用いて実現する場合の一
例を示す従来のバイアス回路の構造図である。

【符号の説明】

１ ＦＥＴ ２ 入力整合回路 ３ 出力整合回路 ４ 入力端子 ５ 出力端子 ６ バイアス供給端子 ７ バイアス供給端子 ８ 第１の伝送線路 ９ 先端開放１／４波長線路 １０ 抵抗 １１ キャパシタ １２ 誘電体基板 １３ 接地パターン １４ 第２の伝送線路 １５ 抵抗 １６ 抵抗 １７ 先端開放線路 １８ 容量性素子

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 一端が所望の周波数帯で高周波的に接地
   され、他端は半導体素子の所定の端子に接続された第１
   の伝送線路と、上記、第１の伝送線路の高周波的に接地
   された一端にバイアス供給端子を接続してなるマイクロ
   波半導体装置用バイアス回路において、上記、第１の伝
   送線路とバイアス供給端子との間に第２の伝送線路を設
   け、かつ、上記、第２の伝送線路の２点間を抵抗で接続
   していることを特徴とするマイクロ波半導体装置用バイ
   アス回路。
2. 【請求項２】 一端が所望の周波数帯で高周波的に接地
   され、他端は半導体素子の所定の端子に接続された第１
   の伝送線路と、上記、第１の伝送線路の接地された一端
   にバイアス供給端子を接続してなるマイクロ波半導体装
   置用バイアス回路において、上記、第１の伝送線路の接
   地された一端に、先端開放線路が接続された抵抗を接続
   していることを特徴とするマイクロ波半導体装置用バイ
   アス回路。
3. 【請求項３】 一端が所望の周波数帯で高周波的に接地
   され、他端は半導体素子の所定の端子に接続された第１
   の伝送線路と、上記、第１の伝送線路の接地された一端
   にバイアス供給端子を接続してなるマイクロ波半導体装
   置用バイアス回路において、上記、第１の伝送線路と接
   地間に容量性素子を装荷していることを特徴とするマイ
   クロ波半導体装置用バイアス回路。