JPH0535923B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、所定の信号周波数の信号損失が少
なく、かつ所定の信号周波数より低い周波数での
安定動作を可能にするバイアス回路を備えた超高
周波半導体回路に関するものである。

〔従来の技術〕

ここでは、半導体素子を用いた超高周波半導体
回路として電界効果トランジスタ（以下FETと
略す）増幅器を例に説明する。

第５図は、例えば実開昭56−176517公報に示さ
れた従来の構成のバイアス回路を備えたFET増
幅器の一例である。

第５図において、１ａはバイアス回路、２はマ
イクロストリツプ線路、３ａは抵抗、４ａはコン
デンサ、５はバイアス供給端子、６はFET、７
はFETのゲート電極、８はFETのドレイン電極、
９はFETのソース電極、１０はFET増幅器のバ
イアス回路の接続点であり、ｌはマイクロストリ
ツプ線路２の電気長、R_aは抵抗３ａの抵抗値、
C_aはコンデンサ４ａの容量値を示す。

第５図では、FET６のゲート電極７へバイア
ス電圧を、バイアス供給端子５より抵抗３ａ、マ
イクロストリツプ線路２の直列回路を介して、印
加する構成になつている。

また、ｌを所定の信号周波数の４分の１波長の
電気長になるように設定し、C_aを所定の信号周
波数より低い周波数（以下低周波と称す）で十分
小さなリアクスタンスになるように、その容量値
を設定している。

第５図において、FET６が発振などの不安定
動作を起こしやすい低周波では、マイクロストリ
ツプ線路２の電気長ｌの所定の信号波長と比較し
て十分短いので、バイアス回路１ａは第２図に示
す等価回路で表すことができる。

低周波において第５図のバイアス回路１ａは、
抵抗３ａがFET６の入力における信号損失とし
て動作するので、発振などの不安定動作を防止す
ることができる。

〔発明が解決しようとする問題点〕

従来の構成のFET増幅器のバイアス回路は、
以上のように構成されているので、所定の信号周
波数においては、第６図に示す等価回路で表わさ
れる。

マイクロストリツプ線路２の電気長ｌを所定の
信号周波数の４分の１波長としているので、バイ
アス回路の接続点１０からバイアス回路１ａを見
たときのインピーダンスR_bは次式で与えられる。

R_b＝Z²／R_a (1) 第(1)式において、Ｚは第５図のマイクロストリ
ツプ線路２の特性インピーダンスである。

従つて、このバイアス回路１ａを用いると、所
定の信号周波数において、第(1)式で与えられる抵
抗R_bがFET６の入力に対して並列接続され信号
損失となるため、利得の低下や雑音指数の劣化の
問題を生じるという課題があつた。

この発明は、これらの課題を解消するために成
されたもので、所定の信号周波数における信号損
失を低減して、利得の低下や雑音指数の劣化を抑
えるとともに、低周波での安定動作を可能とする
バイアス回路を備えた超高周波半導体回路を得る
ことを目的とする。

〔問題点を解決するための手段〕

上記の目的を達成するために、この発明による
超高周波半導体回路は、半導体素子を用いた超高
周波半導体回路のバイアス回路の接続点に、所定
の信号周波数の４分の１波長の長さを有する分布
定数線路と抵抗と第１のコンデンサとからなる直
列回路の一端を接続し、他端を接地し、バイアス
供給端子を上記抵抗と第１のコンデンサとの接続
点、もしくは上記抵抗と分布定数線路との接続点
にもつバイアス回路であつて、さらに上記バイア
ス回路の抵抗に第２のコンデンサを並列接続した
ものである。

〔作用〕

以上のように構成されたこの発明による超高周
波半導体回路では、所定の信号周波数の４分の１
波長の長さを有する分布定数線路と抵抗と第１の
コンデンサとからなる直列回路を構成するバイア
ス回路の抵抗に第２のコンデンサを並列接続する
ことにより、所定の信号周波数では信号損失を低
減するとともに、低周波では信号損失を大きくす
ることにより超高周波半導体回路の半導体素子の
不安定動作を抑えることができる。

〔発明の実施例〕

第１図は、この発明による超高周波半導体回路
の一実施例を示すFET増幅器の回路図である。

第１図において、１ｂはバイアス回路、４ｂは
バイアス回路の抵抗３ａに並列接続するコンデン
サで、C_bはその容量値である。

第１図では、FET６のゲート電極７へバイア
ス電圧を、バイアス供給端子５より直列接続の抵
抗３ａとマイクロストリツプ線路２を介して与え
ている。ｌは所定の信号周波数で４分の１波長の
電気長になるように設定し、C_aは低周波で十分
小さなリアクタンスになるように容量値を設定す
る。またC_bの容量値を、所定の信号周波数では
十分小さなリアクタンスとなり、かつ低周波では
大きなリアクタンスとなるように設定する。

第１図において、FET６が不安定動作、例え
ば発振を起こしやすい低周波においては、マイク
ロストリツプ線路２の電気長ｌが波長より十分短
く、またC_bのリアクタンスが大きくなるため、
バイアス回路１ｂは従来の構成と同様にFET６
に対する信号損失として動作するので、発振など
の不安定動作を防止することができる。また、所
定の信号周波数では、バイアス回路１ｂは第３図
に示す等価回路で表すことができる。所定の信号
周波数では、第３図のマイクロストリツプ線路２
の電気長ｌは信号の４分の１波長で、かつその一
端がコンデンサC_aとC_bを介して接地されるので、
接続点１０からバイアス回路１ｂを見たときのイ
ンピーダンスは無限大となる。

従つて、所定の信号周波数では、バイアス回路
１ｂによる信号損失は、従来の構成より低減され
ることになる。

また上記実施例では、第１図に示したバイアス
回路１ｂとして、所定の信号周波数で４分の１波
長の長さを有するマイクロストリツプ線路２を用
いたが、４分の１波長より短い長さのマイクロス
トリツプ線路の場合は、第１図のバイアス回路１
ｂは第３図に示すような先端短絡のマイクロスト
リツプ線路で等価的に表わすことができ、整合回
路の一部を構成させることができる。

また上記の実施例では、第１図に示すように、
バイアス回路１ｂのバイアス供給端子５を抵抗３
ａとコンデンサ４ｂの並列回路と、コンデンサ４
ａとの接続点に設けたが、第４図に示すように、
マイクロストリツプ線路２と、抵抗３ａとコンデ
ンサ４ｂの並列回路との接続点に設けてもよく、
この場合、バイアス回路１ｃにおける直流消費電
力を零にできる利点がある。

また上記実施例では、ソース接地のFET増幅
器を用いて説明したが、ゲート接地、ドレイン接
地の場合も同様の効果を奏する。

また上記実施例では、FET増幅器を例に説明
したが、この他に発振器、移相器、変調器、ミク
サ、リミタ等の超高周波半導体回路であつてもよ
く、また半導体素子としてFETの他に、バイポ
ーラトランジスタ、ダイオードの回路においても
同様の効果を奏する。

また上記実施例では、伝送線路として、マイク
ロストリツプ線路を用いた例について説明した
が、トリプレート線路、同軸線路等の伝送線路で
も同様の効果を奏することができる。

〔発明の効果〕

以上のように、この発明によれば、所定の信号
周波数での信号損失を従来より低減させることが
できて、利得の低下や雑音指数の劣化を抑えるこ
とができるとともに、低周波での安定動作を可能
とするバイアス回路を備えた超高周波半導体回路
を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すFET増幅
器の回路図、第２図はFET増幅器のバイアス回
路の低周波における等価回路図、第３図はこの発
明によるFET増幅器のバイアス回路の所定の信
号周波数における等価回路図、第４図はこの発明
の他の実施例を示すFET増幅器の回路図、第５
図は従来のFET増幅器を示す回路図、第６図は
第５図のバイアス回路の所定の信号周波数におけ
る等価回路図である。 図中、１ａ，１ｂ，１ｃはバイアス回路、２は
マイクロストリツプ線路、３ａは抵抗、４ａ，４
ｂはコンデンサ、５はバイアス供給端子、６は
FET、７はゲート電極、８はドレイン電極、９
はソース電極、１０はバイアス回路の接続点であ
る。なお、図中、同一符号は同一、又は相当部分
を示す。

Claims (1)

【特許請求の範囲】
1. １ 半導体素子を用いた超高周波半導体回路のバ
   イアス回路の接続点に、所定の信号周波数の４分
   の１波長の長さを有する分布定数線路と抵抗と第
   １のコンデンサとからなる直列回路の一端を接続
   し、他端を接地し、バイアス供給端子を上記抵抗
   と第１のコンデンサとの接続点、もしくは上記抵
   抗と分布定数線路との接続点にもフバイアス回路
   であつて、さらに上記バイアス回路の抵抗に第２
   のコンデンサを並列接続していることを特徴とす
   る超高周波半導体回路。