JPH04326206A - 電力増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電力増幅器に係り、特に
マイクロ波帯のＦ級電力増幅器に関する。

【０００２】近年、移動無線の実用化が活発に行われて
いる。移動無線送装置では、その電源として電池が使用
されるため、装置内に組込まれる回路には、低消費電力
性が強く要求される。そのため、特に、装置全体の大部
分を占める送信用電力増幅器の高効率化が強く望まれて
いる。

【０００３】

【従来の技術】高効率電力増幅器として近年Ｆ級動作の
電力増幅器が提案されている。図１３はこのＦ級動作を
行なう従来の電力増幅器の一例の回路図を示す。同図中
、ＮＰＮトランジスタ３１はベースが入力端子３０に接
続され、コレクタがチョークコイル３２を介して電源端
子に接続される一方、コイル３３及びコンデンサ３４の
並列回路を介して出力端子３７に接続されている。また
、出力端子３７，３７’間にはコイル３５及びコンデン
サ３６の並列回路が接続されている。更に３８はＮＰＮ
トランジスタ３１の寄生容量を示す。

【０００４】かかる電力増幅器において、トランジスタ
３１のベース入力信号の基本波の第２次高調波に対して
、出力インピーダンスが零となり、また基本波の第３次
高調波に対して出力インピーダンスが無限大となるよう
各回路定数が設定される。これにより、トランジスタ３
１がスイッチング動作を行ない、理想的にはトランジス
タ３１のコレクタ電圧Ｖｃが図１４に示す如く矩形波と
なり、コレクタ出力電流Ｉｃが同図に示す如く半波整流
波となり、また出力電圧Ｖｃと出力電流Ｉｃとの出力期
間が重畳しない、というＦ級動作が行なわれる。

【０００５】しかし、上記の従来の電力増幅器では、１
００ＭＨｚ以上の高周波入力信号に対しては寄生容量３
８や内部接続インダクタンスにより、上記の出力インピ
ーダンスが第２次高調波に対して零，第３次高調波に対
して無限大というＦ級動作の回路条件を満たさなくなり
、また１つ以上の同期回路が必要となり量産化が難しく
、帯域も狭い。

【０００６】そこで、従来、図１５に示す如き電力増幅
器が提案された（米国特許第４７１７８８４号）。同図
中、４１は電界効果トランジスタ（ＦＥＴ）で、ＧａＡ
ｓを用いたＭＥＳ（ｍｅｔａｌ　ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）ＦＥＴであり、そのドレイン・ソース間に寄生
容量４２を有し、またドレインが接続インダクタンス４
３を介してチョークコイル４４とコイル４５の共通接続
点に接続されている。チョークコイル４４は他端に電源
電圧が入力され、ＦＥＴ４１のバイアス供給回路を構成
している。

【０００７】コイル４５の他端は先端開放スタブ４６に
接続されると共に、スタブ４７を介してコンデンサ４８
及びコイル４９の直列回路とコンデンサ５０及び抵抗５
１の直列回路との並列回路の一端に接続されている。

【０００８】かかる構成の電力増幅器において、信号源
５２からＦＥＴ４１のゲートに入力される高周波信号の
基本波の第３次高調波に対して、コイル４５，接続イン
ダクタンス４３及び寄生容量４２が並列共振して、ＦＥ
Ｔ４１のドレイン端４１Ｄがハイインピーダンスになる
。このとき、スタブ４６はλ／４長となる。一方、基本
波の第２次高調波に対してはスタブ４６の容量性インピ
ーダンス２とコイル４５及び接続インダクタンス４３が
直列共振してドレイン端４１Ｄがローインピーダンスと
なる。このとき、スタブ４６はλ／６長となる。

【０００９】また、図中、コイル４５，スタブ４６，４
７，コンデンサ４８，コイル４９は出力整合回路を構成
しており、ＦＥＴ４１の出力端子から負荷抵抗５１へ基
本波で効率整合をとっている。更にこの出力整合回路は
負荷変動があっても、ＦＥＴ４１のドレイン端４１Ｄで
の第２次高調波ローインピーダンス，第３次高調波ハイ
インピーダンスというＦ級動作条件に影響を及ぼさない
ように、スタブ４７とコンデンサ４８及びコイル４９に
より低域フィルタ特性を有するよう構成されている。

【００１０】これにより、この従来の電力増幅器によれ
ば、マイクロ波帯の入力信号に対してもＦ級増幅を行な
った信号をドレイン端４１Ｄから取り出すことができる
。

【００１１】

【発明が解決しようとする課題】しかるに、図１５に示
した従来の電力増幅器はＦＥＴ４１のドレイン端４１Ｄ
で第２次高調波に対してはローインピーダンス，第３次
高調波に対してはハイインピーダンスとなる条件を満足
させる必要があるため、バイアス供給回路を構成するチ
ョークコイル４４に、少なくとも基本波から第３次高調
波まで考慮した広帯域性が要求される。従って、バイア
ス供給回路として分布定数素子を利用することは困難で
、図の如く集中定数素子を用いることになるが、そうす
ると回路構成が大型でまた、高価となってしまう。また
、増幅器の安定化設計も実現しにくいという問題もある
。

【００１２】本発明は以上の点に鑑みてなされたもので
、バイアス供給回路を少なくとも基本波から第２次高調
波までを考慮した回路構成をとすることにより、上記の
課題を解決した電力増幅器を提供することを目的とする
。

【００１３】

【課題を解決するための手段】請求項１記載の発明にな
る電力増幅器は、入力信号周波数帯域内の任意の周波数
の基本波に対してインピーダンス整合をとる入力整合回
路と、入力整合回路からの信号が制御電極に供給され、
これを増幅して出力電極より取り出す高周波数トランジ
スタと、高周波トランジスタの出力電極に接続され、基
本波で効率整合をとる出力整合回路とバイアス供給回路
とを有する。

【００１４】バイアス供給回路は少なくとも高周波トラ
ンジスタの出力電極に接続された第１のλ／４伝送線路
（ただし、λは前記基本波の波長）を有し、高周波トラ
ンジスタの出力電極及び制御電極にバイアス電圧を供給
する。

【００１５】また請求項６又は７記載の発明ではバイア
ス供給回路内の第１のλ／４伝送線路と出力整合回路と
の間に、λ’／４のオープンスタブ（ただし、λ’は基
本波の第３次高調波の波長）、又は伝送線路によるイン
ダクタンスと集中定数コンデンサによる、共振周波数が
前記第３次高調波に等しい直列共振回路を設ける。

【００１６】

【作用】請求項１記載の発明では、バイアス供給回路内
の第１のλ／４伝送線路により、高周波トランジスタの
出力端から所定距離範囲内において基本波の第２次高調
波に対してショート状態とすることができる。ただし、
基本波の第３次高調波に対しては、上記バイアス供給回
路によっては、高周波トランジスタの寄生容量のために
高周波トランジスタの出力端をオープン状態とすること
ができない。

【００１７】しかし、高周波トランジスタを用いた電力
増幅器の効率は、第２次高周波の終端条件に依存するこ
とが知られている（例えばＹ．ＩＫＥＤＡ他：“Ｈｉｇ
ｈ　Ｅｆｆｉｃｉｅｎｃｙ　Ｏｐｅｒａｔｉｏｎ　ｏｆ
　　ＦＥＴ　Ｕｓｉｎｇ　Ｓｅｃｏｎｄ　Ｈａｒｍａｎ
ｉｃ　Ｉｎｊｅｃｔｉｏｎ　”，Ｐａｃｉｆｉｃ　Ｍｉ
ｃｒｏｗａｖｅ　Ｃｏｎｆｅｒｅｎｃｅ　Ｐｒｏｃｅｄ
ｉｎｆｓ，Ｔｏｋｙｏ，　１９９０，Ｐ−６８５−６８
８）　。

【００１８】そこで、請求項１記載の発明では上記の点
に鑑み、第３次高調波に対してオープン（又は高インピ
ーダンス）という条件を併せ有さなくとも、第２次高調
波に対してショート（低インピーダンス）という条件を
有することで、高効率の電力増幅器を得るようにしたも
のである。

【００１９】また、請求項６又は７記載の発明では、高
周波トランジスタの出力端でのインピーダンスを第２次
高調波に対してローインピーダンス，第３次高調波に対
してハイインピーダンスとすることができるため、第３
次高調波までのＦ級電力増幅動作ができる。

【００２０】

【実施例】図１は本発明の第１実施例の回路図を示す。 同図中、入力端子１１は結合コンデンサ１２及び入力整
合回路１３を直列に介して高周波トランジスタであるＦ
ＥＴ１４のゲートに接続されている。入力端１１には９
００ＭＨｚ帯の移動無線送信周波信号が入力される。入
力整合回路１３は９００ＭＨｚ帯内の任意の周波数（例
えば９４２ＭＨｚ）である基本波に対してインピーダン
ス整合をとる回路である。ＦＥＴ１４は化合物半導体（
例えばＧａＡｓ）と金属とのショットキー接触をゲート
電極とするＭＥＳ　　ＦＥＴで上記のマイクロ波帯の移
動無線送信周波信号を電力増幅する。

【００２１】１５１　はバイアス供給回路で、第１のバ
イアス電圧入力端子１５１が第１のλ／４伝送線路１５
３を介してＦＥＴ１４の出力電極であるドレインに接続
される一方、入力端子１５１とλ／４伝送線路１５３と
の接続点が第１のコンデンサ１５２を介して接地され、
また第２のバイアス電圧入力端子１５４が第１の抵抗１
５６及び第２のλ／４伝送線路１５８を直列に介してＦ
ＥＴ１４の制御電極であるゲートに接続される一方、抵
抗１５６の両端が夫々コンデンサ１５５，１５７を介し
て接地された構成とされている。入力端子１５１には例
えば＋６Ｖのバイアス電圧が入力され、入力端子１５４
には例えば−５Ｖのバイアス電圧が入力される。

【００２２】ＦＥＴ１４のドレインは、また出力整合回
路１６及び結合コンデンサ１７を直列に介して出力端子
１８に接続されている。出力整合回路１６は前記基本波
で効率整合をとる回路で、ＦＥＴ１４のドレイン出力信
号中から基本波を取り出す低域フィルタ特性を有してい
る。

【００２３】本実施例では基本波以上の高周波信号に対
してはコンデンサ１５２，１５５，１５７によりλ／４
伝送線路１５３，１５８のバイアス電圧入力端子１５１
，１５４が接地にショートされた状態とされている。 また、λ／４伝送線路１５３，１５８の電気低条件は、
基本波に対してはオープン，第２次高調波に対してはシ
ョート，第３次高調波に対してはオープンとなる。しか
し、実際にはＦＥＴ１４のドレイン・ソース間の寄生容
量、及びＦＥＴ１４のドレインとλ／４伝送線路１５３
との間の接続インダクタンス（いずれも図示せず）の存
在により、ＦＥＴ１４のドレイン端（この場合はチップ
キャリア又はトランジスタチップを使用）から所定距離
範囲（本発明者の実験によればλ／２４以内）では第３
次高調波に対してオープン状態とならないが、第２次高
調波に対してショート状態が得られる。

【００２４】これにより、前記したようにＦＥＴ１４に
より高効率の増幅を行なわせることができる。

【００２５】また、本実施例ではバイアス供給回路１５
１　にλ／４伝送線路１５３，１５８を用いることによ
り、前記したように基本波に対してオープン，第２次高
調波に対してはショートの特性を得、第２次高調波に対
してはＦＥＴ１４のドレイン出力端のインピーダンスが
ローインピーダンスにみえるようにしており、λ／４伝
送線路１５３，１５８の上記性質を利用することにより
、バイアス供給回路１５１　を従来の如き広帯域性を有
さなくとも構成することができる。従って、本実施例で
は、バイアス供給回路１５１にλ／４伝送線路１５３，
１５８を用いることができるため、従来に比べて回路を
小型化でき、また製造コストの低減ができる。

【００２６】図２は本発明の第２実施例の回路図を示す
。同図中、図１と同一構成部分には同一符号を付し、そ
の説明を省略する。図２に示す第２実施例は、バイアス
供給回路１５２　の構成がバイアス供給回路１５１　と
異なる点に特徴がある。すなわち、バイアス供給回路１
５２　にはバイアス電圧入力端子１５１，コンデンサ１
５２及びλ／４伝送線路１５３の共通接続点と接地間に
、抵抗１５９及びコンデンサ１６０よりなる直列回路が
挿入接続されている。

【００２７】入力整合回路１３は基本波帯域内で５０Ω
にマッチング調整されているが、基本波帯域外では５０
Ωにマッチしていない。そのため、基本波帯域より低周
波数領域では、周知の如くデバイスのＳパラメータを用
いて算出されるデバイスの安定定数Ｋが“１”より小と
なり、デバイスの不安定領域に入り、マッチングがとれ
なくなって発振する可能性がある。

【００２８】しかして、本実施例によれば、上記低周波
数領域ではλ／４伝送線路１５３，１５８がλ／８等の
ように伝送線路が短くみえてくるが、抵抗１５９を５０
Ωに設定しておくことで、入力整合回路１３に抵抗１５
９が並列に作用し、回路の安定化が図られる。なお、抵
抗１５６も上記と同様にして、回路の安定化のために設
けられ、５０Ωに設定されている。

【００２９】次に本発明の第３実施例について説明する
。図３は本発明の第３実施例の回路図を示す。同図中、
図１と同一構成部分には同一符号を付し、その説明を省
略する。図３に示す第３実施例は、バイアス供給回路１
５３　のＦＥＴ１４のゲート側回路部の構成に特徴があ
る。

【００３０】すなわち、バイアス供給回路１５３　のＦ
ＥＴ１４のゲート側回路部は、ＦＥＴ１４のゲートに各
一端が接続され、他端がバイアス電圧入力端子１５４と
接地に夫々接続された第３の抵抗１６１と第５のコンデ
ンサ１６３と第４の抵抗１６２から構成されている。

【００３１】前記したように、バイアス供給回路１５１
　及び１５２　ではλ／４伝送線路１５３，１５８を用
いているため、集中定数回路素子（例えばチョークコイ
ル）を用いた従来回路に比し、小型化，製造コストの低
減化が可能な構成とされている。しかし、上記の各実施
例ではＦＥＴ１４のゲート入力側バイアス供給回路部に
λ／４伝送線路１５８が使用されているため、平面回路
のパターン面積が広くなり、それ以上の小型が困難であ
る。

【００３２】そこで、本実施例では抵抗１６１及び１６
２により、入力端子１５４からのバイアス電圧を抵抗分
圧してＦＥＴ１４のゲートに印加する構成としたもので
ある。これにより、本実施例は第１及び第２実施例に比
し、より回路の小型化が可能である。なお、抵抗１６１
及び１６２は高周波信号の減衰を極力小とするため、高
抵抗（例えば２ＫΩ以上）に設定されており、また抵抗
１６１の方が抵抗１６２よりも大なる抵抗値に設定され
て所要のゲートバイアス電圧を得ている。

【００３３】次に本発明の第４実施例について図４と共
に説明する。図４は本発明の第４実施例の回路図を示す
。同図中、図２及び図３と同一構成部分には同一符号を
付し、その説明を省略する。本実施例は図２と図３の第
２及び第３実施例を組み合わせた構成で、回路の安定化
と小型化をより一層考慮した構成である。

【００３４】図５乃至図８は夫々本発明の第５乃至第８
実施例の回路図を示す。各図中、図１乃至図４と同一構
成部分には同一符号を付し、その説明を省略する。これ
らの実施例は請求項６記載の発明の実施例で、バイアス
供給回路１５１　〜１５４　を有する電力増幅器におい
て、λ／４伝送線路１５３とＦＥＴ１４の接続点を外部
インダクタンス２１を介して出力整合回路１６に接続す
ると共に、オープンスタブ（先端開放スタブ）２２を設
けた点に特徴がある。なお、図５乃至後述の図１２では
、ＦＥＴ１４の寄生容量１４１と接続インダクタンス１
４２を図示してある。

【００３５】ここで、上記のオープンスタブ２２の伝送
線路長は、基本波の第３次高調波の波長λ’の１／４倍
である。これにより、上記の各実施例では、λ／４伝送
線路１５３が第２次高調波に対してショートとなること
を利用してＦＥＴ１４のドレイン端で第２次高調波に対
してローインピーダンスとすると共に、オープンスタブ
２２と寄生容量１４１と接続インダクタンス１４２，外
部インダクタンス２１とによりＦＥＴ１４のドレイン端
で第３次高調波に対してハイインピーダンスとすること
ができる。

【００３６】従って、上記の第５乃至第８実施例では第
２次高調波及び第３次高調波までを考慮したＦ級動作に
よる高効率電力増幅動作ができ、第１乃至第４実施例と
比較しても約５〜８％ドレイン効率を向上できる。

【００３７】図９乃至図１２は夫々本発明の第９乃至第
１２実施例の回路図を示す。各図中、図５乃至図８と同
一構成部分には同一符号を付し、その説明を省略する。 第９乃至第１２実施例は請求項７記載の発明の実施例で
、バイアス供給回路１５１　〜１５４　を有する各電力
増幅器において、外部インダクタンス２１及び出力整合
回路１６の接続点と接地との間に、伝送線路２４とコン
デンサ２５とよりなる直列共振回路を設けた点に特徴が
ある。

【００３８】すなわち、上記の直列共振回路は伝送線路
２４によるインダクタンスと、コンデンサ２５との容量
により、前記第３次高調波に対して直列共振するように
構成されている。このため、第９乃至第１２実施例もＦ
ＥＴ１４のドレイン端で第３次高調波に対してハイイン
ピーダンスとすることができる。これにより、第９乃至
第１２実施例も第５乃至第８実施例と同様に基本波から
第３次高調波までを考慮したＦ級動作による高効率電力
増幅動作を行なうことができる。

【００３９】なお、本発明は以上の実施例に限定される
ものではなく、例えば増幅用能動素子はＦＥＴ１４に限
らず、マイクロ波帯に使用可能なバイポーラトランジス
タでもよい。

【００４０】

【発明の効果】上述の如く、請求項１及び２記載の発明
によれば、バイアス供給回路にλ／４伝送線路を設けて
少なくとも第２次高調波の終端条件を満足するようにし
たため、高効率で回路構成を小型化できると共に製造コ
ストの低減を実現することができ、また請求項３記載の
発明によれば、回路をより安定化させることができ、請
求項４記載の発明によれば回路をより小型化でき、更に
請求項５記載の発明によれば回路の小型化，製造コスト
の低減化及び回路の安定化を夫々より一層向上すること
ができる。また、請求項６，７各記載の発明では基本波
から第３次高調波までを考慮したＦ級電力増幅動作がで
きるため、より高効率の電力増幅ができる等の特長を有
するものである。

【図面の簡単な説明】

【図１】本発明の第１実施例の回路図である。

【図２】本発明の第２実施例の回路図である。

【図３】本発明の第３実施例の回路図である。

【図４】本発明の第４実施例の回路図である。

【図５】本発明の第５実施例の回路図である。

【図６】本発明の第６実施例の回路図である。

【図７】本発明の第７実施例の回路図である。

【図８】本発明の第８実施例の回路図である。

【図９】本発明の第９実施例の回路図である。

【図１０】本発明の第１０実施例の回路図である。

【図１１】本発明の第１１実施例の回路図である。

【図１２】本発明の第１２実施例の回路図である。

【図１３】従来の一例の回路図である。

【図１４】図１３の動作説明信号波形図である

【図１５
】従来の他の例の回路図である。

【符号の説明】

１１　　マイクロ波帯信号入力端子 １３　　入力整合回路 １４　　高周波信号増幅用ＧａＡｓＭＥＳ電界効果トラ
ンジスタ（ＦＥＴ） １５１　〜１５４　　　バイアス供給回路１６　　出力
整合回路 １８　　出力端子 ２１　　外部インダクタンス ２２　　オープンスタブ ２４　　伝送線路 ２５　　直列共振コンデンサ １５１　　第１のバイアス電圧入力端子１５２　　第１
のコンデンサ １５３　　第１のλ／４伝送線路 １５４　　第２のバイアス電圧入力端子１５５　　第２
のコンデンサ １５６　　第１の抵抗 １５７　　第３のコンデンサ １５８　　第２のλ／４伝送線路 １５９　　第２の抵抗 １６０　　第４のコンデンサ １６１　　第３の抵抗 １６２　　第４の抵抗 １６３　　第５のコンデンサ

Claims (7)

【特許請求の範囲】
1. 【請求項１】　　入力信号周波数帯域内の任意の周波数
   の基本波に対してインピーダンス整合をとる入力整合回
   路（１３）と、該入力整合回路（１３）からの信号が制
   御電極に供給され、これを増幅して出力電極より取り出
   す高周波トランジスタ（１４）と、該高周波トランジス
   タ（１４）の出力電極に接続され、前記基本波で効率整
   合をとる出力整合回路（１６）と、少なくとも前記高周
   波トランジスタ（１４）の出力電極に接続された第１の
   λ／４伝送線路（ただし、λは前記基本波の波長）を有
   し、該高周波トランジスタ（１４）の出力電極及び制御
   電極にバイアス電圧を供給するバイアス供給回路（１５
   １　〜１５４　）とを有し、前記バイアス供給回路（１
   ５１　〜１５４　）により前記高周波トランジスタ（１
   ４）の出力端から所定距離範囲内において前記基本波の
   第２次高調波に対してショート状態としたことを特徴と
   する電力増幅器。
2. 【請求項２】　　前記バイアス供給回路（１５１　，１
   ５３　）は、第１のバイアス電圧入力端子（１５１）と
   前記高周波トランジスタ（１４）の出力電極との間に接
   続された第１のλ／４伝送線路（１５３）と、該第１の
   λ／４伝送線路（１５３）と該第１のバイアス電圧入力
   端子（１５１）との間に非接地側端子が接続された第１
   のコンデンサ（１５２）とを有することを特徴とする請
   求項１記載の電力増幅器。
3. 【請求項３】　　前記バイアス供給回路（１５１　，１
   ５２　）は、第２のバイアス電圧入力端子（１５４）と
   前記高周波トランジスタ（１４）の制御電極との間に接
   続された第１の抵抗（１５６）及び第２のλ／４伝送線
   路（１５８）と、該第１の抵抗（１５６）の両端に夫々
   非接地側端子が接続された第２及び第３のコンデンサ（
   １５５，１５７）とを有することを特徴とする請求項１
   記載の電力増幅器。
4. 【請求項４】　　前記バイアス供給回路（１５２　，１
   ５４　）は、第１のバイアス電圧入力端子（１５１），
   第１のコンデンサ（１５２）及び第１のλ／４伝送線路
   （１５３）の共通接続点と接地との間に、第２の抵抗（
   １５９）及び第４のコンデンサ（１６０）の直列回路が
   接続されていることを特徴とする請求項１記載の電力増
   幅器。
5. 【請求項５】　　前記バイアス供給回路（１５３　，１
   ５４　）は、前記高周波トランジスタ（１４）の制御電
   極に一端が接続され、他端が前記第２のバイアス電圧入
   力端子（１５４）と接地に夫々接続された第３の抵抗（
   １６１）と第４の抵抗（１６２）とを有することを特徴
   とする請求項１記載の電力増幅器。
6. 【請求項６】　　前記バイアス供給回路（１５１　〜１
   ５４　）内の前記第１のλ／４伝送線路（１５３）と前
   記出力整合回路（１６）との間に、λ’／４のオープン
   スタブ（ただし、λ’は前記基本波の第３次高調波の波
   長）（２２）を設けたことを特徴とする請求項１乃至５
   のうちいずれか一項記載の電力増幅器。
7. 【請求項７】　　前記バイアス供給回路（１５１　〜１
   ５４　）内の前記第１のλ／４伝送線路（１５３）と前
   記出力整合回路（１６）との間に、伝送線路によるイン
   ダクタンス（２４）とコンデンサ（２５）とからなる、
   前記基本波の第３次高調波に対して共振する直列共振回
   路を設けたことを特徴とする請求項１乃至５のうちいず
   れか一項記載の電力増幅器。