JP3833570B2

JP3833570B2 - マイクロ波周波数逓倍器

Info

Publication number: JP3833570B2
Application number: JP2002150156A
Authority: JP
Inventors: 恒雄徳満
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2002-05-24
Filing date: 2002-05-24
Publication date: 2006-10-11
Anticipated expiration: 2020-02-29
Also published as: JP2003032046A

Description

【０００１】
【発明の属する技術分野】
本発明はマイクロ波周波数逓倍器に係り、特に、１０ＧＨｚ程度以上の入力マイクロ波信号周波数の２倍または４倍の周波数を有するマイクロ波又はミリ波の信号を出力するマイクロ波周波数逓倍器に関する。
【０００２】
【従来の技術】
図１４は、特許第２８０７５０８号公報に開示されているバランス型マイクロ波周波数逓倍器の回路図である。
【０００３】
この周波数逓倍器では、ソース接地のＦＥＴ１０とゲート接地のＦＥＴ１１とを備え、ＦＥＴ１０の入力端子であるゲートＧと、ＦＥＴ１１の入力端子であるソースＳとが共に入力伝送線路１２に結合され、ＦＥＴ１０の出力端子であるドレインＤとＦＥＴ１１の出力端子であるドレインＤとが共に出力伝送線路１３に直接接続されている。
【０００４】
ＦＥＴ１０のゲートＧと入力伝送線路１２との間には、直流遮断用キャパシタ１４が接続され、ＦＥＴ１１のソースＳと入力伝送線路１２との間には、位相遅れを生じさせるリアクタンス素子１５が接続されている。
【０００５】
ＦＥＴ１０及びＦＥＴ１１がピンチオフ付近で動作するように、ＦＥＴ１０及びＦＥＴ１１のゲートにそれぞれ定電圧電源１６及び１７から抵抗１８及び１９を介して直流バイアス電圧が印加される。ＦＥＴ１１のゲートと接地との間には直流カット用キャパシタＣが接続されている。
【０００６】
マイクロ波入力端子Ｔ１に正弦波を供給すると、ＦＥＴ１０は正の半波を整流したものを出力し、ＦＥＴ１１は負の半波を整流し極性を反転したものを出力する。すなわち、ＦＥＴ１０及びＦＥＴ１１のドレイン電流に含まれる基本波及び奇数次高調波は、位相が互いに逆相であるので、Ｔ３で両者が相殺される。これに対し、ＦＥＴ１０及びＦＥＴ１１のドレイン電流に含まれる偶数次高調波の位相は同相であるので、互いに強め合う。４倍波の振幅は、２倍波の振幅に比し相当小さい。
【０００７】
ＦＥＴ１０及び１１の伝達特性の差による、基本波及び奇数次高調波の逆相からのずれ及び偶数次高調波（特に２倍波及び４倍波）の同相からのずれは、リアクタンス素子１５により防止される。
【０００８】
図１４の周波数逓倍器によれば、入力マイクロ波信号から互いに逆相の基本波を生成するハイブリッド回路が不要であるので、小形化が可能であるという利点を有している。
【０００９】
【発明が解決しようとする課題】
しかしながら、本発明者が上述のマイクロ波周波数逓倍器に１０ＧＨｚ程度以上の入力マイクロ波を供給してその特性を調べたところ、次のような問題があることが分かった。
【００１０】
入力周波数が１０ＧＨｚ程度以上になり、その結果として出力周波数が２０ＧＨｚ以上になると、ゲート接地であるＦＥＴ１１がそのゲートＧまたはドレインＤにおいて負性抵抗特性等の不安定性を示すようになることを知見した。この場合、対策として出力端子Ｔ２付近にアッテネータを接続してみたが、スプリアス発振を防止できなかった。
【００１１】
上記逓倍器の設計においては、ＦＥＴ１１のドレインＤにバイアス用直流電圧・電流を供給するスタブを接続し、さらに、目的の逓倍周波数に対して出力最大となるようにインピーダンス整合をとるのが一般的である。
【００１２】
しかし、このスタブと上記負性抵抗の組み合わせ、あるいはＦＥＴ１０及び１１とを含む閉ループによる発振が生じる。上記の周波数逓倍器の出力に接続される出力バッファ増幅器の入力整合状態が劣悪（反射係数が１に近い）である場合には、上記スプリアス発振が顕著となる。
【００１３】
また、４逓倍回路を実現する場合には、出力周波数がミリ波領域に達するので、これを実現するに足る高性能な（最大応答周波数とも言うべき最大発振周波数ｆmaxが高い）ゲート接地ＦＥＴ１１部の負性抵抗あるいは反射利得がより大きくなって、上記問題が一層深刻になる。
【００１４】
上記負性抵抗が生じる要因は、ＦＥＴ１１のゲートＧを接地する導体の寄生インダクタンスおよびＦＥＴ１１のドレインＤとソースＳとの間に寄生する微小な帰還容量である。特に、ゲート接地ＦＥＴは入力信号と出力信号とが同相であるため、上記寄生インダクタンスはゲート接地のＦＥＴ１１に正帰還を生じさせる（入力信号と出力信号とが逆相であるソース接地ＦＥＴでは、負帰還となり、ソース接地ＦＥＴは低雑音増幅器で一般的に用いられる）。
【００１５】
しかし、ボンディングワイヤ又は基板に形成されたビアを介して接地し、またはコプレーナ線路の接地導体に接続するいずれの場合も、ゲート接地ＦＥＴを形成するためには必ず何らかの接地用リードが必要である。先端開放の１／４波長伝送線路を基板上に形成することにより接地する方法もあるが、この場合、所定周波数（または帯域）成分についてのみの接地であるので、該所定周波数よりも高い周波数成分については、上記寄生インダクタンスが生ずる。
【００１６】
結局、上記寄生インダクタンスを、ゲート接地ＦＥＴの動作を全ての周波数において不安定にさせない程度に小さくすることは困難であり、ミリ波あるいはそれに近い高周波において、ゲート接地ＦＥＴを含む回路は不安定になり易いという問題があった。
【００１７】
本発明の目的は、上記問題点に鑑み、トランジスタの制御入力端を接地する導体の寄生インダクタンスによるスプリアス発振が生じない安定なマイクロ波周波数逓倍器を提供することにある。
【００１８】
【課題を解決するための手段】
本発明によるマイクロ波周波数逓倍器は、
入力マイクロ波信号が供給される入力伝送線路と、
出力伝送線路と、
第１制御入力端及び第１電流路を有し、該第１制御入力端が該入力伝送線路に結合され、該第１電流路の一端が接地導体に接続された第１トランジスタと、
第２制御入力端及び第２電流路を有し、該第２制御入力端が該接地導体に接続され、該第２電流路の一端が該入力伝送線路に結合された第２トランジスタと、
該第１電流路の他端と該出力伝送線路との間に接続された第１ダンピング抵抗と、
該第２電流路の他端と該出力伝送線路との間に接続された第２ダンピング抵抗と、
を有し、
該接地導体は、グランドプレートと、該グランドプレートに導通し且つ該第１トランジスタと該第２トランジスタとの間に形成された１つのビアとを有し、該第１電流路の一端及び該第２制御入力端はいずれも該１つのビアに略等しい距離で直接に接続されて該１つのビアを介し該グランドプレートに導通している。
【００１９】
上記構成において、入力伝送線路に正弦波を供給すると、第１トランジスタは正の半波を整流したものを出力し、第２トランジスタは負の半波を整流し極性を反転したものを出力する。すなわち、第１及び第２のトランジスタの電流路を流れる電流に含まれる基本波及び奇数次高調波は、位相が互いに逆相であるので、出力伝送線路で両者が相殺される。これに対し、第１及び第２のトランジスタの電流路を流れる電流に含まれる偶数次高調波の位相は同相であるので、互いに強め合う。
【００２０】
第１及び第２のダンピング抵抗により、すべての周波数の信号の振幅が減じられるが、位相はシフトしない。従って、偶数次高調波が強め合って出力伝送線路から取り出される。
【００２１】
また、第２トランジスタの制御入力端を接地する導体の寄生インダクタンスにより負性抵抗が生じても、第２ダンピング抵抗が、第２トランジスタと出力伝送線路とで形成される擬似発振回路を成立できなくする。すなわち、該擬似発振回路の共振器として機能する出力伝送線路での損失を増加して任意の周波数で発振条件を成立しないようにすることができる。従って、ミリ波のような高周波数の逓倍信号を得るように設計パラメータを定めた場合でも、スプリアス発振のない安定なマイクロ波周波数逓倍器を実現することができる。
【００２２】
第１および第２のトランジスタを周回するループで生成される発振は、ループ利得が１よりも小さくなるように第１及び第２のダンピング抵抗の抵抗値を定めることにより、ループ発振を抑圧することができる。
【００２３】
また、アッテネータが直列抵抗と並列抵抗を組み合わせて構成できることから、第１及び第２のダンピング抵抗と出力伝送線路との接続点と、接地との間に、抵抗を接続することにより、マイクロ波周波数逓倍器とそれに続く出力バッファ増幅器との間のインピーダンス整合を改善することができ、あるいはこれらの回路を含む全体のレベルダイヤグラムを調整することができる。
【００２４】
なお、第１及び第２のダンピング抵抗を介してそれぞれ第１及び第２のトランジスタの電流路に電流が供給されるので、電圧降下が生ずる。すなわち、第１及び第２のトランジスタの一方が導通状態で他方が非導通状態である時、該一方の電流路の端子間電圧は直流バイアス電圧よりも低下し、該他方の電流路の端子間電圧は直流バイアス電圧にほぼ等しい電圧に維持される。この電圧低下は、ダンピング抵抗値が大きい程大きくなる。しかし、第１及び第２のトランジスタは閾値電圧付近にバイアスされているので、トランジスタに流れる電流の平均値は例えば十ミリアンペア以下と低く、３０オーム程度以下のダンピング抵抗であれば該電圧低下は０．３Ｖ程度であり、第１及び第２のトランジスタによる逓倍能率の低下は無視できる。
【００２５】
また、周波数が高くなるとマイクロ波周波数逓倍器に必須の接地に伴なう寄生インダクタンスが無視できなくなるが、本発明では、該第１トランジスタの該電流路の一端及び該第２制御入力端が、共通の該ビアを介して該グランドプレートに導通しているので、該第１トランジスタの該電流路の一端と該グランドプレートとの間の寄生インダクタンスと、該第２制御入力端と該グランドプレートとの間の寄生インダクタンスとが略同一になる。
【００２６】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００２７】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。複数の図中の対応する同一又は類似の構成要素には、同一又は類似の符号を付している。
【００２８】
［第１実施形態］
図１は、本発明の第１実施形態のマイクロ波周波数逓倍器の回路図である。
【００２９】
外部マイクロ波は、特性インピーダンスＺ０を有する入力伝送線路１２の一端Ｔ１に供給される。入力伝送線路１２の他端は、一方では直流バイアス成分遮断用キャパシタ１４を介して、第１トランジスタとしてのＦＥＴ１０の制御入力端であるゲートＧに接続され、他方では伝送線路１５を介して、第２トランジスタとしてのＦＥＴ１１の電流路一端であるソースＳに接続されている。伝送線路１５は、各ＦＥＴ１０及び１１の寄生容量等によって生じる通過位相差を補正して、両ＦＥＴ１０及び１１に同相の信号を入力するために用いられる。
【００３０】
ＦＥＴ１０の電流路他端であるドレインＤと特性インピーダンスＺ０の外部出力伝送線路１３の一端Ｔ３との間にはダンピング抵抗２０が接続され、ＦＥＴ１１の電流路他端であるドレインＤと外部出力伝送線路１３の該一端Ｔ３との間にはダンピング抵抗２１が接続されている。
【００３１】
ＦＥＴ１０のソースＳ及びＦＥＴ１１のゲートＧは、接地される。２２および２３は、これら接地のための導体が持つ寄生インダクタンスを示す。ＦＥＴ１１のゲートは、図１４のキャパシタＣを介さずに接地される。すなわち、キャパシタＣが占める面積および接地のための導体が占める面積によって、ＦＥＴ１１のゲートから接地点までの距離が増大し、その寄生インダクタンスとソース接地ＦＥＴ１０の寄生インダクタンス２２との間に差が生じるのを避けるため、第１実施形態では図１４のキャパシタＣを使用しない。
【００３２】
ＦＥＴ１０のゲートは、直流バイアス用抵抗１８を介して、電圧Ｖｇｇを出力する直流定電圧源１６に接続されている。直流定電圧源１６は、ＦＥＴ１０のゲート・ソース間のバイアス電圧がＦＥＴ１０のピンチオフ電圧付近となるように、バイアス抵抗１８に印加する。
【００３３】
ＦＥＴ１１のソースには、マイクロ波入力端子Ｔ１に接続された自己バイアス回路２４によって、ドレイン電流に比例したバイアス電圧が供給される。自己バイアス回路２４は、ＦＥＴ１１のゲート・ソース間のバイアス電圧がＦＥＴ１１のピンチオフ電圧付近となるようにドレイン電流を制御する。
【００３４】
マイクロ波入力端子Ｔ１に正弦波を供給すると、ＦＥＴ１０は正の半波を整流したものを出力し、ＦＥＴ１１は負の半波を整流し極性を反転したものを出力する。すなわち、ＦＥＴ１０及びＦＥＴ１１のドレイン電流に含まれる基本波及び奇数次高調波は、位相が互いに逆相であるので、Ｔ３で両者が相殺される。これに対し、ＦＥＴ１０及びＦＥＴ１１のドレイン電流に含まれる偶数次高調波の位相は同相であるので、互いに強め合う。
【００３５】
ＦＥＴ１０および１１のゲート・ソース間のバイアス電圧が上述のようになるように設計し、直流定電圧源１６の電圧を調整することにより、ＦＥＴ１０及び１１のドレイン電流に含まれる基本波及び高調波の利得が互いに同一にされる。
【００３６】
入力マイクロ波の信号レベルを大きくしていくと、ＦＥＴ１０及び１１の非線形性により両ドレイン電流は次第につぶれた波形となり、高次の逓倍波成分の振幅が増加する。
【００３７】
逓倍波周波数が２０ＧＨｚを超える場合には、あるいはこれを可能にするために最大応答周波数とも言うべき最大発振周波数ｆmaxが非常に高い電界効果型トランジスタをＦＥＴ１０およびＦＥＴ１１用として使用する場合には、寄生インダクタンス２３がＦＥＴ１１のドレイン・ソース間に正帰還を生じるように作用して、負性抵抗が生じる。他方、ＦＥＴ１０は負帰還の状態となっている。
【００３８】
図１４の従来例のように両ＦＥＴ１０及び１１のドレインに直接、出力伝送線路１３が接続され、かつ入力インピーダンスが低い回路が後続されていると、反射型発振回路が形成され易く、予期しないスプリアス発振が生ずる。この後続回路が、所望の逓倍波の周波数について整合状態が良い場合でも、その動作帯域を外れたより高い周波数においては、スプリアス発振が生ずる。これは、高性能（高ｆmax）のトランジスタを用いて図１４の従来回路を構成する場合に顕著である。
【００３９】
これに対し本第１実施形態では、ＦＥＴ１１のドレインと出力伝送線路１３との間にダンピング抵抗２１が接続されているので、例え負性抵抗が生じていても発振条件が成立せず、これによってスプリアス発振を除去することができる。
【００４０】
また、ＦＥＴ１０のドレインと出力伝送線路１３との間にもダンピング抵抗２０が接続されているので、ＦＥＴ１０からの基本波周波数成分および逓倍波成分の出力レベルをそれぞれ、ＦＥＴ１１からの基本波周波数成分および逓倍波成分の出力レベルに一致させることができる。
【００４１】
両ダンピング抵抗の抵抗値は、理論的には同一値でよいが、基本波周波数成分および奇数次逓倍波成分のＴ３での逆相合成による抑圧と、得たい偶数次逓倍波成分のＴ３での同相合成による出力増加とをより達成するために、両ダンピング抵抗の抵抗値を異ならせてもよい。
【００４２】
スプリアス発振は、従来では、上記反射型発振回路のみでなく、ＦＥＴ１１での逆方向伝達を介してＦＥＴ１１のゲートに達し、さらに伝送線路１５及びキャパシタ１４を介してＦＥＴ１０のゲートに達し、ＦＥＴ１０での順方向伝達によりＦＥＴ１０のドレインに達し、ＦＥＴ１０のドレインからＦＥＴ１１のドレインに達し、ループにおいて、ループ利得が１より大きくなることによっても生じた。この場合、Ｔ３およびＴ１でのインピーダンスは高い。ＦＥＴ１１が寄生インダクタンス２３によって負性抵抗を呈している場合には、このループ利得が１より大きくなる可能性がある。
【００４３】
これに対し、本第１実施形態ではループ利得が、ダンピング抵抗２０及び２１によって低減され、１より小さくなることによって発振が生じない。
【００４４】
［第２実施形態］
図２は、本発明の第２実施形態のマイクロ波周波数逓倍器の回路図である。
【００４５】
この波周波数逓倍器は、上記第１実施形態のそれの出力伝送線路１３を、伝送線路１３及び２５と接地キャパシタ２６との組合せで置き換えたものである。全ての伝送線路のインピーダンスは、特性インピーダーンスＺ０とは限らず、以下のように決定されている。すなわち、マイクロ波周波数逓倍器は、その出力が最大となる負荷インピーダンスを有している。
【００４６】
これを実現するために、ＦＥＴ１０及び１１からの逓倍波出力の合成点Ｔ３に特性インピーダンスＺ３の伝送線路１３の一端が接続され、その他端（Ｔ２）に特性インピーダンスＺ４の伝送線路２５の一端が接続され、その他端にドレインバイアス電圧Ｖｄｄが印加され、該他端はキャパシタ２６で高周波接地されている。伝送線路１３及び２５からなるＴ型回路によって所望の負荷インピーダンスを実現できるので、逓倍波周波数成分の出力レベルを最大にすることができる。
【００４７】
なお、このＴ型回路に限らず、所望の負荷インピーダンスを実現する種々の回路構成を利用してもよい。
【００４８】
位相調整用の伝送線路１５のインピーダンスＺ２は、所望の周波数帯域においてＦＥＴ１０及び１１に同位相かつ同振幅の基本波周波数信号が供給されるように、ＦＥＴ１０およびＦＥＴ１１の入力インピーダンスに応じて決定される。
【００４９】
入力伝送線路１２のインピーダーンスＺ１は、これと自己バイアス回路２４との組合せで、マイクロ波周波数逓倍器の入力インピーダンスが、入力伝送線路１２の一端Ｔ１に接続される不図示のマイクロ波信号源のインピーダンスと整合するように決定される。
【００５０】
本第２実施形態のマイクロ波周波数逓倍器によれば、第１実施形態の全ての機能を実現し、かつ、最適入出力条件を実現することができる。
【００５１】
［第３実施形態］
図３は、本発明の第３実施形態のマイクロ波周波数逓倍器の回路図である。
【００５２】
この周波数逓倍器では、第２実施形態の出力端子Ｔ２に、入力基本波周波数の２倍の周波数について長さが１／４波長の先端開放伝送線路（オープンスタブ）が接続されている。これにより、ＦＥＴ１０及び１１から発生される入力基本周波数の２逓倍波がトラップされる。上記第１及び第２実施形態と同様に奇数次の逓倍波が逆相合成によって抑圧され、また、６次以上の偶数次の逓倍波は非常に出力レベルが小さい。
【００５３】
したがって、出力端子Ｔ２からはほぼ４逓倍波のみが出力される。例えば１０ＧＨｚの基本波周波数は、４０ＧＨｚの信号に効果的に変換される。また、発振器の位相雑音を１２ｄＢの上昇（逓倍の原理より周波数２倍（オクターブ）で６ｄＢの位相雑音上昇）に抑えることができる。
【００５４】
他方、誘電体共振器を用いた発振器では、位相雑音が約２０ｄＢ／オクターブで上昇する（論文調査からの経験則）。
【００５５】
ミリ波で位相雑音の低い発振器を実現するには、逓倍方式が最も優れていることから、本第３実施形態のようにミリ波でも安定に動作できる高次逓倍器は、適用範囲が広い。
【００５６】
本第３実施形態のマイクロ波４逓倍器は上記のように、マイクロ波２逓倍器にトラップ用スタブを１つだけ追加することにより実現できる。ダンピング抵抗が無いと、このトラップ用スタブがゲート接地のＦＥＴ１１と作用して新たな不安定性を引き起こす、あるいは、上記不安定性を何らかの形で変化させる。このような状況は設計を非常に複雑かつ困難にする。しかし、ダンピング抵抗２０及び２１を接続することによって該不安定性を除去できるので、安定な逓倍動作が可能である。
【００５７】
図４は、図３の回路を実現する、ＧａＡｓなどの半絶縁性基板上のレイアウト図である。
【００５８】
図４中、ハッチング領域は、上下に対向する金属膜の間に誘電体が挟まれたキャパシタの誘電体領域を示している。該半絶縁性基板の背面には、金属膜であるグランドプレートが被着されている。各伝送線路は、基板上面のラインパターンと、該グランドプレートと、これらの間に誘電体として機能する該半絶縁性基板とで構成されるストリップ線路である。Ｖ１〜Ｖ３はいずれも、内壁に金属膜が被着されたビアであり、該グランドプレートに接続されている。各ビアの基板上面側周囲には、金属膜が被着されている。ビアは、その中に金属が充填されているものであってもよい。
【００５９】
図５〜８はそれぞれ、図４中のＶ−Ｖ、ＶＩ−ＶＩ、ＶＩＩ−ＶＩＩ及びＶＩＩＩ−ＶＩＩＩ線に沿った拡大断面図である。
【００６０】
図５において、３０は半絶縁性基板、３１はグランドプレート、１４１〜１４３はそれぞれキャパシタ１４を構成する金属膜、誘電体及び金属膜である。
【００６１】
図６において、Ｄ１はＦＥＴ１０のドレイン電極、３２は絶縁体である。
【００６２】
図７において、３３及び３４は半絶縁性基板３０に不純物イオンが注入されて形成された動作層であり、Ｇ１及びＧ２はゲート電極、Ｄ２はドレイン電極、Ｓ３及びＳ４はソース電極である。ＦＥＴ１１は、ＭＥＳ構造であり、２つのトランジスタが並列接続されたものであって、ソースＳ３とＳ４とが配線パターンで接続され、ゲートＧ１とＧ２とが配線パターンで接続される。
【００６３】
図８において、抵抗２１は半絶縁性基板３０に不純物イオンが注入されて形成されており、２０１及び２０２は抵抗２０の両側に接続された配線パターンである。
【００６４】
図４において、ＦＥＴ１０のソース電極Ｓ１及びＳ２並びにＦＥＴ１１のゲート電極（太線）はいずれも、金属配線パターンとビアＶ２とを介してグランドプレート３１に接続されている。
【００６５】
抵抗１８は、その値を比較的大きくするために２個所に形成された抵抗が直列接続され、その各々は抵抗２０と同様に構成されている。
【００６６】
自己バイアス回路２４は、一般に良く用いられる構成であり、スパイラルインダクタ２４１に、抵抗２４２と交流接地用キャパシタ２４３との並列回路の一端が接続され、該並列回路の他端はビアＶ１を介してグランドプレート３１に接続されている。ＦＥＴ１１のドレインからソースに流れる直流電流は、スパイラルインダクタ２４１を介して抵抗２４２に流れ、接地に至る。抵抗２４２の抵抗値は、その両端間の直流電圧がＦＥＴ１１の閾値電圧となるように定められている。キャパシタ２４３は、マイクロ波周波数逓倍器の動作周波数においてインピーダンスを無視できるので、スパイラルインダクタ２４１をインピーダンス整合用に使用することができる。
【００６７】
オープンスタブ２７は、マイクロ波周波数逓倍器を小形にするため、ＦＥＴ１０と伝送線路１５を取り囲むように形成されている。
【００６８】
図９〜１２は、図４のマイクロ波周波数逓倍器の実験結果を示す。
【００６９】
図９〜１１は各種Ｓパラメータの周波数特性図であり、実線は、ダンピング抵抗２０及び２１を有する図４のマイクロ波周波数逓倍器を用いた場合を示し、破線は、図４のマイクロ波周波数逓倍器においてダンピング抵抗２０及び２１を用いなかった構成の場合を示している。
【００７０】
マイクロ波周波数逓倍器は、９．５ＧＨｚの入力信号を３８ＧＨｚの出力信号に変換する仕様で設計パラメータが定められ、使用したダンピング抵抗の抵抗値は１２オームである。
【００７１】
図９は、入力反射利得の周波数特性を示している。
【００７２】
図９から明らかなように、６０〜７３ＧＨｚの周波数領域において、両特性間に大きな差があり、実線では反射利得のない安定な動作であるのに対し、破線では反射利得数ｄＢの周波数を含め周波数特性が大幅に変化するという不安定な動作を呈している。上記周波数領域のどこかでスプリアス発振が生じ、このスプリアス発振成分と基本波周波数成分および逓倍波成分との間で相互変調が行われ、多数のスプリアスが発生したものと考えられる。
【００７３】
図１０は、出力反射利得の周波数特性を示している。
【００７４】
ＦＥＴ１０のドレインは高インピーダンスであるので、反射利得は０ｄＢ付近にある。実線では全周波数で利得のない安定な動作であるのに対し、破線では広い周波数範囲（３３〜７０ＧＨｚ）で利得を有し、特に６０ＧＨｚ付近では１０ｄＢに至る反射利得が観測されるという不安定な動作を呈している。
【００７５】
図１１は、逆方向伝達利得の周波数特性を示している。
【００７６】
ＦＥＴ１０及びＦＥＴ１１は基本的に非可逆であるので、ＦＥＴ１０及びＦＥＴ１１の寄生サセプタンスによって周波数向上に伴い伝達量が増加するにしても、逆方向の伝達利得は０ｄＢより大幅に低いはずである。しかるに、３０ＧＨｚを超える周波数では−１０ｄＢ前後に達している。これは寄生インダクタンスの帰還効果である。
【００７７】
実線では全周波数で−１０ｄＢ強以下で比較的滑らかな変化であるのに対し、破線では６０ＧＨｚから７０ＧＨｚの周波数で急峻で不安定な動作を呈している。５ｄＢ近い逆方向伝達利得も観測される。
【００７８】
図１２は、ダンピング抵抗値（０〜３０Ω）に対する順方向通過利得の変化を３８ＧＨｚについて示す。ダンピング抵抗値が１２オームでは利得低下が２ｄＢ程度であり、実用上充分に小さい。
【００７９】
図１２は、安定性の指針であるＫファクタも示している。無条件安定、つまりＫ＞１となるのは、ダンピング抵抗値が１２オーム弱以上である。また、ダンピング抵抗値が増加しても通過利得の減少は緩やかであり、２０オームまでは実用上許容範囲である。
【００８０】
以上説明したように、本発明の要点であるダンピング抵抗は、マイクロ波周波数逓倍器を安定化し、設計を容易にし、さらに、逓倍利得の低下を小さく抑えることができる。
【００８１】
［第４実施形態］
図１３は、本発明の第４実施形態のマイクロ波周波数逓倍器の回路図である。
【００８２】
この周波数逓倍器では、図３のＦＥＴ１０及び１１の替わりにそれぞれ、バイポーラトランジスタ１０Ａ及び１１Ａが用いられている。このバイポーラトランジスタのコレクタ、ベース及びエミッタはそれぞれ図３のＦＥＴのドレイン、ゲート及びソースに対応している。バイポーラトランジスタとしては、遮断周波数が高いＨＢＴが好ましい。
【００８３】
他の点は、上記第３実施形態と同一である。
【図面の簡単な説明】
【図１】本発明の第１実施形態のマイクロ波周波数逓倍器の回路図である。
【図２】本発明の第２実施形態のマイクロ波周波数逓倍器の回路図である。
【図３】本発明の第３実施形態のマイクロ波周波数逓倍器の回路図である。
【図４】図３の回路を実現する半絶縁性基板上のレイアウト図である。
【図５】図４中のＶ−Ｖ線に沿った拡大断面図である。
【図６】図４中のＶＩ−ＶＩ線に沿った拡大断面図である。
【図７】図４中のＶＩＩ−ＶＩＩ線に沿った拡大断面図である。
【図８】図４中のＶＩＩＩ−ＶＩＩＩ線に沿った拡大断面図である。
【図９】図４のマイクロ波周波数逓倍器の入力反射利得の周波数特性図である。
【図１０】図４のマイクロ波周波数逓倍器の出力反射利得の周波数特性図である。
【図１１】図４のマイクロ波周波数逓倍器の逆方向伝達利得の周波数特性図である。
【図１２】ダンピング抵抗値（０〜３０Ω）に対する順方向通過利得及びＫファクタの変化を３８ＧＨｚの信号について示すグラフである。
【図１３】本発明の第４実施形態のマイクロ波周波数逓倍器の回路図である。
【図１４】従来のバランス型マイクロ波周波数逓倍器の回路図である。
【符号の説明】
１０、１１ＦＥＴ
１０Ａ、１１Ａバイポーラトランジスタ
１２入力伝送線路
１３出力伝送線路
１４キャパシタ
１５伝送線路
１６定電圧電源
１８バイアス抵抗
２０、２１ダンピング抵抗
２２、２３寄生インダクタンス
２４自己バイアス回路
Ｔ１入力端子
Ｔ２出力端子

Claims

入力マイクロ波信号が供給される入力伝送線路と、
出力伝送線路と、
第１制御入力端及び第１電流路を有し、該第１制御入力端が該入力伝送線路に結合され、該第１電流路の一端が接地導体に接続された第１トランジスタと、
第２制御入力端及び第２電流路を有し、該第２制御入力端が該接地導体に接続され、該第２電流路の一端が該入力伝送線路に結合された第２トランジスタと、
該第１電流路の他端と該出力伝送線路との間に接続された第１ダンピング抵抗と、
該第２電流路の他端と該出力伝送線路との間に接続された第２ダンピング抵抗と、
を有し、
該接地導体は、グランドプレートと、該グランドプレートに導通し且つ該第１トランジスタと該第２トランジスタとの間に形成された１つのビアとを有し、該第１電流路の一端及び該第２制御入力端はいずれも該１つのビアに略等しい距離で直接に接続されて該１つのビアを介し該グランドプレートに導通していることを特徴とするマイクロ波周波数逓倍器。
上記第１トランジスタ、上記第２トランジスタ、上記第１ダンピング抵抗及び上記第２ダンピング抵抗は、半絶縁性基板の一方の面に形成され、上記グランドプレートは該半絶縁性基板の他方の面に形成され、上記ビアは該半絶縁性基板に形成されていることを特徴とする請求項１記載のマイクロ波周波数逓倍器。
上記第２トランジスタと上記出力伝送路との接続で生成される発振を抑制するように上記第２ダンピング抵抗の抵抗値が決定され、上記第１トランジスタと上記第２トランジスタとを通り周回して生成される発振を該第１ダンピング抵抗と該第２ダンピング抵抗との直列接続で抑制するように該第１ダンピング抵抗の抵抗値が決定されていることを特徴とする請求項１又は２記載のマイクロ波周波数逓倍器。
上記出力伝送線路に接続され、上記入力マイクロ波信号の周波数の２倍の周波数の信号をトラップするスタブ、
をさらに有することを特徴とする請求項１乃至３のいずれか１つに記載のマイクロ波周波数逓倍器。
一端が上記第１制御入力端に接続されたバイアス抵抗と、
上記入力伝送線路と該第１制御入力端との間に接続された直流遮断用キャパシタと、
該入力伝送線路と上記接地導体との間に接続された自己バイアス回路と、
を有することを特徴とする請求項１乃至４のいずれか１つに記載のマイクロ波周波数逓倍器。
上記第１トランジスタは、上記第１制御入力端としてのゲートと、上記第１電流路の上記一端としてのソースと、該第１電流路の上記他端としてのドレインとを有する第１電界効果トランジスタであり、
上記第２トランジスタは、上記第２制御入力端としてのゲートと、上記第２電流路の上記一端としてのソースと、該第１電流路の上記他端としてのドレインとを有する第２電界効果トランジスタである、
ことを特徴とする請求項１乃至５のいずれか１つに記載のマイクロ波周波数逓倍器。
上記第１トランジスタは、上記第１制御入力端としてのベースと、上記第１電流路の上記一端としてのエミッタと、該第１電流路の上記他端としてのコレクタとを有する第１バイポーラトランジスタであり、
上記第２トランジスタは、上記第２制御入力端としてのベースと、上記第２電流路の上記一端としてのエミッタと、該第１電流路の上記他端としてのコレクタとを有する第２バイポーラトランジスタである、
ことを特徴とする請求項１乃至５のいずれか１つに記載のマイクロ波周波数逓倍器。