WO2019215849A1 - 分布型増幅器 - Google Patents

分布型増幅器 Download PDF

Info

Publication number
WO2019215849A1
WO2019215849A1 PCT/JP2018/017964 JP2018017964W WO2019215849A1 WO 2019215849 A1 WO2019215849 A1 WO 2019215849A1 JP 2018017964 W JP2018017964 W JP 2018017964W WO 2019215849 A1 WO2019215849 A1 WO 2019215849A1
Authority
WO
WIPO (PCT)
Prior art keywords
distributed amplifier
gate
transmission line
capacitor
crlh
Prior art date
Application number
PCT/JP2018/017964
Other languages
English (en)
French (fr)
Inventor
純 神岡
政毅 半谷
山中　宏治
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP18917811.4A priority Critical patent/EP3780390B1/en
Priority to PCT/JP2018/017964 priority patent/WO2019215849A1/ja
Priority to JP2020517680A priority patent/JP6837602B2/ja
Publication of WO2019215849A1 publication Critical patent/WO2019215849A1/ja
Priority to US17/035,123 priority patent/US11595012B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/18—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of distributed coupling, i.e. distributed amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/225—Indexing scheme relating to amplifiers the input circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/246—A series resonance being added in shunt in the input circuit, e.g. base, gate, of an amplifier stage, e.g. as a trap
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers

Definitions

  • the present invention relates to a distributed amplifier that is one of high-frequency amplifiers that amplify high-frequency signals transmitted and received by, for example, a radio communication device or a radar device.
  • high frequency amplifiers that amplify high frequency signals are mounted.
  • FET Field Effect Transistor
  • High frequency amplifiers are required to have high gain characteristics over a wide band.
  • a general distributed amplifier has a transistor and a transmission line arranged in parallel.
  • the combination of the inductance and the gate-source capacitor due to the transmission line arranged on the gate side of the transistor is regarded as the gate-side pseudo transmission line. Further, the combination of the inductance due to the transmission line arranged on the drain side and the drain-source capacitor of the transistor is regarded as the drain-side pseudo transmission line.
  • the distributed amplifier can obtain a wide band characteristic by realizing an arbitrary characteristic impedance regardless of the frequency by the pseudo transmission line. Although the distributed amplifier has a wide band, if the transistor size is increased to increase the output, the gate-source capacitance is large, so that the upper limit frequency of operation is limited by the cutoff frequency of the gate-side pseudo transmission line.
  • the conventional distributed amplifier has a problem in that the gain is reduced because the voltage applied to the gate-source capacitor is divided by loading the capacitor in series with the gate-source capacitor. It was.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide a distributed amplifier that can suppress a decrease in gain and increase a cutoff frequency.
  • a distributed amplifier according to the present invention is connected in series to a plurality of transistors connected in parallel, an inductor shunt-connected to a control terminal side transmission line of at least one transistor of the plurality of transistors, and a control terminal side transmission line At least one of the capacitors is provided.
  • the distributed amplifier according to the present invention includes at least one of a capacitor connected in series with a shunt-connected inductor on a control terminal side transmission line of a transistor. Thereby, the fall of a gain can be suppressed and a cut-off frequency can be made high.
  • FIG. FIG. 1 is a configuration diagram showing an equivalent circuit of the distributed amplifier according to the present embodiment.
  • the distributed amplifier shown in FIG. 1 includes an input terminal 1, an output terminal 2, FETs 3a to 3d, gate side transmission lines 4a to 4e, drain side transmission lines 5a to 5d, left-handed series capacitors 6a to 6d, and a left-handed shunt inductor 7a.
  • FETs 3a to 3d FETs 3a to 3d
  • gate side transmission lines 4a to 4e gate side transmission lines 4a to 4e
  • drain side transmission lines 5a to 5d drain side transmission lines 5a to 5d
  • left-handed series capacitors 6a to 6d left-handed series capacitors 6a to 6d
  • a left-handed shunt inductor 7a To 7d, DC cut capacitors 8a to 8e, and a gate-side termination resistor 9.
  • the input terminal 1 is connected to the gate terminal of the FET 3a through the gate-side transmission line 4a and the left-handed series capacitor 6a, and is connected to the left-handed shunt inductor 7a, the DC cut capacitor 8a, and the gate-side transmission line 4b.
  • the gate-side transmission line 4a and the left-handed series capacitor 6a, the gate-source capacitor of the FET 3a, and the left-handed shunt inductor 7a constitute a CRLH line 10a.
  • the CRLH lines 10b to 10d are configured with the same structure.
  • the CRLH lines 10a, 10b, 10c, and 10d are connected in cascade, and the other end of the terminal CRLH line 10d is connected to the terminal resistor 9 and the DC cut capacitor 8e via the gate-side transmission line 4e.
  • the drain terminal of the FET 3a is connected to the drain terminal of the FET 3b and the drain side transmission line 5b via the drain side transmission line 5a.
  • the other end of the drain side transmission line 5b is connected to the drain terminal of the FET 3c and the drain side transmission line 5c, and the other end of the drain side transmission line 5c is connected to the drain terminal of the FET 3d and the drain side transmission line 5d.
  • the other end of the drain side transmission line 5 d is connected to the output terminal 2.
  • the source terminals of the FETs 3a to 3d are grounded to constitute a common terminal between the FETs 3a to 3d.
  • this equivalent circuit is for high-frequency signals, and the gate and drain bias are supplied to the FET via a gate and drain bias circuit that does not actually affect the high-frequency signal.
  • This configuration is implemented using, for example, a GaN FET formed on a GaN (Gallium Nitride) MMIC (Monolithic Microwave Integrated Circuit), an inductance due to metal wiring, and a capacitance due to a MIM (Metal Insulator Metal) capacitor.
  • a GaN FET for example, a multi-finger transistor having a comb electrode structure in which drain fingers, gate fingers, and source fingers are alternately arranged is used.
  • the high frequency signal is input from the input terminal 1 and distributed to the gate terminal of the FET 3a and the CRLH line 10b via the CRLH line 10a.
  • the high frequency signal distributed to the CRLH line 10b is distributed to the gate terminal of the FET 3b and the CRLH line 10c.
  • the high frequency signal distributed to the CRLH line 10c is distributed to the gate terminal of the FET 3c and the CRLH line 10d.
  • the high frequency signal distributed to the CRLH line 10d is distributed to the gate terminal of the FET 3d and the termination resistor 9.
  • the high-frequency signals distributed to the gate terminals of the FETs 3a to 3d are amplified and output to the drain terminals.
  • the high frequency signal output from the drain terminal of the FET 3a is combined with the high frequency signal output from the drain terminal of the FET 3b via the drain side transmission line 5a.
  • the combined signal from the drain terminals of the FETs 3a and 3b is combined with the high frequency signal output from the drain terminal of the FET 3c via the drain side transmission line 5b.
  • This signal is further combined with the high-frequency signal output from the drain terminal of the FET 3d via the drain side transmission line 5c, and is output to the output terminal 2 through the drain side transmission line 5d.
  • FIG. 2 shows an equivalent circuit for RF of a unit cell of a gate side pseudo transmission line of a general distributed amplifier.
  • the gate-side pseudo transmission line regards an LC circuit including one transmission line and one FET gate-source capacitor as a unit cell.
  • an input terminal 1 and an output terminal 11 indicate an input terminal and an output terminal of a unit cell.
  • the DC cut capacitor loaded on the shunt inductor is omitted.
  • the cutoff frequency of the unit cell of such a distributed amplifier is calculated.
  • the series inductance of the LC circuit is Lr and the shunt capacitance is Cr, the frequency at which the voltage amplitude ratio between the input and output is 1 / A is It is expressed.
  • Voltage amplitude ratio becomes less 1 / A is at a higher frequency than the cutoff frequency f LC.
  • Cr is a gate-source capacitor, and Lr is uniquely determined to set the impedance of the pseudo transmission line to a certain value such as 50 ⁇ . Accordingly, the cutoff frequency is uniquely determined.
  • FIG. 3 shows an equivalent circuit for the RF of the unit cell of the gate-side pseudo transmission line of the distributed amplifier using the CRLH line in the distributed amplifier of the first embodiment.
  • the DC cut capacitor loaded on the shunt inductor is omitted.
  • the serial inductance of the CRLH line is Lr
  • the serial capacitance is Cl
  • the shunt inductance is Ll
  • the shunt capacitance is Cr.
  • the frequency bandwidths of the LC line and the CRLH line are equal.
  • a cut-off frequency is generated on the low frequency side, but the cut-off frequency on the high frequency side can be made higher than that when the LC line is used.
  • the cutoff frequency on the low frequency side can be arbitrarily determined by changing the value of ⁇ . Amplification does not pass an undesired unnecessary low-frequency signal, so that oscillation due to a loop via a transmission line or a bias circuit can be suppressed, and there is an effect that stabilization of the low-frequency signal is facilitated.
  • Figure 4 shows a calculation example.
  • the voltage amplitude ratio when making the value of Cr and pseudo transmission line impedance equal about LC line and CRLH line is shown.
  • a characteristic 401 indicated by a solid line indicates the passing amplitude of the LC line
  • a characteristic 402 indicated by a broken line indicates the passing amplitude of the CRLH line.
  • the cutoff frequency of the CRLH line is higher than that of the LC line.
  • the distributed amplifier of the first embodiment the plurality of transistors connected in parallel, the inductor shunt-connected to the control terminal side transmission line of at least one transistor of the plurality of transistors, and the control Since at least one of the capacitors connected in series to the terminal side transmission line is provided, it is possible to suppress a decrease in gain and increase the cutoff frequency.
  • FIG. The second embodiment is an example in which a capacitor is connected in series with a gate-source capacitor which is a capacitor between the control terminal and the common terminal of the FETs 3a to 3d.
  • FIG. 5 shows an equivalent circuit of the distributed amplifier according to the second embodiment.
  • the capacitors 12a to 12d are connected in series to the gate-source capacitors of the FETs 3a to 3d. That is, the capacitors 12a to 12d are shunt-connected to the gate side pseudo transmission lines of the FETs 3a to 3d. Since other configurations are the same as those of the first embodiment shown in FIG. 1, the same reference numerals are given to corresponding portions, and descriptions thereof are omitted.
  • the basic operation as a distributed amplifier is the same as that of the first embodiment.
  • the CRLH lines 10a to 10d are configured by combining the CRLH structure and the capacitors 12a to 12d connected between the gate and the source, so that the cutoff frequency can be increased.
  • the configuration of the second embodiment has a capacitance value of the capacitor in series. Since the voltage can be increased, the partial pressure is reduced, and a decrease in gain can be suppressed.
  • the pseudo transmission line is configured as a CRLH line, and the capacitors are connected in series to the capacitors between the control terminals and the common terminals of the plurality of transistors. Therefore, it is possible to suppress a decrease in gain due to voltage division and to increase the cutoff frequency as compared with the case where the pseudo transmission line is configured as an LC circuit.
  • FIG. 3 is an example in which an RC parallel circuit is connected in series to the gate-source capacitors of the FETs 3a to 3d.
  • FIG. 6 shows an equivalent circuit of the distributed amplifier according to the third embodiment.
  • the resistors 13a to 13d are connected in parallel to the capacitors 12a to 12d, respectively, and constitute an RC parallel circuit.
  • Other configurations are the same as those of the second embodiment shown in FIG.
  • the basic operation as a distributed amplifier is the same as that of the second embodiment.
  • the effect of stabilizing the low frequency signal can be further obtained as compared with the distributed amplifier according to the second embodiment. That is, FETs generally have a lower stability coefficient at lower frequencies, and it is necessary to determine the specifications of the RC parallel circuit so that the low frequencies can be sufficiently stabilized. For this reason, there is a problem that the gain becomes low due to excessive stabilization at the frequency to be used, but since the CRLH line itself has a low low-frequency pass amplitude, the necessity for stabilization by the RC parallel circuit is small, and the CRLH line is used. This is more effective than the conventional distributed amplifier using the LC line in that it can prevent excessive stabilization at the frequency to be used.
  • the RC parallel circuit is connected in series to the capacitor between the control terminal and the common terminal of the plurality of transistors, the effect of the first embodiment is achieved. In addition, it is possible to further stabilize the low-frequency signal.
  • FIG. 7 shows an equivalent circuit of the distributed amplifier according to the fourth embodiment.
  • DC cut capacitors 8f to 8h are capacitors commonly connected to the left-handed shunt inductors 7a to 7d. Since other configurations are the same as those of the first embodiment shown in FIG. 1, the same reference numerals are given to corresponding portions, and descriptions thereof are omitted.
  • the basic operation as a distributed amplifier is the same as that of the first embodiment.
  • the gates of all FETs 3a to 3d are connected in a DC manner by sharing the DC cut capacitors 8f to 8h. Therefore, it is not necessary to separately provide a gate bias circuit for each of the FETs 3a to 3d. Moreover, the effect of simplification of a structure can be acquired by DC cut sharing.
  • the DC cut capacitor is connected to the shunt-connected inductor, and the connection between the inductor and the DC cut capacitor is directly connected between the plurality of inductors. Therefore, in addition to the effect of the first embodiment, it is not necessary to separately provide a gate bias circuit for the FET, and the configuration can be simplified.
  • FIG. 5 is an example in which left-handed shunt inductors 7a to 7d of adjacent CRLH lines 10a to 10d are connected via a resistor.
  • FIG. 8 shows an equivalent circuit of the distributed amplifier according to the fifth embodiment.
  • a resistor 14a is a resistor connected between the left-handed shunt inductor 7a and the left-handed shunt inductor 7b
  • a resistor 14b is a resistor connected between the left-handed shunt inductor 7b and the left-handed shunt inductor 7c.
  • the resistor 14c is a resistor connected between the left-handed shunt inductor 7c and the left-handed shunt inductor 7d. Since other configurations are the same as those of the first embodiment shown in FIG. 1, the same reference numerals are given to corresponding portions, and descriptions thereof are omitted.
  • the basic operation as a distributed amplifier is the same as that of the first embodiment.
  • adjacent left-handed shunt inductors 7a to 7d are connected via resistors 14a to 14c.
  • the capacitance values of the DC cut capacitors 8f to 8h are set so that the DC cut capacitors 8f to 8h appear to be short-circuited, thereby making the influence of the resistance invisible.
  • the DC cut capacitors 8f to 8h do not appear to be sufficiently short, and a stabilization effect can be obtained.
  • the gates of all the FETs 3a to 3d are connected in a DC manner, a gate bias can be applied via each transmission line. Therefore, if only one gate bias circuit is provided somewhere in the gate transmission line, There is no need to separately provide a gate bias circuit for the FETs 3a to 3d.
  • the DC cut capacitor is connected to the shunt-connected inductor, and the connecting portion between the inductor and the DC cut capacitor is connected between the plurality of inductors via the resistor.
  • FIG. 9 shows an equivalent circuit of the distributed amplifier according to the sixth embodiment.
  • diodes 15a to 15d are diodes provided at the positions of the DC cut capacitors 8a to 8e in the first embodiment shown in FIG. Since the other configuration is the same as the configuration of FIG. 1, the same reference numerals are given to the corresponding portions, and the description thereof is omitted.
  • the basic operation as a distributed amplifier is the same as that of the first embodiment.
  • a part of the drain finger of the comb electrode structure of the FET is installed without being connected to the output terminal, and used as a diode.
  • the size of the distributed amplifier can be reduced without using an MIM capacitor.
  • the diode can be turned on to generate a current, thereby protecting the FET.
  • GaN having a negative gate bias applied to the gate is assumed, and the cathode is grounded. When the applied gate bias is positive, the anode is grounded.
  • the diode for DC cut is connected to the shunt-connected inductor, the effects of stabilizing the low frequency signal and flattening the gain are obtained. It is done.
  • the CRLH lines 10a to 10d are applied to all the gate-side pseudo transmission lines, but may be used only for some cells. Further, although the CRLH lines 10a to 10d are formed by using the left-handed shunt inductors 7a to 7d and the left-handed series capacitors 6a to 6d, the cut-off frequency is obtained only by the left-handed shunt inductors 7a to 7d or only the left-handed series capacitors 6a to 6d. The effect that can be increased is obtained.
  • the CRLH lines 10a to 10d are applied to the gate side pseudo transmission line.
  • the CRLH lines 10a to 10d may be applied to the drain side pseudo transmission line or both pseudo transmission lines.
  • there may be a circuit change such as the presence or absence of a termination resistor.
  • the number of FETs is four, but can be arbitrarily changed.
  • a GaN MMIC is taken as an example, but the substrate material may be changed to GaAs or the like, or a structure using discrete components instead of the MMIC may be used.
  • a bipolar transistor instead of the FET may be used.
  • a uniform distribution type amplifier in which the impedances of all pseudo transmission lines are equal is taken as an example.
  • non-uniformity that makes impedance non-uniform for the purpose of improving mismatch between FET and matching circuit, etc. It may be a distributed amplifier.
  • the embodiments can be freely combined, arbitrary constituent elements of each embodiment can be modified, or arbitrary constituent elements can be omitted in each embodiment.
  • the distributed amplifier according to the present invention relates to a configuration in which a series connection capacitor and a shunt inductor are used for a pseudo transmission line on the control terminal side, and a high frequency signal transmitted and received by a radio communication device, a radar device, or the like. It is suitable for use in a high-frequency amplifier that amplifies a signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

複数のＦＥＴ（３ａ～３ｄ）のゲート側伝送線路（４ａ～４ｄ）に、左手系シャントインダクタ（７ａ～７ｄ）及び左手系直列キャパシタ（６ａ～６ｄ）からなるＣＲＬＨ線路（１０ａ～１０ｄ）を設ける。

Description

分布型増幅器
　この発明は、例えば、無線通信装置やレーダ装置などにより送受信される高周波信号を増幅する高周波増幅器の一つである分布型増幅器に関するものである。
　無線通信装置やレーダ装置などには、高周波信号を増幅する高周波増幅器が実装される。例えば、ソース接地の電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）と整合回路を組み合わせたものがある。高周波増幅器には広帯域にわたって高利得な特性が求められる。
　一般的な分布型増幅器は、並列に配置されたトランジスタと伝送線路を有している。トランジスタのゲート側に配置した伝送線路によるインダクタンスとゲートソース間キャパシタの組み合わせをゲート側疑似伝送線路とみなす。また、ドレイン側に配置した伝送線路によるインダクタンスとトランジスタのドレインソース間キャパシタの組み合わせをドレイン側疑似伝送線路とみなす。分布型増幅器は上記疑似伝送線路によって周波数によらず任意の特性インピーダンスを実現することで広帯域な特性を得ることができる。分布型増幅器は広帯域であるが、高出力化のためにトランジスタサイズを大きくすると、ゲートソース間キャパシタンスが大きいために動作の上限周波数がゲート側疑似伝送線路の遮断周波数で制限されてしまう。そこで，遮断周波数を高くするためにゲートソース間キャパシタと直列にインダクタンスとはシャント接続する形でキャパシタを装荷するという技術が用いられていた（例えば、非特許文献１参照）。伝送線路のシャントキャパシタンスはゲートソース間キャパシタと上記キャパシタが直列接続されたものであるため小さくなり、その結果、遮断周波数を高くすることができる。
C. Campbell, "A Wideband Power Amplifier MMIC Utilizing GaN on　SiC HEMT Technology," IEEE J. Solid-State Circuits, vol. 44, no. 10,　pp. 2640-2647, Oct. 2009.
　しかしながら、上記従来の分布型増幅器では、ゲートソース間キャパシタと直列にキャパシタを装荷することで、ゲートソース間キャパシタに印加される電圧は分圧されるために利得が低下してしまうという問題があった。
　この発明は上記のような課題を解決するためになされたもので、利得の低下を抑制し、遮断周波数を高くすることのできる分布型増幅器を提供することを目的とする。
　この発明に係る分布型増幅器は、並列に接続された複数のトランジスタと、複数のトランジスタにおける少なくとも一つのトランジスタの制御端子側伝送線路にシャント接続されたインダクタ及び制御端子側伝送線路に直列接続されたキャパシタのうち少なくとも一方を備えたものである。
　この発明の分布型増幅器は、トランジスタの制御端子側伝送線路に、シャント接続されたインダクタと直列接続されたキャパシタのうち少なくとも一方を備えたものである。これにより、利得の低下を抑制し、かつ、遮断周波数を高くすることができる。
この発明の実施の形態１による分布型増幅器の等価回路を示す構成図である。 一般的な分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路図である。 この発明の実施の形態１による分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路図である。 この発明の実施の形態１による分布型増幅器と従来の分布型増幅器のゲート側疑似伝送線路の通過特性を示す説明図である。 この発明の実施の形態２による分布型増幅器の等価回路を示す構成図である。 この発明の実施の形態３による分布型増幅器の等価回路を示す構成図である。 この発明の実施の形態４による分布型増幅器の等価回路を示す構成図である。 この発明の実施の形態５による分布型増幅器の等価回路を示す構成図である。 この発明の実施の形態６による分布型増幅器の等価回路を示す構成図である。
　以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
　図１は、本実施の形態による分布型増幅器の等価回路を示す構成図である。図１に示す分布型増幅器は、入力端子１、出力端子２、ＦＥＴ３ａ～３ｄ、ゲート側伝送線路４ａ～４ｅ、ドレイン側伝送線路５ａ～５ｄ、左手系直列キャパシタ６ａ～６ｄ、左手系シャントインダクタ７ａ～７ｄ、ＤＣカットキャパシタ８ａ～８ｅ、ゲート側終端抵抗９を備えている。
　入力端子１は、ゲート側伝送線路４ａと左手系直列キャパシタ６ａを介してＦＥＴ３ａのゲート端子に接続されると共に、左手系シャントインダクタ７ａ、ＤＣカットキャパシタ８ａ、ゲート側伝送線路４ｂと接続される。ゲート側伝送線路４ａ及び左手系直列キャパシタ６ａと、ＦＥＴ３ａのゲートソース間キャパシタと左手系シャントインダクタ７ａはＣＲＬＨ線路１０ａを構成している。同様の構造でＣＲＬＨ線路１０ｂ～１０ｄを構成している。ＣＲＬＨ線路１０ａ，１０ｂ，１０ｃ，１０ｄはそれぞれ縦続接続され、終端のＣＲＬＨ線路１０ｄは、その他端がゲート側伝送線路４ｅを介して終端抵抗９とＤＣカットキャパシタ８ｅに接続される。ＦＥＴ３ａのドレイン端子はドレイン側伝送線路５ａを介してＦＥＴ３ｂのドレイン端子及びドレイン側伝送線路５ｂと接続される。ドレイン側伝送線路５ｂは、その他端がＦＥＴ３ｃのドレイン端子及びドレイン側伝送線路５ｃと接続され、ドレイン側伝送線路５ｃは、その他端がＦＥＴ３ｄのドレイン端子及びドレイン側伝送線路５ｄと接続される。ドレイン側伝送線路５ｄは、その他端が出力端子２と接続される。また、ＦＥＴ３ａ～３ｄのソース端子は接地され、ＦＥＴ３ａ～３ｄ間の共通端子を構成している。
　なお、本等価回路は高周波信号に対してのものであり、実際には高周波信号には影響を与えないゲート及びドレインバイアス回路を介してＦＥＴにゲート及びドレインバイアスを供給するものとする。
　この構成は，例えばＧａＮ（Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ）ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ　Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）上に形成されたＧａＮ　ＦＥＴと，金属配線によるインダクタンス，ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）キャパシタによるキャパシタンスなどを用いて実装される。ＧａＮ　ＦＥＴには、例えばドレインフィンガ，ゲートフィンガ，ソースフィンガを交互に配置した櫛歯電極構造を有するマルチフィンガトランジスタを用いる。
　次に、実施の形態１の分布型増幅器の動作について説明する。
　高周波信号は入力端子１から入力され、ＣＲＬＨ線路１０ａを介してＦＥＴ３ａのゲート端子とＣＲＬＨ線路１０ｂに分配される。ＣＲＬＨ線路１０ｂに分配された高周波信号はＦＥＴ３ｂのゲート端子及びＣＲＬＨ線路１０ｃに分配される。ＣＲＬＨ線路１０ｃに分配された高周波信号はＦＥＴ３ｃのゲート端子及びＣＲＬＨ線路１０ｄに分配される。ＣＲＬＨ線路１０ｄに分配された高周波信号はＦＥＴ３ｄのゲート端子及び終端抵抗９に分配される。ＦＥＴ３ａ～３ｄのゲート端子に分配された高周波信号は、それぞれ増幅されてドレイン端子に出力される。ＦＥＴ３ａのドレイン端子から出力された高周波信号はドレイン側伝送線路５ａを介してＦＥＴ３ｂのドレイン端子から出力された高周波信号と合成される。ＦＥＴ３ａ、３ｂのドレイン端子からの合成信号は、ドレイン側伝送線路５ｂを介してＦＥＴ３ｃのドレイン端子から出力された高周波信号と合成される。この信号はさらにドレイン側伝送線路５ｃを介してＦＥＴ３ｄのドレイン端子から出力された高周波信号と合成され、ドレイン側伝送線路５ｄを通過して出力端子２に出力される。
　実施の形態１の原理について、一般的な分布型増幅器と比較して説明する。図２は一般的な分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路を示す。ゲート側疑似伝送線路は一つの伝送線路と一つのＦＥＴのゲートソース間キャパシタによるＬＣ回路を単位セルとみなす。図中、入力端子１と出力端子１１は単位セルの入力端子と出力端子を示している。また、シャントインダクタに装荷されていたＤＣカットキャパシタは省略されている。このような分布型増幅器の単位セルの遮断周波数を計算する。ＬＣ回路の直列インダクタンスをＬｒ、シャントキャパシタンスをＣｒとすると、入力と出力の電圧振幅比が１／Ａとなる周波数は、

Figure JPOXMLDOC01-appb-I000001
と表される。上記遮断周波数ｆＬＣよりも高い周波数では電圧振幅比が１／Ａ以下となる。Ｃｒはゲートソース間キャパシタであり、Ｌｒは疑似伝送線路のインピーダンスを例えば５０Ωなどのある値に設定するため一意に決定される。従って、遮断周波数は一意に決定される。
　図３は、実施の形態１の分布型増幅器におけるＣＲＬＨ線路を用いた分布型増幅器のゲート側疑似伝送線路の単位セルのＲＦに対する等価回路を示す。シャントインダクタに装荷されていたＤＣカットキャパシタは省略されている。ＣＲＬＨ線路の直列インダクタンスをＬｒ、直列キャパシタンスをＣｌ、シャントインダクタンスをＬｌ、シャントキャパシタンスをＣｒとする。ＣＲＬＨ線路がある周波数において信号を遮断するバンドギャップを生じないための条件として、

Figure JPOXMLDOC01-appb-I000002
とし、さらに、
　Ｌｌ＝αＬｒ
とすると、ＣＲＬＨ線路単位セルの入力と出力の電圧振幅比が１／Aとなる遮断周波数は、

Figure JPOXMLDOC01-appb-I000003
と表される。上記遮断周波数ｆＣＲＬＨ－よりも低い周波数及びｆＣＲＬＨ＋よりも高い周波数では電圧振幅比が１／A以下となる。
　ここで、

Figure JPOXMLDOC01-appb-I000004
　fCRLH+,fCRLH-＞0であるのでfCRLH+>fLCである
であることから、ＬＣ線路とＣＲＬＨ線路の周波数帯域幅は等しい。ＣＲＬＨ線路を適用すると、低周波側にも遮断周波数を生じるが、その分高周波側の遮断周波数をＬＣ線路を用いた場合よりも高くすることができる。低周波側の遮断周波数についてはαの値を変更することで任意に決めることができる。増幅することは望ましくない不要な低周波信号を通過しないため、伝送線路やバイアス回路を介したループによる発振を抑圧できるので、低周波信号の安定化が容易になるという効果もある。
　図４に計算例を示す。ＬＣ線路とＣＲＬＨ線路について、Ｃｒの値及び疑似伝送線路インピーダンスを等しくしたときの電圧振幅比を示す。図中、実線で示す特性４０１がＬＣ線路の通過振幅、破線で示す特性４０２がＣＲＬＨ線路の通過振幅を示している。図示のように、ＣＲＬＨ線路の方がＬＣ線路よりも遮断周波数が高くなっていることが分かる。
　以上説明したように、実施の形態１の分布型増幅器によれば、並列に接続された複数のトランジスタと、複数のトランジスタにおける少なくとも一つのトランジスタの制御端子側伝送線路にシャント接続されたインダクタ及び制御端子側伝送線路に直列接続されたキャパシタのうち少なくとも一方を備えたので、利得の低下を抑制し、かつ、遮断周波数を高くすることができる。
実施の形態２．
　実施の形態２は、ＦＥＴ３ａ～３ｄの制御端子と共通端子間のキャパシタであるゲートソース間キャパシタに対して直列にキャパシタを接続した例である。
　図５に、実施の形態２による分布型増幅器の等価回路を示す。キャパシタ１２ａ～１２ｄは、ＦＥＴ３ａ～３ｄのぞれぞれのゲートソース間キャパシタに対して直列に接続されている。すなわち、キャパシタ１２ａ～１２ｄは、ＦＥＴ３ａ～３ｄのゲート側疑似伝送線路に対してシャント接続されている。その他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
　実施の形態２の分布型増幅器では、ＣＲＬＨ線路１０ａ～１０ｄとして、ＣＲＬＨ構造とゲートソース間に接続したキャパシタ１２ａ～１２ｄとを組み合わせて構成されているため、遮断周波数を高くすることができる。また、従来のＬＣ線路に対してゲートソース間キャパシタに対して直列なキャパシタを装荷した場合と同じ遮断周波数を得ようとした場合、実施の形態２の構成の方が直列なキャパシタの容量値を大きくすることができるため分圧が小さくなり、利得の低下を抑制することができる。
　以上説明したように、実施の形態２の分布型増幅器によれば、疑似伝送線路をＣＲＬＨ線路として構成したうえで複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にキャパシタを接続したので、疑似伝送線路をＬＣ回路として構成した場合よりも分圧による利得の低下を抑制し、かつ、遮断周波数を高くすることができる。
実施の形態３．
　実施の形態３は、ＦＥＴ３ａ～３ｄのゲートソース間キャパシタに対して直列にＲＣ並列回路を接続した例である。
　図６に、実施の形態３による分布型増幅器の等価回路を示す。抵抗１３ａ～１３ｄは、それぞれキャパシタ１２ａ～１２ｄに対して並列接続され、ＲＣ並列回路を構成している。それ以外の構成は図５に示した実施の形態２の構成と同様である。また、分布型増幅器としての基本的な動作は実施の形態２と同様である。
　このように構成された実施の形態３の分布型増幅器では、実施の形態２の分布型増幅器に対してさらに低周波信号の安定化の効果が得られる。すなわち、一般にＦＥＴは低周波ほど安定係数が低く、低周波を十分に安定化できるようにＲＣ並列回路の諸元を決定する必要がある。そのため、使用したい周波数で安定化が過剰となり利得が低くなる問題があったが、ＣＲＬＨ線路自体が低周波の通過振幅が小さいのでＲＣ並列回路による安定化の必要性が小さく、ＣＲＬＨ線路を用いたほうがＬＣ線路を用いた従来の分布型増幅器よりも使用したい周波数での過剰な安定化を防ぐことができるという効果がある。
　以上説明したように、実施の形態３の分布型増幅器によれば、複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にＲＣ並列回路を接続したので、実施の形態１の効果に加えて、さらに低周波信号の安定化を図ることができる。
実施の形態４．
　実施の形態４は、ＣＲＬＨ線路１０ａ～１０ｄのＤＣカットキャパシタを、ＣＲＬＨ線路１０ａ～１０ｄで共用化するようにした例である。図７に、実施の形態４による分布型増幅器の等価回路を示す。図７において、ＤＣカットキャパシタ８ｆ～８ｈは、左手系シャントインダクタ７ａ～７ｄに対して、共通に接続されたキャパシタである。その他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
　このように構成された実施の形態４の分布型増幅器では、ＤＣカットキャパシタ８ｆ～８ｈを共用化することで、すべてのＦＥＴ３ａ～３ｄのゲートがＤＣ的に接続されるため、各伝送線路を介してゲートバイアスを印加することができ、各ＦＥＴ３ａ～３ｄに対するゲートバイアス回路を別途設ける必要がなくなる。また、ＤＣカット共用化によって構成の簡素化の効果を得ることができる。
　以上説明したように、実施の形態４の分布型増幅器によれば、シャント接続されたインダクタにＤＣカットキャパシタを接続し、かつ、インダクタとＤＣカットキャパシタの接続部を直接複数のインダクタ間で接続したので、実施の形態１の効果に加えて、ＦＥＴへのゲートバイアス回路を別途設ける必要がなく、かつ、構成を簡素化することができる。
実施の形態５．
　実施の形態５は、隣り合うＣＲＬＨ線路１０ａ～１０ｄの左手系シャントインダクタ７ａ～７ｄを、抵抗を介して接続するようにした例である。図８に、実施の形態５による分布型増幅器の等価回路を示す。図８において、抵抗１４ａは左手系シャントインダクタ７ａと左手系シャントインダクタ７ｂとの間に接続された抵抗、抵抗１４ｂは左手系シャントインダクタ７ｂと左手系シャントインダクタ７ｃとの間に接続された抵抗、抵抗１４ｃは左手系シャントインダクタ７ｃと左手系シャントインダクタ７ｄとの間に接続された抵抗である。その他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
　このように構成された実施の形態５の分布型増幅器では、隣り合う左手系シャントインダクタ７ａ～７ｄが抵抗１４ａ～１４ｃを介して接続されている。使用したい周波数に対しては、ＤＣカットキャパシタ８ｆ～８ｈがショートにみえるようにＤＣカットキャパシタ８ｆ～８ｈの容量値を設定し、抵抗の影響を見えなくする。一方、低周波においてはＤＣカットキャパシタ８ｆ～８ｈが十分ショートに見えずに安定化の効果が得られる。また、すべてのＦＥＴ３ａ～３ｄのゲートがＤＣ的に接続されるため、各伝送線路を介してゲートバイアスを印加できるので、ゲート伝送線路のどこかに一つだけゲートバイアス回路を設ければ、各ＦＥＴ３ａ～３ｄに対するゲートバイアス回路を別途設ける必要がなくなる。
　以上説明したように、実施の形態５の分布型増幅器によれば、シャント接続されたインダクタにＤＣカットキャパシタを接続し、かつ、インダクタとＤＣカットキャパシタの接続部を抵抗を介して複数のインダクタ間で接続したので、実施の形態１の効果に加えて、各ＦＥＴへのゲートバイアス回路をそれぞれ設ける必要がなく、かつ、構成を簡素化することができる。
実施の形態６．
　実施の形態６は、ＣＲＬＨ線路１０ａ～１０ｄの左手系シャントインダクタ７ａ～７ｄに接続するＤＣカットキャパシタ８ａ～８ｅをダイオードとした例である。図９に、実施の形態６による分布型増幅器の等価回路を示す。図９において、ダイオード１５ａ～１５ｄは、図１に示した実施の形態１におけるＤＣカットキャパシタ８ａ～８ｅの位置に設けられたダイオードである。その他の構成は図１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。また、分布型増幅器としての基本的な動作は実施の形態１と同様である。
　このように構成された実施の形態６の分布型増幅器では、ＦＥＴの櫛歯電極構造のドレインフィンガの一部を出力端子と接続せず設置することでダイオードとして用いる。これにより、分布型増幅器としてＭＩＭキャパシタを用いなくても小型化することができる。また、入力側に静電気等による正電圧がかかった場合、ダイオードがオンになり電流を生じることでＦＥＴを保護することができる。なお、図示例では、ゲートに印加するゲートバイアスが負であるＧａＮを想定し、カソードを接地している。印加するゲートバイアスが正である場合はアノードを接地する。
　以上説明したように、実施の形態６の分布型増幅器によれば、シャント接続されたインダクタにＤＣカットのためのダイオードを接続したので、低周波信号の安定化と利得の平坦化の効果が得られる。
　なお、上記各実施の形態においては、ゲート側疑似伝送線路すべてにＣＲＬＨ線路１０ａ～１０ｄを適用したが、一部のセルのみに用いてもよい。また、左手系シャントインダクタ７ａ～７ｄと左手系直列キャパシタ６ａ～６ｄを用いてＣＲＬＨ線路１０ａ～１０ｄとしたが、左手系シャントインダクタ７ａ～７ｄのみ、または左手系直列キャパシタ６ａ～６ｄのみでも遮断周波数を高くすることができるという効果は得られる。
　また、上記各実施の形態では、ゲート側疑似伝送線路にＣＲＬＨ線路１０ａ～１０ｄを適用したが、ドレイン側疑似伝送線路あるいは両方の疑似伝送線路にＣＲＬＨ線路１０ａ～１０ｄを適用してもよい。さらに、分布型増幅器であれば、終端抵抗の有無などの回路変更があってもよい。
　また、上記各実施の形態では、ＦＥＴの個数は四つとしていたが、任意に変更可能である。さらに、分布型増幅器の具体的な構成として、ＧａＮ　ＭＭＩＣを例としているが、ＧａＡｓなどに基板材料を変えたり、ＭＭＩＣではなくディスクリート部品などを用いた構造にしたりしてもよい。また、ＦＥＴの代わりのバイポーラトランジスタを用いてもよい。
　また、各実施の形態においては、すべての疑似伝送線路のインピーダンスが等しい均一分布型増幅器を例にしているが、ＦＥＴと整合回路の不整合を改善する目的などでインピーダンスを不均一にする不均一分布型増幅器であってもよい。
　本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
　以上のように、この発明に係る分布型増幅器は、制御端子側の疑似伝送線路に対して直列接続キャパシタ及びシャントインダクタを用いる構成に関するものであり、無線通信装置やレーダ装置などにより送受信される高周波信号を増幅する高周波増幅器に用いるのに適している。
　１　入力端子、２　出力端子、３ａ～３ｄ　ＦＥＴ、４ａ～４ｅ　ゲート側伝送線路、５ａ～５ｄ　ドレイン側伝送線路、６ａ～６ｄ　左手系直列キャパシタ、７ａ～７ｄ　左手系シャントインダクタ、８ａ～８ｈ　ＤＣカットキャパシタ、９　ゲート側終端抵抗、１２ａ～１２ｄ　キャパシタ、１３ａ～１３ｄ，１４ａ～１４ｃ　抵抗、１５ａ～１５ｄ　ダイオード。

Claims (5)

  1. 　並列に接続された複数のトランジスタと、
    　前記複数のトランジスタにおける少なくとも一つのトランジスタの制御端子側伝送線路にシャント接続されたインダクタ及び前記制御端子側伝送線路に直列接続されたキャパシタのうち少なくとも一方を備えた分布型増幅器。
  2. 　前記複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にキャパシタを接続したことを特徴とする請求項１記載の分布型増幅器。
  3. 　前記複数のトランジスタの制御端子と共通端子間のキャパシタに対して直列にＲＣ並列回路を接続したことを特徴とする請求項１記載の分布型増幅器。
  4. 　前記シャント接続されたインダクタにＤＣカットキャパシタを接続し、かつ、当該インダクタとＤＣカットキャパシタの接続部を直接または抵抗を介して複数のインダクタ間で接続したことを特徴とする請求項１から請求項３のうちのいずれか１項記載の分布型増幅器。
  5. 　前記シャント接続されたインダクタにＤＣカットのためのダイオードを接続したことを特徴とする請求項１から請求項３のうちのいずれか１項記載の分布型増幅器。
PCT/JP2018/017964 2018-05-09 2018-05-09 分布型増幅器 WO2019215849A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP18917811.4A EP3780390B1 (en) 2018-05-09 2018-05-09 Distributed amplifier
PCT/JP2018/017964 WO2019215849A1 (ja) 2018-05-09 2018-05-09 分布型増幅器
JP2020517680A JP6837602B2 (ja) 2018-05-09 2018-05-09 分布型増幅器
US17/035,123 US11595012B2 (en) 2018-05-09 2020-09-28 Distributed amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/017964 WO2019215849A1 (ja) 2018-05-09 2018-05-09 分布型増幅器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/035,123 Continuation US11595012B2 (en) 2018-05-09 2020-09-28 Distributed amplifier

Publications (1)

Publication Number Publication Date
WO2019215849A1 true WO2019215849A1 (ja) 2019-11-14

Family

ID=68467953

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/017964 WO2019215849A1 (ja) 2018-05-09 2018-05-09 分布型増幅器

Country Status (4)

Country Link
US (1) US11595012B2 (ja)
EP (1) EP3780390B1 (ja)
JP (1) JP6837602B2 (ja)
WO (1) WO2019215849A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130566A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 分布型アンプ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206644B (zh) * 2021-03-24 2022-05-27 电子科技大学 一种带宽可重构的高效率分布式功率放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540954A (en) * 1982-11-24 1985-09-10 Rockwell International Corporation Singly terminated distributed amplifier
JP2005101871A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 分布型増幅器
WO2007049391A1 (ja) * 2005-10-24 2007-05-03 Nec Corporation 分布型増幅器および集積回路
WO2013157298A1 (ja) * 2012-04-19 2013-10-24 日本電気株式会社 フィルター回路、ｆ級電力増幅器、逆ｆ級電力増幅器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3218569A (en) * 1962-01-05 1965-11-16 Trw Inc Distributed amplifier
US3582804A (en) * 1969-03-28 1971-06-01 Trw Inc Distributed amplifier damping circuits
FR2443765A1 (fr) * 1978-12-05 1980-07-04 Thomson Csf Amplificateur distribue pour hyperfrequences et dispositif d'amplification comportant un tel amplificateur
FR2697698A1 (fr) 1992-11-04 1994-05-06 Philips Electronique Lab Dispositif semiconducteur comprenant un circuit amplificateur distribué monolithiquement intégré, à large bande et fort gain.
US7576627B2 (en) * 2006-04-24 2009-08-18 Bradley University Electronically tunable active duplexer
US8035449B1 (en) * 2009-01-02 2011-10-11 Rf Micro Devices, Inc. Capacitively-coupled distributed amplifier with baseband performance
WO2010078500A1 (en) * 2009-01-02 2010-07-08 Airware, Inc. Holder for a nasal breathing air filtration device or dilation device
CA2801950A1 (en) 2009-08-05 2011-02-10 Safieddin Safavi-Naeini Distributed amplifier for band pass radio front-end

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540954A (en) * 1982-11-24 1985-09-10 Rockwell International Corporation Singly terminated distributed amplifier
JP2005101871A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 分布型増幅器
WO2007049391A1 (ja) * 2005-10-24 2007-05-03 Nec Corporation 分布型増幅器および集積回路
WO2013157298A1 (ja) * 2012-04-19 2013-10-24 日本電気株式会社 フィルター回路、ｆ級電力増幅器、逆ｆ級電力増幅器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
C. CAMPBELL: "A Wideband Power Amplifier MMIC Utilizing GaN on SiC HEMT Technology", IEEE J. SOLID-STATE CIRCUITS, vol. 44, no. 10, October 2009 (2009-10-01), pages 2640 - 2647, XP011276928, DOI: 10.1109/JSSC.2009.2026824
CAMPBELL, C.: "A wideband power amplifier MMIC utilizing GaN on SiC HEMT technology", IEEE J. SOLID-STATE CIRCUITS, vol. 44, no. 10, October 2009 (2009-10-01), pages 2640 - 2647, XP011276928, DOI: 10.1109/JSSC.2009.2026824 *
See also references of EP3780390A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130566A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 分布型アンプ
JP7487796B2 (ja) 2020-12-17 2024-05-21 日本電信電話株式会社 分布型アンプ

Also Published As

Publication number Publication date
EP3780390B1 (en) 2023-04-12
JP6837602B2 (ja) 2021-03-03
JPWO2019215849A1 (ja) 2020-12-10
EP3780390A4 (en) 2021-04-07
US20210013854A1 (en) 2021-01-14
EP3780390A1 (en) 2021-02-17
US11595012B2 (en) 2023-02-28

Similar Documents

Publication Publication Date Title
US10164579B2 (en) Distributed amplifier
US20200228071A1 (en) Band-Reconfigurable and Load-Adaptive Power Amplifier
EP2458730B1 (en) Radiofrequency amplifier
EP3014766B1 (en) Mmic power amplifier
US9397616B2 (en) Quasi-doherty architecture amplifier and method
Yamaguchi et al. A wideband and high efficiency Ka-band GaN Doherty power amplifier for 5G communications
US11595012B2 (en) Distributed amplifier
JP2015149627A (ja) 高周波半導体増幅器
JP6305657B1 (ja) ダイオードリニアライザ
US20120133441A1 (en) Electronic circuit
JP4744615B2 (ja) マイクロ波、ミリ波帯増幅回路及びそれを用いたミリ波無線機
EP2705601B1 (en) Wideband and reconfigurable doherty based amplifier
US8547176B2 (en) Distributed power amplifier with active matching
Dennler et al. Novel semi-reactively-matched multistage broadband power amplifier architecture for monolithic ICs in GaN technology
JP5642048B2 (ja) 電力増幅器
JP2012124599A (ja) 電力増幅器用バイアス回路
CN117155316B (zh) 用于氮化镓材料制作的单片微波集成电路中的功率放大器
US20220271719A1 (en) Semiconductor device
WO2019186881A1 (ja) モノリシックマイクロ波集積回路および高周波増幅器
Lin et al. A Millimeter-wave Ultra-Wideband Non-Uniform Distributed Power Amplifier with Improved Efficiency
JP2003332851A (ja) 半導体増幅器
CN115765653A (zh) 一种基于分布式结构的功率放大器及芯片
JPH11308060A (ja) 増幅装置
JP2016187101A (ja) 高周波増幅器および高周波増幅装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18917811

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020517680

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018917811

Country of ref document: EP

Effective date: 20201105