WO2022130566A1

WO2022130566A1 - 分布型アンプ

Info

Publication number: WO2022130566A1
Application number: PCT/JP2020/047148
Authority: WO
Inventors: 照男徐; 宗彦長谷; 秀之野坂
Original assignee: 日本電信電話株式会社
Priority date: 2020-12-17
Filing date: 2020-12-17
Publication date: 2022-06-23
Also published as: JP7487796B2; US20240072733A1; JPWO2022130566A1

Abstract

単位増幅器（ＡＭＰ）は、カスコード接続された第１および第２のトランジスタ（Ｑｉ，Ｑｏ）と、第１の可変抵抗回路（Ｒｍ）とを有し、第１のトランジスタ（Ｑｉ）は、ベース端子またはゲート端子がセル入力端子（Ｔｉ）に接続されており、第２のトランジスタ（Ｑｏ）は、コレクタ端子またはドレイン端子がセル出力端子（Ｔｏ）に接続され、エミッタ端子またはソース端子が第１のトランジスタ（Ｑｉ）のコレクタ端子またはドレイン端子と接続されており、第１の可変抵抗回路（Ｒｍ）は、一端が第１および第２のトランジスタ（Ｑｉ，Ｑｏ）の接続点（Ｎ）に接続されている。これにより、帯域特性を大きく劣化させることなく、利得を変化させることができる。

Description

分布型アンプ

　本発明は、可変利得機能を備える分布型アンプに関する。

　一般に、高速通信や高分解能レーダー等の様々なシステムでは、広い周波数帯域で良好な増幅特性を有する広帯域な増幅器が求められている。
　従来、増幅器を広帯域化する技術として、非特許文献１では、図１６に示すような、分布型アンプ５０が提案されている。図１６は、従来の分布型アンプの構成を示すブロック図である。この分布型アンプ５０は、入力側伝送線路Ｗ５１と出力側伝送線路Ｗ５２との間に、複数の単位増幅器ＡＭＰが梯子状に接続されている。単位増幅器ＡＭＰは、カスコード接続された入力トランジスタＱｉと出力トランジスタＱｏから構成されている。

　この非特許文献１の従来技術では、単位増幅器ＡＭＰを構成するトランジスタの寄生容量を入力側伝送線路Ｗ５１と出力側伝送線路Ｗ５２とに組み込み、インピーダンス整合を取る構成を有している。さらにこの従来技術は、入力側伝送線路Ｗ５１と出力側伝送線路Ｗ５２との間で伝搬定数を合わせることで、広帯域な信号増幅を可能にしている。
　通常、増幅器は、チップやシステムの利得ばらつきや、周波数特性ばらつきを補償するために、可変利得機能を備えることが求められる。従来、可変利得を実現する方法として、非特許文献２で提案されている、終端抵抗（出力負荷抵抗）を変える技術や、非特許文献３で提案されている、入力トランジスタのバイアスを調整する技術がある。

Eriksson, Klas, Izzat Darwazeh, and Herbert Zirath. "InP DHBT distributed amplifiers with up to 235-GHz bandwidth." IEEE Transactions on Microwave Theory and Techniques 63.4 (2015): 1334-1341. S. Nakano et al., "A 2.25-mW/Gb/s 80-Gb/s-PAM4 linear driver with a single supply using stacked current-mode architecture in 65-nm CMOS," 2017 Symposium on VLSI Circuits, Kyoto, 2017, pp. C322-C323, doi: 10.23919/VLSIC.2017.8008525. Sadhu, B., J. F. Bulzacchelli, and A. Valdes-Garcia. "A 28GHz SiGe BiCMOS phase invariant VGA." 2016 IEEE Radio Frequency Integrated Circuits Symposium (RFIC). IEEE, 2016.

　しかしながら、このような従来技術における可変利得の実現方法はそれぞれ次のような課題がある。前述した図１６の単位増幅器ＡＭＰに対して非特許文献２の技術を適用し、出力伝送線路Ｗ５２の終端抵抗Ｒｃの抵抗値を変更することにより利得を可変とした場合、出力伝送線路Ｗ５２と終端抵抗Ｒｃとの間にインピーンダンス不整合が起き、多重反射が生じる。その結果、周波数特性にリップルが生じ、所望の特性が得られなくなるという課題がある。

　図１７は、従来の単位増幅器のＳパラメータＳ２１のシミュレーション結果（終端抵抗値調整時）を示すグラフであり、特性Ａは低利得設定時、特性Ｂは高利得設定時を示している。図１７の特性Ａが示すように、低利得設定時に終端抵抗Ｒｃの値を小さくすると、ＤＣ利得は変化するが、高周波側の利得はほぼ変化せず、また高周波側でリップルを打つことが確認できる。

　また、前述した図１６の単位増幅器ＡＭＰに対して非特許文献３の技術を適用して、単位増幅器ＡＭＰの入力トランジスタＱｉのバイアス電圧Ｖｂｉｎを変更することにより利得を可変とした場合、帯域特性が劣化するという課題がある。なぜなら、通常、トランジスタには最も速く動作する（ｆｔとｆｍａｘが最も高くなる）、最適バイアス点（バイアス電流とバイアス電圧）が存在しており、実際のバイアスコンディションが最適バイアス点からずれてしまうと、トランジスタの動作速度が減少するためである。

　図１８は、従来の単位増幅器のＳパラメータＳ２１のシミュレーション結果（バイアス電圧値調整時）を示すグラフである。図１８は、従来の単位増幅器のＳパラメータＳ２１のシミュレーション結果（バイアス電圧値調整時）を示すグラフであり、特性Ａは低利得設定時、特性Ｂは高利得設定時を示している。図１８の特性Ａ，Ｂが示すように、低利得設定時にバイアス電圧Ｖｂｉｎを変更した場合、利得が減少するとともに帯域も劣化していることが確認できる。

　本発明はこのような課題を解決するためのものであり、帯域特性を大きく劣化させることなく、利得を変化させることができる分布型アンプを提供することを目的としている。

　このような目的を達成するために、本発明にかかる分布型アンプは、一端に入力信号が入力され、他端に入力側終端抵抗が接続されるように構成された入力側伝送線路と、一端に出力側終端抵抗が接続され、他端から出力信号が出力されるように構成された出力側伝送線路と、前記入力側および出力側伝送線路に沿って互いに並列して梯子状に配置されて、セル入力端子が前記入力側伝送線路に接続され、セル出力端子が前記出力側伝送線路に接続された、複数の単位増幅器とを備え、前記単位増幅器は、カスコード接続された第１および第２のトランジスタと、第１の可変抵抗回路とを有し、前記第１のトランジスタは、ベース端子またはゲート端子が前記セル入力端子に接続されており、前記第２のトランジスタは、コレクタ端子またはドレイン端子が前記セル出力端子に接続され、エミッタ端子またはソース端子が前記第１のトランジスタのコレクタ端子またはドレイン端子と接続されており、前記第１の可変抵抗回路は、一端が前記第１および第２のトランジスタの接続点に接続されている。

　また、本発明にかかる他の分布型アンプは、請求項１～請求項４のいずれかに記載の分布型アンプからなり、入力された入力信号を増幅し、得られた中間信号を出力する前段アンプブロックと、請求項１～請求項４のいずれかに記載の分布型アンプからなり、前段アンプブロックから出力された前記中間信号を増幅し、得られた出力信号を出力する後段アンプブロックとを備え、出力側終端抵抗を介して前記前段アンプブロックの出力側伝送線路に印加される電源電圧は、当該出力側終端抵抗の両端電圧と、入力側終端抵抗を介して前記後段アンプブロックの入力側伝送線路に印加されるバイアス電圧との和と等しい電圧値からなり、前記両端電圧は、前記前段アンプブロックの出力端子の直流電位が前記バイアス電圧と等しいときに、前記出力側終端抵抗に流れる電流と当該出力側終端抵抗の抵抗値との積からなる、ように構成されている。

　また、本発明にかかる他の分布型アンプは、請求項４に記載の分布型アンプからなり、入力された入力信号を増幅し、得られた中間信号を出力する前段アンプブロックと、請求項４に記載の分布型アンプからなり、前段アンプブロックから出力された前記中間信号を増幅し、得られた出力信号を出力する後段アンプブロックとを備え、出力側終端抵抗を介して前記前段アンプブロックの出力側伝送線路に印加される電源電圧は、当該出力側終端抵抗の両端電圧と、入力側終端抵抗を介して前記後段アンプブロックの入力側伝送線路に印加されるバイアス電圧との和と等しい電圧値からなり、前記両端電圧は、前記前段アンプブロックの出力端子の直流電位が前記バイアス電圧と等しいときに、前記出力側終端抵抗に流れる電流と当該出力側終端抵抗の抵抗値との積からなり、前記前段アンプブロックの出力側伝送線路は、前記利得変更時に前記第１の調整電圧が変更された場合、当該出力側終端抵抗に流れる電流と当該出力側終端抵抗の抵抗値との積と、前記後段アンプブロックの入力側伝送線路に印加されるバイアス電圧との和に等しい、新たな直流電圧値からなる電源電圧が印加される、ように構成されている。

　本発明によれば、分布型アンプにおいて、帯域特性を大きく劣化させることなく、利得を変化させることが可能となる。

図１は、第１の実施の形態にかかる分布型アンプの構成を示すブロック図である。図２は、第１の実施の形態にかかる単位増幅器の構成を示す回路図である。図３は、第１の実施の形態にかかる単位増幅器のＳパラメータＳ２１のシミュレーション結果を示すグラフである。図４は、第２の実施の形態にかかる単位増幅器の構成を示す回路図である。図５は、第２の実施の形態にかかる単位増幅器のＳパラメータＳ２１のシミュレーション結果を示すグラフである。図６は、第３の実施の形態にかかる分布型アンプの構成を示すブロック図である。図７は、第３の実施の形態にかかる単位増幅器（前段アンプブロック）の構成を示す回路図である。図８は、第３の実施の形態にかかる単位増幅器（後段アンプブロック）の構成を示す回路図である。図９は、第３の実施の形態にかかる単位増幅器のＳパラメータＳ２１のシミュレーション結果を示すグラフである。図１０は、第４の実施の形態にかかる分布型アンプの構成を示すブロック図である。図１１は、第５の実施の形態にかかる可変抵抗回路を示す回路図である。図１２は、第６の実施の形態にかかる可変抵抗回路を示す回路図である。図１３は、第６の実施の形態にかかる可変抵抗回路の接続点Ｎから見たＳパラメータＳ１１のシミュレーション結果を示すスミスチャートである。図１４は、第７の実施の形態にかかる単位増幅器（前段アンプブロック）の構成を示す回路図である。図１５は、第７の実施の形態にかかる単位増幅器（後段アンプブロック）の構成を示す回路図である。図１６は、従来の分布型アンプの構成を示すブロック図である。図１７は、従来の単位増幅器のＳパラメータＳ２１のシミュレーション結果（終端抵抗値調整時）を示すグラフである。図１８は、従来の単位増幅器のＳパラメータＳ２１のシミュレーション結果（バイアス電圧値調整時）を示すグラフである。

　次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
　まず、図１および図２を参照して、本発明の第１の実施の形態にかかる分布型アンプ１０Ａについて説明する。図１は、第１の実施の形態にかかる分布型アンプの構成を示すブロック図である。図２は、第１の実施の形態にかかる単位増幅器の構成を示す回路図である。

　この分布型アンプ１０Ａは、光通信などの高速通信システムや高分解能レーダーなどの無線通信システムなど、様々なシステムの高周波信号処理回路で用いられて、広い周波数帯域で良好な増幅特性を有する広帯域な増幅器である。
　図１に示すように、分布型アンプ１０Ａは、主な回路部として、入力側伝送線路Ｗ１、出力側伝送線路Ｗ２、入力側終端抵抗Ｒｂ、出力側終端抵抗Ｒｃ、およびｎ（ｎは２以上の整数）個の単位増幅器ＡＭＰ（ＡＭＰ１，ＡＭＰ２，…，ＡＭＰｎ－１，ＡＭＰｎ）を備えている。

［入力側伝送線路］
　入力側伝送線路Ｗ１は、コプレーナ導波路（ＣＰＷ：Coplanar Waveguide）などの高周波伝送線路からなるｎ＋１個の単位伝送線路ｗ１１，ｗ１２，…，ｗ１ｎ，ｗ１ｎ＋１が直列接続された構成を有している。入力側伝送線路Ｗ１の低周波数側（伝送線路ｗ１）の一端には、入力信号Ｖｉｎが入力端子Ｔｉｎを介して入力される。
［出力側伝送線路］
　出力側伝送線路Ｗ２は、入力側伝送線路Ｗ１と同様に、コプレーナ導波路などの高周波伝送線路からなるｎ＋１個の単位伝送線路ｗ２１，ｗ２２，…，ｗ２ｎ，ｗ２ｎ＋１が直列接続された構成を有している。出力側伝送線路Ｗ２の高周波数側（伝送線路ｗ２ｎ＋１）の他端から、入力信号Ｖｉｎを増幅して得られた出力信号Ｖｏｕｔが出力端子Ｔｏｕｔを介して出力される。

［入力側終端抵抗］
　入力側終端抵抗Ｒｂは、一端が入力側伝送線路Ｗ１の高周波数側（伝送線路Ｗ１ｎ＋１）の他端に接続され、他端は直流のバイアス電圧Ｖｂｉｎが印加される接続端子Ｔ１に接続されている。入力側終端抵抗Ｒｂの抵抗値は、一般的な高周波伝送線路の場合と同様に５０Ωである。
［出力側終端抵抗］
　出力側終端抵抗Ｒｃは、一端が出力側伝送線路Ｗ２の低周波数側（伝送線路Ｗ２１）の一端に接続され、他端は直流の電源電圧Ｖｃｃが印加される接続端子Ｔ２に接続されている。出力側終端抵抗Ｒｃの抵抗値は、一般的な高周波伝送線路の場合と同様に５０Ωである。

［単位増幅器］
　単位増幅器ＡＭＰ（ＡＭＰ１，ＡＭＰ２，…，ＡＭＰｎ－１，ＡＭＰｎ）は、単位セルともよばれ、入力側伝送線路Ｗ１および出力側伝送線路Ｗ２に沿って互いに並列して梯子状に配置されて、それぞれセル入力端子Ｔｉが入力側伝送線路Ｗ１に接続され、セル出力端子Ｔｏが出力側伝送線路Ｗ２に接続されている。具体的には、単位増幅器ＡＭＰ１のセル入力端子Ｔｉは、入力側伝送線路Ｗ１の単位伝送線路ｗ１１と単位伝送線路ｗ１２の接続点に接続され、単位増幅器ＡＭＰ１のセル出力端子Ｔｏは、出力側伝送線路Ｗ２の単位伝送線路ｗ２１と単位伝送線路ｗ２２の接続点に接続されている。また、単位増幅器ＡＭＰｎのセル入力端子Ｔｉは、入力側伝送線路Ｗ１の単位伝送線路ｗ１ｎと単位伝送線路ｗ１ｎ＋１の接続点に接続され、単位増幅器ＡＭＰｎのセル出力端子Ｔｏは、出力側伝送線路Ｗ２の単位伝送線路ｗ２ｎと単位伝送線路ｗ２ｎ＋１の接続点に接続されている。

　したがって、入力端子Ｔｉｎから入力された入力信号Ｖｉｎが、入力側伝送線路Ｗ１を介してこれら単位増幅器ＡＭＰに対して進行波的に順次入力される。そして、これら単位増幅器ＡＭＰから出力された増幅信号が出力側伝送線路Ｗ２を介して同位相で合成されて、出力端子Ｔｏｕｔから出力信号Ｖｏｕｔとして出力される。これにより、単位増幅器ＡＭＰの容量成分と、入力側伝送線路Ｗ１および出力側伝送線路Ｗ２Ｋのインダクタ成分とにより、疑似的な分布定数線路が形成されるため、分布型アンプ１０Ａの広帯域特性が実現される。

　図２に示すように、単位増幅器ＡＭＰは、カスコード接続された第１および第２のトランジスタＱｉ，Ｑｏ（カスコード回路）と、可変抵抗回路Ｒｍとを有するセルから構成されている。以下では、第１および第２のトランジスタＱｉ，ＱｏがＮＰＮ型のバイポーラトランジスタからなる場合を例として説明するが、ＰＮＰ型のバイポーラトランジスタでもよく、後述するようにＭＯＳＦＥＴでもよい。ＭＯＳＦＥＴの場合、ゲート端子、ドレイン端子、ソース端子が、バイポーラトランジスタのベース端子、エミッタ端子、コレクタ端子に相当する。

　第１のトランジスタＱｉは、ベース端子がセル入力端子Ｔｉに接続され、エミッタ端子に負側電源電圧ＶＥＥが印加され、コレクタ端子が接続点Ｎで第２のトランジスタＱｏのエミッタ端子と接続されている。
　第２のトランジスタＱｏは、コレクタ端子がセル出力端子Ｔｏに接続され、ベース端子にバイアス電圧Ｖｂが印加され、エミッタ端子が接続点Ｎを介して第１のトランジスタＱｉのコレクタ端子と接続されている。

［可変抵抗回路］
　可変抵抗回路Ｒｍは、図２に示すように、一端が接続点Ｎに接続され、他端に設定電圧Ｖｍが印加されている。この際、可変抵抗回路Ｒｍの他端には、接続点Ｎの直流電位Ｖｎと等しい直流電圧値からなる設定電圧Ｖｍが印加される。可変抵抗回路Ｒｍは、例えば、後述する図１１のＭＯＳＦＥＴから構成してもよい。

［本発明の原理］
　ここで、本発明の原理について説明する。図２に示すように、カスコード接続された２つのトランジスタＱｉ，Ｑｏの接続点Ｎに可変抵抗回路Ｒｍを介して設定電圧Ｖｍを印加する回路構成を用いれば、可変抵抗回路Ｒｍの抵抗値を調整することで、単位増幅器ＡＭＰの利得を変化させることができる。この際、可変抵抗回路Ｒｍの抵抗値を調整したことにより、単位増幅器ＡＭＰの帯域特性が劣化する場合がある。これは、可変抵抗回路Ｒｍの抵抗値の変化により、接続点Ｎの直流電位Ｖｎが変化して、単位増幅器ＡＭＰのバイアスコンディションが変化するからである。

　本発明には、このような、単位増幅器ＡＭＰの帯域特性の劣化が、接続点Ｎの直流電位Ｖｎの変化に起因することに着目し、設定電圧Ｖｍとして、接続点Ｎの直流電位Ｖｎと等しい直流電圧を、可変抵抗回路Ｒｍの他端に印加するようにしたものである。これにより、可変抵抗回路Ｒｍの抵抗値を調整しても、接続点Ｎの直流電位Ｖｎが維持されて、単位増幅器ＡＭＰのバイアスコンディションが維持されるため、帯域特性を大きく劣化させることなく、利得を変化させることが可能となる。

　実使用時に設定電圧Ｖｍを調整する場合、まず、可変抵抗回路Ｒｍの他端に、設定電圧Ｖｍに代えてハイインピーダンスの電圧計を接続し、可変抵抗回路Ｒｍを介して接続点Ｎの直流電圧Ｖｎを計測する。次に、計測された電圧値を設定電圧Ｖｍの電圧源に設定し、最後に、電圧計を取り外して電圧源から出力された設定電圧Ｖｍを可変抵抗回路Ｒｍの他端に印加すればよい。この調整方法は、電圧計を備えた電圧源装置を用いることにより、電圧計と電圧源とを電圧源装置の内部で自動的に切り替えてもよい。

　図３は、第１の実施の形態にかかる単位増幅器のＳパラメータＳ２１のシミュレーション結果を示すグラフであり、特性Ａは低利得設定時、特性Ｂは高利得設定時を示している。これにより、可変抵抗回路Ｒｍの抵抗値を調整して、単位増幅器ＡＭＰの利得を高利得と低利得に切り替えた場合でも、設定電圧Ｖｍが調整されるため、図３に示すように、帯域特性を大きく劣化させることなく、利得を変化させることができることが分かる。

　このように、本実施の形態は、単位増幅器ＡＭＰのうち、カスコード接続された第１および第２のトランジスタの接続点Ｎに一端が接続された可変抵抗回路Ｒｍを備え、この可変抵抗回路Ｒｍの他端に、接続点Ｎの直流電位Ｖｎと等しい直流電圧値からなる設定電圧Ｖｍを印加するように構成したものである。
　これにより、単位増幅器ＡＭＰの利得を変更するために可変抵抗回路Ｒｍの抵抗値を調整しても、接続点Ｎの直流電位Ｖｎが維持されて、単位増幅器ＡＭＰのバイアスコンディションが維持されることになる。このため、帯域特性を大きく劣化させることなく、利得を変化させることが可能となる。

［第２の実施の形態］
　次に、図４を参照して、本発明の第２の実施の形態にかかる分布型アンプ１０Ｂについて説明する。図４は、第２の実施の形態にかかる単位増幅器の構成を示す回路図である。
　実装時のパッシブ部品のロスを補償するために、可変利得の機能に加えて、可変ピーキングの機能が必要となる場合がある。本実施の形態では、図１に示した第１の実施の形態にかかる分布型アンプ１０Ａのうち、前述した図２の単位増幅器ＡＭＰの回路構成に、ＲＣ並列回路を追加したものである。

　具体的には、図４に示すように、ＲＣ並列回路は、可変抵抗素子Ｒｅと容量素子Ｃｅとが並列接続された回路からなり、一端が第１のトランジスタＱｉｎのエミッタ端子に接続され、他端に負側電源電圧ＶＥＥが供給されている。本実施の形態にかかる分布型アンプ１０Ｂのその他の構成については、図１の分布型アンプ１０Ａと同様であり、ここでの詳細な説明は省略する。
　これにより、単位増幅器ＡＭＰにおいて、可変利得および可変ピーキングの機能を独立に実現することが可能になる。具体的には、可変抵抗素子Ｒｅの抵抗値を変化させることによりピーキング量（ＤＣ利得と最大利得の差）の調整が可能になる。この際、可変抵抗素子Ｒｅの抵抗値を変化させた場合、単位増幅器ＡＭＰの電流量が一定となるように負側電源電圧ＶＥＥの電圧値も調整する。

　図５は、第２の実施の形態にかかる単位増幅器のＳパラメータＳ２１のシミュレーション結果を示すグラフであり、特性Ａは低ピーキング設定時、特性Ｂは高ピーキング設定時を示している。これら特性Ａ，Ｂは、ＳパラメータＳ２１を１ＧＨｚの利得で規格化した特性を示している。これにより、可変抵抗素子Ｒｅの抵抗値を変化させて、単位増幅器ＡＭＰのピーキング量を調整した場合でも、図５に示すように、周波数特性にリップルを発生させることなく、ピーキング量を調整できることが分かる。また、本実施の形態にかかる単位増幅器ＡＭＰの回路構成において、容量素子Ｃｅを可変容量にすることにより、ピーキング周波数を調整することも可能となる。

［第３の実施の形態］
　次に、図６を参照して、本発明の第３の実施の形態にかかる分布型アンプ１０Ｃについて説明する。図６は、第３の実施の形態にかかる分布型アンプの構成を示すブロック図である。図７は、第３の実施の形態にかかる単位増幅器（前段アンプブロック）の構成を示す回路図である。図８は、第３の実施の形態にかかる単位増幅器（後段アンプブロック）の構成を示す回路図である。
　図６に示すように、本実施の形態にかかる分布型アンプ１０Ｃは、前述の図１に示した第１の実施の形態にかかる分布型アンプ１０Ａからなる、２つの前段アンプブロック１１と後段アンプブロック１２とを従属接続したものである。これら前段アンプブロック１１と後段アンプブロック１２とについては、第２の実施の形態にかかる分布型アンプ１０Ｂであってもよい。

［前段アンプブロック］
　前段アンプブロック１１は、図７に示すように、入力端子Ｔｉｎ１から入力された入力信号Ｖｉｎを増幅し、得られた中間信号Ｖａを出力端子Ｔｏｕｔ１から出力するように構成されている。前段アンプブロック１１は、主な回路部として、入力側伝送線路Ｗ１１、出力側伝送線路Ｗ１２、入力側終端抵抗Ｒｂ１、出力側終端抵抗Ｒｃ１、およびｎ（ｎは２以上の整数）個の単位増幅器ＡＭＰ１０（ＡＭＰ１１，ＡＭＰ１２，…，ＡＭＰ１ｎ－１，ＡＭＰ１ｎ）を備えている。これらは、図１の入力側伝送線路Ｗ１、出力側伝送線路Ｗ２、入力側終端抵抗Ｒｂ、出力側終端抵抗Ｒｃ、およびｎ（ｎは２以上の整数）個の単位増幅器ＡＭＰに、それぞれ相当する。

［入力側伝送線路］
　入力側伝送線路Ｗ１１の低周波数側の一端には、入力信号Ｖｉｎが入力端子Ｔｉｎ１を介して入力される。入力側伝送線路Ｗ１１の高周波数側の他端には、接続端子Ｔ１１および入力側終端抵抗Ｒｂ１を介して直流のバイアス電圧Ｖｂｉｎ１が印加されている。入力側終端抵抗Ｒｂ１の抵抗値は、一般的な高周波伝送線路の場合と同様に５０Ωである。
［出力側伝送線路］
　出力側伝送線路Ｗ１２の低周波数側の一端には、接続端子Ｔ１２および出力側終端抵抗Ｒｃ１を介して、直流の電源電圧Ｖｃｃ１が印加されている。出力側伝送線路Ｗ２の高周波数側の他端からは、入力信号Ｖｉｎを増幅して得られた中間信号Ｖａが出力端子Ｔｏｕｔ１を介して出力される。

［単位増幅器］
　単位増幅器ＡＭＰ１０は、単位セルともよばれ、入力側伝送線路Ｗ１１および出力側伝送線路Ｗ１２に沿って互いに並列して梯子状に配置されて、それぞれセル入力端子Ｔｉ１が入力側伝送線路Ｗ１１に接続され、セル出力端子Ｔｏ１が出力側伝送線路Ｗ１２に接続されている。
　図７に示すように、単位増幅器ＡＭＰ１０は、カスコード接続された第１および第２のトランジスタＱｉ１，Ｑｏ１（カスコード回路）と、可変抵抗回路Ｒｍ１とを有するセルから構成されている。これらは、前述した図２のカスコード接続された第１および第２のトランジスタＱｉ，Ｑｏと、可変抵抗回路Ｒｍに、それぞれ相当する。

　第１のトランジスタＱｉ１は、ベース端子がセル入力端子Ｔｉ１に接続され、コレクタ端子が接続点Ｎ１で第２のトランジスタＱｏ１のエミッタ端子と接続されている。また、第１のトランジスタＱｉ１のエミッタ端子には、前述の図４と同様に、可変抵抗素子Ｒｅ１と容量素子Ｃｅ１とが並列接続されたＲＣ並列回路を介して、負側電源電圧ＶＥＥ１が印加されている。
　第２のトランジスタＱｏ１は、コレクタ端子がセル出力端子Ｔｏ１に接続され、ベース端子にバイアス電圧Ｖｂ１が印加され、エミッタ端子が接続点Ｎ１を介して第１のトランジスタＱｉ１のコレクタ端子と接続されている。

［可変抵抗回路］
　可変抵抗回路Ｒｍ１は、図７に示すように、一端が接続点Ｎ１に接続され、他端に設定電圧Ｖｍ１が印加されている。この際、可変抵抗回路Ｒｍ１の他端には、接続点Ｎ１の直流電位Ｖｎ１と等しい直流電圧値からなる設定電圧Ｖｍ２が印加される。可変抵抗回路Ｒｍは、例えば、後述する図１１のＭＯＳＦＥＴから構成してもよい。

　実使用時に設定電圧Ｖｍ１を調整する場合、前述した第１の実施の形態と同様に、まず、可変抵抗回路Ｒｍ１の他端に、設定電圧Ｖｍ１に代えてハイインピーダンスの電圧計を接続し、可変抵抗回路Ｒｍ１を介して接続点Ｎ１の直流電圧を計測する。次に、計測された電圧値を設定電圧Ｖｍ１の電圧源に設定し、最後に、電圧計を取り外して電圧源から出力された設定電圧Ｖｍ１を可変抵抗回路Ｒｍ１の他端に印加すればよい。この調整方法は、電圧計を備えた電圧源装置を用いることにより、電圧計と電圧源とを電圧源装置内部で自動的に切り替えてもよい。

［後段アンプブロック］
　後段アンプブロック１２は、図８に示すように、入力端子Ｔｉｎ２から入力された前段アンプブロック１１からの中間信号Ｖａを増幅し、得られた出力信号Ｖｏｕｔを出力端子Ｔｏｕｔ２から出力するように構成されている。後段アンプブロック１２は、主な回路部として、入力側伝送線路Ｗ２１、出力側伝送線路Ｗ２２、入力側終端抵抗Ｒｂ２、出力側終端抵抗Ｒｃ２、およびｎ（ｎは２以上の整数）個の単位増幅器ＡＭＰ２０（ＡＭＰ２１，ＡＭＰ２２，…，ＡＭＰ２ｎ－１，ＡＭＰ２ｎ）を備えている。これらは、図１の入力側伝送線路Ｗ１、出力側伝送線路Ｗ２、入力側終端抵抗Ｒｂ、出力側終端抵抗Ｒｃ、およびｎ（ｎは２以上の整数）個の単位増幅器ＡＭＰに、それぞれ相当する。

［入力側伝送線路］
　入力側伝送線路Ｗ２１の低周波数側の一端には、中間信号Ｖａが入力端子Ｔｉｎ２を介して入力される。入力側伝送線路Ｗ２１の高周波数側の他端には、接続端子Ｔ２１および入力側終端抵抗Ｒｂ２を介して直流のバイアス電圧Ｖｂｉｎ２が印加されている。入力側終端抵抗Ｒｂ２の抵抗値は、一般的な高周波伝送線路の場合と同様に５０Ωである。
［出力側伝送線路］
　出力側伝送線路Ｗ２２の低周波数側の一端には、接続端子Ｔ２２および出力側終端抵抗Ｒｃ２を介して、直流の電源電圧Ｖｃｃ２が印加されている。出力側伝送線路Ｗ２２の高周波数側の他端からは、中間信号Ｖａを増幅して得られた出力信号Ｖｏｕｔが出力端子Ｔｏｕｔ２を介して出力される。

［単位増幅器］
　単位増幅器ＡＭＰ２０は、単位セルともよばれ、入力側伝送線路Ｗ２１および出力側伝送線路Ｗ２２に沿って互いに並列して梯子状に配置されて、それぞれセル入力端子Ｔｉ２が入力側伝送線路Ｗ２１に接続され、セル出力端子Ｔｏ２が出力側伝送線路Ｗ２２に接続されている。
　図８に示すように、単位増幅器ＡＭＰ２０は、カスコード接続された第１および第２のトランジスタＱｉ２，Ｑｏ２（カスコード回路）と、可変抵抗回路Ｒｍ２とを有するセルから構成されている。これらは、前述した図２のカスコード接続された第１および第２のトランジスタＱｉ，Ｑｏと、可変抵抗回路Ｒｍに、それぞれ相当する。

　第１のトランジスタＱｉ２は、ベース端子がセル入力端子Ｔｉ２に接続され、コレクタ端子が接続点Ｎ２で第２のトランジスタＱｏ２のエミッタ端子と接続されている。また、第１のトランジスタＱｉ２のエミッタ端子には、前述の図４と同様に、可変抵抗素子Ｒｅ２と容量素子Ｃｅ２とが並列接続されたＲＣ並列回路を介して、負側電源電圧ＶＥＥ２が印加されている。
　第２のトランジスタＱｏ２は、コレクタ端子がセル出力端子Ｔｏ２に接続され、ベース端子にバイアス電圧Ｖｂ２が印加され、エミッタ端子が接続点Ｎ２を介して第１のトランジスタＱｉ２のコレクタ端子と接続されている。

［可変抵抗回路］
　可変抵抗回路Ｒｍ２は、図８に示すように、一端が接続点Ｎ２に接続され、他端に設定電圧Ｖｍ２が印加されている。この際、可変抵抗回路Ｒｍ２の他端には、接続点Ｎ２の直流電位Ｖｎ２と等しい直流電圧値からなる設定電圧Ｖｍ２が印加される。可変抵抗回路Ｒｍは、例えば、後述する図１１のＭＯＳＦＥＴから構成してもよい。

　実使用時に設定電圧Ｖｍ２を調整する場合、前述した第１の実施の形態と同様に、まず、可変抵抗回路Ｒｍ２の他端に、設定電圧Ｖｍ２に代えてハイインピーダンスの電圧計を接続し、可変抵抗回路Ｒｍ２を介して接続点Ｎ２の直流電圧を計測する。次に、計測された電圧値を設定電圧Ｖｍ２の電圧源に設定し、最後に、電圧計を取り外して電圧源から出力された設定電圧Ｖｍ２を可変抵抗回路Ｒｍ２の他端に印加すればよい。この調整方法は、電圧計を備えた電圧源装置を用いることにより、電圧計と電圧源とを電圧源装置内部で自動的に切り替えてもよい。

［バイアスコンディションの調整］
　本実施の形態のように、前段アンプブロック１１と後段アンプブロック１２とを従属接続した図６の構成では、これら前段アンプブロック１１と後段アンプブロック１２とのバイアスコンディションが異なる場合、分布型アンプ１０Ｂにおいて帯域劣化が生じる。本実施の形態では、このような帯域劣化は、後段アンプブロック１２の入力側伝送線路Ｗ２１に直流電流が流れることに原因があることに着目し、前段アンプブロック１１の出力端子Ｔｏｕｔ１の直流電位Ｖｏ１が、後段アンプブロック１２のバイアス電圧Ｖｂｉｎ２と等しくなる、ような電圧を示す電源電圧Ｖｃｃ１を前段アンプブロック１１の出力側伝送線路Ｗ１２に印加するようにしたものである。

　実使用時に電源電圧Ｖｃｃ１を調整する場合、まず、前段アンプブロック１１において、終端抵抗Ｒｃ１を介して電源電圧Ｖｃｃ１から出力側伝送線路Ｗ１２へ流れる直流電流Ｉｃｃ１を電流計で計測し、前段アンプブロック１１の出力端子Ｔｏｕｔ１の直流電位Ｖｏ１を計算する。終端抵抗Ｒｃ１の抵抗値をＲ（一般的にはＲ＝５０Ω）とした場合、直流電位Ｖｏ１は、Ｖｏ１＝Ｖｃｃ１＋Ｉｃｃ１×Ｒで求められる。次に、得られた直流電位Ｖｏ１と、電圧計で計測したバイアス電圧Ｖｂｉｎ２の電圧値とを比較し、直流電位Ｖｏ１がバイアス電圧Ｖｂｉｎ２の電圧値と等しくなるよう、電源電圧Ｖｃｃ１の電圧値を調整すればよい。

　これにより、電源電圧Ｖｃｃ１の電圧値を調整して、前段アンプブロック１１と後段アンプブロック１２とのバイアスコンディションを等しくすることにより、図９に示すように、帯域特性の劣化を防ぐことが可能となる。図９は、第３の実施の形態にかかる単位増幅器のＳパラメータＳ２１のシミュレーション結果を示すグラフである。また、前段アンプブロック１１と後段アンプブロック１２とを従属接続した構成により、前述した図３や図５と比較して、高い利得とピーキング量を実現できることが分かる。

［第４の実施の形態］
　次に、図１０を参照して、本実施の形態にかかる分布型アンプ１０Ｃについて説明する。図１０は、第４の実施の形態にかかる分布型アンプの構成を示すブロック図である。
　前述した図６の構成では、前段アンプブロック１１の入力側終端抵抗Ｒｂ１，出力側終端抵抗Ｒｃ１、および、後段アンプブロック１２の入力側終端抵抗Ｒｂ２を単独の抵抗素子で構成した場合を例として説明した。しかし、これら終端抵抗Ｒｂ１，Ｒｃ１，Ｒｂ２から、それぞれの接続端子Ｔ１１，Ｔ１２，Ｔ２１のパッドまでの配線が長い場合、高周波側の反射特性を劣化させる可能性がある。

　本実施の形態は、これら終端抵抗Ｒｂ１，Ｒｃ１，Ｒｂ２のうちのいずれかまたは全部を、２つの抵抗素子を並列接続した抵抗並列回路により、構成した場合について説明する。なお、本実施の形態にかかる分布型アンプ１０Ｃにおいて、これら終端抵抗Ｒｂ１，Ｒｃ１，Ｒｂ２を除くその他の構成については、前述した図６と同様であり、ここでの詳細な説明は省略する。

　本実施の形態にかかる分布型アンプ１０Ｃにおいて、前段アンプブロック１１の入力側伝送線路Ｗ１１の高周波数側の他端には、抵抗素子Ｒｂ１１と抵抗素子Ｒｂ１２とからなる抵抗並列回路が、入力側終端抵抗Ｒｂ１に代えて接続されている。抵抗素子Ｒｂ１１の一端は入力側伝送線路Ｗ１１の高周波数側の他端に接続され、他端には接続端子Ｔ１１を介してバイアス電圧Ｖｂｉｎ１が印加されている。また、抵抗素子Ｒｂ１２の一端は入力側伝送線路Ｗ１１の高周波数側の他端に接続され、他端は接地電位ＧＮＤに接続されている。これら抵抗素子Ｒｂ１１，Ｒｂ１２の合成抵抗は、終端抵抗Ｒｂ１と同様に５０Ωである。この際、抵抗素子Ｒｂ１２の抵抗値を、抵抗素子Ｒｂ１１の抵抗値より小さい抵抗値としてもよい。

　また、前段アンプブロック１１の出力側伝送線路Ｗ１２の低周波数側の一端には、抵抗素子Ｒｃ１１と抵抗素子Ｒｃ１２とからなる抵抗並列回路が、出力側終端抵抗Ｒｃ１に代えて接続されている。抵抗素子Ｒｃ１１の一端は出力側伝送線路Ｗ１２の低周波数側の一端に接続され、他端には接続端子Ｔ１２を介して電源電圧Ｖｃｃ１が印加されている。また、抵抗素子Ｒｃ１２の一端は出力側伝送線路Ｗ１２の低周波数側の一端に接続され、他端は接地電位ＧＮＤに接続されている。これら抵抗素子Ｒｃ１１，Ｒｃ１２の合成抵抗は、終端抵抗Ｒｃ１と同様に５０Ωである。この際、抵抗素子Ｒｃ１２は、抵抗素子Ｒｃ１１の抵抗値より小さい抵抗値としてもよい。

　また、後段アンプブロック１２の入力側伝送線路Ｗ２１の高周波数側の他端には、抵抗素子Ｒｂ２１と抵抗素子Ｒｂ２２とからなる抵抗並列回路が、入力側終端抵抗Ｒｂ２に代えて接続されている。抵抗素子Ｒｂ２１の一端は入力側伝送線路Ｗ２１の高周波数側の他端に接続され、他端には接続端子Ｔ２１を介してバイアス電圧Ｖｂｉｎ２が印加されている。また、抵抗素子Ｒｂ２２の一端は入力側伝送線路Ｗ２１の高周波数側の他端に接続され、他端は接地電位ＧＮＤに接続されている。これら抵抗素子Ｒｂ２１，Ｒｂ２２の合成抵抗は、終端抵抗Ｒｂ２と同様に５０Ωである。この際、抵抗素子Ｒｂ２２は、抵抗素子Ｒｂ２１の抵抗値より小さい抵抗値としてもよい。

　このように、本実施の形態は、終端抵抗Ｒｂ１，Ｒｃ１，Ｒｂ２のうちのいずれかまたは全部を、２つの抵抗素子を並列接続した抵抗並列回路により構成したものである。これにより、入力側伝送線路Ｗ１１の高周波数側の他端、出力側伝送線路Ｗ１２の低周波数側の一端、および入力側伝送線路Ｗ２１の高周波数側の他端が、抵抗素子Ｒｂ１２，Ｒｃ１２，Ｒｂ２２を介して接地電位に接続されることになる。このため、抵抗素子Ｒｂ１１，Ｒｃ１１，Ｒｂ２１から、それぞれの接続端子Ｔ１１，Ｔ１２，Ｔ２１のパッドまでの配線が長い場合でも、高周波側の反射特性の劣化を抑制することができる。また、抵抗素子Ｒｂ１２，Ｒｃ１２，Ｒｂ２２の抵抗値を、それぞれ抵抗素子Ｒｂ１１，Ｒｃ１１，Ｒｂ２１の抵抗値より小さくすることにより、反射特性の劣化抑制効果を高めることができる。

［第５の実施の形態］
　次に、図１１を参照して、本発明の第５の実施の形態にかかる分布型アンプについて説明する。図１１は、第５の実施の形態にかかる可変抵抗回路を示す回路図である。
　前述した第１～第４の実施の形態における単位増幅器ＡＭＰの可変抵抗回路Ｒｍは、図１１に示すように、ＭＯＳＦＥＴにより構成してもよい。分布型アンプの製造プロセスがＭＯＳＦＥＴも製造可能なプロセスであれば、容易に実現できる。

　具体的には、例えば図２の単位増幅器ＡＭＰの場合、ＭＯＳＦＥＴのドレイン端子またはソース端子の一方を接続点Ｎに接続し、ドレイン端子またはソース端子の他方に設定電圧Ｖｍを印加すればよい。そして、ゲート端子に可変抵抗回路Ｒｍの抵抗値に応じた、利得を調整するための直流電圧値からなる調整電圧ＶＧを印加すればよい。これにより、極めて簡素な回路構成で可変抵抗回路Ｒｍを実現できる。この構成は、図４、図７、図８の単位増幅器ＡＭＰ，ＡＭＰ１０，ＡＭＰ２０も同様に適用可能である。

［第６の実施の形態］　
　次に、図１２を参照して、本発明の第６の実施の形態にかかる分布型アンプについて説明する。図１２は、第６の実施の形態にかかる可変抵抗回路を示す回路図である。
　前述した第１～第４の実施の形態における単位増幅器ＡＭＰの可変抵抗回路Ｒｍは、図１２に示すように、バイポーラトランジスタにより構成してもよい。分布型アンプの製造プロセスがバイポーラトランジスタのみを製造可能なプロセスである場合でも、容易に実現できる。

　具体的には、前述した図２の単位増幅器ＡＭＰの場合、ＮＰＮ型のバイポーラトランジスタＱのエミッタ端子を接続点Ｎに接続し、コレクタ端子に可変抵抗回路Ｒｍの抵抗値に応じた、利得を調整するための直流電圧値からなる調整電圧ＶＧ１を印加すればよい。そして、バイポーラトランジスタＱのベース端子とエミッタ端子との間に抵抗素子を接続し、容量素子を介してベース端子を設置電位ＧＮＤに接地すればよい。これにより、調整電圧ＶＧ１を接続点Ｎ１の電位Ｖｎ１より高い電圧値に変更すると、可変抵抗回路Ｒｍの抵抗値が低下して、単位増幅器ＡＭＰ１０の利得を低減させることができる。したがって、極めて簡素な回路構成で可変抵抗回路Ｒｍを実現できる。前述した図４、図７、図８の単位増幅器ＡＭＰ，ＡＭＰ１０，ＡＭＰ２０も同様に適用可能である。

　これにより、可変抵抗回路Ｒｍの抵抗値を調整して、単位増幅器ＡＭＰの利得を高利得と低利得に切り替えた場合でも、前述の図３に示したように、帯域特性を大きく劣化させることなく、利得を変化させることができる。
　図１３は、第６の実施の形態にかかる可変抵抗回路の接続点Ｎから見たＳパラメータＳ１１のシミュレーション結果を示すスミスチャートである。ここでは、調整電圧ＶＧの電圧値を変化させた場合における、接続点Ｎ側から見た可変抵抗回路Ｒｍの入力インピーダンスＺｉｎの変化が、５０Ωで正規化されて示されている。これにより、調整電圧ＶＧの電圧値により、Ｚｉｎの抵抗値を変化させることが可能であることが確認できる。

［第７の実施の形態］　
　次に、図１４および図１５を参照して、本発明の第７の実施の形態にかかる分布型アンプについて説明する。図１４は、第７の実施の形態にかかる単位増幅器（前段アンプブロック）の構成を示す回路図である。図１５は、第７の実施の形態にかかる単位増幅器（後段アンプブロック）の構成を示す回路図である。
　本実施の形態では、前述した図６または図１０の分布型アンプ１０Ｂ，１０Ｃにおいて、前述した図７および図８の可変抵抗回路Ｒｍ１，Ｒｍ２を、前述した図１２の可変抵抗回路で構成して、利得を調整する場合について説明する。この際、本実施の形態では、前述した図１２の可変抵抗回路を単位増幅器ＡＭＰ１０，２０のそれぞれにもう１つ追加して、利得とピーキング量とを個別に調整可能としてもよい。

［前段アンプブロックの単位増幅器］
　図１４に示すように、本実施の形態にかかる前段アンプブロック１１の単位増幅器ＡＭＰ１０は、前述した図７の構成の可変抵抗回路Ｒｍ１に代えて、カスコード接続されている入力トランジスタＱｉ１と出力トランジスタＱｏ１の接続点Ｎ１に、前述の図１２の構成を有する利得調整用の可変抵抗回路Ｒｍ１１が接続されている。また、入力トランジスタＱｉ１のエミッタ端子に、前述の図１２の構成を有するピーキング量調整用の可変抵抗回路Ｒｍ１２が新たに接続されている。

［利得調整用の可変抵抗回路］
　図１４に示すように、利得調整用の可変抵抗回路Ｒｍ１１は、エミッタ端子が接続点Ｎ１に接続され、コレクタ端子に、利得を調整するための直流電圧値からなる調整電圧ＶＧ１（第１の調整電圧）が印加された、ＮＰＮ型バイポーラのトランジスタＱｍ１１から構成されている。トランジスタＱｍ１１のベース端子は、容量素子を介して接地電位ＧＮＤに接地されているとともに、抵抗素子を介してトランジスタＱｍ１１のコレクタ端子に接続されている。

　調整電圧ＶＧ１を接続点Ｎ１の電位Ｖｎ１より高い電圧値に設定すると、可変抵抗回路Ｒｍ１１の抵抗値が低下して、単位増幅器ＡＭＰ１０の利得を低減させることができる。この際、前段アンプブロック１１から出力される中間信号Ｖａの直流電位Ｖｏ１が変化して、これら前段アンプブロック１１と後段アンプブロック１２とのバイアスコンディションが異なるものとなる。
　このため、第３の実施の形態で説明したバイアスコンディションの調整と同様にして、電源電圧Ｖｃｃ１を調整することにより、直流電位Ｖｏ１をバイアス電圧Ｖｂｉｎ２と等しい電圧値に調整すればよい。これにより、これら前段アンプブロック１１と後段アンプブロック１２とのバイアスコンディションが等しくなり、分布型アンプにおける帯域劣化を抑制できる。

［ピーキング量調整用の可変抵抗回路］
　図１４に示すように、ピーキング量調整用の可変抵抗回路Ｒｍ１２は、エミッタ端子が入力トランジスタＱｉ１のエミッタ端子に接続され、コレクタ端子にピーキング量を調整するための直流電圧値からなる調整電圧ＶＰ１（第２の調整電圧）が印加された、ＮＰＮ型バイポーラのトランジスタＱｍ１２から構成されている。トランジスタＱｍ１２のベース端子は、容量素子を介して接地電位ＧＮＤに接地されているとともに、抵抗素子を介してトランジスタＱｍ１２のコレクタ端子に接続されている。

　調整電圧ＶＰ１を入力トランジスタＱｉ１のエミッタ端子の電位Ｖｅ１より高い電圧値に設定すると、可変抵抗回路Ｒｍ１２の抵抗値が低下して、ピーキング量を低減させることができる。この際、単位増幅器ＡＭＰ１０に流れる電流値が低下するため、元の電流値が維持されるように、負側電源電圧ＶＥＥ１を調整すればよい。

［後段アンプブロックの単位増幅器］
　図１５に示すように、本実施の形態にかかる後段アンプブロック１２の単位増幅器ＡＭＰ２０は、前述した図８の構成の可変抵抗回路Ｒｍ２に代えて、カスコード接続されている入力トランジスタＱｉ２と出力トランジスタＱｏ２の接続点Ｎ２に、前述の図１２の構成を有する利得調整用の可変抵抗回路Ｒｍ２１が接続されている。また、入力トランジスタＱｉ１のエミッタ端子に、前述の図１２の構成を有するピーキング量調整用の可変抵抗回路Ｒｍ２２が新たに接続されている。

［利得調整用の可変抵抗回路］
　図１５に示すように、利得調整用の可変抵抗回路Ｒｍ２１は、エミッタ端子が接続点Ｎ２に接続され、コレクタ端子に、利得を調整するための直流電圧値からなる調整電圧ＶＧ２（第１の調整電圧）が印加された、ＮＰＮ型バイポーラのトランジスタＱｍ２１から構成されている。トランジスタＱｍ２１のベース端子は、容量素子を介して接地電位ＧＮＤに接地されているとともに、抵抗素子を介してトランジスタＱｍ２１のコレクタ端子に接続されている。

　調整電圧ＶＧ２を接続点Ｎ２の電位Ｖｎ２より高い電圧値に設定すると、可変抵抗回路Ｒｍ２１の抵抗値が低下して、単位増幅器ＡＭＰ２０の利得を低減させることができる。この際、後段アンプブロック１２から出力される出力信号Ｖｏｕｔの直流電位Ｖｏ２が変化するが、前段アンプブロック１１と後段アンプブロック１２とのバイアスコンディションには影響がないため、電源電圧Ｖｃｃ２の調整は不要である。

［ピーキング量調整用の可変抵抗回路］
　図１５に示すように、ピーキング量調整用の可変抵抗回路Ｒｍ２２は、エミッタ端子が入力トランジスタＱｉ２のエミッタ端子に接続され、コレクタ端子にピーキング量を調整するための直流電圧値からなる調整電圧ＶＰ２（第２の調整電圧）が印加された、ＮＰＮ型バイポーラのトランジスタＱｍ２２から構成されている。トランジスタＱｍ２２のベース端子は、容量素子を介して接地電位ＧＮＤに接地されているとともに、抵抗素子を介してトランジスタＱｍ２２のコレクタ端子に接続されている。

　調整電圧ＶＰ２を入力トランジスタＱｉ２のエミッタ端子の電位Ｖｅ２より高い電圧値に設定すると、可変抵抗回路Ｒｍ２２の抵抗値が低下して、ピーキング量を低減させることができる。この際、単位増幅器ＡＭＰ２０の電流値が低下するため、元の電流値が維持されるように、負側電源電圧ＶＥＥ２を調整すればよい。

［実施の形態の拡張］
　以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

　１０Ａ，１０Ｂ，１０Ｃ…分布型アンプ、Ｗ１，Ｗ１１，Ｗ２１…入力側伝送線路、Ｗ２，Ｗ１２，Ｗ２２…出力側伝送線路、Ｒｂ，Ｒｂ１，Ｒｂ２…入力側終端抵抗、Ｒｃ，Ｒｃ１，Ｒｃ２…出力側終端抵抗、Ｒｂ１１，Ｒｂ１２，Ｒｂ２１，Ｒｂ２２，Ｒｃ１１，Ｒｃ１２…抵抗素子、ＡＭＰ，ＡＭＰ１０，ＡＭＰ２０…単位増幅器、Ｑｉ，Ｑｉ１，Ｑｉ２…入力トランジスタ、Ｑｏ，Ｑｏ１，Ｑｏ２…出力トランジスタ、Ｒｍ，Ｒｍ１，Ｒｍ２，Ｒｍ１１，Ｒｍ１２，Ｒｍ２１，Ｒｍ２２…可変抵抗回路、Ｒｅ，Ｒｅ１，Ｒｅ２…可変抵抗素子、Ｃｅ，Ｃｅ１，Ｃｅ２…容量素子、Ｖｉｎ…入力信号、Ｖａ…中間信号、Ｖｏｕｔ…出力信号、Ｔｉｎ，Ｔｉｎ１，Ｔｉｎ２…入力端子、Ｔｏｕｔ，Ｔｏｕｔ１，Ｔｏｕｔ２…出力端子、Ｔｉ，Ｔｉ１，Ｔｉ２…セル入力端子、Ｔｏ，Ｔｏ１，Ｔｏ２…セル出力端子、Ｖｂｉｎ，Ｖｂｉｎ１，Ｖｂｉｎ２，Ｖｂ，Ｖｂ１，Ｖｂ２…バイアス電圧、Ｖｃｃ，Ｖｃｃ１，Ｖｃｃ２…電源電圧、Ｉｃｃ１…直流電流、ＶＥＥ，ＶＥＥ１，ＶＥＥ２…負側電源電圧、Ｖｍ，Ｖｍ１，Ｖｍ２…設定電圧、ＶＧ，ＶＧ１，ＶＧ２，ＶＰ１，ＶＰ２…調整電圧、Ｖｎ，Ｖｎ１，Ｖｎ２，Ｖｏ１，Ｖｅ１…直流電位、Ｎ，Ｎ１，Ｎ２…接続点、Ｔ１，Ｔ２，Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２…接続端子。

Claims

　一端に入力信号が入力され、他端に入力側終端抵抗が接続されるように構成された入力側伝送線路と、
　一端に出力側終端抵抗が接続され、他端から出力信号が出力されるように構成された出力側伝送線路と、
　前記入力側伝送線路および前記出力側伝送線路に沿って互いに並列して梯子状に配置されて、セル入力端子が前記入力側伝送線路に接続され、セル出力端子が前記出力側伝送線路に接続された、複数の単位増幅器とを備え、
　前記単位増幅器は、カスコード接続された第１および第２のトランジスタと、第１の可変抵抗回路とを有し、
　前記第１のトランジスタは、ベース端子またはゲート端子が前記セル入力端子に接続されており、
　前記第２のトランジスタは、コレクタ端子またはドレイン端子が前記セル出力端子に接続され、エミッタ端子またはソース端子が前記第１のトランジスタのコレクタ端子またはドレイン端子と接続されており、
　前記第１の可変抵抗回路は、一端が前記第１および第２のトランジスタの接続点に接続されている
　ことを特徴とする分布型アンプ。
　請求項１に記載の分布型アンプにおいて、
　前記単位増幅器は、一端が前記第１のトランジスタのエミッタ端子またはソース端子と接続され、他端に負側電源電圧が供給されているＲＣ並列回路をさらに備えることを特徴とする分布型アンプ。
　請求項１または請求項２に記載の分布型アンプにおいて、
　前記第１の可変抵抗回路は、ドレイン端子またはソース端子のうち、一方が前記接続点に接続され、他端に前記接続点の直流電位と等しい直流電圧値からなる設定電圧が印加され、ゲート端子に当該単位増幅器の利得に応じた調整用直流電圧が印加されているＭＯＳＦＥＴを有することを特徴とする分布型アンプ。
　請求項１または請求項２に記載の分布型アンプにおいて、
　前記第１の可変抵抗回路は、エミッタ端子が前記接続点に接続され、コレクタ端子に当該単位増幅器の利得に応じた、前記接続点の直流電位より高い直流電圧値からなる第１の調整電圧が印加され、ベース端子が容量素子を介して接地電位に接続されているとともに、抵抗素子を介して前記コレクタ端子に接続されているバイポーラトランジスタを有することを特徴とする分布型アンプ。
　請求項１～請求項４のいずれかに記載の分布型アンプからなり、入力された入力信号を増幅し、得られた中間信号を出力する前段アンプブロックと、前段アンプブロックから出力された前記中間信号を増幅し、得られた出力信号を出力する後段アンプブロックとを備え、
　出力側終端抵抗を介して前記前段アンプブロックの出力側伝送線路に印加される電源電圧は、当該出力側終端抵抗の両端電圧と、入力側終端抵抗を介して前記後段アンプブロックの入力側伝送線路に印加されるバイアス電圧との和と等しい電圧値からなり、
　前記両端電圧は、前記前段アンプブロックの出力端子の直流電位が前記バイアス電圧と等しいときに、前記出力側終端抵抗に流れる電流と当該出力側終端抵抗の抵抗値との積からなる
　ことを特徴とする分布型アンプ。
　請求項５に記載の分布型アンプにおいて、
　前記前段アンプブロックの入力側終端抵抗、前記前段アンプブロックの出力側終端抵抗、および前記後段アンプブロックの入力側終端抵抗のうち、いずれか１つまたはすべての終端抵抗は、一端がそれぞれに対応する伝送線路に並列的に接続された、２つの抵抗素子からなる抵抗並列回路からなり、
　前記抵抗並列回路のうち、一方の抵抗素子の他端は対応する直流電圧が印加され、他方の抵抗素子の他端は接地電位に接続されている
　ことを特徴とする分布型アンプ。
　請求項４に記載の分布型アンプからなり、入力された入力信号を増幅し、得られた中間信号を出力する前段アンプブロックと、前段アンプブロックから出力された前記中間信号を増幅し、得られた出力信号を出力する後段アンプブロックとを備え、
　出力側終端抵抗を介して前記前段アンプブロックの出力側伝送線路に印加される電源電圧は、当該出力側終端抵抗の両端電圧と、入力側終端抵抗を介して前記後段アンプブロックの入力側伝送線路に印加されるバイアス電圧との和と等しい電圧値からなり、
　前記両端電圧は、前記前段アンプブロックの出力端子の直流電位が前記バイアス電圧と等しいときに、前記出力側終端抵抗に流れる電流と当該出力側終端抵抗の抵抗値との積からなり、
　前記前段アンプブロックの出力側伝送線路は、前記利得の変更時に前記第１の調整電圧が変更された場合、当該出力側終端抵抗に流れる電流と当該出力側終端抵抗の抵抗値との積と、前記後段アンプブロックの入力側伝送線路に印加されるバイアス電圧との和に等しい、新たな直流電圧値からなる電源電圧が印加される
　ことを特徴とする分布型アンプ。
　請求項７に記載の分布型アンプにおいて、
　前記後段アンプブロックを構成する単位増幅器は、一端が第１のトランジスタのエミッタ端子またはソース端子に接続され、他端に当該単位増幅器のピーキング量に応じた直流電圧値を示す第２の調整電圧が印加されるように構成された第２の可変抵抗回路をさらに備え、
　前記後段アンプブロックは、前記ピーキング量の変更時に前記第２の調整電圧が変更された場合、当該後段アンプブロックに流れる電流値を一定に維持するための、新たな直流電圧値からなる負側電源電圧が、抵抗素子を介して前記第１のトランジスタのエミッタ端子またはソース端子に印加される
　ことを特徴とする分布型アンプ。