WO2006057104A1 - 半導体装置および電力増幅器 - Google Patents

半導体装置および電力増幅器 Download PDF

Info

Publication number
WO2006057104A1
WO2006057104A1 PCT/JP2005/017827 JP2005017827W WO2006057104A1 WO 2006057104 A1 WO2006057104 A1 WO 2006057104A1 JP 2005017827 W JP2005017827 W JP 2005017827W WO 2006057104 A1 WO2006057104 A1 WO 2006057104A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
resistor
circuit
frequency
frequency signal
Prior art date
Application number
PCT/JP2005/017827
Other languages
English (en)
French (fr)
Inventor
Mitsuo Ariie
Yasutaka Sugimoto
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2005/003873 external-priority patent/WO2006057077A1/ja
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to DE112005002800T priority Critical patent/DE112005002800B4/de
Priority to JP2006547666A priority patent/JP4155326B2/ja
Priority to CN2005800378103A priority patent/CN101053151B/zh
Publication of WO2006057104A1 publication Critical patent/WO2006057104A1/ja
Priority to US11/753,319 priority patent/US7548118B2/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191Tuned amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/18Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/75Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21178Power transistors are made by coupling a plurality of single transistors in parallel

Definitions

  • the present invention relates to a semiconductor device suitable for use in, for example, a high-frequency circuit of a wireless communication device and a power amplifier configured using the semiconductor device.
  • a semiconductor device in which a plurality of amplification circuits that perform power amplification of a high-frequency signal are connected in parallel between an input terminal and an output terminal (for example, Patent Documents 1 to 4).
  • the amplifier circuit is configured using a bipolar transistor.
  • the bipolar transistor has a configuration in which the collector is connected to the output terminal, the emitter is connected to the ground terminal, and the high frequency signal input to the base is amplified.
  • a ballast resistor is connected to the base in order to suppress thermal runaway of the bipolar transistor.
  • Patent Documents 1 and 2 disclose a configuration in which a high-frequency signal and a bias voltage are separately input to the base of the bipolar transistor and a ballast resistor is connected in the middle of the path on the bias voltage side. ing. In this case, since the ballast resistor is connected in parallel to the path of the high frequency signal, the gain of the high frequency signal is not reduced.
  • Patent Document 3 discloses a configuration in which a high-frequency signal and a bias voltage are supplied together via a ballast resistor, and a capacitor is connected in parallel to the ballast resistor. As a result, the prior art of Patent Document 3 alleviates the decrease in gain with respect to the high-frequency signal in the used frequency band.
  • Patent Document 4 a high-frequency signal and a bias voltage are separately input to the base of a bipolar transistor, and in addition to connecting a ballast resistor in the middle of the path on the bias voltage side, A configuration in which a bypass capacitor is connected between the bias terminal (bias voltage terminal) is disclosed. In this case, a bypass capacitor is used to bypass part of the AC component of the base current to the ballast resistor, thereby reducing distortion of the high-frequency signal.
  • Patent Document 1 US Pat. No. 5,629,648
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-196865
  • Patent Document 3 Specification of US Pat. No. 5,321,279
  • Patent Document 4 Japanese Patent Laid-Open No. 2003-324325
  • the ballast resistor is connected in parallel to the path of the high-frequency signal. For this reason, the ballast resistor itself does not contribute to the oscillation stability, and the neuropolar transistor is in an unstable state in a wide band on the low frequency side.
  • the first resistor is connected in the middle of the path of the high-frequency signal, and the second resistor is connected in series with the first resistor in the middle of the path of the bias voltage.
  • the first and second resistors act as ballast resistors, and the first resistor can suppress abnormal oscillation of the bipolar transistor and improve stability.
  • the stability at the use frequency (high frequency) is taken into consideration, the band on the lower frequency side than the use frequency is not studied, and the resistance value of the first resistor is, for example, The value is about 1Z10 with respect to the resistance value of the second resistor. For this reason, for example, when the use frequency of a high frequency signal is 5 GHz, the bipolar transistor becomes unstable in a low frequency region below 1 GHz.
  • the resistance value of the first resistor when the resistance value of the first resistor is increased, the voltage drop due to the base current increases and the increase in current is suppressed. At this time, for example, when a semiconductor device is used as a power amplifier, a necessary output power is obtained by an increase in current accompanying an increase in input power. On the other hand, if the resistance value of the first resistor is increased too much, there is a problem that the increase in output power is also suppressed by suppressing the increase in current. Such suppression of increase in output power also occurs when a capacitor is connected in parallel to the first resistor. Furthermore, the semiconductor device described in Patent Document 3 has a configuration in which a capacitor is connected in parallel to the ballast resistor and a high-frequency signal and a bias voltage are supplied together.
  • the resistance value of the ballast resistor necessary for the thermal stability can provide sufficient stability against oscillation in the low frequency range. Can not.
  • the resistance value of the ballast resistor is increased, like the case of Patent Document 2, the voltage drop at the base current becomes too large and the increase in output power is suppressed.
  • the semiconductor device described in Patent Document 4 has a configuration in which a capacitor is connected between the input terminal and the bias terminal to reduce distortion of the high-frequency signal.
  • a capacitor is connected between the input terminal and the bias terminal to reduce distortion of the high-frequency signal.
  • the ballast resistor is connected in parallel to the path of the high-frequency signal. For this reason, there is a problem that the bipolar transistor becomes unstable in a wide band on the low frequency side.
  • the present invention has been made in view of the above-mentioned problems of the prior art, and an object of the present invention is to prevent thermal runaway of a bipolar transistor and to improve stability against oscillation including a low frequency region. Is to provide a semiconductor device and a power amplifier
  • the present invention provides a semiconductor device in which a plurality of amplifier circuits for amplifying power of a high-frequency signal are connected in parallel between an input terminal and an output terminal.
  • the amplifier circuit is connected between the bipolar transistor whose collector is connected to the output terminal and the input terminal and the base of the bipolar transistor and is in a resistance state with respect to the low frequency signal, and is short-circuited with respect to the high frequency signal.
  • the oscillation stabilization circuit to be in a state and the one end side force S bias terminal and the other end side is connected between the oscillation stabilization circuit and the base of the bipolar transistor to prevent a thermal runaway of the bipolar transistor. It is characterized by comprising a circuit.
  • oscillation stabilization is provided between the input terminal and the base of the bipolar transistor. Since the circuit is provided, the oscillation stabilization circuit is in a resistance state with respect to the low frequency signal input to the input terminal force and is in a short circuit state with respect to the high frequency signal. For this reason, the oscillation stabilization circuit acts as a resistor for signals on the lower frequency side than the operating frequency, so that the oscillation of the low frequency signal can be suppressed and the stability can be improved. On the other hand, since the oscillation stabilization circuit is short-circuited with respect to a signal on the higher frequency side than the operating frequency, the high frequency signal can be input to the base of the bipolar transistor without loss, and power can be amplified.
  • ballast circuit is provided between the bias terminal of the bipolar transistor and the base of the bipolar transistor, even when an overcurrent flows to the base due to heating of the bipolar transistor or the like, the ballast circuit is used. A voltage drop according to the current can be generated, and thermal runaway of the bipolar transistor can be prevented.
  • the oscillation stabilization circuit and the ballast circuit are provided in parallel and the oscillation stabilization circuit and the ballast circuit are independently connected to the base of the bipolar transistor, the oscillation stabilization circuit and the ballast circuit are connected. It can be designed independently and independently without interfering with the circuit. For this reason, even when both the prevention of thermal runaway and stabilization of oscillation are ensured, the minimum necessary for preventing thermal runaway, in which an excessive voltage drop is not caused by the ballast circuit as in the prior art. A voltage drop can be caused. As a result, unnecessary voltage drop can be eliminated and high output power can be obtained.
  • the oscillation stabilization circuit may be configured by an RC parallel circuit in which a resistor and a capacitor are connected in parallel.
  • the capacitor of the RC parallel circuit is cut off with respect to the low-frequency signal, and the capacitor of the RC parallel circuit is short-circuited with respect to the high-frequency signal. For this reason, since the low frequency signal passes through the resistor and the high frequency signal passes through the capacitor, the RC parallel circuit is in a resistance state with respect to the low frequency signal and is in a short circuit state with respect to the high frequency signal. As a result, the RC parallel circuit is in a resistance state with respect to the signal on the lower frequency side than the operating frequency, and can suppress the oscillation of the low frequency signal and improve the stability.
  • the RC parallel circuit is short-circuited for signals on the higher frequency side than the operating frequency, and the high frequency signal can be input to the base of the bipolar transistor without loss. it can.
  • the low frequency signal passes through the resistor and the high frequency signal passes through the capacitor, so the oscillation stability can be adjusted according to the resistance value of the resistor, for example, depending on the capacitance of the capacitor.
  • the frequency of the short-circuited signal can be adjusted.
  • the ballast circuit is constituted by a ballast resistor connected between the bias terminal and a base of the bipolar transistor.
  • the neuropolar transistor may be formed of a heterojunction bipolar transistor.
  • a low-distortion resistor for reducing distortion of the high-frequency signal on the output terminal side is connected between the input terminal and the bias terminal.
  • the low-distortion resistor allows a part of the AC component of the base current to flow between the base of the bipolar transistor and the bias terminal, bypassing the ballast resistor. For this reason, the collector current can be increased in accordance with the increase in power of the input signal, and the distortion of the high frequency signal can be reduced.
  • the low distortion resistance has almost no frequency dependency of impedance, a part of the AC component of the base current can be bypassed over a wide band. For this reason, the distortion of the high frequency signal can be reduced over a wide band.
  • the plurality of amplifier circuits are preferably formed monolithically on the semiconductor substrate in a state of being connected in parallel to each other.
  • an amplifier circuit can be configured using the bipolar transistor, capacitor, and resistor formed on the semiconductor substrate, and an MMIC (Monolithic Microwave Integrated Circuit) for amplifying the power of the high-frequency signal can be formed.
  • MMIC Monitoring Microwave Integrated Circuit
  • a power amplifier may be configured using the semiconductor device according to the present invention. [0029] Thus, in addition to preventing thermal runaway while stabilizing oscillation over all frequencies, high output power can be obtained.
  • FIG. 1 is a circuit diagram showing a semiconductor device according to a first embodiment.
  • FIG. 2 is a circuit diagram showing a state in which the semiconductor device in FIG. 1 is connected to a signal source and a load.
  • FIG. 3 is a characteristic diagram showing frequency characteristics of the stability coefficient, maximum stable power gain, and maximum available power gain of the semiconductor device in FIG.
  • FIG. 4 is a characteristic diagram showing output power and current consumption with respect to input power of the semiconductor device in FIG.
  • FIG. 5 is a characteristic diagram showing power gain and current consumption with respect to input power of the semiconductor device in FIG.
  • FIG. 6 is a circuit diagram showing a state in which the semiconductor device according to the first comparative example is connected to a signal source and a load.
  • FIG. 7 is a characteristic diagram showing the frequency characteristics of the stability coefficient, maximum stable power gain, and maximum available power gain of the semiconductor device in FIG.
  • FIG. 8 is a circuit diagram showing a state in which a semiconductor device according to a second comparative example is connected to a signal source and a load.
  • FIG. 9 is a characteristic diagram showing frequency characteristics of the stability coefficient, maximum stable power gain, and maximum available power gain of the semiconductor device in FIG.
  • FIG. 10 is a circuit diagram showing a state in which a semiconductor device according to a third comparative example is connected to a signal source and a load.
  • FIG. 11 is a characteristic diagram showing the frequency characteristics of the stability coefficient, maximum stable power gain, and maximum available power gain when the ballast resistor is set to 300 ⁇ in the semiconductor device in FIG.
  • FIG. 12 is a characteristic diagram showing the frequency characteristics of the stability coefficient, maximum stable power gain, and maximum available power gain when the ballast resistor is set to 1500 ⁇ in the semiconductor device in FIG.
  • FIG. 13 is a characteristic diagram showing output power and current consumption with respect to input power when the ballast resistor is set to 300 ⁇ and 1500 ⁇ in the semiconductor device in FIG.
  • FIG. 14 is a characteristic diagram showing power gain and current consumption with respect to input power when the ballast resistor is set to 300 ⁇ and 1500 ⁇ in the semiconductor device in FIG.
  • FIG. 15 is a circuit diagram showing a semiconductor device according to a second embodiment.
  • FIG. 16 is a characteristic diagram showing AM-PM characteristics of the semiconductor device in FIG.
  • FIG. 17 is a circuit diagram showing a semiconductor device according to a fourth comparative example.
  • FIG. 18 is a characteristic diagram showing AM-PM characteristics of the semiconductor device in FIG.
  • FIG. 19 is a plan view showing a power amplifier using a semiconductor device according to a third embodiment.
  • HBT Heterojunction Bipolar Transistor
  • FIG. 1 shows a semiconductor device according to the first embodiment.
  • semiconductor The body device 1 is configured by connecting a plurality of amplifier circuits 2 (unit cells) described later in parallel between an input terminal RFin and an output terminal RFout.
  • the amplifier circuit 2 that performs power amplification of the high-frequency signal RF includes a heterojunction bipolar transistor 3 (hereinafter referred to as HBT3), and an oscillation stabilization circuit 4 connected between the input terminal RFin and the base B of the HBT3.
  • the ballast resistor 5 is configured as a ballast circuit having one end connected to the bias terminal Bin and the other end connected between the oscillation stabilization circuit 4 and the base B of the HBT 3.
  • the collectors C of the HBT 3 are connected to each other, and the emitters E are connected to each other.
  • the collector C is connected to the output terminal RFout, and the emitter E is connected to the ground terminal GND.
  • the input side of the oscillation stabilization circuit 4 is connected to the input terminal RFin, and the input side of the ballast resistor 5 is connected to the noise terminal Bin.
  • the plurality of amplifier circuits 2 are connected in parallel between the input terminal RFin and the output terminal RFout.
  • the ballast resistor 5 is connected between a bias terminal Bin for applying a bias voltage and the base B of the HBT 3. For this reason, even when an overcurrent flows toward the bias terminal Bin force base B due to heating of the HBT3, a voltage drop corresponding to the overcurrent can be caused by using the ballast resistor 5 to prevent thermal runaway of the HBT3. be able to. At this time, the resistance value of the ballast resistor 5 is set to a value that causes a minimum voltage drop necessary for preventing thermal runaway.
  • the oscillation stabilization circuit 4 is configured by an RC parallel circuit that forms a high-pass filter in which a resistor 6 and a capacitor 7 are connected in parallel.
  • the capacitor 7 is cut off from a low-frequency signal, and thus a high-frequency filter. A short circuit occurs with respect to the signal. For this reason, the low frequency signal passes through the resistor 6 and the high frequency signal passes through the capacitor 7. Therefore, the oscillation stabilization circuit 4 is in a resistance state with respect to the low frequency signal and is in a short circuit state with respect to the high frequency signal.
  • the capacity of the capacitor 7 is set to such a value that the use frequency of the desired high-frequency signal becomes the pass band.
  • the resistance value of the resistor 6 is set to a value that can prevent the oscillation of the HBT 3 in the cutoff band of the oscillation stabilizing circuit 4.
  • the semiconductor device 1 according to the present embodiment has the above-described configuration. Will be described.
  • the ground terminal GND is connected to the ground, and a predetermined bias voltage is applied to the bias terminal Bin.
  • the bias voltage is applied to the base B of the HBT 3 via the ballast resistor 5, and the HBT 3 is in a driving state.
  • a high frequency signal with a working frequency of several GHz to several tens of GHz is input to the input terminal RFin.
  • the plurality of HBTs 3 connected in parallel to the input terminal RFin each amplifies the high frequency signal according to the power supplied to the base B, and outputs it from the output terminal RFout.
  • the output terminal RFout outputs the high-frequency signals amplified by the plurality of amplifier circuits 2 in total. Therefore, a high-output high-frequency signal can be obtained according to the number of amplifier circuits 2.
  • a coupling capacitor 11 is connected between the base B of the HBT 3 of the amplifier circuit 2 and the input terminal RF in, and the base B and the bias terminal Bin A ballast resistor 12 is connected between the two.
  • the frequency characteristics of the stability coefficient K which is an index indicating the stability against oscillation of the circuit
  • the frequency characteristics of the maximum stable power gain MSG and the maximum available power gain MAG are simulated.
  • the results are shown in Fig. 7.
  • the semiconductor device 1 has ten amplifier circuits 2, and the capacitance of the capacitor 11 is, for example, 0.5 pF that allows a desired high-frequency signal to pass through.
  • the resistance value is set to, for example, 300 ⁇ as a value that can prevent thermal runaway.
  • the collector voltage Vc which is the driving voltage, was 3 V, and the collector current Ic was 50.24 mA.
  • the signal source S side (input side) and the load L side (output side) are each provided with a signal source impedance Zs and a load impedance ZL, and the signal source S side is provided with a capacitor for cutting off DC components.
  • an inductor L 0 is connected to the load L side for RF choke.
  • the stability coefficient K is smaller than 1 (K 1) in the wide band on the low frequency side from DC to 13 GHz, and HBT3 is unstable. It has become. This is because the ballast resistor 12 itself is not connected to the oscillation stability because the ballast resistor 12 is connected in parallel to the path of the high-frequency signal.
  • the maximum stable power gain MSG increases as the frequency decreases. For this reason, in the first comparative example, even when a small low-frequency signal is input, HBT3, which easily oscillates, tends to be very unstable. As a result, there is a problem that the maximum available power gain MAG can be obtained only for high-frequency signals of 13 GHz or higher.
  • the capacitor 13 and the first resistor 14 are connected in series in the middle of the high-frequency signal path, and the first voltage is in the middle of the noise voltage path.
  • the second resistor 15 is connected in series with the resistor 14.
  • the semiconductor device 1 has ten amplifier circuits 2, the capacitance of the capacitor 13 is, for example, 0.5 pF, and the first resistor 14 The resistance value is, for example, 300 ⁇ , and the resistance value of the second resistor 15 is, for example, 10 ⁇ .
  • the drive voltage (collector voltage Vc) was 3 V, and the collector current Ic was 50.06 mA.
  • the signal source impedance Zs, load impedance ZL, capacitor C0, and inductor L0 are connected to the signal source S side (input side) and load L side (output side), respectively, as in the first comparative example. Assumed
  • a capacitor 17 is connected in parallel to the ballast resistor 16 to supply a high-frequency signal and a bias voltage through the same path.
  • the frequency characteristics of the stability coefficient K, the maximum stable power gain MSG, and the maximum available power gain MAG were examined using simulation.
  • Figure 11 shows the results.
  • the semiconductor device 1 has ten amplifier circuits 2, the resistance value of the ballast resistor 16 is, for example, 300 ⁇ , and the capacitance of the capacitor 17 is For example, 0.5 pF.
  • the drive voltage (collector voltage Vc) was 3V and the collector current Ic was 50.24mA.
  • the signal source impedance Zs, load impedance ZL, capacitor C0, and inductor L0 are connected to the signal source S side (input side) and load L side (output side), respectively, as in the first comparative example. It was supposed to be.
  • the ballast resistor 16 is provided in the middle of the path of the high-frequency signal in a state of being connected in parallel with the capacitor 17. Abnormal oscillation on the low frequency side of HBT3 can be suppressed, and stability is improved compared to the first comparative example.
  • the ballast resistor 16 is set to a value that can prevent thermal runaway (for example, 300 ⁇ ), so that the stability on the low frequency side is insufficiently secured. For this reason, the stability coefficient K is smaller than 1 (K 1) on the lower frequency side than several hundred MHz, and the HBT 3 is in an unstable state. Therefore, the maximum available power gain MAG can be obtained only for high-frequency signals of several hundred MHz or higher.
  • the capacitance of the capacitor 17 is, for example, 0.25 pF
  • the drive voltage (collector voltage Vc) is 3 V
  • the collector current Ic is 50.61 mA
  • the semiconductor device 1 when the semiconductor device 1 is used for a power amplifier, in addition to ensuring oscillation stability, it is necessary to increase output power and power gain with respect to input power. Therefore, next, in the semiconductor device 1 according to the third comparative example, when the resistance values of the ballast resistor 16 were 300 ⁇ and 1500 ⁇ , the output power, power gain, and current consumption with respect to the input power were examined using simulation. . The results are shown in Fig. 13 and Fig. 14.
  • the frequency of the high-frequency signal was 5 GHz
  • the load impedance ZL was (9.73 + j7.24) ⁇ .
  • the signal source impedance Zs was set to a value that is conjugate with the input impedance of the HBT 3 including the ballast resistor 16 and the capacitor 17. Therefore, when the ballast resistor 16 is 300 ⁇ , the signal source impedance Zs is (1.13 + j7.5) ⁇ , and when the ballast resistor 16 is 1500 ⁇ , the signal source impedance Zs is (1.25 + j 14). 27) ⁇ .
  • the frequency characteristics of the stability coefficient K, the maximum stable power gain MSG, and the maximum available power gain MAG are compared for the semiconductor device 1 according to the present embodiment. It investigated using simulation. The results are shown in Fig. 3.
  • the semiconductor device 1 is assumed to have ten amplifier circuits 2.
  • the resistance value of the nost resistor 5 is set to 300 ⁇
  • the resistance value of the resistor 6 of the oscillation stabilization circuit 4 is set to 1500 ⁇
  • the capacitance of the capacitor 7 is set to 0.25 pF, for example.
  • the drive voltage (collector voltage Vc) was 3V
  • the collector current Ic was 50.24mA.
  • the signal source S side (input Side) and load L side (output side) are connected to signal source impedance Zs, load impedance ZL, capacitor C0, and inductor L0, respectively, as in the first comparative example.
  • the stability factor K is larger than 1 (K> 1) even on the low frequency side of several hundred MHz or less, and almost all frequency bands are obtained. It can be seen that the oscillation stability is also improved. This is because the low-frequency signal passes through the resistor 6 and drops in voltage because the oscillation stabilization circuit 4 in which the resistor 6 and the capacitor 7 are connected in parallel is connected in the middle of the path of the high-frequency signal. At this time, the resistance value of the resistor 6 is set larger than the resistance value of the ballast resistor 5, and is set to a value that causes a sufficient voltage drop even on the low frequency side where the maximum stable power gain MSG is large. For this reason, for example, oscillation can be suppressed even for low frequency signals of several hundred MHz or less.
  • the output power, the power gain, and the current consumption with respect to the input power were examined using simulation. The results are shown in Figs.
  • the frequency of the high-frequency signal was 5 GHz
  • the load impedance ZL was (9.73 + j7.24) ⁇ .
  • the signal source impedance Zs was set to (1.13 + jl4.55) ⁇ as a value conjugate with the input impedance of the HBT3 including the ballast resistor 16 and the capacitor 17.
  • the output power and the output power are almost the same as in the case where the resistance value of the last resistor 16 is set to 300 ⁇ in the third comparative example. It can be seen that power gain can be obtained.
  • the oscillation stabilization circuit 4 since the oscillation stabilization circuit 4 is provided between the input terminal RFin and the base B of the HBT 3, the oscillation stabilization circuit 4 has a low frequency input from the input terminal RFin. It becomes a resistance state to the signal and a short circuit state to the high frequency signal. For this reason, the oscillation stabilization circuit 4 works as a resistor for a signal on the lower frequency side than the operating frequency (for example, several GHz), so that the oscillation of the low frequency signal can be suppressed and the stability is improved. be able to.
  • the oscillation stabilization circuit 4 since the oscillation stabilization circuit 4 is in a short circuit state with respect to a signal on the higher frequency side than the operating frequency, the high frequency signal can be input to the base B of the HBT 3 without loss, and the power can be increased.
  • a ballast resistor 5 is provided between the bias terminal Bin and the base B of the HBT 3. For this reason, even when an overcurrent flows to the base B due to heating of the HBT3, a voltage drop corresponding to the overcurrent can be caused by using the ballast resistor 5, and the thermal runaway of the HBT3 can be prevented.
  • the oscillation stabilization circuit 4 and the ballast resistor 5 are provided in parallel, and the oscillation stabilization circuit 4 and the ballast resistor 5 are independently connected to the base B of the HBT 3.
  • the oscillation stabilization circuit 4 and the ballast resistor 5 can be designed separately and independently from each other. For this reason, even when both thermal runaway prevention and oscillation stabilization are ensured, the minimum voltage drop necessary to prevent thermal runaway occurs without causing an excessive voltage drop due to the nost resistor 5. Can be made. As a result, unnecessary voltage drop can be eliminated and high output power can be obtained.
  • the oscillation stabilization circuit 4 since the oscillation stabilization circuit 4 is configured by an RC parallel circuit in which the resistor 6 and the capacitor 7 are connected in parallel, the capacitor 7 is in a cut-off state with respect to a low-frequency signal, The capacitor 7 is short-circuited with respect to the high-frequency signal. For this reason, since the low frequency signal passes through the resistor 6 and the high frequency signal passes through the capacitor 7, the oscillation stabilization circuit 4 may be in a resistance state with respect to the low frequency signal and in a short circuit state with respect to the high frequency signal. it can.
  • the oscillation stabilization circuit 4 is in a resistance state with respect to a signal on the lower frequency side than the operating frequency, and can suppress the oscillation of the low frequency signal and improve the stability.
  • the oscillation stabilization circuit 4 can input a high-frequency signal to the base B of the HBT 3 in a short-circuited state with respect to a signal on the higher frequency side than the operating frequency without loss.
  • the oscillation stability can be adjusted according to the resistance value of the resistor 6, and the capacitor 7
  • the frequency of a signal that is in a short-circuit state can be adjusted according to the capacitance of the signal.
  • the semiconductor device 1 is configured using the HBT 3, it is possible to amplify the power of the high-frequency signal while achieving high speed, low power consumption, etc., and can be applied to, for example, a wireless communication device.
  • FIG. 15 shows a power amplifier (power amplification module) using the semiconductor device according to the second embodiment of the present invention.
  • the features of this embodiment are the input terminal and the bar. This is because a low-distortion resistor is connected to the first terminal.
  • the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
  • a distortion reducing resistor 21 is connected between the input terminal RFin and the bias terminal Bin.
  • the low-distortion resistor 21 is configured using a resistance element that has almost no frequency dependence of impedance.
  • the resistance value of the low-distortion resistor 21 is set to a value that allows a part of the AC component of the base current to flow between the base B of the HBT 3 and the noise terminal Bin by bypassing the ballast resistor 5. Yes.
  • the low distortion resistance 21 is set to a relatively small value (eg, 50 ⁇ ) compared to the ballast resistance 5 (eg, 300 ⁇ ).
  • the resistance 6 of the oscillation stabilization circuit 4 is set to a sufficiently large value (for example, 100 0 ⁇ ) as compared with the ballast resistance 5 that is several times (for example, twice or more) larger than the ballast resistance 5. For this reason, the amount of the DC component of the base current flowing through the low-distortion resistor 21 is small, and the bias condition hardly changes.
  • the voltage drop due to the resistor 6 of the oscillation stabilization circuit 4 is large, the base current passing through the low-distortion resistor 21 does not cause thermal runaway.
  • the semiconductor device 1 according to the present embodiment has the above-described configuration, and the power amplification operation for the high-frequency signal RF is the same as that of the first embodiment.
  • a low distortion resistance 21 is connected between the input terminal RFin and the bias terminal Bin.
  • a coupling capacitor 31 is connected between the base B of the HBT 3 of the amplifier circuit 2 and the input terminal R Fin, and the base B and the bias terminal B in The ballast resistor 32 is connected between the two.
  • a bypass capacitor 33 for bypassing the AC component of the base current is connected between the input terminal RFin and the bias terminal Bin.
  • the output signal (output) that is output when an input signal (high-frequency signal RF on the input terminal RFin side) of the lowest level (for example, 20 dBm) is input.
  • the phase of the high-frequency signal RF on the terminal RFout side is the reference (phase 0 °).
  • the AM-PM characteristics in Fig. 18 show how the phase of the output signal is relative to the reference phase when only the level (input power) is increased without changing the phase of the input signal. It shows how it will change.
  • the capacitance of the coupling capacitor 31 is, for example, 0.
  • the resistance value of the ballast resistor 32 is, for example, 300 ⁇ , and the capacitance of the bypass capacitor 33 is, for example, 0.17 pF. Furthermore, the high-frequency signal RF is assumed to have a signal band of ⁇ 0.5 GHz centered at, for example, 5.4 GHz.
  • the bypass capacitor 33 has an impedance that decreases as the frequency increases, and the bypass path passing through the capacitor 33 has frequency dependency.
  • a phase difference of about 1.2 ° occurs between the lower limit frequency ⁇ and the upper limit frequency f3 of the signal band, and distortion can be reduced over the entire signal band. There is a problem.
  • the phase changes greatly when the input power is about 10 dBm or more. This is a region where HBT3 is saturated and is not used in applications that require good AM-PM characteristics. This also applies to the AM-PM characteristic in FIG. 16 described later.
  • the AM-PM characteristics of the semiconductor device 1 according to the second embodiment were examined using simulation. The results are shown in Fig. 16. Note that the AM-PM characteristic in FIG. 16 is the same as the AM-PM characteristic in FIG. 18, and the output signal that is output when an input signal of the lowest level (eg, ⁇ 20 dBm) is input.
  • the phase of is the reference (phase 0 °).
  • the resistance value of the ballast resistor 5 is set to 300 ⁇
  • the resistance value of the resistor 6 of the oscillation stabilization circuit 4 is set to 1000 ⁇
  • the capacitance of the capacitor 7 is set to 0.44 pF, for example.
  • the resistance value of the low-distortion resistor 21 is set to 50 ⁇ , for example.
  • the phase difference between the lower limit frequency ⁇ and the upper limit frequency f3 of the signal band is reduced to about 0.7 °, which is, for example, about half compared to the fourth comparative example.
  • the low-distortion resistor 21 has almost no impedance frequency dependency, so that a part of the AC component of the base current can be bypassed over a wide band. This is because the suppression of the collector current can be reduced.
  • this embodiment can provide the same operational effects as those of the first embodiment.
  • the low distortion resistance 21 is connected between the input terminal RFin and the bias terminal Bin, the distortion of the high frequency signal RF can be reduced over a wide band. As a result, the high-frequency signal RF can be amplified with less distortion over the entire signal band.
  • FIG. 19 shows a power amplifier (power amplification module) using the semiconductor device according to the third embodiment of the present invention.
  • a feature of this embodiment is that a plurality of amplifier circuits are monolithically formed on a semiconductor substrate in a state of being connected in parallel to each other.
  • the semiconductor substrate 41 constituting the semiconductor device 1 is formed using a semiconductor material such as gallium arsenide (GaAs), and on the surface thereof, an amplifier circuit 2 including an HBT 3, an oscillation stabilizing circuit 4, and a ballast resistor 5 is formed. For example, four are connected in parallel.
  • GaAs gallium arsenide
  • the ballast resistor 5 and the resistor 6 of the oscillation stabilization circuit 4 are formed on the semiconductor substrate 41 by a resistor such as Ni Cr.
  • the capacitor 7 is constituted by, for example, a MIM (MetaHnsulator-Metal) capacitor having an insulating film sandwiched between metal conductor films, and is connected in parallel to the resistor 6.
  • the HBT 3 is formed on the semiconductor substrate 41, and the ballast resistor 5, the resistor 6 and the capacitor 7 are connected to the base B, respectively.
  • the oscillation stabilization circuit 4 is connected to the high-frequency signal input terminal RFin through an electrode pattern provided on the surface of the semiconductor substrate 41.
  • the ballast resistor 5 is a bias terminal Bin using an electrode pattern provided on the surface of the semiconductor substrate 41 in an insulated state with an insulating film (not shown) with respect to the electrode pattern on the input terminal R Fin side. It is connected to the. Furthermore, the emitter E of the HBT3 is connected to the ground terminal GND using a ground electrode provided so as to cover the HBT3, and the collector C of the HBT3 is connected to the output terminal RFout of the high frequency signal using an electrode pattern. As a result, the semiconductor device 1 is monolithically formed on the semiconductor substrate 41.
  • the amplifier circuit 2 is configured using the HBT 3, the oscillation stabilization circuit 4 and the ballast resistor 5, and a plurality of amplifier circuits 2 are monolithically formed on the semiconductor substrate in a state of being connected in parallel to each other. ing.
  • the area used for the semiconductor substrate 41 can be made almost the same by simply increasing the ballast resistance 5, and the oscillation is high with the same productivity as the conventional technology.
  • a power amplifier capable of stability and high output can be formed.
  • the amplifier circuit 2 since the plurality of amplifier circuits 2 are monolithically formed on the semiconductor substrate 41 in a state of being connected in parallel with each other, the HBT 3, the noise resistor 5, the resistor 6, and the capacitor 7 formed on the semiconductor substrate 41 are used. Thus, the amplifier circuit 2 can be configured, and an MMI C for amplifying the power of the high-frequency signal can be formed.
  • a power amplifier using a semiconductor device 1 including an oscillation stabilization circuit 4 and a ballast resistor 5 thus, while stabilizing oscillation over all frequencies, thermal runaway can be prevented and high output power can be obtained.
  • the semiconductor device 1 according to the first embodiment is formed monolithically on the semiconductor substrate 41.
  • the present invention is not limited to this.
  • the semiconductor device according to the second embodiment may be monolithically formed on a semiconductor substrate.
  • a heterojunction bipolar transistor (HBT3) is used as a neuropolar transistor.
  • HBT3 a heterojunction bipolar transistor
  • the present invention is not limited to this.
  • a bipolar transistor other than a heterojunction bipolar transistor may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

 入力端子RFinと出力端子RFoutとの間に複数個の増幅回路2を並列接続して半導体装置1を構成する。また、増幅回路2は、HBT3と、入力端子RFinとHBT3のベースBとの間に接続された発振安定回路4と、バイアス端子BinとHBT3のベースBとの間に接続されたバラスト抵抗5とによって構成する。また、発振安定回路4は、抵抗6とコンデンサ7とを並列接続することによって構成する。これにより、バラスト抵抗5を用いてHBT3の熱暴走を防止できると共に、発振安定回路4を用いて低周波側も含めて発振の安定性を高めることができる。

Description

明 細 書
半導体装置および電力増幅器
技術分野
[0001] 本発明は、例えば無線通信機の高周波回路等に用いて好適な半導体装置および 該半導体装置を用いて構成される電力増幅器に関する。
背景技術
[0002] 一般に、従来技術による半導体装置として、高周波信号の電力増幅を行う増幅回 路を入力端子と出力端子との間に複数個並列接続したものが知られている (例えば、 特許文献 1〜4参照)。このような従来技術では、例えば増幅回路をバイポーラトラン ジスタを用いて構成している。このとき、該バイポーラトランジスタは、そのコレクタを出 力端子に接続すると共に、ェミッタをグランド端子に接続し、ベースに入力される高周 波信号を電力増幅する構成となっていた。また、従来技術では、バイポーラトランジス タの熱暴走を抑圧するために、ベースに対してバラスト抵抗を接続して ヽた。
[0003] このとき、特許文献 1, 2には、高周波信号とバイアス電圧とを別々にバイポーラトラ ンジスタのベースに入力すると共に、バイアス電圧側の経路の途中にバラスト抵抗を 接続した構成が開示されている。この場合、バラスト抵抗が高周波信号の経路に対し て並列に接続されているから、高周波信号の利得が減少することがなくなる。
[0004] 一方、特許文献 3には、バラスト抵抗を介して高周波信号とバイアス電圧とを一緒に 供給すると共に、バラスト抵抗にコンデンサを並列接続した構成が開示されている。 これにより、特許文献 3の従来技術では、使用周波数帯の高周波信号に対して利得 が低下するのを緩和して 、る。
[0005] また、特許文献 4には、高周波信号とバイアス電圧とを別々にバイポーラトランジス タのベースに入力し、バイアス電圧側の経路の途中にバラスト抵抗を接続するのに加 え、入力端子とバイアス端子 (バイアス電圧用の端子)との間にバイパス用のコンデン サを接続した構成が開示されている。この場合、バイパス用のコンデンサを用いて、 ベース電流の交流成分の一部をバラスト抵抗に対してバイパスさせ、高周波信号の 歪みを低減している。 [0006] 特許文献 1:米国特許第 5629648号明細書
特許文献 2:特開 2001— 196865号公報
特許文献 3:米国特許第 5321279号明細書
特許文献 4:特開 2003— 324325号公報
[0007] ところで、従来技術では、ノラスト抵抗を装荷することによってバイポーラトランジス タの熱的安定性は確保することができるものの、発振に対する安定性は考慮されて いない。一方、バイポーラトランジスタ等の半導体素子はそれ自体で安定性が取れて いることはなぐ広い周波数領域で不安定な状態にある。また、半導体素子の利得は 低い周波数ほど高くなるため、低周波領域で異常発振が生じ易い傾向がある。
[0008] これに対し、特許文献 1に記載された半導体装置では、バラスト抵抗が高周波信号 の経路に対して並列に接続されている。このため、バラスト抵抗自体は発振の安定性 に寄与しておらず、低周波側の広い帯域でノイポーラトランジスタが不安定な状態に なっている。
[0009] また、特許文献 2に記載された半導体装置では、高周波信号の経路の途中に第 1 の抵抗を接続すると共に、バイアス電圧の経路の途中に第 1の抵抗と直列に第 2の 抵抗を接続する構成となっている。この場合、第 1,第 2の抵抗がバラスト抵抗として 作用すると共に、第 1の抵抗によってバイポーラトランジスタの異常発振を抑制し、安 定性を向上させることができる。しかし、特許文献 2では、使用周波数 (高周波)での 安定性は考慮されて 、るものの、使用周波数よりも低周波側の帯域に対する検討は されておらず、第 1の抵抗の抵抗値は例えば第 2の抵抗の抵抗値に対して 1Z10程 度の値となっている。このため、例えば高周波信号の使用周波数が 5GHzのときに 1 GHz以下の低周波領域ではバイポーラトランジスタが不安定になる。
[0010] 一方、第 1の抵抗の抵抗値を大きくした場合には、ベース電流による電圧降下が大 きくなり、電流増加が抑圧される。このとき、例えば半導体装置を電力増幅器に用い たときには、入力電力の増加に伴う電流増加によって必要な出力電力を得るもので ある。これに対し、第 1の抵抗の抵抗値を大きくし過ぎると、電流増加の抑圧によって 出力電力の増カロも抑圧されるという問題もある。このような出力電力の増加抑圧は、 第 1の抵抗にコンデンサを並列接続した場合も同様に生じる。 [0011] さらに、特許文献 3に記載された半導体装置では、バラスト抵抗にコンデンサを並 列接続し、高周波信号とバイアス電圧とを一緒に供給する構成となっている。しかし、 ノ スト抵抗は熱的安定ィ匕を図るために設けられているから、熱的安定ィ匕に必要な バラスト抵抗の抵抗値では低周波領域での発振に対する安定性を十分に取ることが できない。一方、バラスト抵抗の抵抗値を大きくした場合には、特許文献 2の場合と同 様に、ベース電流での電圧降下が大きくなり過ぎて、出力電力の増加が抑圧されると いう問題がある。
[0012] また、特許文献 4に記載された半導体装置では、入力端子とバイアス端子との間に コンデンサを接続し、高周波信号の歪みを低減する構成となっている。しかし、コンデ ンサのインピーダンスが周波数依存性を持っため、広帯域に歪みを低減することが できないという問題がある。また、特許文献 4に記載された半導体装置でも、特許文 献 1の場合と同様に、バラスト抵抗が高周波信号の経路に対して並列に接続されて いる。このため、低周波側の広い帯域でバイポーラトランジスタが不安定な状態にな るという問題がある。
発明の開示
[0013] 本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、バイ ポーラトランジスタの熱暴走を防止できると共に、低周波領域も含めて発振に対する 安定性を向上させることができる半導体装置および電力増幅器を提供することにある
[0014] (1) .上述した課題を解決するために、本発明は、高周波信号の電力増幅を行う増 幅回路を入力端子と出力端子との間に複数個並列接続してなる半導体装置におい て、前記増幅回路は、コレクタが前記出力端子に接続されたバイポーラトランジスタと 、前記入力端子と該バイポーラトランジスタのベースとの間に接続され低周波信号に 対して抵抗状態となり高周波信号に対して短絡状態となる発振安定回路と、一端側 力 Sバイアス端子に接続されると共に他端側が該発振安定回路と前記バイポーラトラン ジスタのベースとの間に接続され前記バイポーラトランジスタの熱暴走を防止するバ ラスト回路とによって構成したことを特徴としている。
[0015] 本発明によれば、入力端子とバイポーラトランジスタのベースとの間には発振安定 回路を設けたから、発振安定回路は、入力端子力 入力される低周波信号に対して 抵抗状態となり高周波信号に対して短絡状態となる。このため、発振安定回路は使 用周波数よりも低周波側の信号に対しては抵抗として作用するから、低周波信号の 発振を抑制することができ、安定性を向上することができる。一方、発振安定回路は 使用周波数よりも高周波側の信号に対しては短絡状態となるから、高周波信号を損 失のない状態でバイポーラトランジスタのベースに入力でき、電力増幅することができ る。
[0016] また、バイポーラトランジスタのバイアス端子とバイポーラトランジスタのベースとの間 にはバラスト回路を設けたから、バイポーラトランジスタ等の加熱によってベースに対 して過電流が流れるときでも、バラスト回路を用いて過電流に応じた電圧降下を生じ させることができ、バイポーラトランジスタの熱暴走を防止することができる。
[0017] さらに、発振安定回路とバラスト回路とを並列に設け、バイポーラトランジスタのベー スに対して発振安定回路とバラスト回路とをそれぞれ独立して接続する構成としたか ら、発振安定回路とバラスト回路とが相互に影響することがなぐ別個独立して設計 することができる。このため、熱暴走の防止と発振の安定化との両方を確保したときで も、従来技術のようにバラスト回路によって過大な電圧降下が生じることがなぐ熱暴 走の防止に必要な最低限の電圧降下を生じさせることができる。この結果、不要な電 圧降下をなくすことができ、高出力な出力電力を得ることができる。
[0018] (2) .この場合、本発明では、前記発振安定回路は、抵抗とコンデンサとが並列接 続された RC並列回路によって構成して ヽる。
[0019] このように構成したことにより、低周波信号に対して RC並列回路のコンデンサは遮 断状態となり、高周波信号に対して RC並列回路のコンデンサは短絡状態となる。こ のため、低周波信号は抵抗を通過し、高周波信号はコンデンサを通過するから、 RC 並列回路は、低周波信号に対して抵抗状態となり、高周波信号に対して短絡状態と なる。この結果、 RC並列回路は、使用周波数よりも低周波側の信号に対しては、抵 抗状態となって、低周波信号の発振を抑制して安定性を向上することができる。一方 、 RC並列回路は、使用周波数よりも高周波側の信号に対しては、短絡状態となって 、高周波信号を損失のない状態でバイポーラトランジスタのベースに入力することが できる。また、 RC並列回路では、低周波信号は抵抗を通過し、高周波信号はコンデ ンサを通過するから、例えば抵抗の抵抗値に応じて発振の安定性を調整することが でき、コンデンサの容量に応じて短絡状態となる信号の周波数を調整することができ る。
[0020] (3) .本発明では、前記バラスト回路は、前記バイアス端子と前記バイポーラトラン ジスタのベースとの間に接続されたバラスト抵抗によって構成するのが好ましい。
[0021] これにより、ノ《イポーラトランジスタ等の加熱によってベースに対して過電流が流れ るときでも、バラスト抵抗を用いて過電流に応じた電圧降下を生じさせることができ、 ノイポーラトランジスタの熱暴走を防止することができる。
[0022] (4) .本発明では、前記ノイポーラトランジスタは、ヘテロ接合バイポーラトランジス タによって構成してもよい。
[0023] これにより、高速化、低消費電力化等を図りつつ、高周波信号の電力増幅を行うこ とができ、例えば無線通信装置に適用することができる。
[0024] (5) .本発明では、前記入力端子とバイアス端子との間には、前記出力端子側の高 周波信号の歪みを低減するための低歪化抵抗を接続している。
[0025] このとき、低歪化抵抗は、ベース電流の交流成分の一部がバラスト抵抗をバイパス してバイポーラトランジスタのベースとバイアス端子との間で流れるのを許容する。こ のため、入力信号の電力の増加に応じてコレクタ電流を増加させることができ、高周 波信号の歪みを低減することができる。また、低歪化抵抗はインピーダンスの周波数 依存性が殆どないため、ベース電流の交流成分の一部を広帯域に亘つてバイパスさ せることができる。このため、高周波信号の歪みを広帯域に亘つて低減することがで きる。
[0026] (6) .本発明では、前記複数個の増幅回路は、互いに並列接続された状態で半導 体基板にモノリシックに形成するのが好ましい。
[0027] これにより、半導体基板に形成したバイポーラトランジスタ、コンデンサ、抵抗を用い て増幅回路を構成でき、高周波信号を電力増幅するための MMIC (Monolithic Micr owave Integrated Circuit)を形成することができる。
[0028] (7) .本発明による半導体装置を用いて電力増幅器を構成してもよい。 [0029] これにより、全ての周波数に亘つて発振の安定ィヒを図りつつ、熱暴走を防止できる のに加え、高出力の出力電力を得ることができる。
図面の簡単な説明
[0030] [図 1]図 1は第 1の実施の形態による半導体装置を示す回路図である。
[図 2]図 2は図 1中の半導体装置を信号源と負荷とに接続した状態を示す回路図であ る。
[図 3]図 3は図 2中の半導体装置の安定係数、最大安定電力利得、最大有能電力利 得の周波数特性を示す特性線図である。
[図 4]図 4は図 2中の半導体装置の入力電力に対する出力電力および消費電流を示 す特性線図である。
[図 5]図 5は図 2中の半導体装置の入力電力に対する電力利得および消費電流を示 す特性線図である。
[図 6]図 6は第 1の比較例による半導体装置を信号源と負荷とに接続した状態を示す 回路図である。
[図 7]図 7は図 6中の半導体装置の安定係数、最大安定電力利得、最大有能電力利 得の周波数特性を示す特性線図である。
[図 8]図 8は第 2の比較例による半導体装置を信号源と負荷とに接続した状態を示す 回路図である。
[図 9]図 9は図 8中の半導体装置の安定係数、最大安定電力利得、最大有能電力利 得の周波数特性を示す特性線図である。
[図 10]図 10は第 3の比較例による半導体装置を信号源と負荷とに接続した状態を示 す回路図である。
[図 11]図 11は図 10中の半導体装置でバラスト抵抗を 300 Ωに設定した場合の安定 係数、最大安定電力利得、最大有能電力利得の周波数特性を示す特性線図である
[図 12]図 12は図 10中の半導体装置でバラスト抵抗を 1500 Ωに設定した場合の安 定係数、最大安定電力利得、最大有能電力利得の周波数特性を示す特性線図であ る。 [図 13]図 13は図 10中の半導体装置でバラスト抵抗を 300 Ω、 1500 Ωに設定した場 合の入力電力に対する出力電力および消費電流を示す特性線図である。
[図 14]図 14は図 10中の半導体装置でバラスト抵抗を 300 Ω、 1500 Ωに設定した場 合の入力電力に対する電力利得および消費電流を示す特性線図である。
[図 15]図 15は第 2の実施の形態による半導体装置を示す回路図である。
[図 16]図 16は図 15中の半導体装置の AM— PM特性を示す特性線図である。
[図 17]図 17は第 4の比較例による半導体装置を示す回路図である。
[図 18]図 18は図 17中の半導体装置の AM— PM特性を示す特性線図である。
[図 19]図 19は第 3の実施の形態による半導体装置を用いた電力増幅器を示す平面 図である。
符号の説明
[0031] 1 半導体装置
2 増幅回路
3 ヘテロ接合バイポーラトランジスタ(HBT)
4 発振安定回路
5 バラスト抵抗
6 抵抗
7 コンデンサ
21 低歪化抵抗
41 半導体基板
RFin 入力端子
RFout 出力端子
Bin バイアス端子
GND グランド端子
発明を実施するための最良の形態
[0032] 以下、本発明の好ましい実施の形態による半導体装置を、添付図面を参照しつつ 詳細に説明する。
[0033] まず、図 1は第 1の実施の形態による半導体装置を示している。図において、半導 体装置 1は、後述する増幅回路 2 (単位セル)を入力端子 RFinと出力端子 RFoutとの 間に複数個並列接続することによって構成されている。
[0034] 高周波信号 RFの電力増幅を行う増幅回路 2は、ヘテロ接合バイポーラトランジスタ 3 (以下、 HBT3という)と、入力端子 RFinと HBT3のベース Bとの間に接続された発 振安定回路 4と、一端側がバイアス端子 Binに接続されると共に他端側が発振安定回 路 4と HBT3のベース Bとの間に接続されたバラスト回路としてのバラスト抵抗 5とによ つて構成されている。
[0035] そして、複数の増幅回路 2は、その HBT3のコレクタ C同士が接続されると共に、ェ ミッタ E同士が接続されている。そして、コレクタ Cは出力端子 RFoutに接続され、エミ ッタ Eはグランド端子 GNDに接続されている。また、複数の増幅回路 2は、その発振 安定回路 4の入力側がいずれも入力端子 RFinに接続されると共に、バラスト抵抗 5の 入力側がいずれもノ ィァス端子 Binに接続されている。これにより、複数の増幅回路 2 は、入力端子 RFinと出力端子 RFoutとの間に並列接続されている。
[0036] また、バラスト抵抗 5は、バイアス電圧を印加するためのバイアス端子 Binと HBT3の ベース Bとの間に接続されている。このため、 HBT3の加熱によってバイアス端子 Bin 力 ベース Bに向けて過電流が流れるときでも、バラスト抵抗 5を用いて過電流に応じ た電圧降下を生じさせることができ、 HBT3の熱暴走を防止することができる。このと き、バラスト抵抗 5の抵抗値は、熱暴走の防止に必要な最低限の電圧降下を生じさせ る値に設定されている。
[0037] また、発振安定回路 4は、抵抗 6とコンデンサ 7とを並列接続した高域通過フィルタ をなす RC並列回路によって構成され、コンデンサ 7は、低周波信号に対して遮断状 態となり、高周波信号に対して短絡状態となる。このため、低周波信号は抵抗 6を通 過し、高周波信号はコンデンサ 7を通過する。従って、発振安定回路 4は、低周波信 号に対して抵抗状態となり、高周波信号に対して短絡状態となる。そして、コンデン サ 7の容量は、所望の高周波信号の使用周波数が通過帯域となるような値に設定さ れている。一方、抵抗 6の抵抗値は、発振安定回路 4の遮断帯域で HBT3の発振を 防止できる値に設定されて 、る。
[0038] 本実施の形態による半導体装置 1は上述の如き構成を有するもので、次にその作 動について説明する。
[0039] まず、グランド端子 GNDをグランドに接続すると共に、バイアス端子 Binに所定のバ ィァス電圧を印加する。これにより、バイアス電圧はバラスト抵抗 5を介して HBT3の ベース Bに印加され、 HBT3は駆動状態となる。この状態で、入力端子 RFinに例え ば数 GHz〜数十 GHz程度の使用周波数の高周波信号を入力する。これにより、入 力端子 RFinに並列接続された複数の HBT3は、ベース Bに供給された電力に応じ て高周波信号をそれぞれ電力増幅し、出力端子 RFoutから出力する。この結果、出 力端子 RFoutは、複数の増幅回路 2によって電力増幅された高周波信号を合計して 出力する。このため、増幅回路 2の個数に応じて高出力の高周波信号を得ることがで きる。
[0040] また、 HBT3の加熱によってベース Bに対して過電流が流れるときでも、ノ ィァス端 子 Binと HBT3のベース Bとの間に接続されたバラスト抵抗 5によって過電流に応じた 電圧降下が生じる。この結果、ベース Bの電圧が低下するから、 HBT3の電流を低下 させることができ、 HBT3の熱暴走を防止することができる。
[0041] 次に、半導体装置 1の発振に対する安定性について、図 2ないし図 14を参照しつ つ検討する。
[0042] まず、図 6に示す第 1の比較例では、増幅回路 2の HBT3のベース Bと入力端子 RF inとの間にはカツプリング用のコンデンサ 11が接続され、ベース Bとバイアス端子 Bin との間にはバラスト抵抗 12が接続される構成となっている。このとき、第 1の比較例の 半導体装置 1について、回路の発振に対する安定性を表す指標である安定係数 K の周波数特性および最大安定電力利得 MSG、最大有能電力利得 MAGの周波数 特性をシミュレーションを用いて調べた。その結果を図 7に示す。
[0043] なお、このシミュレーションでは、半導体装置 1は 10個の増幅回路 2を有し、コンデ ンサ 11の容量は所望の高周波信号が通過可能な値として例えば 0. 5pFとし、バラス ト抵抗 12の抵抗値は熱暴走の防止が可能な値として例えば 300 Ωとした。また、駆 動電圧となるコレクタ電圧 Vcは 3V、コレクタ電流 Icは 50. 24mAとした。さらに、信号 源 S側 (入力側)と負荷 L側(出力側)とにはそれぞれ信号源インピーダンス Zs、負荷 インピーダンス ZLを備えると共に、信号源 S側には直流分を遮断するためのコンデン サ COを接続し、負荷 L側には該コンデンサ COに加えて、 RFチョーク用にインダクタ L 0が接続されるものとした。
[0044] 図 7の結果より、第 1の比較例では、例えば直流から 13GHzまでの低周波側の広 い帯域で安定係数 Kが 1よりも小さく (Kく 1)、 HBT3が不安定な状態になっている。 この理由は、バラスト抵抗 12が高周波信号の経路に対して並列に接続されているた め、バラスト抵抗 12自体は発振の安定性に寄与していないからである。一方、最大 安定電力利得 MSGは低周波数領域ほど利得が大きくなつている。このため、第 1の 比較例では、僅かな低周波信号が入力されたときでも、 HBT3が発振し易ぐ HBT3 が非常に不安定な傾向にある。この結果、最大有能電力利得 MAGは、 13GHz以 上の高周波信号に対してだけしか得られないという問題がある。
[0045] 次に、図 8に示す第 2の比較例では、高周波信号の経路の途中にはコンデンサ 13 と第 1の抵抗 14とを直列接続すると共に、ノィァス電圧の経路の途中には第 1の抵 抗 14と直列に第 2の抵抗 15を接続する構成となっている。このとき、第 2の比較例に よる半導体装置 1について、安定係数 K、最大安定電力利得 MSGおよび最大有能 電力利得 MAGの周波数特性をシミュレーションを用いて調べた。その結果を図 9に 示す。
[0046] なお、このシミュレーションでも、第 1の比較例と同様に、半導体装置 1は 10個の増 幅回路 2を有し、コンデンサ 13の容量は例えば 0. 5pFとし、第 1の抵抗 14の抵抗値 は例えば 300 Ωとし、第 2の抵抗 15の抵抗値は例えば 10 Ωとした。また、駆動電圧( コレクタ電圧 Vc)は 3V、コレクタ電流 Icは 50. 06mAとした。さらに、信号源 S側(入 力側)と負荷 L側(出力側)とにはそれぞれ第 1の比較例と同様に、信号源インピーダ ンス Zs、負荷インピーダンス ZL、コンデンサ C0、インダクタ L0が接続されるものとした
[0047] 図 9の結果より、第 2の比較例では、第 1の抵抗 14によってバイポーラトランジスタの 異常発振が抑制されるから、第 1の比較例よりも安定性は向上する。しかし、依然とし て直流力も 4GHz程度までの低周波帯域で安定係数 Kが 1よりも小さく (Kく 1)、 HB T3が不安定な状態になっている。このため、最大有能電力利得 MAGは、 4GHz以 上の高周波信号に対してだけしか得られな 、。 [0048] 一方、第 1の抵抗 14の抵抗値を大きくした場合には、ベース電流による電圧降下が 大きくなり、電流増加が抑圧される。このとき、第 1の抵抗 14は高周波信号の経路の 途中に設けられているから、高周波信号による電流増カロも抑圧してしまい、出力電力 の増カロも抑圧されると 、う問題がある。
[0049] 次に、図 10に示す第 3の比較例では、バラスト抵抗 16にコンデンサ 17を並列接続 し、高周波信号とバイアス電圧とを一緒の経路で供給する構成となっている。このとき 、第 3の比較例による半導体装置 1について、安定係数 K、最大安定電力利得 MSG および最大有能電力利得 MAGの周波数特性をシミュレーションを用いて調べた。そ の結果を図 11に示す。
[0050] なお、このシミュレーションでも、第 1の比較例と同様に、半導体装置 1は 10個の増 幅回路 2を有し、バラスト抵抗 16の抵抗値は例えば 300 Ωとし、コンデンサ 17の容量 は例えば 0. 55pFとした。また、駆動電圧(コレクタ電圧 Vc)は 3V、コレクタ電流 Icは 50. 24mAとした。さらに、信号源 S側 (入力側)と負荷 L側(出力側)とにはそれぞれ 第 1の比較例と同様に、信号源インピーダンス Zs、負荷インピーダンス ZL、コンデン サ C0、インダクタ L0が接続されるものとした。
[0051] 図 11の結果より、第 3の比較例では、バラスト抵抗 16がコンデンサ 17と並列接続さ れた状態で高周波信号の経路の途中に設けられているから、バラスト抵抗 16によつ て HBT3の低周波側の異常発振を抑制することができ、第 1の比較例よりも安定性が 向上する。しかし、第 3の比較例でも、バラスト抵抗 16は熱暴走を防止できる程度の 値 (例えば 300 Ω )に設定されているから、低周波側の安定性の確保が不十分となつ ている。このため、数百 MHzよりも低周波側では安定係数 Kが 1よりも小さく(Kく 1) 、 HBT3が不安定な状態となっている。従って、最大有能電力利得 MAGは、数百 M Hz以上の高周波信号に対してだけしか得られない。
[0052] 一方、第 3の比較例による半導体装置 1に対して、バラスト抵抗 16の抵抗値を例え ば 1500 Ωとした場合について、安定係数 K、最大安定電力利得 MSGおよび最大 有能電力利得 MAGの周波数特性をシミュレーションを用いて調べた。その結果を図 12に示す。なお、このシミュレーションでは、コンデンサ 17の容量は例えば 0. 25pF とし、駆動電圧(コレクタ電圧 Vc)は 3 V、コレクタ電流 Icは 50. 61mAとし、他の条件 はバラスト抵抗 16の抵抗値を例えば 300 Ωとした場合と同じものとした。
[0053] 図 12の結果より、バラスト抵抗 16の抵抗値を例えば 1500 Ωとした場合には、数百 MHz以下の低周波側でも、安定係数 Kが 1よりも大きくなり(K> 1)、ほぼ全ての周 波数帯域に亘つて発振の安定性も改善されることが分力る。
[0054] しかし、半導体装置 1を電力増幅器に用いる場合には、発振の安定性を確保する のに加えて、入力電力に対する出力電力および電力利得も大きくする必要がある。 そこで、次に、第 3の比較例による半導体装置 1でバラスト抵抗 16の抵抗値を 300 Ω および 1500 Ωとした場合について、入力電力に対する出力電力、電力利得および 消費電流をシミュレーションを用いて検討した。その結果を図 13および図 14に示す
[0055] なお、このシミュレーションでは、高周波信号の周波数は 5GHzとし、負荷インピー ダンス ZLは(9. 73+j7. 24) Ωとした。また、信号源インピーダンス Zsは、バラスト抵 抗 16とコンデンサ 17とを含む HBT3の入力インピーダンスと共役となるような値とした 。このため、バラスト抵抗 16が 300 Ωのときは信号源インピーダンス Zsは(1. 13+j7 . 5) Ωとし、バラスト抵抗 16が 1500 Ωのときは信号源インピーダンス Zsは(1. 25+j 14. 27) Ωとした。
[0056] 図 13および図 14の結果より、第 3の比較例による半導体装置 1では、バラスト抵抗 16の抵抗値を 300 Ω力も 1500 Ωに変更すると、入力電力に伴う電流増加が抑制さ れて、出力電力および電力利得がいずれも低下している。この結果、バラスト抵抗 16 の抵抗値を 1500 Ωに設定した場合には、低周波側の発振に対する安定性は向上さ れるものの、出力電力、電力利得が低下して所望の出力が得られないことが分かる。
[0057] これら第 1〜第 3の比較例と対比するために、本実施の形態による半導体装置 1に ついて、安定係数 K、最大安定電力利得 MSGおよび最大有能電力利得 MAGの周 波数特性をシミュレーションを用いて調べた。その結果を図 3に示す。
[0058] なお、このシミュレーションでも、半導体装置 1は 10個の増幅回路 2を有するものと した。また、ノ スト抵抗 5の抵抗値は例えば 300 Ωとし、発振安定回路 4の抵抗 6の 抵抗値は 1500 Ω、コンデンサ 7の容量は例えば 0. 25pFとした。また、駆動電圧(コ レクタ電圧 Vc)は 3V、コレクタ電流 Icは 50. 24mAとした。さらに、信号源 S側(入力 側)と負荷 L側(出力側)とにはそれぞれ第 1の比較例と同様に、信号源インピーダン ス Zs、負荷インピーダンス ZL、コンデンサ C0、インダクタ L0が接続されるものとした。
[0059] 図 3の結果より、本実施の形態による半導体装置 1では、数百 MHz以下の低周波 側でも、安定係数 Kが 1よりも大きくなり (K> 1)、ほぼ全ての周波数帯域に亘つて発 振の安定性も改善されることが分かる。この理由は、高周波信号の経路の途中に抵 抗 6とコンデンサ 7とが並列接続された発振安定回路 4を接続したから、低周波信号 は抵抗 6を通過して電圧降下するためである。このとき、抵抗 6の抵抗値は、バラスト 抵抗 5の抵抗値に比べて大きくし、最大安定電力利得 MSGの大きな低周波側でも 十分な電圧降下が生じる値に設定した。このため、例えば数百 MHz以下の低周波 信号に対しても発振を抑制することができることが分力る。
[0060] また、本実施の形態による半導体装置 1について、入力電力に対する出力電力、 電力利得および消費電流をシミュレーションを用いて検討した。その結果を図 4およ び図 5に示す。
[0061] なお、このシミュレーションでは、高周波信号の周波数は 5GHzとし、負荷インピー ダンス ZLは(9. 73+j7. 24) Ωとした。また、信号源インピーダンス Zsは、バラスト抵 抗 16とコンデンサ 17とを含む HBT3の入力インピーダンスと共役となるような値として (1. 13+jl4. 55) Ωとした。
[0062] 図 4および図 5の結果より、本実施の形態による半導体装置 1では、第 3の比較例で ノ《ラスト抵抗 16の抵抗値を 300 Ωに設定した場合とほぼ同様な出力電力および電 力利得が得られることが分かる。
[0063] 力べして、本実施の形態では、入力端子 RFinと HBT3のベース Bとの間には発振安 定回路 4を設けたから、発振安定回路 4は、入力端子 RFinから入力される低周波信 号に対して抵抗状態となり高周波信号に対して短絡状態となる。このため、発振安定 回路 4は使用周波数 (例えば数 GHz)よりも低周波側の信号に対しては抵抗として作 用するから、低周波信号の発振を抑制することができ、安定性を向上することができ る。一方、発振安定回路 4は使用周波数よりも高周波側の信号に対しては短絡状態 となるから、高周波信号を損失のない状態で HBT3のベース Bに入力でき、電力増 幅することができる。 [0064] また、バイアス端子 Binと HBT3のベース Bとの間にはバラスト抵抗 5を設けた。この ため、 HBT3の加熱によってベース Bに対して過電流が流れるときでも、バラスト抵抗 5を用いて過電流に応じた電圧降下を生じさせることができ、 HBT3の熱暴走を防止 することができる。
[0065] さらに、発振安定回路 4とバラスト抵抗 5とを並列に設け、 HBT3のベース Bに対し て発振安定回路 4とバラスト抵抗 5とをそれぞれ独立して接続する構成とした。これに より、発振安定回路 4とバラスト抵抗 5とが相互に影響することがなぐ別個独立して設 計することができる。このため、熱暴走の防止と発振の安定化との両方を確保したとき でも、ノ スト抵抗 5によって過大な電圧降下が生じることがなぐ熱暴走の防止に必 要な最低限の電圧降下を生じさせることができる。この結果、不要な電圧降下をなく すことができ、高出力な出力電力を得ることができる。
[0066] 特に、本実施の形態では、発振安定回路 4を抵抗 6とコンデンサ 7とが並列接続さ れた RC並列回路によって構成したから、低周波信号に対してコンデンサ 7は遮断状 態となり、高周波信号に対してコンデンサ 7は短絡状態となる。このため、低周波信号 は抵抗 6を通過し、高周波信号はコンデンサ 7を通過するから、発振安定回路 4を、 低周波信号に対して抵抗状態にし、高周波信号に対して短絡状態にすることができ る。この結果、発振安定回路 4は、使用周波数よりも低周波側の信号に対しては、抵 抗状態となって、低周波信号の発振を抑制して安定性を向上することができる。一方 、発振安定回路 4は、使用周波数よりも高周波側の信号に対しては、短絡状態となつ て、高周波信号を損失のない状態で HBT3のベース Bに入力することができる。また 、発振安定回路 4では、低周波信号は抵抗 6を通過し、高周波信号はコンデンサ 7を 通過するから、抵抗 6の抵抗値に応じて発振の安定性を調整することができ、コンデ ンサ 7の容量に応じて短絡状態となる信号の周波数を調整することができる。
[0067] さらに、 HBT3を用いて半導体装置 1を構成したから、高速化、低消費電力化等を 図りつつ、高周波信号の電力増幅を行うことができ、例えば無線通信装置に適用す ることがでさる。
[0068] 次に、図 15は本発明の第 2の実施の形態による半導体装置を用いた電力増幅器( 電力増幅モジュール)を示している。そして、本実施の形態の特徴は、入力端子とバ ィァス端子との間に低歪化抵抗を接続したことにある。なお、本実施の形態では、前 記第 1の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するも のとする。
[0069] 図 15に示す電力増幅器においては、入力端子 RFinとバイアス端子 Binとの間に低 歪化抵抗 21が接続されている。該低歪化抵抗 21は、インピーダンスの周波数依存 性が殆どない抵抗素子を用いて構成されている。そして、低歪化抵抗 21の抵抗値は 、ベース電流の交流成分の一部がバラスト抵抗 5をバイパスして HBT3のベース Bと ノィァス端子 Binとの間で流れるのを許容する値に設定されている。
[0070] なお、低歪化抵抗 21は、バラスト抵抗 5 (例えば 300 Ω )に比べて比較的小さい値( 例えば 50 Ω )に設定される。このとき、発振安定回路 4の抵抗 6は、バラスト抵抗 5より も数倍 (例えば 2倍以上)大きぐバラスト抵抗 5に比べて十分に大きい値 (例えば 100 0 Ω )に設定される。このため、低歪化抵抗 21を通じてベース電流の直流成分が流 れる量は少なぐバイアス条件は殆ど変化しない。また、発振安定回路 4の抵抗 6によ る電圧降下が大きいため、低歪化抵抗 21を通るベース電流によって熱暴走が生じる こともない。
[0071] 本実施の形態による半導体装置 1は上述の如き構成を有するもので、高周波信号 RFに対する電力増幅の動作については第 1の実施の形態と同じである。
[0072] 一方、第 2の実施の形態では、第 1の実施の形態と異なり、入力端子 RFinとバイァ ス端子 Binとの間に低歪化抵抗 21を接続している。そこで、次に、低歪化抵抗 21によ る高周波信号 RFの歪み低減の効果について、図 16ないし図 18を参照しつつ検討 する。
[0073] まず、図 17に示す第 4の比較例では、増幅回路 2の HBT3のベース Bと入力端子 R Finとの間にはカツプリング用のコンデンサ 31が接続され、ベース Bとバイアス端子 Bi nとの間にはバラスト抵抗 32が接続される構成となっている。また、入力端子 RFinとバ ィァス端子 Binとの間には、ベース電流の交流成分をバイパスするためのバイパス用 のコンデンサ 33が接続されている。このとき、第 4の比較例の半導体装置 1について 、高周波信号 RFの入力電力(Amplitude)と出力信号の位相 (Phase)との関係を示す AM - PM特性をシミュレーションを用 、て調べた。その結果を図 18に示す。 [0074] なお、図 18中の AM— PM特性では、最低レベル(例えば、 20dBm)の入力信 号 (入力端子 RFin側の高周波信号 RF)を入力したときに、出力される出力信号(出 力端子 RFout側の高周波信号 RF)の位相を基準 (位相 0° )としている。そして、図 1 8中の AM— PM特性は、入力信号の位相を変えないでレベル (入力電力)のみを上 げていった場合に、基準の位相に対して出力信号の位相がどのように変化するかを 示している。
[0075] また、このシミュレーションでは、カップリング用のコンデンサ 31の容量は例えば 0.
44pFとし、バラスト抵抗 32の抵抗値は例えば 300 Ωとし、バイパス用のコンデンサ 3 3の容量は例えば 0. 17pFとした。さらに、高周波信号 RFは、例えば 5. 4GHzを中 心として ±0. 5GHzの信号帯域を有するものとした。
[0076] 図 18の結果より、第 4の比較例では、 5dBmの入力信号を入力したときには、ノ ィ パス用のコンデンサ 33によって、信号帯域の中心周波数 f2 (f2 = 5. 4GHz)の出力 信号は、位相が 0° 付近に維持される。
[0077] しかし、第 4の比較例では、例えば信号帯域の下限周波数 fl (fl =4. 9GHz)の出 力信号は、位相が 0. 8° 程度となると共に、信号帯域の上限周波数 f3 (f3 = 5. 9G Hz)の出力信号は、位相が 0. 4° 程度となる。即ち、下限周波数 flの出力信号と 上限周波数 f3の出力信号のいずれの信号にも歪みが生じる。この理由は、バイパス 用のコンデンサ 33は、周波数が高くなるに従ってインピーダンスが小さくなり、コンデ ンサ 33を通過するバイパス経路に周波数依存性があるからである。このため、第 4の 比較例では、信号帯域の下限周波数 Πと上限周波数 f3との間では、 1. 2° 程度の 位相差が生じ、信号帯域の全域に亘つて歪みを低減することができな 、と 、う問題が ある。
[0078] なお、図 18中の AM— PM特性では、入力電力が約 lOdBm以上で位相が大きく 変化する。これは、 HBT3が飽和している領域であり、良い AM— PM特性を必要と する用途では利用されない領域となる。この点は、後述する図 16中の AM— PM特 '性でも同様である。
[0079] この第 4の比較例と対比するために、第 2の実施の形態による半導体装置 1につい て、 AM— PM特性をシミュレーションを用いて調べた。その結果を図 16に示す。 [0080] なお、図 16中の AM— PM特性でも、図 18中の AM— PM特性と同様に、最低レ ベル (例えば、— 20dBm)の入力信号を入力したときに、出力される出力信号の位 相を基準 (位相 0° )としている。また、このシミュレーションでは、バラスト抵抗 5の抵 抗値は例えば 300 Ωとし、発振安定回路 4の抵抗 6の抵抗値は 1000 Ω、コンデンサ 7の容量は例えば 0. 44pFとした。また、低歪化抵抗 21の抵抗値は例えば 50 Ωとし た。
[0081] 図 16の結果より、第 2の実施の形態による半導体装置 1では、 5dBmの入力信号を 入力したときに、信号帯域の中心周波数 f2 (f2 = 5. 4GHz)の出力信号は、位相が 0 . 3° 程度の小さい値になる。この理由は、第 4の比較例によるコンデンサ 33と同様 に、低歪化抵抗 21が、ベース電流の交流成分の一部をバラスト抵抗 5に対してバイ パスさせる力 である。
[0082] 一方、下限周波数 fl (f 1 =4. 9GHz)の出力信号は、位相が 0. 7° 程度となると共 に、信号帯域の上限周波数 f3 (f3 = 5. 9GHz)の出力信号は、位相が 0° 程度となる 。即ち、信号帯域の下限周波数 Πと上限周波数 f3との間では、位相差が 0. 7° 程度 まで小さくなり、第 4の比較例に比べて例えば半分程度まで小さくなることが分かる。 この理由は、第 4の比較例によるコンデンサ 33とは異なり、低歪化抵抗 21はインピー ダンスの周波数依存性が殆どないため、ベース電流の交流成分の一部を広帯域に 亘つてバイパスさせることができ、コレクタ電流の抑圧を低減できるからである。
[0083] 力べして、本実施の形態でも第 1の実施の形態と同様の作用効果を得ることができ る。特に、本実施の形態では、入力端子 RFinとバイアス端子 Binとの間には低歪化抵 抗 21を接続したから、広帯域に亘つて高周波信号 RFの歪みを低減することができる 。これにより、信号帯域全体に亘つて高周波信号 RFを歪みの少ない状態で増幅する ことができる。
[0084] 次に、図 19は本発明の第 3の実施の形態による半導体装置を用いた電力増幅器( 電力増幅モジュール)を示している。そして、本実施の形態の特徴は、複数個の増幅 回路を互いに並列接続された状態で半導体基板にモノリシックに形成したことにある 。なお、本実施の形態では、前記第 1の実施の形態と同一の構成要素に同一の符号 を付し、その説明を省略するものとする。 [0085] 半導体装置 1を構成する半導体基板 41は、ガリウム砒素 (GaAs)等の半導体材料 を用いて形成され、その表面には、 HBT3、発振安定回路 4およびバラスト抵抗 5か らなる増幅回路 2が例えば 4個並列接続された状態で形成されている。
[0086] このとき、バラスト抵抗 5および発振安定回路 4の抵抗 6は、半導体基板 41上に Ni Cr等の抵抗体によって形成されている。また、コンデンサ 7は、例えば金属導体膜の 間に絶縁膜を挟んだ MIM (MetaHnsulator- Metal)コンデンサによって構成され、抵 抗 6に並列接続されている。さらに、 HBT3は半導体基板 41上に形成され、そのべ ース Bには、バラスト抵抗 5、抵抗 6およびコンデンサ 7がそれぞれ接続されている。そ して、発振安定回路 4は、半導体基板 41の表面に設けられた電極パターンを通じて 高周波信号の入力端子 RFinに接続されている。また、バラスト抵抗 5は、入力端子 R Fin側の電極パターンに対して絶縁膜 (図示せず)を用いて絶縁された状態で半導体 基板 41の表面に設けられた電極パターンを用いてバイアス端子 Binに接続されてい る。さらに、 HBT3のェミッタ Eは HBT3を覆って設けられたグランド電極を用いてダラ ンド端子 GNDに接続され、 HBT3のコレクタ Cは電極パターンを用いて高周波信号 の出力端子 RFoutに接続されている。これにより、半導体装置 1は半導体基板 41に モノリシックに形成されている。
[0087] 力べして、本実施の形態でも第 1の実施の形態と同様の作用効果を得ることができ る。特に、本実施の形態では、増幅回路 2を HBT3、発振安定回路 4およびバラスト 抵抗 5を用いて構成すると共に、複数個の増幅回路 2を互いに並列接続された状態 で半導体基板にモノリシックに形成している。このため、例えば特許文献 2, 3に比べ て、バラスト抵抗 5を増加させるだけでよぐ半導体基板 41の使用面積はほぼ同程度 にすることができ、従来技術と同程度の生産性で高い発振安定性と高出力が可能な 電力増幅器を形成することができる。
[0088] また、複数個の増幅回路 2を互いに並列接続された状態で半導体基板 41にモノリ シックに形成したから、半導体基板 41に形成した HBT3、ノィァス抵抗 5、抵抗 6、コ ンデンサ 7を用いて増幅回路 2を構成でき、高周波信号を電力増幅するための MMI Cを形成することがでさる。
[0089] さらに、発振安定回路 4、バラスト抵抗 5からなる半導体装置 1を用いて電力増幅器 を構成したから、全ての周波数に亘つて発振の安定ィ匕を図りつつ、熱暴走を防止で きるのに加え、高出力の出力電力を得ることができる。
[0090] なお、前記第 3の実施の形態では、第 1の実施の形態による半導体装置 1を半導体 基板 41にモノリシックに形成するものとした。しかし、本発明はこれに限らず、例えば 第 2の実施の形態による半導体装置を半導体基板にモノリシックに形成する構成とし てもよい。
[0091] また、前記各実施の形態では、ノイポーラトランジスタとしてへテロ接合バイポーラト ランジスタ (HBT3)を用いる構成とした。しかし、本発明これに限らず、例えばへテロ 接合バイポーラトランジスタ以外のバイポーラトランジスタを用いる構成としてもょ 、。
[0092] さらに、前記各実施の形態では、増幅回路 2を 10個または 4個並列接続した場合を 例に挙げて説明したが、増幅回路 2は複数個(2個以上)を並列接続すればよいもの である。

Claims

請求の範囲
[1] 高周波信号の電力増幅を行う増幅回路を入力端子と出力端子との間に複数個並 列接続してなる半導体装置において、
前記増幅回路は、コレクタが前記出力端子に接続されたバイポーラトランジスタと、 前記入力端子と該ノ《イポーラトランジスタのベースとの間に接続され低周波信号に対 して抵抗状態となり高周波信号に対して短絡状態となる発振安定回路と、一端側が ノィァス端子に接続されると共に他端側が該発振安定回路と前記バイポーラトランジ スタのベースとの間に接続され前記バイポーラトランジスタの熱暴走を防止するバラ スト回路とによって構成したことを特徴とする半導体装置。
[2] 前記発振安定回路は、抵抗とコンデンサとが並列接続された RC並列回路によって 構成してなる請求項 1に記載の半導体装置。
[3] 前記バラスト回路は、前記バイアス端子と前記バイポーラトランジスタのベースとの 間に接続されたバラスト抵抗によって構成してなる請求項 1に記載の半導体装置。
[4] 前記ノイポーラトランジスタは、ヘテロ接合バイポーラトランジスタによって構成して なる請求項 1に記載の半導体装置。
[5] 前記入力端子とバイアス端子との間には、前記出力端子側の高周波信号の歪みを 低減するための低歪化抵抗を接続してなる請求項 1に記載の半導体装置。
[6] 前記複数個の増幅回路は、互いに並列接続された状態で半導体基板にモノリシッ クに形成してなる請求項 1に記載の半導体装置。
[7] 前記請求項 1ないし 6のうちいずれかに記載の半導体装置を用いた電力増幅器。
PCT/JP2005/017827 2004-11-29 2005-09-28 半導体装置および電力増幅器 WO2006057104A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112005002800T DE112005002800B4 (de) 2004-11-29 2005-09-28 Hochfrequenzschaltung und Leistungsverstärker mit derselben
JP2006547666A JP4155326B2 (ja) 2004-11-29 2005-09-28 半導体装置および電力増幅器
CN2005800378103A CN101053151B (zh) 2004-11-29 2005-09-28 半导体器件及功率放大器
US11/753,319 US7548118B2 (en) 2004-11-29 2007-05-24 Semiconductor device and power amplifier

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004344376 2004-11-29
JP2004-344376 2004-11-29
PCT/JP2005/003873 WO2006057077A1 (ja) 2004-11-29 2005-03-07 半導体装置および電力増幅器
JPPCT/JP2005/003873 2005-03-07
JP2005183738 2005-06-23
JP2005-183738 2005-06-23

Related Child Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2005/003873 Continuation WO2006057077A1 (ja) 2004-11-29 2005-03-07 半導体装置および電力増幅器
US11/753,319 Continuation US7548118B2 (en) 2004-11-29 2007-05-24 Semiconductor device and power amplifier

Publications (1)

Publication Number Publication Date
WO2006057104A1 true WO2006057104A1 (ja) 2006-06-01

Family

ID=36497848

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017827 WO2006057104A1 (ja) 2004-11-29 2005-09-28 半導体装置および電力増幅器

Country Status (2)

Country Link
DE (1) DE112005002800B4 (ja)
WO (1) WO2006057104A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211061B2 (ja) * 2007-10-22 2013-06-12 株式会社アドバンテスト 分布型増幅装置および増幅器
US9800210B2 (en) 2016-01-15 2017-10-24 Mitsubishi Electric Corporation Power amplifier including a plurality of FET cells connected in parallel
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置
US10291187B2 (en) 2017-02-27 2019-05-14 Murata Manufacturing Co., Ltd. Power amplifier circuit
WO2022130566A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 分布型アンプ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083998A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体装置
JPH10209769A (ja) * 1997-01-24 1998-08-07 Nec Eng Ltd 増幅器
JP2001196865A (ja) * 1999-10-29 2001-07-19 Hitachi Ltd 無線通信装置及び半導体装置
JP2002033628A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 高周波電力増幅器
JP2003502896A (ja) * 1999-06-10 2003-01-21 レイセオン・カンパニー 寄生振動を低減したトランジスタ増幅器
JP2003324325A (ja) * 2002-02-27 2003-11-14 Sharp Corp 電力増幅器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321279A (en) * 1992-11-09 1994-06-14 Texas Instruments Incorporated Base ballasting
US5608353A (en) * 1995-03-29 1997-03-04 Rf Micro Devices, Inc. HBT power amplifier
US6686801B1 (en) * 2002-07-23 2004-02-03 Mediatek Inc. Power amplifier with distributed capacitor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1083998A (ja) * 1996-09-09 1998-03-31 Mitsubishi Electric Corp 半導体装置
JPH10209769A (ja) * 1997-01-24 1998-08-07 Nec Eng Ltd 増幅器
JP2003502896A (ja) * 1999-06-10 2003-01-21 レイセオン・カンパニー 寄生振動を低減したトランジスタ増幅器
JP2001196865A (ja) * 1999-10-29 2001-07-19 Hitachi Ltd 無線通信装置及び半導体装置
JP2002033628A (ja) * 2000-07-14 2002-01-31 Hitachi Ltd 高周波電力増幅器
JP2003324325A (ja) * 2002-02-27 2003-11-14 Sharp Corp 電力増幅器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211061B2 (ja) * 2007-10-22 2013-06-12 株式会社アドバンテスト 分布型増幅装置および増幅器
US9800210B2 (en) 2016-01-15 2017-10-24 Mitsubishi Electric Corporation Power amplifier including a plurality of FET cells connected in parallel
JP2018056690A (ja) * 2016-09-27 2018-04-05 三菱電機株式会社 半導体装置
US10291187B2 (en) 2017-02-27 2019-05-14 Murata Manufacturing Co., Ltd. Power amplifier circuit
US10608597B2 (en) 2017-02-27 2020-03-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
US10979004B2 (en) 2017-02-27 2021-04-13 Murata Manufacturing Co., Ltd. Power amplifier circuit
US11569786B2 (en) 2017-02-27 2023-01-31 Murata Manufacturing Co., Ltd. Power amplifier circuit
WO2022130566A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 分布型アンプ
JP7487796B2 (ja) 2020-12-17 2024-05-21 日本電信電話株式会社 分布型アンプ

Also Published As

Publication number Publication date
DE112005002800B4 (de) 2012-06-06
DE112005002800T5 (de) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4155326B2 (ja) 半導体装置および電力増幅器
US6864742B2 (en) Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
JP2008035487A (ja) Rf電力増幅器
US10355653B2 (en) Power amplifier circuit
CN113054915B (zh) 一种应用于射频功率放大器的温度补偿偏置电路
WO2006057104A1 (ja) 半導体装置および電力増幅器
US7098740B2 (en) Radio frequency power amplifier and communication system
US7286018B2 (en) Transistor circuit
JP4609300B2 (ja) 電力増幅器および無線機
US6893101B2 (en) Active element bias circuit for RF power transistor input
WO2006057077A1 (ja) 半導体装置および電力増幅器
US11469715B2 (en) Power amplifier circuit
US7276975B2 (en) Transistor integrated circuit apparatus
US20210336591A1 (en) Multi-finger transistor and power amplifier circuit
JP2019154012A (ja) 電力増幅回路及び電力増幅器
JP4739717B2 (ja) 歪補償回路
JP3231449B2 (ja) マイクロ波回路
US11245365B2 (en) Power amplifier circuit
JP2008124559A (ja) 電力増幅器およびそれを用いた通信装置
JP2010278833A (ja) 多段増幅回路およびそれを使用した送信機、送受信機
US20210075369A1 (en) Power amplifier circuit
JP3606807B2 (ja) 高周波増幅回路
JP2020188292A (ja) 電力増幅回路及びバイアス制御回路
TW201924212A (zh) 功率放大電路
JP2003133863A (ja) 電力増幅回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006547666

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580037810.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1120050028003

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 11753319

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 112005002800

Country of ref document: DE

Date of ref document: 20070927

Kind code of ref document: P

WWP Wipo information: published in national office

Ref document number: 11753319

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 05787908

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607