JP2020188292A - 電力増幅回路及びバイアス制御回路 - Google Patents

Abstract

【課題】低電源電位での動作を可能とする。【解決手段】複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、複数の電力増幅器にバイアス電流を夫々出力する、複数のバイアス回路と、複数のバイアス回路の内の１つのバイアス回路内の部位の電位であって、高周波出力信号の電力に応じて変化する参照電位に基づいて、１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路が出力するバイアス電流を増加させるためのバイアス制御電流を、１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路に出力する、バイアス制御回路と、を含む。【選択図】図１

Description

本発明は、電力増幅回路及びバイアス制御回路に関する。

電力増幅回路において、複数の電力増幅器が複数段接続される場合がある。最終段の電力増幅器は、それよりも前の段の電力増幅器と比較して、トランジスタのサイズが大きいので、自己発熱も大きい。従って、最終段の電力増幅器は、高周波出力信号の電力が大きくなると、自己発熱が増加して行き、利得が減少して行き、飽和状態に近づいて行く。これにより、電力増幅回路全体の利得が減少して行くことになる。

下記の特許文献１には、後段のバイアス回路に流れる電流に応じて、前段のバイアス回路に流れる電流を増加させる、電力増幅回路が記載されている。特許文献１の電力増幅回路では、後段のバイアス回路に流れる電流の増加に応じて、前段のバイアス回路に流れる電流が増加する。これにより、前段の電力増幅器の利得が増加する。前段の電力増幅器の利得の増加により、後段の電力増幅器の利得の減少を補うことが出来る。従って、電力増幅回路全体の利得の減少を抑制することが出来る。

米国特許出願公開第２０１７／０１４１７３４号明細書

特許文献１記載の電力増幅回路では、後段のバイアス回路２３０と電源電位Ｖｂａｔｔとの間に、バイアス回路２３０の電流を検出するためのトランジスタ２４６が、挿入されている。従って、電源電位Ｖｂａｔｔは、トランジスタ２４６での電位降下の分だけ、高くする必要がある。つまり、特許文献１記載の電力増幅回路は、低電源電位での動作が出来ない。

また、近年、消費電力抑制のために、高周波信号の包絡線に応じて電力増幅器のコレクタバイアス（コレクタ電位）を変化させる制御（エンベロープトラッキング制御）が行われる場合がある。上記した通り、特許文献１記載の電力増幅回路は、バイアス回路２３０の電流を検出するためのトランジスタ２４６に、電源電位Ｖｂａｔｔが入力される。従って、特許文献１記載の電力増幅回路は、電力増幅器のコレクタ電位の変化に応じて、トランジスタ２４６に流れる電流を変化させるということが出来ない。

本発明は、上記に鑑みてなされたものであって、低電源電位での動作を可能とすることを目的とする。

本発明の一側面の電力増幅回路は、複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、複数の電力増幅器にバイアス電流を夫々出力する、複数のバイアス回路と、複数のバイアス回路の内の１つのバイアス回路内の部位の電位であって、高周波出力信号の電力に応じて変化する参照電位に基づいて、１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路が出力するバイアス電流を増加させるためのバイアス制御電流を、１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路に出力する、バイアス制御回路と、を含む。

本発明の一側面のバイアス制御回路は、複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、複数の電力増幅器にバイアス電流を夫々出力する、複数のバイアス回路と、を含む電力増幅回路のバイアス電流を制御するバイアス制御回路であって、複数のバイアス回路の内の１つのバイアス回路内の部位の電位であって、高周波出力信号の電力に応じて変化する参照電位に基づいて、１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路が出力するバイアス電流を増加させるためのバイアス制御電流を、１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路に出力する。

本発明によれば、低電源電位での動作が可能となる。

第１の実施の形態の電流出力回路の回路構成を示す図である。 第１の実施の形態の電流出力回路の回路構成を示す図である。 第２の実施の形態の電力増幅回路の回路構成を示す図である。 第３の実施の形態の電力増幅回路の回路構成を示す図である。 第４の実施の形態の電力増幅回路の回路構成を示す図である。 第５の実施の形態の電力増幅回路の回路構成を示す図である。 第６の実施の形態の電力増幅回路の回路構成を示す図である。 第７の実施の形態の電力増幅回路の回路構成を示す図である。 第８の実施の形態の電力増幅回路の回路構成を示す図である。 第９の実施の形態の電力増幅回路の回路構成を示す図である。 第９の実施の形態の電力増幅回路の回路構成を示す図である。 第１０の実施の形態の電力増幅回路の回路構成を示す図である。 第１１の実施の形態の電力増幅回路の回路構成を示す図である。 第１１の実施の形態の電力増幅回路の回路構成を示す図である。

以下に、本発明の電力増幅回路及びバイアス制御回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

＜第１の実施の形態＞
図１は、第１の実施の形態の電力増幅回路の回路構成を示す図である。電力増幅回路１は、携帯電話装置で例示される移動体通信装置において、音声、データ等の各種信号を基地局と送受信するために利用可能である。

電力増幅回路１は、前段の回路から入力される、無線周波数の高周波入力信号ＲＦｉｎを増幅する。そして、電力増幅回路１は、増幅後の高周波出力信号ＲＦｏｕｔを後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が例示されるが、これに限定されない。後段の回路は、高周波出力信号ＲＦｏｕｔに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が例示されるが、これに限定されない。

高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数は、数百メガヘルツ（ＭＨｚ）から数十ギガヘルツ（ＧＨｚ）程度が例示されるが、これに限定されない。

電力増幅回路１は、第１整合回路１１と、第１電力増幅器１２と、インダクタ１３及び１７と、抵抗１４及び１８と、第２整合回路１５と、第２電力増幅器１６と、第１バイアス回路１９と、第２バイアス回路２０と、バイアス制御回路２１と、を含む。

第１の実施の形態では、電力増幅回路１は、第１電力増幅器１２及び第２電力増幅器１６という２段の電力増幅器を含むこととするが、本開示はこれに限定されない。電力増幅回路１は、３段以上の電力増幅器を含んでも良い。

第１電力増幅器１２は、初段又はドライブ段と称しても良い。第２電力増幅器１６は、最終段又はパワー段と称しても良い。

第１電力増幅器１２、抵抗１４及び１８、第２電力増幅器１６、第１バイアス回路１９、第２バイアス回路２０、並びに、バイアス制御回路２１は、半導体チップ（ダイ）に形成されても良いが、本開示はこれに限定されない。第１整合回路１１、インダクタ１３及び１７、並びに、第２整合回路１５は、半導体チップが実装される基板に形成されても良いが、本開示はこれに限定されない。

制御回路２は、第１定電流源４１と、第２定電流源４２と、スイッチ４３と、イネーブル回路４４と、を含む。

制御回路２は、電力増幅回路１とは別の半導体チップに形成されても良いが、本開示はこれに限定されない。

イネーブル回路４４は、電力増幅回路１に電力増幅を行わせ（イネーブル）又は停止させる（ディセーブル）制御を行う。イネーブル回路４４は、電力増幅回路１に電力増幅を行わせる場合には、第１レベルのイネーブル信号を出力し、第１定電流源４１及び第２定電流源４２を動作させるとともに、スイッチ４３をオン状態にさせる。イネーブル回路４４は、電力増幅回路１に電力増幅を停止させる場合には、第２レベルのイネーブル信号を出力し、第１定電流源４１及び第２定電流源４２を停止させるとともに、スイッチ４３をオフ状態にさせる。

第１定電流源４１は、イネーブル信号が第１レベルの時（動作時）には、電源電位Ｖｂａｔｔの直流電力を使用して、第１定電流Ｉｃｔｒｌ＿ｄｒｖを、第１バイアス回路１９に出力する。第１定電流源４１は、イネーブル信号が第２レベルの時（停止時）には、第１定電流Ｉｃｔｒｌ＿ｄｒｖを、第１バイアス回路１９に出力しない。

電源電位Ｖｂａｔｔが、本開示の「第１電源電位」に対応する。

第２定電流源４２は、イネーブル信号が第１レベルの時（動作時）には、電源電位Ｖｂａｔｔの直流電力を使用して、第２定電流Ｉｃｔｒｌ＿ｐｗｒを、第２バイアス回路２０に出力する。第２定電流源４２は、イネーブル信号が第２レベルの時（停止時）には、第２定電流Ｉｃｔｒｌ＿ｐｗｒを、第２バイアス回路２０に出力しない。

スイッチ４３は、イネーブル信号が第１レベルの時（動作時）には、電源電位Ｖｃｃとバイアス制御回路２１との間を電気的に接続する。これにより、電源電位Ｖｃｃ＿ｓが、バイアス制御回路２１に供給される。電源電位Ｖｃｃ＿ｓは、電源電位Ｖｃｃと同電位である。スイッチ４３は、イネーブル信号が第２レベルの時（停止時）には、電源電位Ｖｃｃとバイアス制御回路２１との間を電気的に遮断する。これにより、電源電位Ｖｃｃ＿ｓが、バイアス制御回路２１に供給されない。

スイッチ４３は、コレクタに電源電位Ｖｃｃが入力され、ベースにイネーブル信号が入力され、エミッタから電源電位Ｖｃｃ＿ｓを出力するトランジスタが例示されるが、本開示はこれに限定されない。なお、本開示では、スイッチ４３がバイポーラトランジスタの構成で書かれているが、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であってもよい。その場合は、コレクタをドレインと置き換え、ベースをゲートと置き換え、エミッタをソースと置き換えれば良い。

電源電位Ｖｃｃ及びＶｃｃ＿ｓが、本開示の「第２電源電位」に対応する。

第１整合回路１１は、コンデンサ１１ａを含むものとするが、本開示はこれに限定されない。第１整合回路１１は、コンデンサ、インダクタ等を適宜組み合わせて構成可能である。コンデンサ１１ａは、高周波入力信号ＲＦｉｎの直流成分を遮断し、交流成分を通過させる、ＤＣカットコンデンサの役割を果たす。

第１電力増幅器１２は、トランジスタ１２ａを含む。

本開示では、各トランジスタは、バイポーラトランジスタとするが、本開示はこれに限定されない。バイポーラトランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。各トランジスタは、例えば、電界効果トランジスタ（ＦＥＴ）であっても良い。各トランジスタは、複数の単位トランジスタ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。

トランジスタ１２ａのエミッタは、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。

トランジスタ１２ａのコレクタは、インダクタ１３の一端に電気的に接続されている。インダクタ１３の他端は、電源電位Ｖｃｃに電気的に接続されている。インダクタ１３は、電源電位Ｖｃｃの直流電力を、トランジスタ１２ａのコレクタに供給する。トランジスタ１２ａのコレクタには、インダクタ１３を介して、電源電位Ｖｃｃからコレクタ電流が流れる。

インダクタ１３は、高周波入力信号ＲＦｉｎの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、インダクタ１３のインピーダンスは、高周波入力信号ＲＦｉｎの周波数帯域を考慮するに際して、無視できるものとする。また、インダクタ１３は、高周波入力信号ＲＦｉｎの電源回路への結合を抑制する。つまり、インダクタ１３は、チョークインダクタの役割を果たす。

トランジスタ１２ａのベースには、コンデンサ１１ａを介して、高周波入力信号ＲＦｉｎが入力される。

トランジスタ１２ａのベースは、抵抗１４の一端に電気的に接続されている。抵抗１４の他端は、第１バイアス回路１９に電気的に接続されている。

第１バイアス回路１９は、第１定電流Ｉｃｔｒｌ＿ｄｒｖに応じた第１バイアス電流Ｉｂｂ＿ｄｒｖを、抵抗１４の他端に出力する。第１バイアス電流Ｉｂｂ＿ｄｒｖは、抵抗１４を経由し、トランジスタ１２ａのベースに入力される。

トランジスタ１２ａは、第１バイアス電流Ｉｂｂ＿ｄｒｖによって、電気的バイアス状態が設定される。トランジスタ１２ａは、高周波入力信号ＲＦｉｎを電力増幅した高周波信号ＲＦｍを、コレクタから第２整合回路１５に出力する。

第２整合回路１５は、コンデンサ１５ａを含むものとするが、本開示はこれに限定されない。第２整合回路１５は、コンデンサ、インダクタ等を適宜組み合わせて構成可能である。コンデンサ１５ａは、高周波信号ＲＦｍの直流成分を遮断し、交流成分を通過させる、ＤＣカットコンデンサの役割を果たす。

第２電力増幅器１６は、トランジスタ１６ａを含む。トランジスタ１６ａのエミッタは、基準電位に電気的に接続されている。

トランジスタ１６ａのコレクタは、インダクタ１７の一端に電気的に接続されている。インダクタ１７の他端は、電源電位Ｖｃｃに電気的に接続されている。インダクタ１７は、電源電位Ｖｃｃの直流電力を、トランジスタ１６ａのコレクタに供給する。トランジスタ１６ａのコレクタには、インダクタ１７を介して、電源電位Ｖｃｃからコレクタ電流が流れる。

インダクタ１７は、高周波信号ＲＦｍの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、インダクタ１７のインピーダンスは、高周波信号ＲＦｍの周波数帯域を考慮するに際して、無視できるものとする。また、インダクタ１７は、高周波信号ＲＦｍの電源回路への結合を抑制する。つまり、インダクタ１７は、チョークインダクタの役割を果たす。

トランジスタ１６ａのベースには、コンデンサ１５ａを介して、高周波信号ＲＦｍが入力される。

トランジスタ１６ａのベースは、抵抗１８の一端に電気的に接続されている。抵抗１８の他端は、第２バイアス回路２０に電気的に接続されている。

第２バイアス回路２０は、第２定電流Ｉｃｔｒｌ＿ｐｗｒに応じた第２バイアス電流Ｉｂｂ＿ｐｗｒを、抵抗１８の他端に出力する。第２バイアス電流Ｉｂｂ＿ｐｗｒは、抵抗１８を経由し、トランジスタ１６ａのベースに入力される。

トランジスタ１６ａは、第２バイアス電流Ｉｂｂ＿ｐｗｒによって、電気的バイアス状態が設定される。トランジスタ１６ａは、高周波信号ＲＦｍを電力増幅した高周波出力信号ＲＦｏｕｔを、コレクタから出力する。

バイアス制御回路２１には、第２バイアス回路２０内の部位の電位であって、高周波出力信号ＲＦｏｕｔの電力に応じて変化する参照電位Ｖｒｅｆが、入力される。そして、バイアス制御回路２１は、参照電位Ｖｒｅｆに基づいて、第１バイアス電流Ｉｂｂ＿ｄｒｖを増加させるためのバイアス制御電流Ｉｂｓｔを、第１バイアス回路１９に出力する。

図２は、第１の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図２は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１の回路構成を示す図である。

第１バイアス回路１９は、抵抗５１と、トランジスタ５２、５３及び５５と、コンデンサ５４と、を含む。

抵抗５１の一端には、第１定電流Ｉｃｔｒｌ＿ｄｒｖが、第１定電流源４１（図１参照）から入力される。

トランジスタ５２のコレクタ及びベースは、抵抗５１の他端に電気的に接続されている。トランジスタ５２は、コレクタとベースとが電気的に接続されているので、ダイオードと等価である。トランジスタのコレクタとベースとを電気的に接続する構成を以後、ダイオード接続と呼ぶ。

トランジスタ５２が、本開示の「第９トランジスタ」に対応する。

トランジスタ５３のコレクタ及びベースは、トランジスタ５２のエミッタに電気的に接続されている。つまり、トランジスタ５３は、ダイオード接続されている。トランジスタ５３のエミッタは、基準電位に接続されている。

トランジスタ５３が、本開示の「第１０トランジスタ」に対応する。

トランジスタ５２のコレクタ及びベースの電位は、トランジスタ５２のコレクタ−エミッタ経路及びトランジスタ５３のコレクタ−エミッタ経路の電位降下分に相当する。つまり、ダイオード２個分の電圧降下分に相当する。

コンデンサ５４の一端は、トランジスタ５２のコレクタ及びベースに電気的に接続されている。コンデンサ５４の他端は、基準電位に電気的に接続されている。コンデンサ５４は、トランジスタ５２のコレクタ及びベースの電位を安定させ、トランジスタ５５のベース電位をＡＣ的に接地させる。

トランジスタ５５のコレクタには、電源電位Ｖｂａｔｔが入力されている。トランジスタ５５のベースは、トランジスタ５２のコレクタ及びベース、並びに、コンデンサ５４の一端に電気的に接続されている。

抵抗５１に入力される第１定電流Ｉｃｔｒｌ＿ｄｒｖの内の多くの部分は、トランジスタ５２及び５３を経由して、基準電位に流れる。第１定電流Ｉｃｔｒｌ＿ｄｒｖの内の残りの部分は、トランジスタ５５のベース電流となる。

トランジスタ５５のエミッタは、抵抗１４（図１参照）の他端に電気的に接続されている。つまり、トランジスタ５５は、エミッタフォロア接続されている。これにより、トランジスタ１２ａ（図１参照）のベース電位が安定する。トランジスタ５５は、ベース電流に応じたエミッタ電流を、第１バイアス電流Ｉｂｂ＿ｄｒｖとして、抵抗１４（図１参照）の他端に出力する。

トランジスタ５５が、本開示の「第８トランジスタ」に対応する。

第２バイアス回路２０は、抵抗６１と、トランジスタ６２、６３及び６５と、コンデンサ６４と、を含む。

抵抗６１の一端には、第２定電流Ｉｃｔｒｌ＿ｐｗｒが、第２定電流源４２（図１参照）から入力される。

トランジスタ６２のコレクタ及びベースは、抵抗６１の他端に電気的に接続されている。つまり、トランジスタ６２は、ダイオード接続されている。

トランジスタ６２が、本開示の「第５トランジスタ」に対応する。

トランジスタ６３のコレクタ及びベースは、トランジスタ６２のエミッタに電気的に接続されている。つまり、トランジスタ６３は、ダイオード接続されている。トランジスタ６３のエミッタは、基準電位に接続されている。

トランジスタ６３が、本開示の「第６トランジスタ」に対応する。

トランジスタ６２のコレクタ及びベースの電位は、トランジスタ６２のコレクタ−エミッタ経路及びトランジスタ６３のコレクタ−エミッタ経路の電位降下分に相当する。つまり、ダイオード２個分の電位降下分に相当する。

コンデンサ６４の一端は、トランジスタ６２のコレクタ及びベースに電気的に接続されている。コンデンサ６４の他端は、基準電位に電気的に接続されている。コンデンサ６４は、トランジスタ６２のコレクタ及びベースの電位を安定させ、トランジスタ６５のベース電位をＡＣ的に接地させる。

トランジスタ６５のコレクタには、電源電位Ｖｂａｔｔが入力されている。トランジスタ６５のベースは、トランジスタ６２のコレクタ及びベース、並びに、コンデンサ６４の一端に電気的に接続されている。

トランジスタ６５が、本開示の「第４トランジスタ」に対応する。

抵抗６１に入力される第２定電流Ｉｃｔｒｌ＿ｐｗｒの内の多くの部分は、トランジスタ６２及び６３を経由して、基準電位に流れる。第２定電流Ｉｃｔｒｌ＿ｐｗｒの内の残りの部分は、トランジスタ６５のベース電流となる。

トランジスタ６５のエミッタは、抵抗１８（図１参照）の他端に電気的に接続されている。つまり、トランジスタ６５は、エミッタフォロア接続されている。これにより、トランジスタ１６ａ（図１参照）のベース電位が安定する。トランジスタ６５は、ベースに流れる電流に応じたエミッタ電流を、第２バイアス電流Ｉｂｂ＿ｐｗｒとして、抵抗１８（図１参照）の他端に出力する。

（バイアス制御回路の構成）
バイアス制御回路２１は、電流出力回路７０と、電位出力回路７３と、第１電圧電流変換回路７４と、を含む。

電流出力回路７０は、第２バイアス回路２０内の参照電位Ｖｒｅｆに応じた制御電流Ｉｃｔｒｌを、出力する。参照電位Ｖｒｅｆは、トランジスタ６５のベース電位とするが、本開示はこれに限定されない。

電流出力回路７０が、本開示の「第１回路」に対応する。

電流出力回路７０は、第２電圧電流変換回路７１と、電流調整回路７２と、を含む。

第２電圧電流変換回路７１は、第２バイアス回路２０内の参照電位Ｖｒｅｆに応じた参照電流Ｉｒｅｆを、出力する。

第２電圧電流変換回路７１は、トランジスタ７１ａを含むものとするが、本開示はこれに限定されない。第２電圧電流変換回路７１は、電圧（電位）に応じた電流を出力する回路であれば良い。

トランジスタ７１ａのコレクタには、電源電位Ｖｂａｔｔが入力されている。トランジスタ７１ａのベースは、トランジスタ６５のベースに電気的に接続されている。これにより、トランジスタ７１ａのベースには、参照電位Ｖｒｅｆが入力される。トランジスタ７１ａは、電源電位Ｖｂａｔｔと参照電位Ｖｒｅｆとの間の電圧に応じたエミッタ電流を、参照電流Ｉｒｅｆとして出力する。

トランジスタ７１ａが、本開示の「第１トランジスタ」に対応する。

電流調整回路７２は、参照電流Ｉｒｅｆに応じた制御電流Ｉｃｔｒｌを出力する。電流調整回路７２は、トランジスタ７２ａ及び７２ｂを含む。

トランジスタ７２ａのコレクタ及びベースは、トランジスタ７１ａのエミッタに電気的に接続されている。つまり、トランジスタ７２ａは、ダイオード接続されている。トランジスタ７２ａのエミッタは、基準電位に電気的に接続されている。従って、トランジスタ７２ａのコレクタ−エミッタ経路には、参照電流Ｉｒｅｆが流れる。

トランジスタ７２ａが、本開示の「第２トランジスタ」に対応する。

トランジスタ７２ｂのベースは、トランジスタ７２ａのベース及びコレクタに電気的に接続されている。つまり、トランジスタ７２ａ及び７２ｂは、カレントミラー回路を構成する。

トランジスタ７２ｂのコレクタ−エミッタ経路には、参照電流Ｉｒｅｆに応じた制御電流Ｉｃｔｒｌが流れる。例えば、トランジスタ７２ｂのサイズ（フィンガー数）が、トランジスタ７２ａのサイズ（フィンガー数）と同じ場合には、制御電流Ｉｃｔｒｌは参照電流Ｉｒｅｆと同じになる。また例えば、トランジスタ７２ｂのサイズ（フィンガー数）が、トランジスタ７２ａのサイズ（フィンガー数）より大きい場合には、制御電流Ｉｃｔｒｌは参照電流Ｉｒｅｆより大きくなる。また例えば、トランジスタ７２ｂのサイズ（フィンガー数）が、トランジスタ７２ａのサイズ（フィンガー数）より小さい場合には、制御電流Ｉｃｔｒｌは参照電流Ｉｒｅｆより小さくなる。

トランジスタ７２ｂが、本開示の「第３トランジスタ」に対応する。

電位出力回路７３は、電源電位Ｖｃｃ＿ｓに基づいて、制御電流Ｉｃｔｒｌに応じた制御電位Ｖｃｔｒｌを、出力する。電位出力回路７３は、抵抗７３ａを含むこととするが、本開示はこれに限定されない。電位出力回路７３は、電流に応じた電位を出力する回路であれば良い。

抵抗７３ａの一端には、電源電位Ｖｃｃ＿ｓが、スイッチ４３（図１参照）を介して入力される。抵抗７３ａの他端は、トランジスタ７２ｂのコレクタに電気的に接続されている。

抵抗７３ａは、制御電流Ｉｃｔｒｌに応じた電位降下を生じ、制御電位Ｖｃｔｒｌを出力する。制御電位Ｖｃｔｒｌは、電源電位Ｖｃｃ＿ｓから、抵抗７３ａでの電位降下（抵抗７３ａの抵抗値と制御電流Ｉｃｔｒｌとの積）を引いた電位である。

なお、抵抗７３ａの抵抗値を調整することにより、制御電位Ｖｃｔｒｌを調整することが可能である。

電位出力回路７３が、本開示の「第２回路」に対応する。抵抗７３ａが、本開示の「第１抵抗」に対応する。

第１電圧電流変換回路７４は、電源電位Ｖｃｃ＿ｓ及び制御電位Ｖｃｔｒｌに応じたバイアス制御電流Ｉｂｓｔを出力する。第１電圧電流変換回路７４は、トランジスタ７４ａを含むこととするが、本開示はこれに限定されない。第１電圧電流変換回路７４は、電圧（電位）に応じた電流を出力する回路であれば良い。

トランジスタ７４ａのコレクタには、電源電位Ｖｃｃ＿ｓが、スイッチ４３（図１参照）を介して入力される。トランジスタ７４ａのベースは、抵抗７３ａの他端及びトランジスタ７２ｂのコレクタに電気的に接続されている。これにより、トランジスタ７４ａのベースには、制御電位Ｖｃｔｒｌが入力される。トランジスタ７４ａの出力端子であるエミッタは、トランジスタ５２のコレクタ及びベース、並びに、トランジスタ５５のベースに、電気的に接続されている。トランジスタ７４ａは、コレクタ電位（電源電位Ｖｃｃ＿ｓ）及びベース電位（制御電位Ｖｃｔｒｌ）に応じたエミッタ電流を、バイアス制御電流Ｉｂｓｔとして、トランジスタ５２のコレクタ及びベース、並びに、トランジスタ５５のベースに、出力する。

バイアス制御電流Ｉｂｓｔの電流値は、トランジスタ７４ａのサイズ（フィンガー数）を調整することにより、調整可能である。

第１電圧電流変換回路７４が、本開示の「第３回路」に対応する。トランジスタ７４ａが、本開示の「第１４トランジスタ」に対応する。

（バイアス制御回路の動作）
［第２電圧電流変換回路の動作］
トランジスタ１６ａ（図１参照）が出力する高周波出力信号ＲＦｏｕｔの電力が大きくなると、トランジスタ１６ａのコレクタ電流が増加する。トランジスタ１６ａのコレクタ電流が増加すると、トランジスタ１６ａのベース電流である第２バイアス電流Ｉｂｂ＿ｐｗｒも増加する。そうすると、第２定電流Ｉｃｔｒｌ＿ｐｗｒの内の、トランジスタ６５のベース電流の割合が増加する。換言すると、第２定電流Ｉｃｔｒｌ＿ｐｗｒの内の、トランジスタ６２及び６３に流れる電流の割合が減少する。つまり、トランジスタ６２及び６３に流れる電流が減少するとともに、トランジスタ６５のベース電流が増加する。トランジスタ６２及び６３に流れる電流が減少すると、トランジスタ６２及び６３での電圧降下が減少する。従って、トランジスタ６５のベース電位は、低下する。

上記とは逆に、トランジスタ１６ａが出力する高周波出力信号ＲＦｏｕｔの電力が小さくなると、トランジスタ６５のベース電位は、上昇する。

つまり、トランジスタ６５のベース電位である参照電位Ｖｒｅｆは、高周波出力信号ＲＦｏｕｔの電力に応じて変化する電位である。

なお、高周波出力信号ＲＦｏｕｔの電力が大きくなると、トランジスタ１６ａの自己発熱が増加して行き、トランジスタ１６ａの利得が減少して行き、トランジスタ１６ａが飽和状態に近づいて行く。つまり、トランジスタ６５のベース電位である参照電位Ｖｒｅｆは、トランジスタ１６ａの利得に応じて変化する電位でもある。

参照電位Ｖｒｅｆが低下すると、トランジスタ７１ａのベース電位が低下するので、トランジスタ７１ａのエミッタ電流である参照電流Ｉｒｅｆが減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、参照電位Ｖｒｅｆが低下すると、参照電流Ｉｒｅｆが減少する。

上記とは逆に、参照電位Ｖｒｅｆが上昇すると、トランジスタ７１ａのベース電位が上昇するので、トランジスタ７１ａのエミッタ電流である参照電流Ｉｒｅｆが増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、参照電位Ｖｒｅｆが上昇すると、参照電流Ｉｒｅｆが増加する。

［電流調整回路の動作］
トランジスタ７２ａ及び７２ｂは、カレントミラー回路を構成する。従って、参照電流Ｉｒｅｆが減少すると、制御電流Ｉｃｔｒｌが減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、参照電流Ｉｒｅｆが減少すると、制御電流Ｉｃｔｒｌが減少する。

上記とは逆に、参照電流Ｉｒｅｆが増加すると、制御電流Ｉｃｔｒｌが増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、参照電流Ｉｒｅｆが増加すると、制御電流Ｉｃｔｒｌが増加する。

［電位出力回路の動作］
電位出力回路７３での電位降下は、制御電流Ｉｃｔｒｌが減少すると、小さくなる。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、制御電流Ｉｃｔｒｌが減少すると、制御電位Ｖｃｔｒｌが上昇する。

上記とは逆に、電位出力回路７３での電位降下は、制御電流Ｉｃｔｒｌが増加すると、大きくなる。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、制御電流Ｉｃｔｒｌが増加すると、制御電位Ｖｃｔｒｌが低下する。

［第１電圧電流変換回路の動作］
制御電位Ｖｃｔｒｌが上昇すると、トランジスタ７４ａのベース電位が上昇するので、トランジスタ７４ａのエミッタ電流であるバイアス制御電流Ｉｂｓｔが増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、制御電位Ｖｃｔｒｌが上昇すると、バイアス制御電流Ｉｂｓｔが増加する。

上記とは逆に、制御電位Ｖｃｔｒｌが下降すると、トランジスタ７４ａのベース電位が下降するので、トランジスタ７４ａのエミッタ電流であるバイアス制御電流Ｉｂｓｔが減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、制御電位Ｖｃｔｒｌが低下すると、バイアス制御電流Ｉｂｓｔが減少する。

［バイアス制御電流の、第１バイアス制御回路への作用］
バイアス制御電流Ｉｂｓｔの内の多くの部分は、トランジスタ５２及び５３を経由して、基準電位に流れる。バイアス制御電流Ｉｂｓｔの内の残りの部分は、トランジスタ５５のベース電流に加算される。

バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ５５のベース電位（即ち、トランジスタ５２及び５３での電位降下分）が上昇するとともに、トランジスタ５５のベース電流が増加する。これにより、トランジスタ５５のエミッタ電流である第１バイアス電流Ｉｂｂ＿ｄｒｖが増加する。第１バイアス電流Ｉｂｂ＿ｄｒｖが増加すると、トランジスタ１２ａの利得が増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ１２ａの利得が増加する。

上記とは逆に、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ５５のベース電位（即ち、トランジスタ５２及び５３での電位降下分）が下降するとともに、トランジスタ５５のベース電流が減少する。これにより、トランジスタ５５のエミッタ電流である第１バイアス電流Ｉｂｂ＿ｄｒｖが減少する。第１バイアス電流Ｉｂｂ＿ｄｒｖが減少すると、トランジスタ１２ａの利得が減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ１２ａの利得が減少する。

［まとめ］
以上説明したように、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少すると、参照電位Ｖｒｅｆが低下する。バイアス制御回路２１は、参照電位Ｖｒｅｆが低下すると、バイアス制御電流Ｉｂｓｔを増加させる。バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ１２ａの利得が増加する。なお、第１電力増幅器１２（ドライバ段）は、第２電力増幅器１６（パワー段）と比較して、サイズ及び消費電力が小さいので、自己発熱の影響が小さい。

このように、電力増幅回路１は、第２電力増幅器１６の利得の減少を、第１電力増幅器１２の利得の増加で補うことが出来る。これにより、電力増幅回路１は、電力増幅回路１全体での利得の減少を抑制することが出来る。

また、第２電圧電流変換回路７１内のトランジスタ７１ａと電流調整回路７２内のトランジスタ７２ａとが、電源電位Ｖｂａｔｔと基準電位との間に直列に接続されている。従って、バイアス制御回路２１は、特許文献１記載の電力増幅回路と比較して、トランジスタ２４６（特許文献１参照）の分だけ、電源電位Ｖｂａｔｔを低くすることが出来る。これにより、バイアス制御回路２１は、低電源電位での動作が可能である。

また、電位出力回路７３内の抵抗７３ａの一端及び第１電圧電流変換回路７４内のトランジスタ７４ａのコレクタには、電源電位Ｖｃｃ＿ｓが入力される。電源電位Ｖｃｃ＿ｓは、第１電力増幅器１２内のトランジスタ１２ａのコレクタバイアス（コレクタ電位）及び第２電力増幅器１６内のトランジスタ１６ａのコレクタバイアスである電源電位Ｖｃｃと同電位である。従って、エンベロープトラッキング制御により、電源電位Ｖｃｃが可変されると、電源電位Ｖｃｃ＿ｓも可変される。これにより、トランジスタ７４ａのコレクタ電位及びベース電位も可変されるので、バイアス制御電流Ｉｂｓｔも可変される。従って、バイアス制御回路２１は、エンベロープトラッキング制御に応じたバイアス制御電流Ｉｂｓｔを出力できる。つまり、バイアス制御回路２１は、エンベロープトラッキング制御が可能である。

また、スイッチ４３は、イネーブル回路４４から入力されるイネーブル信号が第２レベルの時には、電源電位Ｖｃｃ＿ｓを遮断する。

もし、スイッチ４３が存在せず、電源電位Ｖｃｃが電位出力回路７３及び第１電圧電流変換回路７４に常時入力されることとすると、第１電圧電流変換回路７４が、バイアス制御電流Ｉｂｓｔを第１バイアス回路１９に常時出力することになる。そうすると、第１定電流Ｉｃｔｒｌ＿ｄｒｖがゼロアンペアであったとしても、バイアス制御電流Ｉｂｓｔにより、トランジスタ５５が動作してしまう。つまり、第１バイアス電流Ｉｂｂ＿ｄｒｖが、トランジスタ１２ａのベースに常時流れることになってしまい、第１電力増幅器１２が常時動作してしまうことになる。

しかしながら、本実施の形態では、スイッチ４３が、イネーブル信号が第２レベルの時には、電源電位Ｖｃｃ＿ｓを遮断する。これにより、第１電圧電流変換回路７４が、バイアス制御電流Ｉｂｓｔを第１バイアス回路１９に出力しないので、トランジスタ５５が動作しない。従って、第１バイアス電流Ｉｂｂ＿ｄｒｖが、トランジスタ１２ａのベースに流れない。これにより、バイアス制御回路２１は、イネーブル信号が第２レベルの時（ディセーブル時）には、第１電力増幅器１２が動作しないようにすることが可能である。

（第２の実施の形態）
図３は、第２の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図３は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１Ａの回路構成を示す図である。

バイアス制御回路２１Ａの構成要素のうち、他の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

バイアス制御回路２１Ａは、バイアス制御回路２１（図２参照）と比較して、抵抗ばらつき補償回路７５を更に含む。

抵抗ばらつき補償回路７５が、本開示の「第４回路」に対応する。

抵抗ばらつき補償回路７５は、抵抗７５ａを含むものとするが、本開示はこれに限定されない。抵抗ばらつき補償回路７５は、電流に応じた電位降下を生じる回路であれば良い。

抵抗７５ａの一端は、トランジスタ７２ｂのエミッタに電気的に接続されている。抵抗７５ａの他端は、基準電位に電気的に接続されている。従って、抵抗７５ａには、制御電流Ｉｃｔｒｌが流れ、抵抗７５ａは、電位降下を生じる。つまり、抵抗ばらつき補償回路７５は、制御電流Ｉｃｔｒｌに応じて、制御電位Ｖｃｔｒｌを調整する。

バイアス制御回路２１（図２参照）では、電源電位Ｖｃｃ＿ｓと基準電位との間に、抵抗７３ａ及びトランジスタ７２ｂのコレクタ−エミッタ経路が直列接続されている。従って、電源電位Ｖｃｃ＿ｓと基準電位との間の全抵抗値（抵抗７３ａの抵抗値とトランジスタ７２ｂのコレクタ−エミッタ経路の抵抗値との和）に対する、抵抗７３ａの抵抗値のばらつき（個体差）が占める割合が、相対的に大きい。つまり、抵抗７３ａの抵抗値のばらつきに起因する制御電位Ｖｃｔｒｌのばらつき（所望の電位との誤差）が、相対的に大きい。

一方、バイアス制御回路２１Ａでは、制御電位Ｖｃｔｒｌは、トランジスタ７２ｂのコレクタ―エミッタ間電圧と抵抗７５ａの電位降下との総和及び抵抗７３ａの電位降下により決定される。抵抗７３ａ及び抵抗７５ａを同一半導体ウェハ（チップ）上に形成した場合、それぞれの抵抗値の製造ばらつきや温度変動は、極性を含めて同じとなる。トランジスタ７２ｂのコレクタ―エミッタ間電圧を一定とすると、制御電位Ｖｃｔｒｌの電位は、抵抗７３ａと抵抗７５ａとの抵抗値の比で決定される。従って、制御電位Ｖｃｔｒｌは、抵抗値の製造ばらつきや温度変動に対して独立となり、製造ばらつき及び温度変動に対して安定した動作が可能となる。

このように、抵抗ばらつき補償回路７５は、抵抗７３ａのばらつきに起因する制御電位Ｖｃｔｒｌのばらつきを、抑制できる。つまり、抵抗ばらつき補償回路７５は、制御電位Ｖｃｔｒｌと所望の電位との誤差を、抑制できる。このように、抵抗ばらつき補償回路７５は、抵抗７３ａのばらつきを補償することが可能である。これにより、バイアス制御回路２１Ａは、より高い精度でバイアス制御電流Ｉｂｓｔを出力することが可能である。

（第３の実施の形態）
図４は、第３の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図４は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１Ｂの回路構成を示す図である。

バイアス制御回路２１Ｂの構成要素のうち、他の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

バイアス制御回路２１Ｂは、バイアス制御回路２１Ａ（図３参照）と比較して、電位調整回路７６を更に含む。

電位調整回路７６が、本開示の「第５回路」に対応する。

電位調整回路７６は、トランジスタ７６ａを含むこととするが、本開示はこれに限定されない。電位調整回路７６は、電流に応じた電位低下を生じる回路であれば良い。

トランジスタ７６ａのエミッタは、トランジスタ７２ｂのコレクタに電気的に接続されている。トランジスタ７６ａのコレクタ及びベースは、抵抗７３ａの他端及びトランジスタ７４ａのベースに電気的に接続されている。つまり、トランジスタ７６ａは、ダイオード接続されている。トランジスタ７６ａのコレクタ−エミッタ経路には、制御電流Ｉｃｔｒｌが流れる。これにより、トランジスタ７６ａは、制御電流Ｉｃｔｒｌに応じた電位降下を生じる。つまり、電位調整回路７６は、制御電流Ｉｃｔｒｌに応じて、制御電位Ｖｃｔｒｌを調整する。

バイアス制御回路２１Ｂ内の各素子は、温度依存性を有する。各素子の温度依存性により、制御電位Ｖｃｔｒｌが変動する可能性があり、バイアス制御電流Ｉｂｓｔが変動する可能性がある。例えば、温度が上昇すると、各トランジスタの電流駆動能力が上昇するので、制御電流Ｉｃｔｒｌが増加する。その結果、抵抗７３ａでの電位降下が大きくなり、制御電位Ｖｃｔｒｌが低下する。しかしながら、トランジスタ７６ａは、温度が上昇すると、抵抗値が大きくなり、制御電位Ｖｃｔｒｌを上昇させる方向に作用する。これにより、温度による制御電位Ｖｃｔｒｌの変動が、抑制される。このように、電位調整回路７６は、バイアス制御回路２１Ｂの温度依存性を抑制することが可能である。これにより、バイアス制御回路２１Ｂは、より高い精度でバイアス制御電流Ｉｂｓｔを出力することが可能である。

（第４の実施の形態）
図５は、第４の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図５は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１Ｃの回路構成を示す図である。

バイアス制御回路２１Ｃの構成要素のうち、他の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

バイアス制御回路２１Ｃは、バイアス制御回路２１Ｂ（図４参照）と比較して、電位出力回路７３に代えて、電位出力回路７３Ｃを含む。

電位出力回路７３Ｃは、電位出力回路７３と比較して、抵抗７３ｂ及び７３ｃ、並びに、トランジスタ７３ｄを、更に含む。

抵抗７３ｂの一端は、抵抗７３ａの他端に電気的に接続されている。抵抗７３ｃの一端は、抵抗７３ｂの他端に電気的に接続されている。抵抗７３ｃの他端は、トランジスタ７６ａのコレクタ及びベース、並びに、トランジスタ７４ａのベースに電気的に接続されている。つまり、抵抗７３ａ、７３ｂ及び７３ｃは、電源電位Ｖｃｃ＿ｓとトランジスタ７４ａのコレクタ及びベースとの間に、直列に接続されている。

抵抗７３ｂが、本開示の「第２抵抗」に対応する。抵抗７３ｃが、本開示の「第３抵抗」に対応する。

トランジスタ７３ｄのコレクタは、抵抗７３ａの他端及び抵抗７３ｂの一端に、電気的に接続されている。トランジスタ７３ｄのベースは、抵抗７３ｂの他端及び抵抗７３ｃの一端に、電気的に接続されている。トランジスタ７３ｄのエミッタは、抵抗７３ｃの他端に、電気的に接続されている。

トランジスタ７３ｄが、本開示の「第７トランジスタ」に対応する。

トランジスタ７３ｄのコレクタ、ベース及びエミッタには、抵抗７３ａ、７３ｂ及び７３ｃの抵抗分圧によって生じる３つの電位が、夫々入力される。トランジスタ７３ｄは、３つの電位に応じて、オン状態又はオフ状態になる。

トランジスタ７３ｄがオフ状態の場合には、制御電位Ｖｃｔｒｌは、電源電位Ｖｃｃ＿ｓから、抵抗７３ａ、７３ｂ及び７３ｃによる電位降下を引いた電位になる。

トランジスタ７３ｄがオン状態の場合には、制御電位Ｖｃｔｒｌは、電源電位Ｖｃｃ＿ｓから、抵抗７３ａ、及び、トランジスタ７３ｄのコレクタ−エミッタ経路のオン抵抗による電位降下を引いた電位になる。

従って、電位出力回路７３Ｃは、トランジスタ７３ｄのオン状態又はオフ状態により、制御電位Ｖｃｔｒｌを切り替えることが可能である。つまり、電位出力回路７３Ｃは、トランジスタ７３ｄのオン状態又はオフ状態により、バイアス制御電流Ｉｂｓｔを切り替えることが可能である。

例えば、エンベロープトラッキング制御により、電源電位Ｖｃｃが可変されると、電源電位Ｖｃｃ＿ｓも可変される。これにより、上記した３つの電位も可変されるので、トランジスタ７３ｄのオン状態又はオフ状態が切り替えられる。従って、電位出力回路７３Ｃは、電源電位Ｖｃｃ＿ｓに応じて、バイアス制御電流Ｉｂｓｔを切り替えることが可能である。

このように、バイアス制御回路２１Ｃは、電源電位Ｖｃｃ＿ｓに応じて、入力（参照電位Ｖｒｅｆ）と、出力（バイアス制御電流Ｉｂｓｔ）と、の間の伝達特性を、切り替えることが可能である。

（第５の実施の形態）
図６は、第５の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図６は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１Ｄの回路構成を示す図である。

バイアス制御回路２１Ｄの構成要素のうち、他の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

バイアス制御回路２１Ｄは、バイアス制御回路２１（図２参照）と比較して、電流出力回路７０に代えて、電流出力回路７０Ｄを含む。電流出力回路７０Ｄは、トランジスタ７２ｂを含む。

トランジスタ７２ｂのベースは、トランジスタ６３のコレクタ及びベースに、電気的に接続されている。トランジスタ６３とトランジスタ７２ｂとは、カレントミラー回路を構成する。トランジスタ７２ｂのサイズを変更することで、制御電流Ｉｃｔｒｌを調整可能である。

第１の実施の形態では、トランジスタ６５のベース電位を参照電位Ｖｒｅｆとしていた。一方、第５の実施の形態では、トランジスタ６３のコレクタ及びベース電位を参照電位Ｖｒｅｆとしている。

先に説明したように、トランジスタ１６ａ（図１参照）が出力する高周波出力信号ＲＦｏｕｔの電力が大きくなると、トランジスタ６５のベース電位は、低下する。つまり、トランジスタ６３のコレクタ及びベース電位も、低下する。逆に、トランジスタ１６ａが出力する高周波出力信号ＲＦｏｕｔの電力が小さくなると、トランジスタ６５のベース電位は、上昇する。つまり、トランジスタ６３のコレクタ及びベース電位も、上昇する。

つまり、トランジスタ６３のコレクタ及びベース電位である参照電位Ｖｒｅｆは、高周波出力信号ＲＦｏｕｔの電力に応じて変化する電位である。

参照電位Ｖｒｅｆが低下すると、トランジスタ７２ｂのベース電位が低下するので、トランジスタ７２ｂのエミッタ電流である制御電流Ｉｃｔｒｌが減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、参照電位Ｖｒｅｆが低下すると、制御電流Ｉｃｔｒｌが減少する。

上記とは逆に、参照電位Ｖｒｅｆが上昇すると、トランジスタ７２ｂのベース電位が上昇するので、トランジスタ７２ｂのエミッタ電流である制御電流Ｉｃｔｒｌが増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、参照電位Ｖｒｅｆが上昇すると、制御電流Ｉｃｔｒｌが増加する。

これにより、バイアス制御回路２１Ｄは、バイアス制御回路２１と同様の効果を奏する。また、バイアス制御回路２１Ｄは、回路規模の縮小による小型化、低消費電力化を図ることができる。

また、電流出力回路７０Ｄは、電流出力回路７０と比較して、トランジスタ７１ａ及び７２ａを含んでいない。

これにより、電流出力回路７０Ｄは、電流出力回路７０と比較して、素子数を抑制できるので、省スペース化を図ることができ、低消費電力化を図ることができる。また、電流出力回路７０Ｄは、コストダウンを図ることができる。

なお、第５の実施の形態と他の実施の形態とを組み合わせても良い。例えば、バイアス制御回路２１Ｄが、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、バイアス制御回路２１Ｄが、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、バイアス制御回路２１Ｄが、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

（第６の実施の形態）
図７は、第６の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図７は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１Ｄの回路構成を示す図である。

バイアス制御回路２１Ｄの回路構成は、第５の実施の形態と同様であるので、説明を省略する。

先に説明した第５の実施の形態では、トランジスタ６３のコレクタ及びベース電位を参照電位Ｖｒｅｆとしていた。一方、第６の実施の形態では、トランジスタ６５のエミッタ電位を参照電位Ｖｒｅｆとしている。

先に説明したように、トランジスタ１６ａ（図１参照）が出力する高周波出力信号ＲＦｏｕｔの電力が大きくなると、トランジスタ６５のベース電位は、低下する。つまり、トランジスタ６５のエミッタ電位も、低下する。逆に、トランジスタ１６ａが出力する高周波出力信号ＲＦｏｕｔの電力が小さくなると、トランジスタ６５のベース電位は、上昇する。つまり、トランジスタ６５のエミッタ電位も、上昇する。

つまり、トランジスタ６５のエミッタ電位である参照電位Ｖｒｅｆは、高周波出力信号ＲＦｏｕｔの電力に応じて変化する電位である。

参照電位Ｖｒｅｆが低下すると、トランジスタ７２ｂのベース電位が低下するので、トランジスタ７２ｂのエミッタ電流である制御電流Ｉｃｔｒｌが減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、参照電位Ｖｒｅｆが低下すると、制御電流Ｉｃｔｒｌが減少する。

上記とは逆に、参照電位Ｖｒｅｆが上昇すると、トランジスタ７２ｂのベース電位が上昇するので、トランジスタ７２ｂのエミッタ電流である制御電流Ｉｃｔｒｌが増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、参照電位Ｖｒｅｆが上昇すると、制御電流Ｉｃｔｒｌが増加する。

これにより、第６の実施の形態は、第５の実施の形態と同様の効果を奏する。

なお、第６の実施の形態と他の実施の形態とを組み合わせても良い。例えば、バイアス制御回路２１Ｄが、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、バイアス制御回路２１Ｄが、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、バイアス制御回路２１Ｄが、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

（第７の実施の形態）
図８は、第７の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図８は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１の回路構成を示す図である。

バイアス制御回路２１の回路構成は、第１の実施の形態と同様であるので、説明を省略する。

先に説明した第１の実施の形態では、トランジスタ７４ａのエミッタが、トランジスタ５２のコレクタ及びベースに電気的に接続されている。一方、第７の実施の形態では、トランジスタ７４ａのエミッタが、トランジスタ５３のコレクタ及びベースに電気的に接続されている。つまり、トランジスタ７４ａは、コレクタ電位（電源電位Ｖｃｃ＿ｓ）及びベース電位（制御電位Ｖｃｔｒｌ）に応じたエミッタ電流を、バイアス制御電流Ｉｂｓｔとして、トランジスタ５３のコレクタ及びベースに、出力する。

バイアス制御電流Ｉｂｓｔは、トランジスタ５３を経由して、基準電位に流れる。従って、トランジスタ５３のコレクタ及びベース電位が、上昇する。これにより、トランジスタ５２のコレクタ及びベース電位、即ち、トランジスタ５５のベース電位が上昇する。また、第１定電流Ｉｃｔｒｌ＿ｄｒｖの内の、トランジスタ５２に流れる電流が減少し、トランジスタ５５のベース電流が増加する。

これにより、トランジスタ５５のエミッタ電流である第１バイアス電流Ｉｂｂ＿ｄｒｖが増加する。第１バイアス電流Ｉｂｂ＿ｄｒｖが増加すると、トランジスタ１２ａの利得が上昇する。

上記とは逆に、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ５３のコレクタ及びベース電位が、下降する。これにより、トランジスタ５２のコレクタ及びベース電位、即ち、トランジスタ５５のベース電位が下降する。また、第１定電流Ｉｃｔｒｌ＿ｄｒｖの内の、トランジスタ５２に流れる電流が増加し、トランジスタ５５のベース電流が減少する。

これにより、トランジスタ５５のエミッタ電流である第１バイアス電流Ｉｂｂ＿ｄｒｖが減少する。第１バイアス電流Ｉｂｂ＿ｄｒｖが減少すると、トランジスタ１２ａの利得が減少する。

これにより、第７の実施の形態は、第１の実施の形態と同様の効果を奏する。

なお、第７の実施の形態と他の実施の形態とを組み合わせても良い。例えば、第７の実施の形態のバイアス制御回路２１が、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、第７の実施の形態のバイアス制御回路２１が、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、第７の実施の形態のバイアス制御回路２１が、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

また、第７の実施の形態のバイアス制御回路２１が、電流出力回路７０に代えて、第５の実施の形態のバイアス制御回路２１Ｄ（図６参照）の電流出力回路７０Ｄを、含んでも良い。また、第７の実施の形態のバイアス制御回路２１に電流出力回路７０Ｄが含まれる場合に、第６の実施の形態（図７参照）と同様に、トランジスタ７２ｂのベースが、トランジスタ６５のエミッタに電気的に接続されても良い。

（第８の実施の形態）
図９は、第８の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図９は、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１の回路構成を示す図である。

バイアス制御回路２１の回路構成は、第１の実施の形態と同様であるので、説明を省略する。

第１の実施の形態では、トランジスタ７４ａのエミッタを、トランジスタ５２のコレクタ及びベースに電気的に接続していた。また、第７の実施の形態では、トランジスタ７４ａのエミッタを、トランジスタ５３のコレクタ及びベースに電気的に接続していた。一方、第８の実施の形態では、トランジスタ７４ａのエミッタを、トランジスタ５５のエミッタに電気的に接続している。つまり、トランジスタ７４ａは、コレクタ電位（電源電位Ｖｃｃ＿ｓ）及びベース電位（制御電位Ｖｃｔｒｌ）に応じたエミッタ電流を、バイアス制御電流Ｉｂｓｔとして、トランジスタ５５のエミッタ（抵抗１４（図１参照）の他端）に、出力する。

バイアス制御電流Ｉｂｓｔは、抵抗１４（図１参照）を経由して、トランジスタ１２ａ（図１参照）のベースに流れる。つまり、トランジスタ１２ａのベース電流である第１バイアス電流Ｉｂｂ＿ｄｒｖは、トランジスタ５５のエミッタ電流と、トランジスタ７４ａのエミッタ電流（バイアス制御電流Ｉｂｓｔ）と、の和になる。

バイアス制御電流Ｉｂｓｔが増加すると、第１バイアス電流Ｉｂｂ＿ｄｒｖが増加し、トランジスタ１２ａの利得が増加する。

上記とは逆に、バイアス制御電流Ｉｂｓｔが減少すると、第１バイアス電流Ｉｂｂ＿ｄｒｖが減少し、トランジスタ１２ａの利得が減少する。

これにより、第８の実施の形態は、第１の実施の形態と同様の効果を奏する。

なお、第８の実施の形態と他の実施の形態とを組み合わせても良い。例えば、第８の実施の形態のバイアス制御回路２１が、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、第８の実施の形態のバイアス制御回路２１が、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、第８の実施の形態のバイアス制御回路２１が、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

また、第８の実施の形態のバイアス制御回路２１が、電流出力回路７０に代えて、第５の実施の形態のバイアス制御回路２１Ｄ（図６参照）の電流出力回路７０Ｄを、含んでも良い。また、第８の実施の形態のバイアス制御回路２１に電流出力回路７０Ｄが含まれる場合に、第６の実施の形態（図７参照）と同様に、トランジスタ７２ｂのベースが、トランジスタ６５のエミッタに電気的に接続されても良い。

（第９の実施の形態）
図１０は、第９の実施の形態の電力増幅回路の回路構成を示す図である。

電力増幅回路１Ｆは、電力増幅回路１（図１参照）と比較して、第３整合回路２２と、第３電力増幅器２３と、インダクタ２４と、抵抗２５と、第３バイアス回路２６と、を更に含む。

第９の実施の形態では、電力増幅回路１Ｆは、第３電力増幅器２３、第１電力増幅器１２及び第２電力増幅器１６という３段の電力増幅器を含むこととするが、本開示はこれに限定されない。電力増幅回路１Ｆは、４段以上の電力増幅器を含んでも良い。

第３電力増幅器２３は、初段と称しても良い。第１電力増幅器１２は、中間段又はドライブ段と称しても良い。第２電力増幅器１６は、最終段又はパワー段と称しても良い。

第１電力増幅器１２、抵抗１４、１８及び２５、第２電力増幅器１６、第１バイアス回路１９、第２バイアス回路２０、バイアス制御回路２１、第３電力増幅器２３、並びに、第３バイアス回路２６は、半導体チップ（ダイ）に形成されても良いが、本開示はこれに限定されない。第１整合回路１１、インダクタ１３、１７及び２４、第２整合回路１５、並びに、第３整合回路２２は、半導体チップが実装される基板に形成されても良いが、本開示はこれに限定されない。

制御回路２Ｆは、制御回路２（図１参照）と比較して、第３定電流源４５を更に含む。

制御回路２Ｆは、電力増幅回路１Ｆとは別の半導体チップ（ダイ）に形成されても良いが、本開示はこれに限定されない。

イネーブル回路４４は、電力増幅回路１Ｆに電力増幅を行わせ（イネーブル）又は停止させる（ディセーブル）制御を行う。イネーブル回路４４は、電力増幅回路１Ｆに電力増幅を行わせる場合には、第１レベルのイネーブル信号を出力し、第１定電流源４１、第２定電流源４２、及び、第３定電流源４５を動作させるとともに、スイッチ４３をオン状態にさせる。イネーブル回路４４は、電力増幅回路１Ｆに電力増幅を停止させる場合には、第２レベルのイネーブル信号を出力し、第１定電流源４１、第２定電流源４２、及び、第３定電流源４５を停止させるとともに、スイッチ４３をオフ状態にさせる。

第３定電流源４５は、イネーブル信号が第１レベルの時（動作時）には、電源電位Ｖｂａｔｔの直流電力を使用して、第３定電流Ｉｃｔｒｌ＿ｆｉｒを、第３バイアス回路２６に出力する。第３定電流源４５は、イネーブル信号が第２レベルの時（停止時）には、第３定電流Ｉｃｔｒｌ＿ｆｉｒを、第３バイアス回路２６に出力しない。

第３整合回路２２は、コンデンサ２２ａを含むものとするが、本開示はこれに限定されない。第３整合回路２２は、コンデンサ、インダクタ等を適宜組み合わせて構成可能である。コンデンサ２２ａは、高周波入力信号ＲＦｉｎの直流成分を遮断し、交流成分を通過させる、ＤＣカットコンデンサの役割を果たす。

第３電力増幅器２３は、トランジスタ２３ａを含む。トランジスタ２３ａのエミッタは、基準電位に電気的に接続されている。

トランジスタ２３ａのコレクタは、インダクタ２４の一端に電気的に接続されている。インダクタ２４の他端は、電源電位Ｖｃｃに電気的に接続されている。インダクタ２４は、電源電位Ｖｃｃの直流電力を、トランジスタ２３ａのコレクタに供給する。トランジスタ２３ａのコレクタには、インダクタ２４を介して、電源電位Ｖｃｃからコレクタ電流が流れる。

インダクタ２４は、高周波入力信号ＲＦｉｎの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、インダクタ２４のインピーダンスは、高周波入力信号ＲＦｉｎの周波数帯域を考慮するに際して、無視できるものとする。また、インダクタ２４は、高周波入力信号ＲＦｉｎの電源回路への結合を抑制する。つまり、インダクタ２４は、チョークインダクタの役割を果たす。

トランジスタ２３ａのベースには、コンデンサ２２ａを介して、高周波入力信号ＲＦｉｎが入力される。

トランジスタ２３ａのベースは、抵抗２５の一端に電気的に接続されている。抵抗２５の他端は、第３バイアス回路２６に電気的に接続されている。

第３バイアス回路２６は、第３定電流Ｉｃｔｒｌ＿ｆｉｒに応じた第３バイアス電流Ｉｂｂ＿ｆｉｒを、抵抗２５の他端に出力する。第３バイアス電流Ｉｂｂ＿ｆｉｒは、抵抗２５を経由し、トランジスタ２３ａのベースに入力される。

トランジスタ２３ａは、第３バイアス電流Ｉｂｂ＿ｆｉｒによって、電気的バイアス状態が設定される。トランジスタ２３ａは、高周波入力信号ＲＦｉｎを電力増幅した高周波信号ＲＦｍ１を、コレクタから第１整合回路１１に出力する。

トランジスタ１２ａのベースには、コンデンサ１１ａを介して、高周波信号ＲＦｍ１が入力される。トランジスタ１２ａは、高周波信号ＲＦｍ１を電力増幅した高周波信号ＲＦｍ２を、コレクタからコンデンサ１５ａに出力する。トランジスタ１６ａのベースには、コンデンサ１５ａを介して、高周波信号ＲＦｍ２が入力される。トランジスタ１６ａは、高周波信号ＲＦｍ２を電力増幅した高周波出力信号ＲＦｏｕｔを、コレクタから出力する。

バイアス制御回路２１には、第２バイアス回路２０内の部位の電位であって、高周波出力信号ＲＦｏｕｔの電力に応じて変化する参照電位Ｖｒｅｆが、入力される。そして、バイアス制御回路２１は、参照電位Ｖｒｅｆに基づいて、第３バイアス電流Ｉｂｂ＿ｆｉｒ及び第１バイアス電流Ｉｂｂ＿ｄｒｖを増加させるためのバイアス制御電流Ｉｂｓｔを、第３バイアス回路２６及び第１バイアス回路１９に出力する。

図１１は、第９の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図１１は、第３バイアス回路２６、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１の回路構成を示す図である。

第３バイアス回路２６は、抵抗８１と、トランジスタ８２、８３及び８５と、コンデンサ８４と、を含む。

抵抗８１の一端には、第３定電流Ｉｃｔｒｌ＿ｆｉｒが、第３定電流源４５（図１１参照）から入力される。

トランジスタ８２のコレクタ及びベースは、抵抗８１の他端に電気的に接続されている。つまり、トランジスタ８２は、ダイオード接続されている。

トランジスタ８２が、本開示の「第１２トランジスタ」に対応する。

トランジスタ８３のコレクタ及びベースは、トランジスタ８２のエミッタに電気的に接続されている。つまり、トランジスタ５３は、ダイオード接続されている。トランジスタ８３のエミッタは、基準電位に接続されている。

トランジスタ８３が、本開示の「第１３トランジスタ」に対応する。

トランジスタ８２のコレクタ及びベースの電位は、ダイオード２個分の電位降下分に相当する。

コンデンサ８４の一端は、トランジスタ８２のコレクタ及びベースに電気的に接続されている。コンデンサ８４の他端は、基準電位に電気的に接続されている。コンデンサ８４は、トランジスタ８２のコレクタ及びベースの電位を安定させ、トランジスタ８５のベース電位をＡＣ的に接地させる。

トランジスタ８５のコレクタには、電源電位Ｖｂａｔｔが入力されている。トランジスタ８５のベースは、トランジスタ８２のコレクタ及びベース、並びに、コンデンサ８４の一端に電気的に接続されている。

トランジスタ８５が、本開示の「第１１トランジスタ」に対応する。

抵抗８１に入力される第３定電流Ｉｃｔｒｌ＿ｆｉｒの内の多くの部分は、トランジスタ８２及び８３を経由して、基準電位に流れる。第３定電流Ｉｃｔｒｌ＿ｆｉｒの内の残りの部分は、トランジスタ８５のベース電流となる。

トランジスタ８５のエミッタは、抵抗２５（図１１参照）の他端に電気的に接続されている。つまり、トランジスタ８５は、エミッタフォロア接続されている。これにより、トランジスタ２３ａ（図１１参照）のベース電位が安定する。トランジスタ８５は、ベース電流に応じたエミッタ電流を、第３バイアス電流Ｉｂｂ＿ｆｉｒとして、抵抗２５（図１１参照）の他端に出力する。

第１の実施の形態では、トランジスタ７４ａのエミッタが、トランジスタ５２のコレクタ及びベース、並びに、トランジスタ５５のベースに電気的に接続されている。一方、第９の実施の形態では、トランジスタ７４ａのエミッタが、トランジスタ８２のコレクタ及びベース、トランジスタ８５のベース、トランジスタ５２のコレクタ及びベース、並びに、トランジスタ５５のベースに電気的に接続されている。つまり、トランジスタ７４ａは、コレクタ電位（電源電位Ｖｃｃ＿ｓ）及びベース電位（制御電位Ｖｃｔｒｌ）に応じたエミッタ電流を、バイアス制御電流Ｉｂｓｔとして、トランジスタ８２のコレクタ及びベース、トランジスタ８５のベース、トランジスタ５２のコレクタ及びベース、並びに、トランジスタ５５のベースに、出力する。

バイアス制御電流Ｉｂｓｔの内の一部が、トランジスタ８２のコレクタ及びベース、並びに、トランジスタ８５のベースに流れる。バイアス制御電流Ｉｂｓｔの内の残りが、トランジスタ５２のコレクタ及びベース、並びに、トランジスタ５５のベースに流れる。

なお、バイアス制御電流Ｉｂｓｔの流れる先が２つに分かれることを考慮し、第９の実施の形態でのトランジスタ７４ａのサイズを、第１の実施の形態でのトランジスタ７４ａのサイズより大きくすることが例示される。例えば、第９の実施の形態でのトランジスタ７４ａのサイズを、第１の実施の形態でのトランジスタ７４ａのサイズの２倍程度とすることが例示される。但し、本開示はこれに限定されない。

バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ８５のベース電位（即ち、トランジスタ８２及び８３での電位降下分）が上昇するとともに、トランジスタ８５のベース電流が増加する。これにより、トランジスタ８５のエミッタ電流である第３バイアス電流Ｉｂｂ＿ｆｉｒが増加する。第３バイアス電流Ｉｂｂ＿ｆｉｒが増加すると、トランジスタ２３ａの利得が増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ２３ａの利得が増加する。

同様に、バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ５５のベース電位（即ち、トランジスタ５２及び５３での電位降下分）が上昇するとともに、トランジスタ５５のベース電流が増加する。これにより、トランジスタ５５のエミッタ電流である第１バイアス電流Ｉｂｂ＿ｄｒｖが増加する。第１バイアス電流Ｉｂｂ＿ｄｒｖが増加すると、トランジスタ１２ａの利得が増加する。

つまり、高周波出力信号ＲＦｏｕｔの電力が大きくなり、トランジスタ１６ａの利得が減少し、バイアス制御電流Ｉｂｓｔが増加すると、トランジスタ１２ａの利得が増加する。

上記とは逆に、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ８５のベース電位（即ち、トランジスタ８２及び８３での電位降下分）が下降するとともに、トランジスタ８５のベース電流が減少する。これにより、トランジスタ８５のエミッタ電流である第３バイアス電流Ｉｂｂ＿ｆｉｒが減少する。第３バイアス電流Ｉｂｂ＿ｆｉｒが減少すると、トランジスタ２３ａの利得が減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ２３ａの利得が減少する。

同様に、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ５５のベース電位（即ち、トランジスタ５２及び５３での電位降下分）が下降するとともに、トランジスタ５５のベース電流が減少する。これにより、トランジスタ５５のエミッタ電流である第１バイアス電流Ｉｂｂ＿ｄｒｖが減少する。第１バイアス電流Ｉｂｂ＿ｄｒｖが減少すると、トランジスタ１２ａの利得が減少する。

つまり、高周波出力信号ＲＦｏｕｔの電力が小さくなり、トランジスタ１６ａの利得が増加し、バイアス制御電流Ｉｂｓｔが減少すると、トランジスタ１２ａの利得が減少する。

このように、電力増幅回路１Ｆは、第２電力増幅器１６の利得の低下を、第３電力増幅器２３及び第１電力増幅器１２の利得の上昇で補うことが出来る。これにより、電力増幅回路１Ｆは、電力増幅回路１Ｆ全体での利得の低下を抑制することが出来る。

また、電力増幅回路１Ｆは、第１の実施の形態の電力増幅回路１（図１参照）の第１電力増幅器１２での利得の上昇量と比較して、第３電力増幅器２３及び第１電力増幅器１２での利得の上昇量を大きくすることができる。

なお、第９の実施の形態と他の実施の形態とを組み合わせても良い。例えば、第９の実施の形態のバイアス制御回路２１が、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、第９の実施の形態のバイアス制御回路２１が、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、第９の実施の形態のバイアス制御回路２１が、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

また、第９の実施の形態のバイアス制御回路２１が、電流出力回路７０に代えて、第５の実施の形態のバイアス制御回路２１Ｄ（図６参照）の電流出力回路７０Ｄを、含んでも良い。また、第９の実施の形態のバイアス制御回路２１に電流出力回路７０Ｄが含まれる場合に、第６の実施の形態（図７参照）と同様に、トランジスタ７２ｂのベースが、トランジスタ６５のエミッタに電気的に接続されても良い。

また、第９の実施の形態のバイアス制御回路２１のトランジスタ７４ａのエミッタが、第７の実施の形態（図８参照）と同様に、トランジスタ８３のコレクタ及びベース、並びに、トランジスタ５３のコレクタ及びベースに電気的に接続されても良い。

また、第９の実施の形態のバイアス制御回路２１のトランジスタ７４ａのエミッタが、第８の実施の形態（図９参照）と同様に、トランジスタ８５のエミッタ、及び、トランジスタ５５のエミッタに電気的に接続されても良い。

（第１０の実施の形態）
図１２は、第１０の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図１２は、第３バイアス回路２６、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１Ｇの回路構成を示す図である。

バイアス制御回路２１Ｇの構成要素のうち、他の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

バイアス制御回路２１Ｇは、バイアス制御回路２１（図１１参照）と比較して、第１電圧電流変換回路７４に代えて、第１電圧電流変換回路７４Ｇを含む。第１電圧電流変換回路７４Ｇは、第１電圧電流変換回路７４と比較して、トランジスタ７４ｂを更に含む。

トランジスタ７４ｂが、本開示の「第１５トランジスタ」に対応する。

トランジスタ７４ｂのコレクタには、電源電位Ｖｃｃ＿ｓが、スイッチ４３（図１０参照）から入力される。トランジスタ７４ｂのベースは、抵抗７３ａの他端及びトランジスタ７２ｂのコレクタに電気的に接続されている。これにより、トランジスタ７４ｂのベースには、制御電位Ｖｃｔｒｌが入力される。トランジスタ７４ｂの出力端子であるエミッタは、トランジスタ８２のコレクタ及びベース、並びに、トランジスタ８５のベースに、電気的に接続されている。トランジスタ７４ｂは、コレクタ電位（電源電位Ｖｃｃ＿ｓ）及びベース電位（制御電位Ｖｃｔｒｌ）に応じたエミッタ電流を、バイアス制御電流Ｉｂｓｔ２として、トランジスタ８２のコレクタ及びベース、並びに、トランジスタ８５のベースに、出力する。

第３バイアス回路２６及び第１バイアス回路１９の動作は、第９の実施の形態と同様であるので、説明を省略する。

バイアス制御回路２１Ｇは、バイアス制御回路２１と比較して、バイアス制御電流Ｉｂｓｔをトランジスタ７４ａのサイズで調整でき、バイアス制御電流Ｉｂｓｔ２をトランジスタ７４ｂのサイズで調整できる。つまり、バイアス制御回路２１Ｇは、バイアス制御電流Ｉｂｓｔと、バイアス制御電流Ｉｂｓｔ２と、を個別に調整できる。これにより、バイアス制御回路２１Ｇは、第３電力増幅器２３での利得の増加量、及び、第１電力増幅器１２での利得の増加量を、高精度に調整することが可能である。

なお、第１０の実施の形態と他の実施の形態とを組み合わせても良い。例えば、第１０の実施の形態のバイアス制御回路２１Ｇが、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、第１０の実施の形態のバイアス制御回路２１Ｇが、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、第１０の実施の形態のバイアス制御回路２１Ｇが、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

また、第１０の実施の形態のバイアス制御回路２１Ｇが、電流出力回路７０に代えて、第５の実施の形態のバイアス制御回路２１Ｄ（図６参照）の電流出力回路７０Ｄを、含んでも良い。また、第１０の実施の形態のバイアス制御回路２１Ｇに電流出力回路７０Ｄが含まれる場合に、第６の実施の形態（図７参照）と同様に、トランジスタ７２ｂのベースが、トランジスタ６５のエミッタに電気的に接続されても良い。

また、第１０の実施の形態のバイアス制御回路２１Ｇのトランジスタ７４ａのエミッタが、第７の実施の形態（図８参照）と同様に、トランジスタ５３のコレクタ及びベースに電気的に接続されても良い。同様に、トランジスタ７４ｂのエミッタが、トランジスタ８３のコレクタ及びベースに電気的に接続されても良い。

また、第１０の実施の形態のバイアス制御回路２１Ｇのトランジスタ７４ａのエミッタが、第８の実施の形態（図９参照）と同様に、トランジスタ５５のエミッタに電気的に接続されても良い。同様に、トランジスタ７４ｂのエミッタが、トランジスタ８５のエミッタに電気的に接続されても良い。

（第１１の実施の形態）
図１３は、第１１の実施の形態の電力増幅回路の回路構成を示す図である。

電力増幅回路１Ｈの構成要素のうち、他の実施の形態と同一の構成要素については、同一の参照符号を付して、説明を省略する。

電力増幅回路１Ｈは、第９の実施の形態の電力増幅回路１Ｆ（図１０参照）と比較して、バイアス制御回路２１が、バイアス制御電流Ｉｂｓｔを、第３バイアス回路２６にだけ出力する。つまり、バイアス制御回路２１は、バイアス制御電流Ｉｂｓｔを、第１バイアス回路１９には出力しない。

図１４は、第１１の実施の形態の電力増幅回路の回路構成を示す図である。詳しくは、図１４は、第３バイアス回路２６、第１バイアス回路１９、第２バイアス回路２０、及び、バイアス制御回路２１の回路構成を示す図である。

トランジスタ７４ａのエミッタは、トランジスタ８２のコレクタ及びベース、並びに、トランジスタ８５のベースに、電気的に接続されている。これにより、バイアス制御電流Ｉｂｓｔが、トランジスタ８２のコレクタ及びベース、並びに、トランジスタ８５のベースに入力される。

第３バイアス回路２６の動作は、第９の実施の形態と同様であるので、説明を省略する。

初段である第３電力増幅器２３は、中間段又はドライバ段である第１電力増幅器１２よりも、サイズが小さい。従って、第１１の実施の形態の電力増幅回路１Ｈは、他の実施の形態と同様の効果を、低消費電力で実現することが可能である。

なお、第１１の実施の形態と他の実施の形態とを組み合わせても良い。例えば、第１１の実施の形態のバイアス制御回路２１が、第２の実施の形態のバイアス制御回路２１Ａ（図３参照）の抵抗ばらつき補償回路７５を、含んでも良い。また、第１１の実施の形態のバイアス制御回路２１が、第３の実施の形態のバイアス制御回路２１Ｂ（図４参照）の電位調整回路７６を、含んでも良い。また、第１１の実施の形態のバイアス制御回路２１が、電位出力回路７３に代えて、第４の実施の形態のバイアス制御回路２１Ｃ（図５参照）の電位出力回路７３Ｃを、含んでも良い。

また、第１１の実施の形態のバイアス制御回路２１が、電流出力回路７０に代えて、第５の実施の形態のバイアス制御回路２１Ｄ（図６参照）の電流出力回路７０Ｄを、含んでも良い。また、第１１の実施の形態のバイアス制御回路２１に電流出力回路７０Ｄが含まれる場合に、第６の実施の形態（図７参照）と同様に、トランジスタ７２ｂのベースが、トランジスタ６５のエミッタに電気的に接続されても良い。

また、第１１の実施の形態のバイアス制御回路２１のトランジスタ７４ａのエミッタが、第７の実施の形態（図８参照）と同様に、トランジスタ８３のコレクタ及びベースに電気的に接続されても良い。

また、第１１の実施の形態のバイアス制御回路２１のトランジスタ７４ａのエミッタが、第８の実施の形態（図９参照）と同様に、トランジスタ８５のエミッタに電気的に接続されても良い。

なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。

１、１Ｆ、１Ｈ 電力増幅回路
２、２Ｆ 制御回路
１１ 第１整合回路
１２ 第１電力増幅器
１３、１７、２４ インダクタ
１４、１８、２５ 抵抗
１５ 第２整合回路
１６ 第２電力増幅器
１９ 第１バイアス回路
２０ 第２バイアス回路
２１、２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｇ バイアス制御回路
２２ 第３整合回路
２３ 第３電力増幅器
２６ 第３バイアス回路
４１ 第１定電流源
４２ 第２定電流源
４３ スイッチ
４４ イネーブル回路
４５ 第３定電流源
７０、７０Ｄ 電流出力回路
７１ 第２電圧電流変換回路
７２ 電流調整回路
７３、７３Ｃ 電位出力回路
７４、７４Ｇ 第１電圧電流変換回路
７５ 抵抗ばらつき補償回路
７６ 電位調整回路

Claims (16)

1. 複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、
   前記複数の電力増幅器にバイアス電流を夫々出力する、複数のバイアス回路と、
   前記複数のバイアス回路の内の１つのバイアス回路内の部位の電位であって、前記高周波出力信号の電力に応じて変化する参照電位に基づいて、前記１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路が出力するバイアス電流を増加させるためのバイアス制御電流を、前記１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路に出力する、バイアス制御回路と、
   を含む、
   電力増幅回路。
2. 請求項１に記載の電力増幅回路であって、
   前記バイアス制御回路は、
   前記参照電位に応じた制御電流を出力する、第１回路と、
   前記制御電流に応じた制御電位を出力する、第２回路と、
   前記制御電位に応じた前記バイアス制御電流を出力する、第３回路と、
   を含む、
   電力増幅回路。
3. 請求項２に記載の電力増幅回路であって、
   前記第１回路は、
   コレクタに第１電源電位が入力され、ベースに前記参照電位が入力される、第１トランジスタと、
   コレクタ及びベースが前記第１トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第２トランジスタと、
   ベースが前記第２トランジスタのベースに電気的に接続され、エミッタが基準電位に電気的に接続され、コレクタが前記第２回路に電気的に接続され、前記制御電流を出力する、第３トランジスタと、
   を含む、
   電力増幅回路。
4. 請求項２に記載の電力増幅回路であって、
   前記第１回路は、
   ベースに前記参照電位が入力され、エミッタが基準電位に電気的に接続され、コレクタが前記第２回路に電気的に接続され、前記制御電流を出力する、第３トランジスタ
   を含む、
   電力増幅回路。
5. 請求項４に記載の電力増幅回路であって、
   前記１つのバイアス回路は、
   コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第４トランジスタと、
   コレクタ及びベースが前記第４トランジスタのベースに電気的に接続された、第５トランジスタと、
   コレクタ及びベースが前記第５トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第６トランジスタと、
   を含み、
   前記第３トランジスタのベースは、前記第６トランジスタのコレクタ及びベースに電気的に接続されている、
   電力増幅回路。
6. 請求項４に記載の電力増幅回路であって、
   前記１つのバイアス回路は、
   コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第４トランジスタと、
   コレクタ及びベースが前記第４トランジスタのベースに電気的に接続された、第５トランジスタと、
   コレクタ及びベースが前記第５トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第６トランジスタと、
   を含み、
   前記第３トランジスタのベースは、前記第４トランジスタのエミッタに電気的に接続されている、
   電力増幅回路。
7. 請求項２から６のいずれか１項に記載の電力増幅回路であって、
   前記バイアス制御回路は、
   前記第１回路と基準電位との間に電気的に接続され、前記制御電流に応じた電位降下を生ずる、第４回路
   を更に含む、
   電力増幅回路。
8. 請求項２から７のいずれか１項に記載の電力増幅回路であって、
   前記バイアス制御回路は、
   前記第１回路と前記第２回路との間に電気的に接続され、前記制御電流に応じた電位降下を生ずる、第５回路
   を更に含む、
   電力増幅回路。
9. 請求項２から８のいずれか１項に記載の電力増幅回路であって、
   前記第２回路は、
   一端に第２電源電位が入力される、第１抵抗と、
   一端が前記第１抵抗の他端に電気的に接続された、第２抵抗と、
   一端が前記第２抵抗の他端に電気的に接続された、第３抵抗と、
   コレクタが、前記第１抵抗の他端及び前記第２抵抗の一端に電気的に接続され、ベースが、前記第２抵抗の他端及び前記第３抵抗の一端に電気的に接続され、エミッタが、前記第３抵抗の他端に電気的に接続された、第７トランジスタと、
   を含む、
   電力増幅回路。
10. 請求項２から９のいずれか１項に記載の電力増幅回路であって、
    前記１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路は、
    コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第８トランジスタと、
    コレクタ及びベースが前記第８トランジスタのベースに電気的に接続された、第９トランジスタと、
    コレクタ及びベースが前記第９トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第１０トランジスタと、
    を含み、
    前記第３回路の出力端子は、前記第８トランジスタのベース、並びに、前記第９トランジスタのコレクタ及びベースに電気的に接続されている、
    電力増幅回路。
11. 請求項２から９のいずれか１項に記載の電力増幅回路であって、
    前記１つのバイアス回路よりも前の段の１つのバイアス回路は、
    コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第８トランジスタと、
    コレクタ及びベースが前記第８トランジスタのベースに電気的に接続された、第９トランジスタと、
    コレクタ及びベースが前記第９トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第１０トランジスタと、
    を含み、
    前記第３回路の出力端子は、前記第１０トランジスタのコレクタ及びベースに電気的に接続されている、
    電力増幅回路。
12. 請求項２から９のいずれか１項に記載の電力増幅回路であって、
    前記１つのバイアス回路よりも前の段の１つのバイアス回路は、
    コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第８トランジスタと、
    コレクタ及びベースが前記第８トランジスタのベースに電気的に接続された、第９トランジスタと、
    コレクタ及びベースが前記第９トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第１０トランジスタと、
    を含み、
    前記第３回路の出力端子は、前記第８トランジスタのエミッタに電気的に接続されている、
    電力増幅回路。
13. 請求項２から９のいずれか１項に記載の電力増幅回路であって、
    前記１つのバイアス回路よりも前の段の１つのバイアス回路は、
    コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第８トランジスタと、
    コレクタ及びベースが前記第８トランジスタのベースに電気的に接続された、第９トランジスタと、
    コレクタ及びベースが前記第９トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第１０トランジスタと、
    を含み、
    前記１つのバイアス回路よりも前の段の他の１つのバイアス回路は、
    コレクタに前記第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第１１トランジスタと、
    コレクタ及びベースが前記第１１トランジスタのベースに電気的に接続された、第１２トランジスタと、
    コレクタ及びベースが前記第１２トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第１３トランジスタと、
    を含み、
    前記第３回路の出力端子は、前記第８トランジスタのベース、及び、前記第１１トランジスタのベースに電気的に接続されている、
    電力増幅回路。
14. 請求項１３に記載の電力増幅回路であって、
    前記第３回路は、
    コレクタに第２電源電位が入力され、ベースに前記制御電位が入力される、第１４トランジスタと、
    コレクタに前記第２電源電位が入力され、ベースに前記制御電位が入力される、第１５トランジスタと、
    を含み、
    前記第１４トランジスタのエミッタは、前記第８トランジスタのベースに電気的に接続され、
    前記第１５トランジスタのエミッタは、前記第１１トランジスタのベースに電気的に接続されている、
    電力増幅回路。
15. 請求項２から９のいずれか１項に記載の電力増幅回路であって、
    前記１つのバイアス回路よりも２つ前の段のバイアス回路は、
    コレクタに第１電源電位が入力され、ベースに定電流が入力され、エミッタからバイアス電流を出力する、第１１トランジスタと、
    コレクタ及びベースが前記第１１トランジスタのベースに電気的に接続された、第１２トランジスタと、
    コレクタ及びベースが前記第１２トランジスタのエミッタに電気的に接続され、エミッタが基準電位に電気的に接続された、第１３トランジスタと、
    を含み、
    前記第３回路の出力端子は、前記第１１トランジスタのベースに電気的に接続されている、
    電力増幅回路。
16. 複数段接続され、高周波入力信号を増幅し、増幅後の高周波出力信号を出力する、複数の電力増幅器と、前記複数の電力増幅器にバイアス電流を夫々出力する、複数のバイアス回路と、を含む電力増幅回路のバイアス電流を制御するバイアス制御回路であって、
    前記複数のバイアス回路の内の１つのバイアス回路内の部位の電位であって、前記高周波出力信号の電力に応じて変化する参照電位に基づいて、前記１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路が出力するバイアス電流を増加させるためのバイアス制御電流を、前記１つのバイアス回路よりも前の段の１つ又は複数のバイアス回路に出力する、
    バイアス制御回路。

Images