WO2020049813A1 - 分布型増幅器 - Google Patents

分布型増幅器 Download PDF

Info

Publication number
WO2020049813A1
WO2020049813A1 PCT/JP2019/021793 JP2019021793W WO2020049813A1 WO 2020049813 A1 WO2020049813 A1 WO 2020049813A1 JP 2019021793 W JP2019021793 W JP 2019021793W WO 2020049813 A1 WO2020049813 A1 WO 2020049813A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission line
distributed amplifier
output
input
terminal
Prior art date
Application number
PCT/JP2019/021793
Other languages
English (en)
French (fr)
Inventor
照男 徐
宗彦 長谷
秀之 野坂
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to US17/271,174 priority Critical patent/US11515850B2/en
Priority to JP2020541018A priority patent/JP7336448B2/ja
Publication of WO2020049813A1 publication Critical patent/WO2020049813A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Definitions

  • the present invention relates to a distributed amplifier in which an amplifier including a cascode stage is connected in parallel between an input-side transmission line and an output-side transmission line.
  • a wide-band amplifier is desired, and one of them is a distributed amplifier.
  • a parasitic capacitance of a transistor is incorporated in an input / output transmission line to perform matching, and a propagation constant of the transmission line between the input and output is matched to enable wideband signal amplification.
  • FIG. 9 is a circuit diagram showing a conventional distributed amplifier.
  • the distributed amplifier 50 includes an input-side transmission line W1 and an output-side transmission line W2, and a cascode stage N (N is an integer of 2 or more) connected in parallel between these W1 and W2.
  • Amplifiers A1, A2, A3,..., AN Amplifiers A1, A2, A3,..., AN.
  • a cascode stage refers to a circuit configuration in which two transistors, an upper stage and a lower stage, which operate in a saturation region are vertically stacked.
  • Source A grounded amplifier circuit.
  • a transistor Q1 (lower stage) and an NPN output transistor Q2 (upper stage) having an emitter terminal connected to the collector terminal of Q1 and a collector terminal connected to the output terminal Voc.
  • a bias potential Vb1 is applied to the base terminal of Q1 via the resistor R1.
  • the bias potential Vb2 generated by the bias circuit B is applied to the base terminal of Q2.
  • the bias circuit B includes resistance elements R2 and R3 (bleeder resistance) connected in series between the negative potential VEE and the ground potential GND (0 V), and a capacitance element C2 connected in parallel to R3 on the GND side. I have. Vb2 obtained by resistance division by R2 and R3 is applied to the base terminal of Q2.
  • C2 has a function of stabilizing Vb2.
  • the cascode stage as the amplifier, the influence of the Miller capacitance between the collector and the base of the input transistor is reduced, and amplification over a wider band becomes possible.
  • the gain on the high frequency side decreases due to an increase in loss of the transmission line and an increase in the phase difference between signals propagating through the input / output lines on the high frequency side of the operating signal frequency band. Therefore, it has been difficult to realize a wider band amplifier.
  • the present invention has been made to solve such a problem, and has as its object to provide a distributed amplifier capable of compensating for a decrease in gain on the high frequency side.
  • a distributed amplifier transmits an input-side transmission line for transmitting an input signal to be amplified and an output signal obtained by amplifying the input signal.
  • An output-side transmission line, and a plurality of amplifiers composed of a cascode stage connected in parallel between the input-side transmission line and the output-side transmission line, wherein the amplifier includes a cascode-connected input transistor and an output transistor.
  • a transmission line or an inductor connected to the base terminal of the output transistor; and a bias circuit for applying a bias potential to the base terminal of the output transistor via the transmission line.
  • the impedance of the transmission line connected to the output transistor of the amplifier increases, and positive feedback is applied from the emitter terminal to the collector terminal of the output transistor. For this reason, a peaking effect is obtained on the high frequency side of the operating signal frequency band, and as a result, a gain decrease on the high frequency side can be compensated. Therefore, a distributed amplifier having a wider band can be realized.
  • FIG. 1 is a circuit diagram illustrating a configuration of the distributed amplifier according to the first embodiment.
  • FIG. 2 is a configuration example of a coplanar line.
  • FIG. 3 is an explanatory diagram showing positive feedback in the output transistor of the amplifier.
  • FIG. 4 is a graph illustrating frequency characteristics (S21) of the distributed amplifier according to the first embodiment.
  • FIG. 5 is a circuit diagram illustrating the configuration of the distributed amplifier according to the second embodiment.
  • FIG. 6 is a graph illustrating frequency characteristics (S21) of the distributed amplifier according to the second embodiment.
  • FIG. 7 is a graph showing a change in the frequency characteristic (S21) of FIG. 6 depending on the inductance value.
  • FIG. 8 is a configuration example of a microstrip line.
  • FIG. 1 is a circuit diagram illustrating a configuration of the distributed amplifier according to the first embodiment.
  • FIG. 2 is a configuration example of a coplanar line.
  • FIG. 3 is an explanatory diagram showing positive feedback in the output transistor of
  • FIG. 9 is a circuit diagram showing a configuration of the distributed amplifier according to the fourth embodiment.
  • FIG. 10 is a circuit diagram illustrating a configuration of an equivalent circuit of the distributed amplifier according to the fourth embodiment.
  • FIG. 11 is a graph illustrating a frequency characteristic of the distributed amplifier according to the fourth embodiment.
  • FIG. 12 is a circuit diagram illustrating a configuration of the distributed amplifier according to the fifth embodiment.
  • FIG. 13 is a graph illustrating frequency characteristics of the distributed amplifier according to the fifth embodiment.
  • FIG. 14 is a graph illustrating a frequency characteristic of the distributed amplifier according to the fifth embodiment.
  • FIG. 15 is a circuit diagram illustrating a configuration of the distributed amplifier according to the sixth embodiment.
  • FIG. 16 is a circuit diagram showing a conventional distributed amplifier.
  • FIG. 1 is a circuit diagram illustrating a configuration of the distributed amplifier according to the first embodiment.
  • the distributed amplifier 10 includes an input-side transmission line W1 and an output-side transmission line W2, and a cascode stage N (N is an integer of 2 or more) connected in parallel between these W1 and W2. ) Amplifiers A1, A2, A3,..., AN.
  • the amplifier An supplies a cascode-connected input transistor Q1 and output transistor Q2, a transmission line WA connected to an input terminal (base terminal) of Q2, and a bias potential via the transmission line WA to an input terminal of Q2. And a bias circuit B to be applied.
  • a cascode stage refers to a circuit configuration in which two transistors, an upper stage and a lower stage, which operate in a saturation region, are vertically stacked.
  • the upper stage comprises an emitter (source) grounded amplifier circuit
  • the lower stage comprises a base ( (Gate) A grounded amplifier circuit.
  • the amplifier An of FIG. 1 has an NPN-type input transistor Q1 (lower stage) having a base terminal connected to an input terminal Vic via a capacitive element C1, an emitter terminal connected to a negative potential VEE, and an emitter terminal connected to the collector of Q1.
  • an NPN output transistor Q2 (upper stage) connected to the output terminal and connected to the output terminal Voc.
  • a bias potential Vb1 is applied to the base terminal of Q1 via the resistor R1.
  • a bias potential Vb2 generated by the bias circuit B is applied to the base terminal of Q2 via the transmission line WA.
  • the bias circuit B includes resistance elements R2 and R3 (bleeder resistance) connected in series between the negative potential VEE and the ground potential GND (0 V), and a capacitance element C2 connected in parallel to R3 on the GND side. I have. Vb2 obtained by resistance division by R2 and R3 is applied to the base terminal of Q2.
  • C2 has a function of stabilizing Vb2.
  • the transmission line WA is formed of a planar waveguide (high-frequency transmission line) such as a coplanar line (CWP) and formed of a conductive film formed on a dielectric substrate used in an integrated circuit.
  • FIG. 2 is a configuration example of a coplanar line.
  • the CWP is a planar waveguide having a structure in which ground conductors 24A and 24B are formed on both sides of a linear signal conductor 23 formed on the surface of the dielectric substrate 20 via slots 22A and 22B. . Specifically, as shown in FIG.
  • the conductor surface between the slots 22A and 22B becomes the signal conductor 23, and the conductor surfaces on both sides become the ground conductors 24A and 24B.
  • NPN-type bipolar transistors are used as Q1 and Q2
  • PNP-type bipolar transistors may be used as Q1 and Q2.
  • field effect transistors such as N-MOS and P-MOS may be used as Q1 and Q2.
  • FIG. 3 is an explanatory diagram showing positive feedback in the output transistor of the amplifier.
  • the input signal Sin from the input side transmission line W1 input to the input terminal Vic is applied to the base terminal of the input transistor Q1 after the DC potential is cut off by the capacitive element C1.
  • a bias potential Vb1 is applied to the base terminal of Q1 via the resistance element R1, and a bias potential Vb2 generated by the bias circuit B is applied to the base terminal of the output transistor Q2.
  • the transmission line WA connected between the bias circuit B and the base terminal of Q2 is formed of a planar waveguide such as a coplanar waveguide (Coplanar Waveguide Calculator), and the impedance increases on the high frequency side of the operating signal frequency band. It has frequency characteristics. Therefore, the ground impedance of Q2 becomes relatively high on the high frequency side, and positive feedback is applied from the emitter terminal of Q2 to the collector terminal. This positive feedback is performed via the base-collector parasitic capacitance Cbc and the base-emitter parasitic capacitance Cbe of Q2, as shown in FIG.
  • FIG. 4 is a graph illustrating frequency characteristics (S21) of the distributed amplifier according to the first embodiment.
  • a characteristic P indicates the frequency characteristic of the conventional distributed amplifier 50 shown in FIG. 9, and a characteristic PA indicates the frequency characteristic of the distributed amplifier 10 according to the present embodiment. Both the characteristics P and PA indicate S21 of the S parameter.
  • the coplanar line CWP shown in FIG. 2 was used as the transmission line WA.
  • the DC gain is 10 dB. Therefore, the -3 dB band (7 dB) is 168 GHz in the case of the characteristic P and is 255 GHz in the case of the characteristic PA. Therefore, according to the present embodiment, it can be seen that the frequency characteristic can be significantly widened by about 50% as compared with the conventional configuration.
  • a plurality of cascode-stage amplifiers A1, A2, A3,..., AN connected in parallel between the input-side transmission line W1 and the output-side transmission line W2 are provided.
  • a transmission line WA is connected to the input terminal (base terminal) of the output transistor Q2 of the amplifier An, and a bias potential Vb2 is applied from the bias circuit B to the input terminal of the output transistor Q2 via the transmission line WA. It is.
  • the impedance of the transmission line WA increases on the high frequency side of the operating signal frequency band, and the emitter of Q2 is connected to the base-emitter parasitic capacitance Cbc and the base-emitter parasitic capacitance Cbe of Q2.
  • Positive feedback is applied from the terminal to the collector terminal. For this reason, a peaking effect is obtained on the high frequency side of the operating signal frequency band, and as a result, a gain decrease on the high frequency side can be compensated. Therefore, a distributed amplifier 10 having a wider band can be realized.
  • a planar waveguide specifically, a coplanar line may be used as the transmission line WA.
  • a WA having stable characteristics can be easily formed on the dielectric substrate of the integrated circuit constituting the amplifier An.
  • the equivalent inductance value realized by the transmission line WA may be in the range of 20 pH to 25 pH.
  • the -3 dB band can be greatly extended, and the distributed amplifier 10 having an extremely wide band can be realized.
  • FIG. 5 is a circuit diagram illustrating the configuration of the distributed amplifier according to the second embodiment.
  • a planar waveguide such as a CPW
  • WA the transmission line WA of the amplifier An.
  • inductor LA inductor LA
  • the amplifier An includes an input transistor Q1 and an output transistor Q2 connected in cascode, an inductor LA connected to an input terminal (base terminal) of Q2, and an input terminal of Q2. And a bias circuit B for applying a bias potential via LA.
  • the inductor LA may be a general high-frequency coil, a so-called planar coil in which a signal conductor formed on the surface of a dielectric substrate used in an integrated circuit is formed in a spiral shape, or a line width in a short distance. May be a distributed constant line with a smaller width.
  • Other configurations according to the present embodiment are the same as those of the first embodiment, and a detailed description thereof will be omitted.
  • the inductor LA connected between the bias circuit B and the base terminal of Q2 is composed of a high-frequency waveguide such as a coplanar line (Coplanar Waveguide Calculator), and has a frequency characteristic in which the impedance increases on the high frequency side of the operating signal frequency band. Have. Therefore, the ground impedance of Q2 becomes relatively high on the high frequency side, and positive feedback is applied from the emitter terminal of Q2 to the collector terminal. This positive feedback is performed via the parasitic capacitance Cbc between the base and the collector and the parasitic capacitance Cbe between the base and the emitter of Q2, as shown in FIG.
  • a high-frequency waveguide such as a coplanar line (Coplanar Waveguide Calculator)
  • FIG. 6 is a graph illustrating frequency characteristics (S21) of the distributed amplifier according to the second embodiment.
  • a characteristic P indicates the frequency characteristic of the conventional distributed amplifier 50 shown in FIG. 9, and a characteristic PB indicates the frequency characteristic of the distributed amplifier 10 according to the present embodiment. Both the characteristics P and PB indicate S21 of the S parameter.
  • the DC gain is 10 dB. Therefore, the -3 dB band (7 dB) is 168 GHz in the case of the characteristic P, and is 287 GHz in the case of the characteristic PB. Therefore, according to the present embodiment, it can be seen that the frequency characteristic can be significantly widened by about 70% as compared with the conventional configuration.
  • FIG. 7 is a graph showing a change in the frequency characteristic (S21) of FIG. 6 depending on the inductance value.
  • the inductor LA is used as the transmission line WA.
  • the transmission line WA composed of a planar waveguide such as a CPW
  • a stable and good frequency characteristic in which the -3 dB band is extended to the high frequency side is obtained, and as a result, the gain decrease on the high frequency side is compensated. can do. Therefore, a distributed amplifier 10 having a wider band can be realized.
  • the inductance value LA of the inductor LA and the inductance value La of the transmission line WA from the range of 20.0 pH to 25.0 pH, it is possible to obtain a stable and good frequency characteristic in which the -3 dB band is extended to the high frequency side. Can be.
  • FIG. 8 is a configuration example of a microstrip line.
  • the microstrip line is one of the planar waveguides, and has a structure in which a linear strip conductor 32 is formed on the surface of a dielectric substrate 30 having a ground conductor 31 formed on the back surface.
  • a ground conductor 31 is provided on one surface of a dielectric having a substrate thickness H and a relative permittivity ⁇ r , and a thickness T and a width are provided on the other surface.
  • a W strip conductor 32 is provided.
  • the electromagnetic wave is transmitted by concentrating the electromagnetic field in the dielectric substrate between the conductors 31 and 32.
  • a microstrip line is used as the transmission line WA.
  • the same operation and effect as in the case where CWP is used can be obtained.
  • the layout of the ground (ground potential) may be complicated, but in the case of the microstrip line, the layout of the ground (ground potential) is provided because the ground conductor 31 is provided. It will be easier.
  • a transmission line or an inductor is added to the base terminal of the output transistor Q2.
  • a transmission line (Lpeak) having an appropriate length for each of the base terminal, the emitter terminal, and the collector terminal of the output transistor Q2 in the cascode stage of the unit cell for further broadening the bandwidth. , Lmid, and Lot).
  • FIG. 11 shows simulation results of frequency characteristics when only Lpeak is added to the unit cell, when Lpeak and Lmid are added, and when Lpeak, Lmid and Lot are added. It can be seen that the addition of three inductors (Lpeak, Lmid, Lot) as in the present embodiment can achieve a wider band.
  • the frequency characteristics after manufacture may be different from those at the time of design due to variations in the manufacturing process and the like. It is desirable to have a configuration that can adjust the frequency characteristics such as the peaking frequency after manufacturing.
  • the capacitor of the output terminal of the bias circuit connected in parallel to the base terminal of the output transistor Q2 in the cascode stage is constituted by a variable capacitor (Cbas) such as a varactor. I have. By changing the capacitance value of the varactor using the voltage (Vcvar) of the control terminal of the varactor, it is possible to change the peaking frequency even after the manufacture and adjust the frequency characteristic.
  • the frequency characteristics are changed by changing the voltage (Vbcas) of the base terminal of the output transistor Q2 in the cascode stage, that is, the bias potential of the bias circuit as shown in FIG. It can also be adjusted.
  • the parasitic capacitance between the base and the collector of the transistor (Cbc in FIGS. 2 and 10) has a dependency on the voltage between the base and the collector. In particular, in the case of a bipolar transistor, this dependency is remarkable.
  • the voltage (Vbcas) at the base terminal of the output transistor Q2 changes, thereby changing the parasitic capacitance (Cbc) that determines the peaking frequency. Even after manufacturing, it is possible to change the frequency characteristics such as the peaking frequency.
  • FIG. 13 shows a simulation result of the frequency characteristics of the unit cell when the capacitance value (Cbas) of the varactor changes using the equivalent circuit of FIG.
  • the peaking frequency can be changed to give a change to the frequency characteristic.
  • FIG. 14 shows a simulation result of the frequency characteristic of the unit cell when the parasitic capacitance (Cbc) is changed by changing the voltage of the base terminal using the equivalent circuit of FIG. It can be seen that the peaking frequency can be changed by changing the parasitic capacitance (Ccb).
  • Reference numeral 10 distributed amplifier, W1: input side transmission line, W2: output side transmission line, A1, A2, A3, AN, An: amplifier, Q1: input transistor, Q2: output transistor, B: bias circuit, WA: transmission Line, LA ... Inductor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Abstract

本願発明の分布型増幅器（１０）では、入力側伝送線路（Ｗ１）と出力側伝送線路（Ｗ２）との間に並列接続された、カスコード段からなる複数の増幅器（Ａ１，Ａ２，Ａ３，…，ＡＮ）を設け、これら増幅器（Ａｎ）の出力トランジスタ（Ｑ２）の入力端子（ベース端子）に伝送線路（ＷＡ）を接続し、バイアス回路（Ｂ）から出力トランジスタ（Ｑ２）の入力端子に対して伝送線路（ＷＡ）を介してバイアス電位（Ｖｂ２）を印加する。　本願発明によれば、高周波側での利得減少を補償することができる。

Description

分布型増幅器
　本発明は、入力側伝送線路と出力側伝送線路との間に、カスコード段からなる増幅器が並列接続された分布型増幅器に関する。
　高速通信や高分解能レーダー等の様々なシステムでは、広帯域な増幅器が望まれており、その１つとして分布型増幅器がある。分布型増幅器は、トランジスタの寄生容量を入出力の伝送線路に組み込んでマッチングを取るとともに、入出力間の伝送線路の伝搬定数を合わせることにより、広帯域な信号増幅を可能にしている。
　従来、分布型増幅器の帯域をさらに増加させるために、増幅器としてカスコード段を用いる構成が提案されている（例えば、非特許文献１など参照）。図９は、従来の分布型増幅器を示す回路図である。図９に示すように、この分布型増幅器５０は、入力側伝送線路Ｗ１および出力側伝送線路Ｗ２と、これらＷ１，Ｗ２間に並列接続された、カスコード段からなるＮ（Ｎは２以上の整数）個の増幅器Ａ１，Ａ２，Ａ３，…，ＡＮとを備えている。入力側伝送線路Ｗ１は、一端に分布型増幅器５０の入力端子Ｖｉｎを有し、他端にポート抵抗ＲＰ１（＝５０Ω）が接続されている。出力側伝送線路Ｗ２は、一端に分布型増幅器５０の出力端子Ｖｏｕｔを有し、他端にポート抵抗ＲＰ２（＝５０Ω）が接続されている。
　一般に、カスコード段（カスコード回路）とは、飽和領域で動作する、上段および下段の２つのトランジスタを縦積みにした回路構成を指し、上段がベース（ゲート）接地増幅回路からなり、下段がエミッタ（ソース）接地増幅回路からなる。
　図９の増幅器Ａｎ（ｎ＝１，２，３，…，Ｎ）は、ベース端子が容量素子Ｃ１を介して入力端子Ｖｉｃに接続され、エミッタ端子が負電位ＶＥＥに接続されたＮＰＮ型の入力トランジスタＱ１（下段）と、エミッタ端子がＱ１のコレクタ端子に接続され、コレクタ端子が出力端子Ｖｏｃに接続されたＮＰＮ型の出力トランジスタＱ２（上段）とを備えている。
　Ｑ１のベース端子には、抵抗素子Ｒ１を介してバイアス電位Ｖｂ１が印加されている。また、Ｑ２のベース端子には、バイアス回路Ｂで生成されたバイアス電位Ｖｂ２が印加されている。バイアス回路Ｂは、負電位ＶＥＥと接地電位ＧＮＤ（０Ｖ）との間に直列接続された抵抗素子Ｒ２，Ｒ３（ブリーダ抵抗）と、ＧＮＤ側のＲ３に並列接続された容量素子Ｃ２とを備えている。Ｒ２，Ｒ３で抵抗分割して得られたＶｂ２がＱ２のベース端子に印加されている。Ｃ２はＶｂ２を安定化する働きを有している。
Chen, Jiashu, and Ali M. Niknejad, "Design and analysis of a stage-scaled distributed power amplifier.", IEEE Transactions on Microwave Theory and Techniques, VOL. 59.5, pp. 1274-1283, MAY 2011
　前述した従来の分布型増幅器によれば、増幅器としてカスコード段を用いることにより、入力トランジスタのコレクタ－ベース間のミラー容量の影響が軽減され、より広帯域な増幅が可能になる。しかしながら、動作信号周波数帯域の高周波側における、伝送線路の損失増加や、入出力線路を伝搬する信号間の位相差の増加等が原因で、高周波側の利得が減少するという問題点があった。そのため、より広帯域な増幅器を実現が困難であった。
　本発明はこのような課題を解決するためのものであり、高周波側での利得減少を補償できる分布型増幅器を提供することを目的としている。
　このような目的を達成するために、本発明にかかる分布型増幅器は、増幅の対象となる入力信号を伝送する入力側伝送線路と、前記入力信号を増幅して得られた出力信号を伝送する出力側伝送線路と、前記入力側伝送線路と前記出力側伝送線路との間に並列接続された、カスコード段からなる複数の増幅器とを備え、前記増幅器は、カスコード接続された入力トランジスタおよび出力トランジスタと、前記出力トランジスタのベース端子に接続された伝送線路またはインダクタと、前記出力トランジスタのベース端子に対して前記伝送線路を介してバイアス電位を印加するバイアス回路とを備えている。
　本発明によれば、動作信号周波数帯域の高周波側で、増幅器の出力トランジスタに接続した伝送線路のインピーダンスが増大して、出力トランジスタのエミッタ端子からコレクタ端子に対して正帰還がかかることになる。このため、動作信号周波数帯域の高周波側でピーキング効果が得られ、結果として、高周波側における利得減少を補償することができる。したがって、より広帯域な分布型増幅器を実現することが可能となる。
図１は、第１の実施の形態にかかる分布型増幅器の構成を示す回路図である。 図２は、コプレーナ線路の構成例である。 図３は、増幅器の出力トランジスタにおける正帰還を示す説明図である。 図４は、第１の実施の形態にかかる分布型増幅器の周波数特性（Ｓ２１）を示すグラフである。 図５は、第２の実施の形態にかかる分布型増幅器の構成を示す回路図である。 図６は、第２の実施の形態にかかる分布型増幅器の周波数特性（Ｓ２１）を示すグラフである。 図７は、インダクタンス値による図６の周波数特性（Ｓ２１）の変化を示すグラフである。 図８は、マイクロストリップ線路の構成例である。 図９は、第４の実施の形態にかかる分布型増幅器の構成を示す回路図である。 図１０は、第４の実施の形態にかかる分布型増幅器の等価回路の構成を示す回路図である。 図１１は、第４の実施の形態にかかる分布型増幅器の周波数特性を示すグラフである。 図１２は、第５の実施の形態にかかる分布型増幅器の構成を示す回路図である。 図１３は、第５の実施の形態にかかる分布型増幅器の周波数特性を示すグラフである。 図１４は、第５の実施の形態にかかる分布型増幅器の周波数特性を示すグラフである。 図１５は、第６の実施の形態にかかる分布型増幅器の構成を示す回路図である。 図１６は、従来の分布型増幅器を示す回路図である。
　次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
　まず、図１を参照して、本発明の第１の実施の形態にかかる分布型増幅器１０について説明する。図１は、第１の実施の形態にかかる分布型増幅器の構成を示す回路図である。
　図１に示すように、この分布型増幅器１０は、入力側伝送線路Ｗ１および出力側伝送線路Ｗ２と、これらＷ１，Ｗ２間に並列接続された、カスコード段からなるＮ（Ｎは２以上の整数）個の増幅器Ａ１，Ａ２，Ａ３，…，ＡＮとを備えている。
　本実施の形態にかかる分布型増幅器１０は、前述した図９の従来の分布型増幅器５０と比較して、各増幅器Ａｎ（ｎ＝１，２，３，…，Ｎ）のバイアス回路Ｂと出力トランジスタＱ２のベース端子との間に、伝送線路ＷＡを備える点が異なる。
　入力側伝送線路Ｗ１は、増幅の対象となる入力信号を伝送するための線路であり、一端に分布型増幅器１０の入力端子Ｖｉｎを有し、他端にポート抵抗ＲＰ１（＝５０Ω）が接続されている。出力側伝送線路Ｗ２は、入力信号を増幅して得られた出力信号を伝送するための線路であり、一端に分布型増幅器１０の出力端子Ｖｏｕｔを有し、他端にポート抵抗ＲＰ２（＝５０Ω）が接続されている。
　増幅器Ａｎは、カスコード接続された入力トランジスタＱ１および出力トランジスタＱ２と、Ｑ２の入力端子（ベース端子）に接続された伝送線路ＷＡと、Ｑ２の入力端子に対して伝送線路ＷＡを介してバイアス電位を印加するバイアス回路Ｂとを備えている。
　一般に、カスコード段（カスコード回路）とは、飽和領域で動作する、上段および下段の２つのトランジスタを縦積みにした回路構成を指し、上段がエミッタ（ソース）接地増幅回路からなり、下段がベース（ゲート）接地増幅回路からなる。
　図１の増幅器Ａｎは、ベース端子が容量素子Ｃ１を介して入力端子Ｖｉｃに接続され、エミッタ端子が負電位ＶＥＥに接続されたＮＰＮ型の入力トランジスタＱ１（下段）と、エミッタ端子がＱ１のコレクタ端子に接続され、コレクタ端子が出力端子Ｖｏｃに接続されたＮＰＮ型の出力トランジスタＱ２（上段）とを備えている。
　Ｑ１のベース端子には、抵抗素子Ｒ１を介してバイアス電位Ｖｂ１が印加されている。また、Ｑ２のベース端子には、バイアス回路Ｂで生成されたバイアス電位Ｖｂ２が、伝送線路ＷＡを介して印加されている。バイアス回路Ｂは、負電位ＶＥＥと接地電位ＧＮＤ（０Ｖ）との間に直列接続された抵抗素子Ｒ２，Ｒ３（ブリーダ抵抗）と、ＧＮＤ側のＲ３に並列接続された容量素子Ｃ２とを備えている。Ｒ２，Ｒ３で抵抗分割して得られたＶｂ２がＱ２のベース端子に印加されている。Ｃ２はＶｂ２を安定化する働きを有している。
　伝送線路ＷＡは、コプレーナ線路（ＣＷＰ）など、集積回路内で使用される誘電体基板上に形成された導体膜からなる平面導波路（高周波伝送線路）で構成されている。図２は、コプレーナ線路の構成例である。ＣＷＰは、平面導波路のうち、誘電体基板２０の表面に形成した線状の信号導体２３の両側に、スロット２２Ａ，２２Ｂを介して接地導体２４Ａ，２４Ｂを形成した構造を持つ導波路である。具体的には、図２に示すように、厚さＨ、長さＬ、比誘電率εrの誘電体基板２０の片面だけに、厚さＴの導体面２１が形成され，その導体面２１にギャップ幅Ｇの２本のスロット（ギャップ）２２Ａ，２２Ｂが信号線幅Ｗの間隔で設けられている。これらスロット２２Ａ，２２Ｂの間の導体面が信号導体２３となり、両側の導体面は接地導体２４Ａ，２４Ｂとなる。
　なお、本実施の形態では、Ｑ１，Ｑ２としてＮＰＮ型のバイポーラトランジスタを用いた場合を例として説明するが、これに限定されるものではない。例えば、Ｑ１，Ｑ２としてＰＮＰ型のバイポーラトランジスタを用いてもよい。また、Ｑ１，Ｑ２としてバイポーラトランジスタに代えて、Ｎ－ＭＯＳやＰ－ＭＯＳなどの電界効果型トランジスタを用いてもよい。
［第１の実施の形態の動作］
　次に、図３を参照して、本実施の形態にかかる分布型増幅器１０の動作について説明する。図３は、増幅器の出力トランジスタにおける正帰還を示す説明図である。
　増幅器Ａｎにおいて、入力端子Ｖｉｃに入力された入力側伝送線路Ｗ１からの入力信号Ｓｉｎは、容量素子Ｃ１で直流電位が遮断された後、入力トランジスタＱ１のベース端子に印加される。Ｑ１のベース端子には、抵抗素子Ｒ１を介してバイアス電位Ｖｂ１が印加されており、出力トランジスタＱ２のベース端子には、バイアス回路Ｂで生成されたバイアス電位Ｖｂ２が印加されている。
　これにより、Ｑ２のベース電位が一定であることからＱ２のエミッタ電位もほぼ一定となる。このため、Ｓｉｎは、Ｑ１で増幅された後、Ｑ２のエミッタ電流に変換されてＱ２のコレクタ電流となり、出力端子Ｖｉｏから出力側伝送線路Ｗ２に出力される。この際、Ｑ１はエミッタ接地増幅回路であるため、Ｑ１のベース－コレクタ間の寄生容量ＣｂｃがＱ１の利得分だけ増幅されるミラー効果が発生するが、Ｑ１の負荷がＱ２のエミッタ端子となり、Ｑ１のコレクタ電流とＱ２のエミッタ電流とが等しいことから、Ｑ１のゲインは１となり、ミラー効果が大幅に抑制される。
　一方、バイアス回路ＢとＱ２のベース端子との間に接続された伝送線路ＷＡは、コプレーナ線路（Coplanar Waveguide Calculator）などの平面導波路からなり、動作信号周波数帯域の高周波側で、インピーダンスが増大する周波数特性を有している。
　このため、Ｑ２の接地インピーダンスが高周波側で比較的高くなり、Ｑ２のエミッタ端子からコレクタ端子に対して正帰還がかかることになる。この正帰還は、図３に示すように、Ｑ２のベース－コレクタ間の寄生容量Ｃｂｃとベース－エミッタ間の寄生容量Ｃｂｅと介して行われる。
　したがって、動作信号周波数帯域の高周波側でピーキング効果が得られ、結果として、高周波側における利得減少を補償することができる。これにより、より広帯域な分布型増幅器１０を実現することが可能となる。
［第１の実施の形態のシミュレーション結果］
　次に、図４を参照して、本実施の形態にかかる分布型増幅器１０の周波数特性をシミュレーションした結果について説明する。図４は、第１の実施の形態にかかる分布型増幅器の周波数特性（Ｓ２１）を示すグラフである。
　図４において、特性Ｐは、図９に示した従来の分布型増幅器５０の周波数特性を示しており、特性ＰＡは、本実施の形態にかかる分布型増幅器１０の周波数特性を示している。特性Ｐ，ＰＡのいずれもＳパラメータのＳ２１を示している。
　シミュレーションでは、６個の増幅器Ａｎを並列接続し、伝送線路ＷＡとして図２に示したコプレーナ線路ＣＷＰを用いた。このＷＡは、信号線幅Ｗ＝２ｕｍ、ギャップ幅Ｇ＝２０ｕｍ、厚さＴ＝２．４ｕｍ、長さＬ＝３５ｕｍのＣＰＷである。またＣＰＷを構成する基板は、基板厚Ｈ＝１３９ｕｍ、比誘電率εr＝３．７、透磁率ｕ0＝１，導電率σ＝８×１０8、誘電正接ｔａｎδ＝０．０５の誘電体基板である。
　特性Ｐ，ＰＡにおいて、ＤＣ利得は１０ｄＢである。このため、－３ｄＢ帯域（７ｄＢ）は、特性Ｐの場合は１６８ＧＨｚであり、特性ＰＡの場合は２５５ＧＨｚである。したがって、本実施の形態によれば、従来構成と比較して、周波数特性を約５０％程度にわたり大幅に広帯域化できていることがわかる。
［第１の実施の形態の効果］
　このように、本実施の形態は、入力側伝送線路Ｗ１と出力側伝送線路Ｗ２との間に並列接続された、カスコード段からなる複数の増幅器Ａ１，Ａ２，Ａ３，…，ＡＮを設け、これら増幅器Ａｎの出力トランジスタＱ２の入力端子（ベース端子）に伝送線路ＷＡを接続し、バイアス回路Ｂから出力トランジスタＱ２の入力端子に対して伝送線路ＷＡを介してバイアス電位Ｖｂ２を印加するようにしたものである。
　これにより、動作信号周波数帯域の高周波側で、伝送線路ＷＡのインピーダンスが増大して、Ｑ２のベース－コレクタ間の寄生容量Ｃｂｃとベース－エミッタ間の間の寄生容量Ｃｂｅと介して、Ｑ２のエミッタ端子からコレクタ端子に対して正帰還がかかることになる。このため、動作信号周波数帯域の高周波側でピーキング効果が得られ、結果として、高周波側における利得減少を補償することができる。したがって、より広帯域な分布型増幅器１０を実現することが可能となる。
　また、本実施の形態において、伝送線路ＷＡとして平面導波路、具体的にはコプレーナ線路を用いてもよい。これにより、増幅器Ａｎを構成する集積回路の誘電体基板に、安定した特性を有するＷＡを容易に形成することができる。
　また、本実施の形態において、伝送線路ＷＡで実現する等価的インダクタンス値を２０ｐＨ～２５ｐＨの範囲とするようにしてもよい。これにより、図４に示したように、－３ｄＢ帯域を大幅に拡張することができ、極めて広帯域な分布型増幅器１０を実現することが可能となる。
［第２の実施の形態］
　次に、図５を参照して、本発明の第２の実施の形態にかかる分布型増幅器１０について説明する。図５は、第２の実施の形態にかかる分布型増幅器の構成を示す回路図である。
　第１の実施の形態では、増幅器Ａｎの伝送線路ＷＡとして、ＣＰＷなどの平面導波路を用いた場合を例として説明した。本実施の形態では、ＷＡとしてインダクタＬＡを用いた場合について説明する。
　図５に示すように、本実施の形態において、増幅器Ａｎは、カスコード接続された入力トランジスタＱ１および出力トランジスタＱ２と、Ｑ２の入力端子（ベース端子）に接続されたインダクタＬＡと、Ｑ２の入力端子に対してＬＡを介してバイアス電位を印加するバイアス回路Ｂとを備えている。
　インダクタＬＡについては、一般的な高周波コイルでもよく、集積回路内で使用される誘電体基板の表面に形成された信号導体を渦巻き状に形成した、いわゆる平面コイルや、短い距離の間で線路幅を狭くした分布定数線路でもよい。本実施の形態にかかるその他の構成については、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。
［第２の実施の形態の動作］
　次に、前述した図３を参照して、本実施の形態にかかる分布型増幅器１０の動作について説明する。
　バイアス回路ＢとＱ２のベース端子との間に接続されたインダクタＬＡは、コプレーナ線路（Coplanar Waveguide Calculator）などの高周波導波路からなり、動作信号周波数帯域の高周波側で、インピーダンスが増大する周波数特性を有している。
　このため、Ｑ２の接地インピーダンスが高周波側で比較的高くなり、Ｑ２のエミッタ端子からコレクタ端子に対して正帰還がかかることになる。この正帰還は、図３に示すように、Ｑ２のベース－コレクタ間の寄生容量Ｃｂｃとベース－エミッタ間の間の寄生容量Ｃｂｅと介して行われる。
　したがって、動作信号周波数帯域の高周波側でピーキング効果が得られ、結果として、高周波側における利得減少を補償することができる。これにより、より広帯域な分布型増幅器１０を実現することが可能となる。
［第２の実施の形態のシミュレーション結果］
　次に、図６を参照して、本実施の形態にかかる分布型増幅器１０の周波数特性をシミュレーションした結果について説明する。図６は、第２の実施の形態にかかる分布型増幅器の周波数特性（Ｓ２１）を示すグラフである。
　図６において、特性Ｐは、図９に示した従来の分布型増幅器５０の周波数特性を示しており、特性ＰＢは、本実施の形態にかかる分布型増幅器１０の周波数特性を示している。特性Ｐ，ＰＢのいずれもＳパラメータのＳ２１を示している。
　シミュレーションでは、６個の増幅器Ａｎを並列接続し、インダクタンス値Ｌａ＝２５．０ｐＨのインダクタＬＡを用いた。
　特性Ｐ，ＰＢにおいて、ＤＣ利得は１０ｄＢである。このため、－３ｄＢ帯域（７ｄＢ）は、特性Ｐの場合は１６８ＧＨｚであり、特性ＰＢの場合は２８７ＧＨｚである。したがって、本実施の形態によれば、従来構成と比較して、周波数特性を約７０％程度にわたり大幅に広帯域化できていることがわかる。
　図７は、インダクタンス値による図６の周波数特性（Ｓ２１）の変化を示すグラフである。図７において、特性Ｐ１，Ｐ２，Ｐ３（＝ＰＢ），Ｐ４は、インダクタＬＡのインダクタンス値Ｌａ＝１５．０ｐＨ，２０．０ｐＨ，２５．０ｐＨ，３０．ｐＨに切り替えた場合における分布型増幅器１０の周波数特性である。
　Ｌａ＝１５．０ｐＨの場合、特性Ｐ１に示されているように、Ｑ２の正帰還によるピーキング効果が小さいため、２００ＧＨｚを超えるあたりで－３ｄＢ帯域から外れており、動作信号周波数帯域の高周波側での通過特性の持ち上がりが十分ではない。一方、Ｌａ＝３０．０ｐＨの場合、特性Ｐ４に示されているように、ピーキング効果が大きすぎるため、高周波側で発振する可能性があり、望ましくない。
　このため、特性Ｐ２，Ｐ３で示されているように、Ｌａ＝２０．０ｐＨ～２５．０ｐＨにおいて、－３ｄＢ帯域が高周波側まで拡張された安定的で良好な周波数特性が得られることが分かる。
　なお、図７に示したインダクタンス値の最適範囲Ｌａ＝２０．０ｐＨ～２５．０ｐＨについては、インダクタＬＡのインダクタンス値に限定されるものではなく、前述したＣＰＷや後述のマイクロストリップ線路など、増幅器の伝送線路ＷＡに関するインダクタンス値の最適範囲として広く適用することができる。
［第２の実施の形態の効果］
　このように、本実施の形態は、伝送線路ＷＡとしては、インダクタＬＡを用いるようにしたものである。
　このため、ＣＰＷなどの平面導波路からなる伝送線路ＷＡと比較して、－３ｄＢ帯域が高周波側まで拡張された安定的で良好な周波数特性が得られ、結果として、高周波側における利得減少を補償することができる。したがって、より広帯域な分布型増幅器１０を実現することが可能となる。
　また、インダクタＬＡさらには伝送線路ＷＡのインダクタンス値Ｌａを、２０．０ｐＨ～２５．０ｐＨの範囲から選択することにより、－３ｄＢ帯域が高周波側まで拡張された安定的で良好な周波数特性を得ることができる。
［第３の実施の形態］
　次に、本発明の第３の実施の形態にかかる分布型増幅器１０について説明する。
　第１の実施の形態では、増幅器Ａｎの伝送線路ＷＡとして、ＣＰＷを用いた場合を例として説明した。本実施の形態では、伝送線路ＷＡとしてマイクロストリップ線路を用いた場合について説明する。
　図８は、マイクロストリップ線路の構成例である。マイクロストリップ線路は、平面導波路の１つであり、裏面に接地導体３１を形成した誘電体基板３０の表面に線状のストリップ導体３２を形成した構造を持つ導波路である。具体的には、図８に示すように、基板厚さＨ，比誘電率εrである誘電体の片方の面に接地導体３１が設けられており，もう一方の面に厚さＴ，幅Ｗのストリップ導体３２が設けられている。基本的には、これら導体３１，３２間の誘電体基板内電磁界を集中させることにより電磁波を伝送する構造となっている。
　本実施の形態にかかるその他の構成については、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。また、ＷＡとしてマイクロストリップ線路を用いた場合の動作およびシミュレーション結果は、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。
［第３の実施の形態の効果］
　このように、本実施の形態は、伝送線路ＷＡとしては、マイクロストリップ線路を用いるようにしたものである。
　これにより、ＣＷＰを用いた場合と同様の作用効果が得られる。また、ＣＷＰの場合には、グラント（接地電位）のレイアウトが複雑になる場合があるが、マイクロストリップ線路の場合には、接地導体３１が設けられているため、グラント（接地電位）のレイアウトが容易となる。
［第４の実施の形態］
　第１の実施の形態では、出力トランジスタＱ２のベース端子に伝送線路もしくはインダクタを付加したが、ベース端子に付加する一つの伝送線路もしくはインダクタだけでは十分な広帯域化が得られないない場合がある。第４の実施の形態では、さらなる広帯域化のために図９のように、単位セルのカスコード段の出力トランジスタＱ２のベース端子、エミッタ端子、コレクタ端子のそれぞれに適切な長さの伝送線路（Ｌｐｅａｋ、Ｌｍｉｄ、Ｌｏｔ）を付け加えた構成としている。これのような構成より、単位セルの周波数特性の中に異なる３つのピーキング周波数を混在させることが可能となり、それぞれのピーキング周波数を適切に設計することにより、付加する伝送線路が一つの場合よりもさらに広帯域化が可能となる。ここで、第１の実施の形態と同様に、伝送線路（Ｌｐｅａｋ、Ｌｍｉｄ、Ｌｏｔ）を適切なインダクタンス値を持つインダクタに置き換えてもよい。 
［第４の実施の形態の効果］
　本実施の形態の効果を示すために、図１０に示す単位セルを単純化した小信号等価回路を用いて特性のシミュレーションを行った。　各パラメータとしては、Ｃｂｅ＝Ｃｂｃ＝Ｃｃｅ＝６ｆＦ、Ｃ２＝１００ｆＦ、Ｒｂ＝３Ω、Ｌｐｅａｋ＝２０ｐＨ、Ｌｍｉｄ＝３０ｐＨ、Ｌｏｔ＝１０ｐＨを用いた。
　図１１は、単位セルにＬｐｅａｋのみを付加した時、Ｌｐｅａｋ、Ｌｍｉｄを付加した時、Ｌｐｅａｋ、Ｌｍｉｄ、Ｌｏｔを付加した時の、周波数特性のシミュレーション結果である。本実施の形態のように、３つのインダクタ（Ｌｐｅａｋ、Ｌｍｉｄ、Ｌｏｔ）を付加することにより広帯域化が図れることがわかる。
［第５の実施の形態］
　第４の実施の形態の分布型増幅器において、製造プロセスのばらつき等によって製造後の周波数特性（特に、ピーキング周波数）が設計時と異なることがある。製造後においてピーキング周波数等の周波数特性を調整可能な構成があることが望ましい。第５の実施の形態では、図１２のように、カスコード段の出力トランジスタＱ２のベース端子に並列接続されているバイアス回路の出力端子のキャパシタをバラクタ等の可変容量キャパシタ（Ｃｂａｓ）で構成している。バラクタの制御端子の電圧（Ｖｃｖａｒ）を用いてバラクタの容量値を変化させることで、製造後においてもピーキング周波数を変化させて、周波数特性を調整可能とすることができる。
　さらに、ピーキング周波数等の周波数特性を調整可能な構成として、図１２のようにカスコード段の出力トランジスタＱ２のベース端子の電圧（Ｖｂｃａｓ）、すなわちバイアス回路のバイアス電位を変化させることで、周波数特性を調整することもできる。トランジスタのベース－コレクタ間の寄生容量（図２、図１０のＣｂｃ）は、ベース－コレクタの電圧に対して依存性があり、特に、バイポーラトランジスタの場合、この依存性は顕著である。出力トランジスタＱ２のベース端子の電圧（Ｖｂｃａｓ）を制御することでベース－コレクタの電圧が変化し、それによりピーキング周波数を決定する寄生容量（Ｃｂｃ）が変化するので、この依存性を利用して、製造後においてもピーキング周波数等の周波数特性に変化を与えることができる。
［第５の実施の形態の効果］
　図１０の等価回路を用いて、バラクタの容量値（Ｃｂａｓ）が変化した時の単位セルの周波数特性のシミュレーション結果を図１３に示す。バラクタの容量値を変化させることによってピーキング周波数を変化させて周波数特性に変化に与えることができる。さらに、図１０の等価回路を用いて、ベース端子の電圧を変化させることにより寄生容量（Ｃｂｃ）を変化させた時の単位セルの周波数特性のシミュレーション結果を図１４に示す。寄生容量（Ｃｃｂ）の変化によってピーキング周波数に変化を与えることができることがわかる。
［第６の実施の形態］
　第６の実施の形態では、第５の実施の形態の図１２の構成に加えて、より所望の周波数特性に制御しやすくするために、図１５のように、カスコード段の入力段にさらにディジェネレーション抵抗とキャパシタの並列回路を接続するピーキング機構を提案する。本実施の形態によれば、第５の実施の形態で実現されるピーキング周波数に加えて、もう少し低周波側にもピーキング周波数を追加し、より所望の周波数特性に制御しやすくすることができる。
　ディジェネレーション抵抗の抵抗値もしくはキャパシタの容量、またはそれらの両方を可変にして、第５の実施の形態の図１２の調整機構と組み合わせることにより、製造後の周波数特性のより自由な調整が可能となり、所望の特性が得られやすくなる。
［実施の形態の拡張］
　以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。例えば、第５の実施の形態の可変容量キャパシタの構成とバイアス回路のバイアス電位を変化させる構成の少なくとも何れかの構成を、第１の実施形態の構成に適用してもよいし、第６の実施の形態のカスコード段の入力段に抵抗とキャパシタの並列回路を接続する構成を第１の実施形態や第４の実施の形態の構成に適用してもよい。
　１０…分布型増幅器、Ｗ１…入力側伝送線路、Ｗ２…出力側伝送線路、Ａ１，Ａ２，Ａ３，ＡＮ，Ａｎ…増幅器、Ｑ１…入力トランジスタ、Ｑ２…出力トランジスタ、Ｂ…バイアス回路、ＷＡ…伝送線路、ＬＡ…インダクタ。

Claims (7)

  1. 　増幅の対象となる入力信号を伝送する入力側伝送線路と、
    　前記入力信号を増幅して得られた出力信号を伝送する出力側伝送線路と、
    　前記入力側伝送線路と前記出力側伝送線路との間に並列接続された、カスコード段からなる複数の増幅器とを備え、
    　前記増幅器は、
    　カスコード接続された入力トランジスタおよび出力トランジスタと、
    　前記出力トランジスタのベース端子に接続された第１の伝送線路または第１のインダクタと、
    　前記出力トランジスタのベース端子に対して前記第１の伝送線路または第１のインダクタを介してバイアス電位を印加するバイアス回路とを備える
    　ことを特徴とする分布型増幅器。
  2. 　請求項１に記載の分布型増幅器において、
    　前記出力トランジスタのコレクタ端子に接続された第２の伝送線路または第２のインダクタと、前記出力トランジスタのエミッタ端子に接続された第３の伝送線路または第３のインダクタとを備える
    　ことを特徴とする分布型増幅器。
  3. 　請求項１または２に記載の分布型増幅器において、
    　前記バイアス回路は、出力端子に並列接続された可変容量キャパシタを備える
    　ことを特徴とする分布型増幅器。
  4. 　請求項１～３のいずれかに記載の分布型増幅器において、
    　前記バイアス回路は、前記バイアス電位が可変となるように構成されている
    　ことを特徴とする分布型増幅器。
  5. 　請求項１～４のいずれかに記載の分布型増幅器において、
    　前記入力トランジスタのエミッタ端子に、抵抗とキャパシタの並列回路が接続され、
    　前記抵抗の抵抗値と前記キャパシタの容量値の少なくとも一方が可変となるように構成されている
    　ことを特徴とする分布型増幅器。
  6. 　請求項１～５のいずれかに記載の分布型増幅器において、
    　前記第１～第３の伝送線路は、平面導波路からなることを特徴とする分布型増幅器。
  7. 　請求項１～６のいずれかに記載の分布型増幅器において、
    　前記第１の伝送線路および第１のインダクタは、２０ｐＨ～２５ｐＨのインダクタンス値を有することを特徴とする分布型増幅器。
PCT/JP2019/021793 2018-09-04 2019-05-31 分布型増幅器 WO2020049813A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/271,174 US11515850B2 (en) 2018-09-04 2019-05-31 Distributed amplifier
JP2020541018A JP7336448B2 (ja) 2018-09-04 2019-05-31 分布型増幅器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-165110 2018-09-04
JP2018165110 2018-09-04

Publications (1)

Publication Number Publication Date
WO2020049813A1 true WO2020049813A1 (ja) 2020-03-12

Family

ID=69721982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/021793 WO2020049813A1 (ja) 2018-09-04 2019-05-31 分布型増幅器

Country Status (3)

Country Link
US (1) US11515850B2 (ja)
JP (1) JP7336448B2 (ja)
WO (1) WO2020049813A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130566A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 分布型アンプ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230163726A1 (en) * 2021-11-22 2023-05-25 Qorvo Us, Inc. Power amplifier having improved gate oxide integrity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304428A (ja) * 1992-04-24 1993-11-16 Mitsubishi Electric Corp 分布増幅器
JP2003092523A (ja) * 2001-07-11 2003-03-28 Fujitsu Ltd カスコード型分布増幅器
JP2006041936A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 分布型増幅器
WO2007108103A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited アナログ回路
JP2014175675A (ja) * 2013-03-05 2014-09-22 Panasonic Corp 高周波増幅回路、無線通信装置、及び高周波増幅回路の制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108103A (ja) 2005-10-17 2007-04-26 Chubu Plant Service Co Ltd 漏油検出端及びこれを使用した漏油検出装置
JP2013239952A (ja) * 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 進行波型増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304428A (ja) * 1992-04-24 1993-11-16 Mitsubishi Electric Corp 分布増幅器
JP2003092523A (ja) * 2001-07-11 2003-03-28 Fujitsu Ltd カスコード型分布増幅器
JP2006041936A (ja) * 2004-07-27 2006-02-09 Fujitsu Ltd 分布型増幅器
WO2007108103A1 (ja) * 2006-03-20 2007-09-27 Fujitsu Limited アナログ回路
JP2014175675A (ja) * 2013-03-05 2014-09-22 Panasonic Corp 高周波増幅回路、無線通信装置、及び高周波増幅回路の制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130566A1 (ja) * 2020-12-17 2022-06-23 日本電信電話株式会社 分布型アンプ
JP7487796B2 (ja) 2020-12-17 2024-05-21 日本電信電話株式会社 分布型アンプ

Also Published As

Publication number Publication date
JPWO2020049813A1 (ja) 2021-08-12
US20210257979A1 (en) 2021-08-19
US11515850B2 (en) 2022-11-29
JP7336448B2 (ja) 2023-08-31

Similar Documents

Publication Publication Date Title
Eriksson et al. InP DHBT distributed amplifiers with up to 235-GHz bandwidth
US8704575B2 (en) Tunable active directional couplers
EP1719243B1 (en) Radio frequency low noise amplifier with automatic gain control
US8988150B2 (en) Amplifier and amplification method
WO2020049813A1 (ja) 分布型増幅器
US20230084449A1 (en) Highly efficient dual-drive power amplifier for high reliability applications
US20090219092A1 (en) Highly linear differential amplifier with a novel resistive source degeneration network
US7728673B2 (en) Wideband active balun using darlington pair
WO2020203182A1 (ja) 分布型回路
Rachakh et al. A Novel Configuration of a Microstrip Microwave Wideband Power Amplifier for Wireless Application
JP4662888B2 (ja) 可変利得増幅器及び差動増幅器
WO2022155163A1 (en) Highly efficient dual-drive power amplifier for high reliability applications
CN115085692A (zh) 一种低附加相移衰减器
US20230006625A1 (en) Distributed Circuit
WO2021005679A1 (ja) 分布型回路
Lu et al. A 107GHz LNA in 65nm CMOS with inductive neutralization and slow-wave transmission lines
WO2021240843A1 (ja) 増幅回路
KR101045541B1 (ko) 전류 미러링을 이용한 믹서
WO2022145183A1 (ja) 増幅器
Chen et al. A design approach for SiGe low-noise amplifiers using wideband input matching
WO2022172404A1 (ja) 差動増幅回路
WO2023243068A1 (ja) 帰還型増幅器
WO2021240830A1 (ja) 増幅回路
Aung et al. A New Degeneration Technique for 60 GHz Triple Cascode Wideband Low Noise Amplifier
Božanić et al. State-of-the-Art Low-Noise Amplifiers in the Millimeter-Wave Regime

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19858483

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020541018

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19858483

Country of ref document: EP

Kind code of ref document: A1