JP2013239952A - 進行波型増幅器 - Google Patents
進行波型増幅器 Download PDFInfo
- Publication number
- JP2013239952A JP2013239952A JP2012112354A JP2012112354A JP2013239952A JP 2013239952 A JP2013239952 A JP 2013239952A JP 2012112354 A JP2012112354 A JP 2012112354A JP 2012112354 A JP2012112354 A JP 2012112354A JP 2013239952 A JP2013239952 A JP 2013239952A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- current
- traveling wave
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45331—Indexing scheme relating to differential amplifiers the AAC comprising one or more diodes coupled as a shunt between the AAC-transistors in the AAC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45612—Indexing scheme relating to differential amplifiers the IC comprising one or more input source followers as input stages in the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
【課題】出力信号におけるジッタを低減する進行波型増幅器を提供する。
【解決手段】進行波型増幅器10は、2以上の差動増幅回路12a,12b,12cを有し、差動増幅回路12a,12b,12cの入力端子が、異なる遅延時間で入力信号を受ける遅延線Lin1,Lin2に接続され、差動増幅回路12a,12b,12cの出力端子が、異なる遅延時間で出力信号を出力する遅延線Lout1,Lout2に接続された進行波型増幅器であって、差動増幅回路12a,12b,12cは、差動対トランジスタTr3,Tr4と、差動対トランジスタTr3,Tr4のそれぞれに直列に接続された一対のカスコードトランジスタTr5,Tr6と、差動対トランジスタTr3,Tr4のスイッチング状態に関わらず一対のカスコードトランジスタTr5,Tr6の電流端子に電流を供給する電流源I5,I6とを有する。
【選択図】図2
【解決手段】進行波型増幅器10は、2以上の差動増幅回路12a,12b,12cを有し、差動増幅回路12a,12b,12cの入力端子が、異なる遅延時間で入力信号を受ける遅延線Lin1,Lin2に接続され、差動増幅回路12a,12b,12cの出力端子が、異なる遅延時間で出力信号を出力する遅延線Lout1,Lout2に接続された進行波型増幅器であって、差動増幅回路12a,12b,12cは、差動対トランジスタTr3,Tr4と、差動対トランジスタTr3,Tr4のそれぞれに直列に接続された一対のカスコードトランジスタTr5,Tr6と、差動対トランジスタTr3,Tr4のスイッチング状態に関わらず一対のカスコードトランジスタTr5,Tr6の電流端子に電流を供給する電流源I5,I6とを有する。
【選択図】図2
Description
本発明は、進行波型増幅器に関するものである。
光通信において使用される光送信モジュールは、通常、レーザダイオード等の光源と、電界吸収型光変調器(EAM:Electro?Absorption Modulator)、マッハ・ツェンダ変調器(MZM:Mach-Zehnder Modulator)等の光変調器と、光変調器駆動回路とで構成される。25Gbpsや40Gbpsの高速通信で使用される光送信モジュールでは、光出力波形のアイパターンにおいて、10ps以下の短い立下り、立上り時間が要求される。そのため、広帯域な電気/光(E/O)応答を持つ光変調器を使用する必要があり、光変調器駆動回路には進行波型増幅器(TWA:Traveling Wave Amplifier)を用いた回路が用いられる。この進行波型増幅器については様々な構成が提案されている(下記特許文献1,2参照。)。
上記のTWA回路にはカスコード接続HBT(ヘテロ接合バイポーラトランジスタ)を用いる場合が多い。このようにカスコード接続HBTを用いた構成では、入力信号として用いる信号ビットパターンによっては、出力信号において時間軸にジッタが発生しやすいという問題があった。
そこで、本発明は、かかる課題に鑑みて為されたものであり、出力信号におけるジッタを低減することが可能な進行波型増幅器を提供することを目的とする。
上記課題を解決するため、本発明の一側面に係る進行波型増幅器は、N個(Nは2以上の整数)の差動増幅回路を有し、N個の差動増幅回路の入力端子が、それぞれ、異なる遅延時間で入力信号を受ける共通の遅延線に接続され、N個の差動増幅回路の出力端子が、それぞれ、異なる遅延時間で出力信号を出力する共通の遅延線に接続された進行波型増幅器であって、差動増幅回路は、差動対トランジスタと、差動対トランジスタのそれぞれに直列に接続された一対のカスコードトランジスタと、差動対トランジスタのスイッチング状態に関わらず該差動対トランジスタのそれぞれに対応する一対のカスコードトランジスタの電流端子に電流を供給する電流源回路と、を有する。
このような進行波型増幅器によれば、差動増幅回路内の差動対トランジスタのスイッチング状態に関わらず該差動対トランジスタに直列に接続されたカスコードトランジスタの電流端子に電流が供給されるので、入力信号に応じたカスコードトランジスタのスイッチング動作のタイミングの遅延を防止できる。これにより、進行波型増幅器の出力信号における時間軸上でのジッタの発生を低減することができる。
上述した進行波型増幅器においては、電流源回路は、該差動対トランジスタに並列に接続された抵抗素子を含む、ことが好適である。こうすれば、簡易な電流源回路の構成でカスコードトランジスタに安定した電流を供給することができる。
また、電流源回路は、抵抗素子に直列に接続されたダイオード素子をさらに含む、ことも好適である。この場合、電流源回路を付加したことによる回路のレイアウト面積の増大を低減できる。
さらに、電流源回路は、該差動対トランジスタの電流端子間に接続された抵抗素子を含む、ことも好適である。かかる構成を採れば、簡易な電流源回路の構成でカスコードトランジスタに安定した電流を供給することができる。
本発明によれば、出力信号におけるジッタを低減することが可能な進行波型増幅器を提供することができる。
以下、添付図面を参照しながら本発明による進行波型増幅器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本発明の実施形態に係る進行波型増幅器の構成を示す回路図であり、図2は、図1の差動増幅器の詳細構成を示す回路図である。この進行波型増幅器10は、例えば光変調器の駆動回路として用いられる。光変調器100としては例えば、電界吸収型光変調器(EAM)が例示される。図1に示す形態においては、光変調器100は、整合抵抗RLと並列に設けられている。整合抵抗RLと光変調器100は、伝送線路Ltを介して、進行波型増幅器10の出力端子Toutに接続されている。
図1に示すように、進行波型増幅器10は、増幅器12a、12b、及び12cを備えている。また、進行波型増幅器10は、入力伝送線路(遅延線)Lin1及びLin2、出力伝送線路(遅延線)Lout1及びLout2を備え得る。ここで、本実施形態の進行波型増幅器10は、差動増幅器を増幅器12a、12b、12cの3個備えているが、2個以上の任意の個数に変更されてもよい。この場合は、差動増幅器の個数に対応して入力伝送線路Lin1、Lin2、及び出力伝送線路Lout1、Lout2の遅延時間(詳細は後述する。)が設定される。
入力伝送線路Lin1及びLin2の入力端には入力端子Tin1及びTin2がそれぞれ設けられている。一実施形態においては、進行波型増幅器10は、差動信号を増幅する進行波型差動増幅器であり、当該進行波型増幅器10には、差動入力信号が入力される。即ち、入力端子Tin1には正相入力信号が入力され、入力端子Tin2には逆相入力信号が入力される。これら入力伝送線路Lin1及びLin2はそれぞれ、入力端と反対側において、終端抵抗R3及びR4に接続されている。
出力伝送線路Lout1の出力端には出力端子Toutが設けられている。出力伝送線路Lout1は、出力端と反対側において終端抵抗R2を介して接地されている。また、出力伝送線路Lout2の一方端は、終端抵抗R5を介して接地されている。出力伝送線路Lout2の他方端は、終端抵抗R1を介して接地されている。
一実施形態においては、進行波型増幅器10は、前置増幅器16を備え得る。前置増幅器16は、入力伝送線路Lin1及びLin2上に設けられている。より具体的には、前置増幅器16の非反転入力は入力端子Tin1に接続されており、その非反転出力は入力伝送線路Lin1に接続されている。また、前置増幅器16の反転入力は入力端子Tin2に接続されており、その反転出力は入力伝送線路Lin2に接続されている。前置増幅器16は、正相入力信号を非反転入力に受けて、非反転出力から正相出力信号を入力伝送線路Lin1に出力する。また、前置増幅器16は、逆相入力信号を反転入力に受けて逆相出力信号を反転出力から入力伝送線路Lin1に出力する。
増幅器12a、12b、及び12cは、一実施形態においては、差動型の非反転増幅器(差動増幅回路)であり得る。増幅器12a、12b、及び12cは、入力側において、共通の入力伝送線路Lin1及びLin2に接続され、異なる遅延時間で入力信号を受ける。より具体的には、増幅器12a、12b、及び12cの非反転入力は入力伝送線路Lin1に接続されており、増幅器12a、12b、及び12cの反転入力は入力伝送線路Lin2に接続されている。
また、増幅器12a、12b、及び12cは、出力側において、共通の出力伝送線路Lout1及びLout2に接続され、異なる遅延時間で出力信号を出力する。より具体的には、増幅器12a、12b、及び12cの非反転出力は出力伝送線路Lout1に接続されており、増幅器12a、12b、及び12cの反転出力は出力伝送線路Lout2に接続されている。
増幅器12a、12b、及び12cは、前置増幅器16からの正相信号を、入力伝送線路Lin1を介して受けて、正相出力信号を出力伝送線路Lout1に出力する。また、増幅器12a、12b、及び12cは、前置増幅器16からの逆相信号を、入力伝送線路Lin2を介して受けて、逆相出力信号を出力伝送線路Lout2に出力する。
増幅器12a、12b、及び12cは、入力端子Tin1及びTin2に入力される差動入力信号を、前置増幅器16を介して、それぞれ固有の遅延時間で受ける。増幅器12a、12b、及び12cに入力される信号の遅延時間は、入力端子Tin1及びTin2から増幅器それぞれまでの伝送線路によって規定される。即ち、伝送線路の遅延時間は、(LC)1/2により規定される。ここで、Lは伝送線路のインダクタンス成分であり、Cは伝送線路の容量成分である。
図1に示す伝送線路Lin11は、増幅器12aの入力に接続する線路の伝送線路Lin1上の分岐ノードと増幅器12bの非反転入力との間に存在する伝送線路であり、増幅器12bの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin21は、増幅器12aの入力に接続する線路の伝送線路Lin2上の分岐ノードと増幅器12bの反転入力との間に存在する伝送線路であり、増幅器12bの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lin12は、増幅器12bの入力に接続する線路の伝送線路Lin1上の分岐ノードと増幅器12cの非反転入力との間に存在する伝送線路であり、増幅器12cの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin22は、増幅器12bの入力に接続する線路の伝送線路Lin2上の分岐ノードと増幅器12cの反転入力との間に存在する伝送線路であり、増幅器12cの入力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lin13は、増幅器12cの入力に接続する線路の伝送線路Lin1上の分岐ノードと終端抵抗R3との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lin23は、増幅器12cの入力に接続する線路の伝送線路Lin2上の分岐ノードと終端抵抗R4との間に存在する伝送線路であり、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
伝送線路Lout12は、増幅器12bの出力に接続する線路と伝送線路Lout1との接続点と増幅器12aの非反転出力との間に存在する伝送線路であり、増幅器12aの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lout22は、増幅器12bの出力に接続する線路と伝送線路Lout2との接続点と増幅器12aの反転出力との間に存在する伝送線路であり、増幅器12aの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
また、伝送線路Lout13は、増幅器12cの出力に接続する線路と伝送線路Lout1との接続点と増幅器12bの非反転出力との間に存在する伝送線路であり、増幅器12bの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。伝送線路Lout23は、増幅器12cの出力に接続する線路と伝送線路Lout2との接続点と増幅器12bの反転出力との間に存在する伝送線路であり、増幅器12bの出力容量、配線容量、及び、配線インダクタンスにより形成される伝送線路である。
進行波型増幅器10においては、伝送線路Lin11、Lin21、Lout12、及び、Linout22が信号に与える遅延時間は、実質的に等しくなるように設定されている。したがって、前置増幅器16から増幅器12a、12bを通り出力端子Toutに到達する信号は遅延時間が実質的に同じで位相が一致することになる。また、伝送線路Lin12、Lin22、Lout13、及び、Linout23が、信号に与える遅延時間は実質的に等しくなるように設定されている。したがって、前置増幅器16から増幅器12b、12cを通り出力端子Toutに到達する信号は遅延時間が実質的に同じで位相が一致することになる。これにより、入力端子Tin1に入力された信号が増幅器12a、12b、12cの各々を通ることにより出力端子Toutに出力される各々の電流信号は、出力端子Toutにおいて位相整合される。
増幅器12a、12b、及び12cは、図2に示すような差動増幅器20によって構成されている。増幅器20は、トランジスタTr1、Tr2、Tr11、Tr12、Tr3、Tr4、Tr5、及びTr6、キャパシタC1、抵抗素子R11、R12、R13及びR14、並びに、電流源I1、I2、I11、I12、I4、I5、及びI6を備えている。増幅器20は、差動増幅器であり、入力端子In1及びIn2に入力される差動入力信号を増幅して、差動出力信号を出力端子Out1及びOut2に出力する。
増幅器20においては、トランジスタTr1のベースが入力端子In2に接続されており、トランジスタTr1のコレクタが接地電位に接続されており、トランジスタTr1のエミッタが電流源I1及びトランジスタTr11のベースに接続されている。また、トランジスタTr2のベースが入力端子In1に接続されており、トランジスタTr2のコレクタが接地電位に接続されており、トランジスタTr2のエミッタが電流源I2及びトランジスタTr12のベースに接続されている。また、トランジスタTr11のコレクタが接地電位に接続されており、トランジスタTr11のエミッタが電流源I11及びトランジスタTr4のベースに接続されている。また、トランジスタTr12のコレクタが接地電位に接続されており、トランジスタTr12のエミッタが電流源I12及びトランジスタTr3のベースに接続されている。これらのトランジスタTr1、Tr2、Tr11、及びTr12は、2段のエミッタフォロワ回路を構成する。
トランジスタTr3及びトランジスタTr4は一対の差動対トランジスタを構成している。トランジスタTr3及びトランジスタTr4には、トランジスタTr5及びトランジスタTr6がカスコード接続されている。すなわち、トランジスタTr5及びトランジスタTr6は、それぞれ、トランジスタTr3及びトランジスタTr4に直列に接続された一対のカスコードトランジスタである。より詳細には、トランジスタTr3のコレクタにカスコードトランジスタTr5のエミッタが接続されており、トランジスタTr4のコレクタにカスコードトランジスタTr6のエミッタが接続されている。トランジスタTr3のエミッタは抵抗素子R11を介して電流源I4に接続されており、トランジスタTr4のエミッタは、抵抗素子R12を介して電流源I4に接続されている。
トランジスタTr5のコレクタは、出力端子Out1に接続されており、トランジスタTr6のコレクタは、出力端子Out2に接続されている。トランジスタTr5のベース及びトランジスタTr6のベースは、抵抗素子R13及びR14の間のノードNに接続されている。このノードNには、その一端が接地電位に接続されたキャパシタC1の他端が接続されている。抵抗素子R13及びR14は、電源電位をノードNにおいて分圧する分圧回路を構成している。抵抗素子R13及びR14によって与えられるノードNの電圧は、トランジスタTr3及びTr4のバイアスを設定するものである。トランジスタTr3及びTr4は、InP系n型のダブルへテロ接合バイポーラトランジスタ(InP−DHBT)であり得る。
さらに、トランジスタTr5のエミッタ及びトランジスタTr3のコレクタには、カスコードトランジスタであるトランジスタTr5のエミッタ(電流端子)から引き出すようにトランジスタTr5に電流を供給する電流源I5が接続されている。また、トランジスタTr6のエミッタ及びトランジスタTr4のコレクタには、カスコードトランジスタであるトランジスタTr6のエミッタ(電流端子)から引き出すように電流を供給する電流源I6が接続されている。これらの電流源I5、I6は、それぞれ、トランジスタTr3,Tr4のスイッチング状態(オン/オフ状態)に関わらず10μA〜1mAの電流を生成する電流源であり得る。
図3には、増幅器20の一実施例である増幅器20Aの構成を示している。この増幅器20Aでは、電流源I5,I6として、それぞれ、トランジスタTr3,Tr4に並列に接続された抵抗素子R15,R16を有している。これらのR15,R16は、例えば、約1V〜2Vの電圧が印加される場合に上記範囲の電流を生成するために、約1kΩ〜200kΩの抵抗値に設定されている。トランジスタのベース−エミッタ間抵抗Rbeは10〜100Ω程度であるため、それに対して抵抗素子R15,R16の抵抗値が十分大きいため、抵抗素子R15,R16は増幅器20A内で電流源として振る舞う。このような電流源I5,I6の構成では、簡易な電流源回路の構成でカスコードトランジスタTr5,Tr6に安定した電流を供給することができる。
図4には、増幅器20の他の実施例である増幅器20Bの構成を示している。この増幅器20Aでは、電流源I5,I6として、それぞれ、トランジスタTr3,Tr4に並列に接続された抵抗素子R15,R16に加えて、該抵抗素子R15,R16に直列に接続されたダイオード素子Di1,Di2を有している。このようなダイオード素子Di1,Di2を備えることで、電流源I5、I6の必要な電流量に対して、抵抗素子R15,R16の抵抗値が小さくて済むため、抵抗素子R15,R16のレイアウト面積を小さくすることができ、増幅器20Bのサイズを小さくすることができる。これらのダイオード素子Di1,Di2の直列数は、電流源I5、I6の必要な電流量、及び抵抗素子R15,R16の抵抗値に応じて適宜設定され得る。
以上のような構成の進行波型増幅器10によれば、差動増幅器20内の差動対トランジスタTr3,Tr4のスイッチング状態に関わらず該差動対トランジスタTr3,Tr4に直列に接続されたカスコードトランジスタTr5,Tr6のエミッタに電流が供給されるので、入力信号に応じたカスコードトランジスタTr5,Tr6のスイッチング動作のタイミングの遅延を防止できる。これにより、進行波型増幅器10の出力信号における時間軸上でのジッタの発生を低減することができる。
このような進行波型増幅器10の作用効果について詳細に説明する。
まず、図8に示すような比較例である差動増幅器920における動作を示す。この差動増幅器920の構成は、電流源I5,I6を備えない点以外は差動増幅器20と同じである。この差動増幅器20では、差動対トランジスタTr3,Tr4の電流が完全にスイッチするような大振幅の信号が入力された場合にジッタが発生しやすい。
図9には、差動増幅器920のカスコードトランジスタTr6の周辺部分を含む等価回路を示している。この等価回路には、トランジスタTr6のエミッタ電流を示す電流源Ie、トランジスタTr6のベース−エミッタ間抵抗Rbe、及びトランジスタTr6のベースエミッタ間容量Cbeが含まれる。また、トランジスタTr6のベースはキャパシタC1を介して接地電位に接続されている。また、図10(a)〜(c)には、トランジスタTr6のコレクタ電流Ic、トランジスタTr6のエミッタ電位Ve、及びトランジスタTr6のエミッタ電流Ie(トランジスタTr4のコレクタ電流Ic)の時間変化の一例が示されている。このように、増幅器920に入力される入力信号の振幅が十分大きい場合、トランジスタTr4のコレクタ電流Icはスイッチング状態がオフ状態のときに数μAにまで低下する。
さらに、図11には、トランジスタTr6におけるベース−エミッタ間電位Vbeとエミッタ電流Ieとの関係S1、及びベース−エミッタ間電圧Vbeとベース−エミッタ間抵抗Rbeとの関係S2を示す。HBTトランジスタにおけるベース−エミッタ間電位Vbeとエミッタ電流Ieとの関係は、ダイオードの順方向特性であるため、トランジスタのエミッタ抵抗を無視できる程度に電流値が小さい領域においては、下記式(1);
Ie=Ie0×{exp(q×Vbe/k×T)−1} …(1)
(ここで、qは電気素量、kはボルツマン定数、Tは温度、Ie0は電圧零の時のエミッタ電流)
で表される。上記式(1)より、ベース−エミッタ間の微分抵抗値Rbeは、下記式(2);
Rbe=k×T/(q×Ie0)×exp(−q×Vbe/k×T) …(2)
上記(2)式により、ベース−エミッタ間電位Vbeが低下するに従い(図11中の矢印方向に向かうに従い)、微分抵抗値Rbeは指数関数的に増加する。なお、エミッタ電流Ieの大きい領域(例えば、Vbeが0.8V以上)においては、トランジスタTr6のエミッタ抵抗がエミッタ電流Ie及び微分抵抗値Rbeに対して支配的になる。
Ie=Ie0×{exp(q×Vbe/k×T)−1} …(1)
(ここで、qは電気素量、kはボルツマン定数、Tは温度、Ie0は電圧零の時のエミッタ電流)
で表される。上記式(1)より、ベース−エミッタ間の微分抵抗値Rbeは、下記式(2);
Rbe=k×T/(q×Ie0)×exp(−q×Vbe/k×T) …(2)
上記(2)式により、ベース−エミッタ間電位Vbeが低下するに従い(図11中の矢印方向に向かうに従い)、微分抵抗値Rbeは指数関数的に増加する。なお、エミッタ電流Ieの大きい領域(例えば、Vbeが0.8V以上)においては、トランジスタTr6のエミッタ抵抗がエミッタ電流Ie及び微分抵抗値Rbeに対して支配的になる。
ここで、トランジスタTr4のコレクタ電流Icがオン状態の場合、コレクタ電流Icが10mA程度となり、そのときのトランジスタTr6の電圧Vbeは0.94Vであり、トランジスタTr6の抵抗値Rbeは10Ω程度である(図11の電圧値Vhigh)。
それに対して、トランジスタTr4のコレクタ電流Icがオフ状態で1μA程度になった場合、トランジスタTr6の電圧Vbeは0.55V程度であり、トランジスタTr6の抵抗値Rbeは1kΩ以上に上昇する(図11の電圧値Vlowの範囲)。抵抗Rbeには並列に0.1pF程度の容量Cbeが存在するため、抵抗値Rbeが上昇した場合、急激にエミッタ電位Veの時定数が低下する。その結果、図10(b)に示すように、コレクタ電流Icがオフ状態では、エミッタ電位Veが時間に対して緩やかに電位が変化する状態になる。その後、トランジスタTr4のコレクタ電流Icがオン状態に転じた時、抵抗値Rbeが低い抵抗になるまでエミッタ電位Veがいったん回復(低下)し、その後、トランジスタTr6のコレクタ電流Icがオンする。このとき、抵抗値Rbeが高い値から低い値までいったん回復するわずかな時間の分だけトランジスタTr6のコレクタ電流Icがオンするタイミングが遅延する。抵抗値Rbeが高抵抗になる領域のトランジスタ特性は、製造ばらつき、及び環境温度の影響を受けやすい。進行波型増幅器の場合、伝送路で差動増幅器間を接続する必要があるため、各差動増幅回路の距離は最も離れた部分で2〜4mmとなる。このため、各差動増幅回路の製造ばらつきや動作時の温度を均一にすることは難しく、この抵抗値Rbeが回復する時間も各増幅器ごとに異なってくる。このため、各増幅器を通った信号が、出力端子Toutにおいてわずかな時間差を持つため光変調器100の出力で位相が一致せず、ジッタとなって現れる。
それに対して、トランジスタTr4のコレクタ電流Icがオフ状態で1μA程度になった場合、トランジスタTr6の電圧Vbeは0.55V程度であり、トランジスタTr6の抵抗値Rbeは1kΩ以上に上昇する(図11の電圧値Vlowの範囲)。抵抗Rbeには並列に0.1pF程度の容量Cbeが存在するため、抵抗値Rbeが上昇した場合、急激にエミッタ電位Veの時定数が低下する。その結果、図10(b)に示すように、コレクタ電流Icがオフ状態では、エミッタ電位Veが時間に対して緩やかに電位が変化する状態になる。その後、トランジスタTr4のコレクタ電流Icがオン状態に転じた時、抵抗値Rbeが低い抵抗になるまでエミッタ電位Veがいったん回復(低下)し、その後、トランジスタTr6のコレクタ電流Icがオンする。このとき、抵抗値Rbeが高い値から低い値までいったん回復するわずかな時間の分だけトランジスタTr6のコレクタ電流Icがオンするタイミングが遅延する。抵抗値Rbeが高抵抗になる領域のトランジスタ特性は、製造ばらつき、及び環境温度の影響を受けやすい。進行波型増幅器の場合、伝送路で差動増幅器間を接続する必要があるため、各差動増幅回路の距離は最も離れた部分で2〜4mmとなる。このため、各差動増幅回路の製造ばらつきや動作時の温度を均一にすることは難しく、この抵抗値Rbeが回復する時間も各増幅器ごとに異なってくる。このため、各増幅器を通った信号が、出力端子Toutにおいてわずかな時間差を持つため光変調器100の出力で位相が一致せず、ジッタとなって現れる。
上記のような現象は、トランジスタTr6のベース−エミッタ間抵抗Rbeが高い領域に動作点が来る場合、つまり、下記の条件下で発生しやすい。
条件1.差動対トランジスタTr3,Tr4を完全にスイッチし、トランジスタTr6のエミッタ電流Ieが1μA等の小さい値をとる場合。
条件2.上記の状態が長時間続く場合。つまり、連続ビット列を含む入力信号のパターンの場合。
差動増幅器920を光変調器駆動回路として用いる場合、入力信号振幅に関わらず一定の出力振幅が必要となるため、リミット動作が必要となり、差動増幅器920の差動対は完全にスイッチング動作させる必要がある。また、光通信用途においてはPRBS(疑似ランダムビットシーケンス)231−1のような最長31ビットの連続ビット列を含む信号パターンを伝送する条件があり、上記2つの条件を満たしてしまう。
条件1.差動対トランジスタTr3,Tr4を完全にスイッチし、トランジスタTr6のエミッタ電流Ieが1μA等の小さい値をとる場合。
条件2.上記の状態が長時間続く場合。つまり、連続ビット列を含む入力信号のパターンの場合。
差動増幅器920を光変調器駆動回路として用いる場合、入力信号振幅に関わらず一定の出力振幅が必要となるため、リミット動作が必要となり、差動増幅器920の差動対は完全にスイッチング動作させる必要がある。また、光通信用途においてはPRBS(疑似ランダムビットシーケンス)231−1のような最長31ビットの連続ビット列を含む信号パターンを伝送する条件があり、上記2つの条件を満たしてしまう。
これに対して、図5に示すように、本実施形態でのバイアス条件では、トランジスタTr4のコレクタ電流Icがオフ状態になっても、トランジスタTr6には電流源I6の生成する電流が流れるため、動作電位が抵抗値Rbeの高い領域に達することなく、抵抗値Rbeは100Ω程度までの上昇に抑えられる(図5では電流源I6の生成する電流を100μAとしている)。これにより、トランジスタTr6のベース−エミッタ間抵抗Rbeが高い値から低い値まで回復する時間が短くなり、また、その時間の差動増幅器間のばらつきも抑えることができる。これにより、本実施形態の進行波型増幅器10によれば、出力信号におけるジッタが低減できる。
図6(a)には、図8に示した差動増幅器920を内蔵した進行波型増幅器を利用した光変調器の出力信号を示し、図6(b)には、本実施形態の進行波型増幅器10を利用した光変調器の出力信号を示している。この場合、信号パターンとして、43.0Gbps、PRBS 231−1のパターンを用いた。比較例におけるジッタRMSの値が850fsであるのに対し、進行波型増幅器10においてはジッタRMSの値が785fsであり、本実施形態ではジッタが少ないことが確認された。
なお、本発明は上述した実施形態に限定されるものではない。例えば、上記の電流源I5,I6の代わりに、カスコードトランジスタTr5,Tr6に電流を供給する機能を有する他の構成の電流源回路を採用してもよい。例えば、本発明に適用される差動増幅器としては、図7に示すような差動増幅器20Cであってもよい。この差動増幅器20Cには、Tr5のエミッタとTr6のエミッタとの間に接続された抵抗素子R17が電流源回路として備えられている。この抵抗素子R17としては、抵抗値100Ω〜10kΩの範囲の抵抗素子を採用し得る。トランジスタTr4のコレクタ電流IcがオフでトランジスタTr3のコレクタ電流Icがオンの場合、トランジスタTr6のエミッタからトランジスタTr3のコレクタに抵抗素子R17を介して電流が生成される。トランジスタTr4のコレクタ電流IcがオンでトランジスタTr3のコレクタ電流Icがオフの場合、トランジスタTr5のエミッタからトランジスタTr4のコレクタに抵抗素子R17を介して電流が生成される。抵抗素子R17で生成される電流値Iaddについては、トランジスタTr5とトランジスタTr6の抵抗Rbeを線形と近似した場合は、下記式(3);
Iadd=Rbe/(Radd1+Rbe)×Ic …(3)
(ただし、Radd1は抵抗素子R17の抵抗値。)
で表される。この電流Iaddを10μA〜1mA程度になるように抵抗値Radd1が設定されることで、抵抗素子R17が電流源I5,I6と同じ機能を有する。
Iadd=Rbe/(Radd1+Rbe)×Ic …(3)
(ただし、Radd1は抵抗素子R17の抵抗値。)
で表される。この電流Iaddを10μA〜1mA程度になるように抵抗値Radd1が設定されることで、抵抗素子R17が電流源I5,I6と同じ機能を有する。
10…進行波型増幅器、12a,12b,12c ,20…差動増幅回路、I5,I6…電流源(電流源回路)、Lin1,Lin2…入力伝送線路、Lout1,Lout2…出力伝送線路、R15,R16,R17…抵抗素子(電流源回路)、Di1,Di2…ダイオード素子(電流源回路)、Tr3,Tr4…差動対トランジスタ、Tr5,Tr6…カスコードトランジスタ。
Claims (4)
- N個(Nは2以上の整数)の差動増幅回路を有し、前記N個の前記差動増幅回路の入力端子が、それぞれ、異なる遅延時間で入力信号を受ける共通の遅延線に接続され、前記N個の前記差動増幅回路の出力端子が、それぞれ、異なる遅延時間で出力信号を出力する共通の遅延線に接続された進行波型増幅器であって、
前記差動増幅回路は、
差動対トランジスタと、
前記差動対トランジスタのそれぞれに直列に接続された一対のカスコードトランジスタと、
前記差動対トランジスタのスイッチング状態に関わらず該差動対トランジスタのそれぞれに対応する前記一対のカスコードトランジスタの電流端子に電流を供給する電流源回路と、
を有することを特徴とする進行波型増幅器。 - 前記電流源回路は、該差動対トランジスタに並列に接続された抵抗素子を含む、
ことを特徴とする請求項1記載の進行波型増幅器。 - 前記電流源回路は、前記抵抗素子に直列に接続されたダイオード素子をさらに含む、
ことを特徴とする請求項2記載の進行波型増幅器。 - 前記電流源回路は、該差動対トランジスタの前記電流端子間に接続された抵抗素子を含む、
ことを特徴とする請求項1記載の進行波型増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112354A JP2013239952A (ja) | 2012-05-16 | 2012-05-16 | 進行波型増幅器 |
US13/895,920 US8907722B2 (en) | 2012-05-16 | 2013-05-16 | Traveling wave amplifier with suppressed jitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012112354A JP2013239952A (ja) | 2012-05-16 | 2012-05-16 | 進行波型増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013239952A true JP2013239952A (ja) | 2013-11-28 |
Family
ID=49580841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012112354A Pending JP2013239952A (ja) | 2012-05-16 | 2012-05-16 | 進行波型増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8907722B2 (ja) |
JP (1) | JP2013239952A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051975A (ja) * | 2014-08-29 | 2016-04-11 | 住友電気工業株式会社 | 進行波型増幅器 |
JP2016054452A (ja) * | 2014-09-04 | 2016-04-14 | 住友電気工業株式会社 | 光変調器駆動回路 |
US9825602B2 (en) | 2015-10-23 | 2017-11-21 | Sumitomo Electric Industries, Ltd. | Amplifier |
JPWO2020049813A1 (ja) * | 2018-09-04 | 2021-08-12 | 日本電信電話株式会社 | 分布型増幅器 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9306499B2 (en) * | 2013-09-27 | 2016-04-05 | Keysight Technologies, Inc. | Traveling wave mixer, sampler, and synthetic sampler |
US9780746B1 (en) | 2016-04-13 | 2017-10-03 | Macom Technology Solutions Holdings, Inc. | N-stacked field effect transistor based traveling wave power amplifier for monolithic microwave integrated circuits |
JP2018121217A (ja) * | 2017-01-25 | 2018-08-02 | 住友電気工業株式会社 | 光変調器駆動回路 |
US11451201B1 (en) * | 2020-05-19 | 2022-09-20 | Marvell Asia Pte Ltd. | Differential diode-based variable impedance modules |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160744A (ja) * | 1999-11-10 | 2001-06-12 | Fujitsu Ltd | 電流スイッチング回路 |
US20050248407A1 (en) * | 2004-04-29 | 2005-11-10 | Infineon Technologies Ag | Traveling wave amplifier |
JP2007193623A (ja) * | 2006-01-20 | 2007-08-02 | Denso Corp | 定電流回路 |
JP2008295093A (ja) * | 2004-04-02 | 2008-12-04 | Fujitsu Microelectronics Ltd | 差動増幅器 |
JP2010272918A (ja) * | 2009-05-19 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 差動分布回路icパッケージ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09130170A (ja) | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 分布型差動増幅器 |
JP2004304775A (ja) * | 2003-03-19 | 2004-10-28 | Sanyo Electric Co Ltd | 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器 |
US7279980B2 (en) * | 2005-04-28 | 2007-10-09 | Regents Of The University Of California | Non-uniform distributed multi-stage circuits |
JP5298415B2 (ja) * | 2006-09-05 | 2013-09-25 | 富士通株式会社 | ジッタ低減回路 |
US20080218257A1 (en) * | 2007-03-05 | 2008-09-11 | Jaesik Lee | Distributed track-and-hold amplifier |
US8150270B2 (en) * | 2008-03-31 | 2012-04-03 | Kitel Technologies Llc | Compact high-speed modulator driver method and apparatus |
-
2012
- 2012-05-16 JP JP2012112354A patent/JP2013239952A/ja active Pending
-
2013
- 2013-05-16 US US13/895,920 patent/US8907722B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160744A (ja) * | 1999-11-10 | 2001-06-12 | Fujitsu Ltd | 電流スイッチング回路 |
JP2008295093A (ja) * | 2004-04-02 | 2008-12-04 | Fujitsu Microelectronics Ltd | 差動増幅器 |
US20050248407A1 (en) * | 2004-04-29 | 2005-11-10 | Infineon Technologies Ag | Traveling wave amplifier |
JP2007193623A (ja) * | 2006-01-20 | 2007-08-02 | Denso Corp | 定電流回路 |
JP2010272918A (ja) * | 2009-05-19 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | 差動分布回路icパッケージ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051975A (ja) * | 2014-08-29 | 2016-04-11 | 住友電気工業株式会社 | 進行波型増幅器 |
JP2016054452A (ja) * | 2014-09-04 | 2016-04-14 | 住友電気工業株式会社 | 光変調器駆動回路 |
US9825602B2 (en) | 2015-10-23 | 2017-11-21 | Sumitomo Electric Industries, Ltd. | Amplifier |
JPWO2020049813A1 (ja) * | 2018-09-04 | 2021-08-12 | 日本電信電話株式会社 | 分布型増幅器 |
JP7336448B2 (ja) | 2018-09-04 | 2023-08-31 | 日本電信電話株式会社 | 分布型増幅器 |
Also Published As
Publication number | Publication date |
---|---|
US20130307619A1 (en) | 2013-11-21 |
US8907722B2 (en) | 2014-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013239952A (ja) | 進行波型増幅器 | |
JP2014220770A (ja) | 進行波型増幅器 | |
US8150270B2 (en) | Compact high-speed modulator driver method and apparatus | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
JP6405681B2 (ja) | 垂直キャビティ面発光レーザー用の電力効率の優れた高速ドライバ | |
US8963641B1 (en) | Source-series terminated differential line driver circuit | |
US20180356654A1 (en) | Drive circuit | |
JP2010272918A (ja) | 差動分布回路icパッケージ | |
US8049534B2 (en) | Low-power high-speed differential driver with precision current steering | |
JP2017085219A (ja) | 増幅器 | |
JP5338810B2 (ja) | ドライバー回路、及び信号入力方法 | |
US20220337194A1 (en) | Tunable driver | |
TWI508435B (zh) | 可選擇之增益差動放大器 | |
JP5617741B2 (ja) | 分布定数型増幅器 | |
US10564450B1 (en) | Electrical amplifier and electro-optical device comprising an electrical amplifier | |
JP3780602B2 (ja) | レーザ光発生装置 | |
JP2014099762A (ja) | 増幅回路 | |
US10551641B1 (en) | Method and system of a three-terminal driver for modulator devices | |
JP5799549B2 (ja) | 光変調器駆動回路 | |
JP5351215B2 (ja) | 信号出力回路 | |
JP4790306B2 (ja) | レーザダイオード駆動回路 | |
JP2006229501A (ja) | 振幅設定回路 | |
JP2010232767A (ja) | 差動駆動回路 | |
CN115021694B (zh) | 一种大输出摆幅驱动电路 | |
JP2013115241A (ja) | 駆動回路、及び、光送信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160112 |