JP2016051975A - 進行波型増幅器 - Google Patents

進行波型増幅器 Download PDF

Info

Publication number
JP2016051975A
JP2016051975A JP2014175528A JP2014175528A JP2016051975A JP 2016051975 A JP2016051975 A JP 2016051975A JP 2014175528 A JP2014175528 A JP 2014175528A JP 2014175528 A JP2014175528 A JP 2014175528A JP 2016051975 A JP2016051975 A JP 2016051975A
Authority
JP
Japan
Prior art keywords
input
transmission line
circuit
side transmission
emitter follower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014175528A
Other languages
English (en)
Other versions
JP6484962B2 (ja
Inventor
泰三 巽
Taizo Tatsumi
泰三 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2014175528A priority Critical patent/JP6484962B2/ja
Priority to US14/837,535 priority patent/US9641136B2/en
Publication of JP2016051975A publication Critical patent/JP2016051975A/ja
Application granted granted Critical
Publication of JP6484962B2 publication Critical patent/JP6484962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/486—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45598—Indexing scheme relating to differential amplifiers the IC comprising an input shunting circuit comprising a resistor and a capacitor in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

【課題】周波数特性を平坦化することが可能な進行波型増幅器を提供する。
【解決手段】進行波型増幅器は、入力ポートに入力された信号を伝送する入力側伝送線路と、入力側伝送線路からの入力信号が入力されるエミッタフォロワ回路ＥＦＣ１，ＥＦＣ２を有し、入力信号を増幅する増幅回路（増幅セル１２ａ）と、エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２と入力側伝送線路の入力ポートとの間と、グランド（ＧＮＤ）との間に接続され、抵抗Ｒａ１，Ｒａ２及びキャパシタＣａ１，Ｃａ２が直列接続されて構成される直列回路ＳＣ１，ＳＣ２とを備える。
【選択図】図３

Description

本発明は、進行波型増幅器に関するものである。
光通信において使用される光送信モジュールは、通常、レーザーダイオード等の光源と、電界吸収型光変調器（ＥＡＭ：Electro Absorption Modulator）やマッハ・ツェンダ変調器（ＭＺＭ：Mach-Zehnder Modulator）等の光変調器と、光変調器駆動回路とで構成される。
例えば２８Ｇｂｐｓや４０Ｇｂｐｓの高速通信で使用される光送信モジュールでは、光出力波形のアイパターンにおいて、１０ｐｓ以下の高速な立下り速度及び立上り速度が要求される。加えて、４０ＧＨｚ程度の高周波まで、光変調器駆動回路の入力及び出力の反射係数（Ｓパラメータ、Ｓ１１及びＳ２２）が小さいことが求められる。そのため、光変調器駆動回路には、高速動作が可能であり、かつ、高周波域まで小さい反射係数を得ることが可能な、進行波型増幅器（ＴＷＡ：Traveling Wave Amplifier）が用いられる（下記特許文献１及び２参照。）。
特開平９−１３０１７０号公報 特開２０１０−２７２９１８号公報
近年、光送信モジュールの用途として、従来のような光強度のＯＮ・ＯＦＦ信号による２値変調によるものだけでなく、４値パルス振幅変調（ＰＡＭ４：4-level Pulse-Amplitude Modulation）や、１６値直交振幅変調（１６ＱＡＭ：16-level Quadrature Amplitude Modulation）等の多値変調方式に対応することが要求されている。
多値変調送信に用いられる場合、光変調器駆動回路には、利得等の周波数依存性が小さい（周波数特性が平坦である）ことが求められる。例えば、３２ＧｂａｕｄのＰＡＭ−ｎ変調（ｎは整数）では３０ＧＨｚ程度までの平坦性が求められ、５６Ｇｂａｕｄでは５０ＧＨｚ程度までの平坦性が求められる。
そこで、本発明は、かかる課題に鑑みてなされたものであり、周波数特性を平坦化することが可能な進行波型増幅器を提供することを目的とする。
上記課題を解決するために、本発明の一側面に係る進行波型増幅器は、入力ポートに入力された信号を伝送する入力側伝送線路と、入力側伝送線路から入力信号が入力されるエミッタフォロワ回路を有し、入力信号を増幅する増幅回路と、エミッタフォロワ回路と入力側伝送線路の入力ポートとの間と、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される直列回路とを備える。
本発明によれば、進行波型増幅器の周波数特性を平坦化することができる。
実施形態に係る進行波型増幅器が適用される光送信モジュールの構成を示すブロック図である。 第一実施形態に係る進行波型増幅器の詳細構成を示す回路図である。 図２の増幅セルの構成の一例を示す図である。 図２の増幅セルの構成の別の例を示す図である。 図２の進行波型増幅器のうち、増幅セルから入力側（入力端子Ｔｉｎ１，Ｔｉｎ２側）の部分の等価回路を示す図である。 図４の増幅セルの交流等価回路を示す図である。 増幅セルの入力容量（Ｃｉｎ）の周波数特性を示す図である。 入力側伝送線路のインピーダンス（Ｚｌｉｎｅ）の周波数特性を示す図である。 入力側伝送線路の遅延時間（Ｄｌｉｎｅ）の周波数特性を示す図である。 第一実施形態の変形例に係る進行波型増幅器の詳細構成を示す回路図である。 図１０の直列回路の詳細構成を示す図である。 増幅セルの入力コンダクタンス（Ｇｉｎ）の周波数特性を示す図である。 第２実施形態において採用される増幅セルの構成の一例を示す図である。 第２実施形態において採用される増幅セルの構成の別の例を示す図である。 図１４の増幅セルの交流等価回路を示す図である。 増幅セルの入力コンダクタンス（Ｇｉｎ）の周波数特性を示す図である。 増幅セルの入力端子からエミッタフォロワ回路の出力までの電圧利得（Ｇｖ）の周波数特性を示す図である。 増幅セルの入力容量（Ｃｉｎ）の周波数特性を示す図である。 進行波型増幅器における入力波形と出力波形との関係を示す図である。
本発明の一側面に係る進行波型増幅器は、入力ポートに入力された信号を伝送する入力側伝送線路と、入力側伝送線路から入力信号が入力されるエミッタフォロワ回路を有し、入力信号を増幅する増幅回路と、エミッタフォロワ回路と入力側伝送線路の入力ポートとの間と、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される直列回路とを備える。
このような進行波型増幅器によれば、抵抗及びキャパシタの直列接続で構成された直列回路が、エミッタフォロワ回路と入力側伝送線路の入力ポートとの間と、グランドとの間に接続されるので、入力部にエミッタフォロワ回路を有する増幅回路（増幅セル）の入力容量の周波数特性が平坦化される。これにより、入力側伝送線路の線路インピーダンス及び遅延時間の周波数特性も平坦化される。従って、進行波型増幅器の周波数特性を平坦化することができる。
上述した進行波型増幅器においては、直列回路は、入力信号を受けるエミッタフォロワ回路の入力ノードと、グランドとの間に接続され、進行波型増幅器は、入力側伝送線路とエミッタフォロワ回路の入力ノードとの間に接続される抵抗回路をさらに備える、ことが好適である。こうすれば、周波数に対する増幅セルの入力コンダクタンスの変動を抑制しつつ、進行波型増幅器の周波数特性を平坦化することができる。
また、直列回路は、入力側伝送線路とグランドとの間に接続される、ことも好適である。この場合にも、増幅セルの入力容量の周波数特性が平坦化されるので、進行波型増幅器の周波数特性を平坦化することができる。
また、入力信号は互いに位相が逆の２つの相補入力信号を含む差動信号であり、入力側伝送線路は、２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路と、２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路とを含み、エミッタフォロワ回路は、第１の入力側伝送線路からの入力信号を受ける第１のエミッタフォロワ回路と、第２の入力側伝送線路からの入力信号を受ける第２のエミッタフォロワ回路とを含み、直列回路は、第１のエミッタフォロワ回路と第１の入力側伝送線路の入力ポートとの間と、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第１の直列回路と、第２のエミッタフォロワ回路と第２の入力側伝送線路の入力ポートとの間と、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第２の直列回路とを含み、増幅回路は、第１及び第２のエミッタフォロワ回路によって入力信号を差動信号として受けて増幅する差動増幅回路である、ことも好適である。かかる構成を採れば、差動増幅回路としての増幅器を用いた進行波型増幅器においても、その周波数特性を平坦化することができる。
また、入力信号は互いに位相が逆の２つの相補入力信号を含む差動信号であり、入力側伝送線路は、２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路と、２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路とを含み、エミッタフォロワ回路は、第１の入力側伝送線路からの入力信号を受ける第１のエミッタフォロワ回路と、第２の入力側伝送線路からの入力信号を受ける第２のエミッタフォロワ回路とを含み、直列回路は、入力信号を受ける第１のエミッタフォロワ回路の入力ノードと、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第１の直列回路と、入力信号を受ける第２のエミッタフォロワ回路の入力ノードとグランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第２の直列回路とを含み、抵抗回路は、第１の入力側伝送線路と第１のエミッタフォロワ回路の入力ノードとの間に接続される第１の抵抗回路と、第２の入力側伝送線路と第２のエミッタフォロワ回路の入力ノードとの間に接続される第２の抵抗回路とを含み、増幅回路は、第１及び第２のエミッタフォロワ回路によって入力信号を差動信号として受けて増幅する差動増幅回路である、ことも好適である。かかる構成を採れば、差動増幅回路としての増幅器を用いた進行波型増幅器においても、その周波数依存性をさらに低減、すなわち周波数特性を平坦化させることができる。
以下、本発明の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
図１は、実施形態に係る進行波型増幅器が適用される光送信モジュールの構成を示すブロック図である。図１に示すように、光送信モジュール１は、進行波型増幅器１０と、光源２０と、光変調器３０とを備える。光送信モジュール１は、例えば光通信で使用される。光源２０は、例えばレーザダイオードである。光変調器３０は、例えばＥＡＭやＭＺＭである。進行波型増幅器１０は、例えば光変調器３０の駆動回路に用いられる。
光送信モジュール１は、ＰＡＭ４や、１６ＱＡＭ等の多値変調に対応することが想定されている。これにより、光送信モジュール１は、例えば２値変調に対応した従来のモジュールよりも、高速な通信を行うことができる。
具体的に、例えば、光送信モジュール１は、２８Ｇｂｐｓや４０Ｇｂｐｓの高速通信で使用することが想定されている。この場合、光変調器３０の駆動回路としての進行波型増幅器１０は、例えば４０ＧＨｚ程度の高周波帯までの電気信号を増幅する必要がある。加えて、多値変調方式に対応した光送信モジュール１においては、進行波型増幅器１０の利得等の周波数依存性が平坦であることが求められる。例えば、３２ＧｂａｕｄのＰＡＭ−ｎ変調（ｎは整数）では３０ＧＨｚ程度までの平坦性が求められ、５６Ｇｂａｕｄでは５０ＧＨｚ程度までの平坦性が求められる。
［第一実施形態］
図２は、第一実施形態に係る進行波型増幅器１０Ａの詳細構成を示す回路図である。この進行波型増幅器１０Ａは、進行波型増幅器１０（図１）として用いることができる。
図２に示すように、進行波型増幅器１０Ａは、入力端子Ｔｉｎ１，Ｔｉｎ２と、入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４，Ｌｉｎ２１〜Ｌｉｎ２４と、増幅セル１２ａ〜１２ｄと、出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４，Ｌｏｕｔ２１〜Ｌｏｕｔ２４と、出力端子Ｔｏｕｔ１，Ｔｏｕｔ２と、終端抵抗Ｒ１１〜Ｒ１４とを備えている。図２に示す例では、増幅セルの数は４個（１２ａ〜１２ｄ）であるが、増幅セルの数は２個以上の任意の数であればよく、特に限定されるものではない。例えば増幅セルの数は５個以上であってもよい。増幅セルの数に応じて、入力側伝送線路（Ｌｉｎ１１等）、出力側伝送線路（Ｌｏｕｔ１１等）等の数は適宜変更することができる。
入力端子Ｔｉｎ１，Ｔｉｎ２は、進行波型増幅器によって増幅する信号を外部から受けるための端子（入力側伝送線路の入力ポート）である。増幅する信号は、例えばパルス波形電圧であり、例えば４０ＧＨｚあるいは５０ＧＨｚ程度まで周波数成分を含んで構成される。入力端子Ｔｉｎ１は、増幅セル１２ａ〜１２ｄの入力側（例えば正相入力端子としての入力端子Ｉｎ１）に接続されている。「接続」とは、入力端子Ｔｉｎ１と増幅セル１２ａ〜１２ｄが直接接続されていてもよいし、入力側伝送線路Ｌｉｎ１１等のような伝送線路を介して接続されていてもよいことを意味する。入力端子Ｔｉｎ２は、増幅セル１２ａ〜１２ｄの入力側（例えば逆相入力端子としての入力端子Ｉｎ２）に接続されている。
入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４（第１の入力側伝送線路），Ｌｉｎ２１〜Ｌｉｎ２４（第２の入力側伝送線路）は、入力端子Ｔｉｎ１，Ｔｉｎ２に入力された信号をそれぞれ伝送する。入力側伝送線路Ｌｉｎ１１等は、例えばコプレーナ線路によって構成することができる。ただし、線路の種類は特に限定されるものではない。なお、以後、入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４，Ｌｉｎ２１〜Ｌｉｎ２４をまとめて、単に「入力側伝送線路Ｌｉｎ１１等」という場合がある。
入力端子Ｔｉｎ１，Ｔｉｎ２は、増幅セル１２ａの入力側に直接接続されている。
入力側伝送線路Ｌｉｎ１１の一方端は入力端子Ｔｉｎ１に接続され、入力側伝送線路Ｌｉｎ１１の他方端は増幅セル１２ｂの入力側に接続されている。入力側伝送線路Ｌｉｎ２１の一方端は入力端子Ｔｉｎ２に接続され、入力側伝送線路Ｌｉｎ２１の他方端は増幅セル１２ｂの入力側に接続されている。
入力側伝送線路Ｌｉｎ１２の一方端は入力側伝送線路Ｌｉｎ１１の他方端に接続され、入力側伝送線路Ｌｉｎ１２の他方端は増幅セル１２ｃの入力側に接続されている。入力側伝送線路Ｌｉｎ２２の一方端は入力側伝送線路Ｌｉｎ２１の他方端に接続され、入力側伝送線路Ｌ２２の他方端は増幅セル１２ｃの入力側に接続されている。
入力側伝送線路Ｌｉｎ１３の一方端は入力側伝送線路Ｌｉｎ１２の他方端に接続され、入力側伝送線路Ｌｉｎ１３の他方端は増幅セル１２ｄの入力側に接続されている。入力側伝送線路Ｌｉｎ２３の一方端は入力側伝送線路Ｌｉｎ２２の他方端に接続され、入力側伝送線路Ｌｉｎ２３の他方端は増幅セル１２ｄの入力側に接続されている。
入力側伝送線路Ｌｉｎ１４の一方端は入力側伝送線路Ｌｉｎ１３の他方端に接続され、入力側伝送線路Ｌｉｎ１４の他方端は終端抵抗Ｒ１３の一方端に接続されている。入力側伝送線路Ｌｉｎ２４の一方端は入力側伝送線路Ｌｉｎ２４の他方端に接続され、入力側伝送線路Ｌ２４の他方端は終端抵抗Ｒ１４の一方端に接続されている。終端抵抗Ｒ１３及びＲ１４の他方端は、グランド（ＧＮＤ）に接続されている。グランドは、基準電位（例えば０Ｖ）を有する。
なお、進行波型増幅器１０Ａは、入力側伝送線路Ｌｉｎ１０，Ｌｉｎ２０をさらに備えていてもよい。この場合、入力側伝送線路Ｌｉｎ１０の一方端は入力端子Ｔｉｎ１に接続され、他方端は増幅セル１２ａの入力側に接続される。入力側伝送線路Ｌｉｎ２０の一方端は入力端子Ｔｉｎ２に接続され、他方端は増幅セル１２ａの入力側に接続される。また、この場合には、先に説明した入力側伝送線路Ｌｉｎ１１の一方端は、より正確には、入力側伝送線路Ｌｉｎ１０の他方端に接続されることとなる。入力側伝送線路Ｌｉｎ２１の一方端は、より正確には、入力側伝送線路Ｌ２０の他方端に接続されることとなる。
増幅セル１２ａ〜１２ｄは、入力端子Ｔｉｎ１，Ｔｉｎ２からの入力信号を、異なる遅延時間で受けて増幅する。増幅セル１２ａ〜１２ｄの詳細については、後に図３以降を参照して説明する。
出力端子Ｔｏｕｔ１，Ｔｏｕｔ２は、増幅セル１２ａ〜１２ｄによって増幅された入力信号（出力信号）を出力するための端子である。出力端子Ｔｏｕｔ１は、増幅セル１２ａ〜１２ｄの出力側（例えば正相出力端子としての出力端子Ｏｕｔ１）に接続されている。出力端子Ｔｏｕｔ２は、増幅セル１２ａ〜１２ｄの出力側（例えば逆相出力端子としての出力端子Ｏｕｔ２）に接続されている。
出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４（第１の出力側伝送線路），Ｌｏｕｔ２１〜Ｌｏｕｔ２４（第２の出力側伝送線路）は、出力信号を伝送する。出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４，Ｌｏｕｔ２１〜Ｌｏｕｔ２４は、例えば、入力側伝送線路Ｌｉｎ１１等と同様にコプレーナ線路によって構成することができる。ただし、線路の種類は特に限定されるものではない。
出力側伝送線路Ｌｏｕｔ１１の一方端は終端抵抗Ｒ１２の一方端に接続され、出力側伝送線路Ｌｏｕｔ１１の他方端は増幅セル１２ａの出力側に接続されている。出力側伝送線路Ｌｏｕｔ２１の一方端は終端抵抗Ｒ１１の一方端に接続され、出力側伝送線路Ｌｏｕｔ２１の他方端は増幅セル１２ａの出力側に接続されている。終端抵抗Ｒ１１及びＲ１２の他方端は、電源ノードＶｃｃに接続されている。電源ノードＶｃｃは、増幅セル１２ａ〜１２ｄの電源電圧を有する。電源ノードＶｃｃは、入力信号及び出力信号の周波数において（高周波的に）ショートされていてもよい。その場合、電源ノードＶｃｃは、高周波的には、グランドと同電位を有することとなる。
出力側伝送線路Ｌｏｕｔ１２の一方端は増幅セル１２ａの出力側に接続され、出力側伝送線路Ｌｏｕｔ１２の他方端は出力側伝送線路Ｌｏｕｔ１３の一方端に接続されている。出力側伝送線路Ｌｏｕｔ２２の一方端は増幅セル１２ａの出力側に接続され、出力側伝送線路Ｌｏｕｔ２２の他方端は出力側伝送線路Ｌｏｕｔ２３の一方端に接続されている。
出力側伝送線路Ｌｏｕｔ１３の一方端は増幅セル１２ｂの出力側に接続され、出力側伝送線路Ｌｏｕｔ１３の他方端は出力側伝送線路Ｌｏｕｔ１４の一方端に接続されている。出力側伝送線路Ｌｏｕｔ２３の一方端は増幅セル１２ｂの出力側に接続され、出力側伝送線路Ｌｏｕｔ２３の他方端は出力側伝送線路Ｌｏｕｔ２４の一方端に接続されている。
出力側伝送線路Ｌｏｕｔ１４の一方端は増幅セル１２ｃの出力側に接続され、出力側伝送線路Ｌｏｕｔ１４の他方端は出力端子Ｔｏｕｔ１に接続されている。出力側伝送線路Ｌｏｕｔ２４の一方端は増幅セル１２ｃの出力側に接続され、出力側伝送線路Ｌｏｕｔ２４の他方端は出力端子Ｔｏｕｔ２に接続されている。
出力端子Ｔｏｕｔ１，Ｔｏｕｔ２は、増幅セル１２ｄの出力側に直接接続されている。
次に、図２に示す進行波型増幅器１０Ａの動作について説明する。或る局面において、外部より入力される信号は例えば差動信号であり、進行波型増幅器１０Ａを進行波型差動増幅器とすることができる。この場合、例えば、入力端子Ｔｉｎ１には正相入力信号が入力され、入力端子Ｔｉｎ２には正相入力信号とは位相が逆の逆相入力信号が入力される。そのため、増幅セル１２Ａ（図３）の入力信号は、互いに位相が逆の２つの相補入力信号を含む差動信号となる。
外部より入力された信号は、入力側伝送線路Ｌｉｎ１１等を介する（あるいは介さない）異なる経路を通り、それぞれ異なる遅延時間（位相）で増幅セル１２ａ〜１２ｄに到達する（伝送される）。この遅延時間は、例えば入力側伝送線路Ｌｉｎ１１等の電気長を変えること等によって調節することができる。なお外部より入力された信号のうち増幅セル１２ａ〜１２ｄのいずれにも入力されなかった信号成分は、終端抵抗Ｒ１３及びＲ１４によって終端される。
増幅セル１２ａ〜１２ｄの入力信号は、それぞれ増幅セル１２ａ〜１２ｄによって増幅されて出力信号とされる。出力信号は、出力側伝送線路Ｌｏｕｔ１１等を介して異なる経路を通り、それぞれ異なる遅延時間で出力端子Ｔｏｕｔ１，Ｔｏｕｔ２に到達する（伝送される）。増幅セル１２ａ〜１２ｄは、異なる位相で入力信号を受けて増幅するので、増幅セル１２ａ〜１２ｄの出力信号も位相が異なる。そこで、増幅セル１２ａ〜１２ｄからの出力信号の位相が、出力端子Ｔｏｕｔ１，Ｔｏｕｔ２で揃うように、遅延時間が調節される。この遅延時間は、例えば出力側伝送線路Ｌｏｕｔ１１等の電気長を変えること等によって調節することができる。
以上のような動作によって、進行波型増幅器１０Ａは、入力端子Ｔｉｎ１及びＴｉｎ２に入力された信号を増幅して、出力端子Ｔｏｕｔ１及びＴｏｕｔ２から出力することができる。なお、以上では、入力信号が差動信号である場合について説明したが、他の局面においては、外部より入力される信号は例えば単相信号であり、進行波型増幅器１０Ａを進行波型単相増幅器とすることができる。この場合、例えば図２の進行波型増幅器１０Ａにおいて、入力端子Ｔｉｎ１と、入力側伝送線路Ｌｉｎ１１〜Ｌｉｎ１４と、出力側伝送線路Ｌｏｕｔ１１〜Ｌｏｕｔ１４と、終端抵抗Ｒ１２，Ｒ１３と、出力端子Ｔｏｕｔ１とを省略した構成を採用することができる。そのような構成によって、進行波型増幅器１０Ａは、入力端子Ｔｉｎ２に入力された入力信号を増幅して、出力端子Ｔｏｕｔ２から出力することができる。
次に、図３を参照して、増幅セル１２ａ〜１２ｄの構成について説明する。図３は、増幅セルの構成の一例を示す図である。図３に示す例では、差動型の増幅セル１２Ａが採用される。
図３に示すように、増幅セル１２Ａは、入力部にエミッタフォロワ回路を有し、入力信号を増幅する増幅器（増幅回路）である。具体的に、増幅セル１２Ａは、入力端子Ｉｎ１，Ｉｎ２と、直列回路ＳＣ１，ＳＣ２と、エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２と、増幅回路部１３と、出力端子Ｏｕｔ１，Ｏｕｔ２とを備えている。
入力端子Ｉｎ１，Ｉｎ２は、入力信号を受けるための端子である。
エミッタフォロワ回路ＥＦＣ１（第１のエミッタフォロワ回路）は、入力ノードＮ１と、トランジスタＴｒ１２と、電流源Ｉ２とを備えている。
入力ノードＮ１は、入力端子Ｉｎ１に接続されている。入力ノードＮ１は、入力端子Ｉｎ１からの入力信号を受けるための端子である。
トランジスタＴｒ１２のベースは入力ノードＮ１に接続され、コレクタは電源ノードＶｃｃに接続され、エミッタは増幅回路部１３の入力側（例えば正相入力端子としてのトランジスタＴｒ３のベース）に接続されている。電流源Ｉ２は、トランジスタＴｒ１２のエミッタからグランドに向かって電流が流れるように、トランジスタＴＲ１２のエミッタとグランドとの間に接続されている。なお、電流源Ｉ２としては、半導体素子等の能動素子や抵抗等の受動素子を組み合わせて構成される種々の公知の電流源回路を用いることができる。電流源Ｉ１，Ｉ３についても同様である。
エミッタフォロワ回路ＥＦＣ２（第２のエミッタフォロワ回路）は、入力ノードＮ２と、トランジスタＴｒ１１と、電流源Ｉ１とを備えている。
入力ノードＮ２は、入力端子Ｉｎ２に接続されている。入力ノードＮ２は、入力端子Ｉｎ２からの入力信号を受けるための端子である。
トランジスタＴｒ１１のベースは入力ノードＮ２に接続され、コレクタは電源ノードＶｃｃに接続され、エミッタは増幅回路部１３の入力側（例えば逆相入力端子としてのトランジスタＴｒ４のベース）に接続されている。電流源Ｉ１は、トランジスタＴｒ１１のエミッタからグランドに向かって電流が流れるように、トランジスタＴｒ１１のエミッタとグランドとの間に接続されている。
増幅回路部１３は、トランジスタＴｒ３〜Ｔｒ６と、抵抗Ｒ１〜Ｒ４と、キャパシタＣ１と、電流源Ｉ３とを備えている。増幅回路部１３は、エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２の出力側（後段）に設けられている。増幅回路部１３は、入力された差動信号を増幅して、増幅された差動信号を出力する差動型増幅回路として機能する。
トランジスタＴｒ３，Ｔｒ４のベースは、それぞれ、トランジスタＴｒ１２，Ｔｒ１１のエミッタに接続されている。トランジスタＴｒ３，Ｔｒ４のエミッタは、それぞれ、抵抗Ｒ１，Ｒ２の一方端に接続されている。抵抗Ｒ１，Ｒ２の他方端は、いずれも電流源Ｉ３に接続されている。電流源Ｉ３は、トランジスタＴｒ３，Ｔｒ４のエミッタから抵抗Ｒ１，Ｒ２を介してグランドに向かって電流が流れるように、抵抗Ｒ１，Ｒ２と、グランドとの間に接続されている。
トランジスタＴｒ５，Ｔｒ６は、トランジスタＴｒ３，Ｔｒ４にカスコード接続されている。すなわち、トランジスタＴｒ５のエミッタはトランジスタＴｒ３のコレクタに接続され、トランジスタＴｒ６のエミッタはトランジスタＴｒ４のコレクタに接続されている。トランジスタＴｒ５，Ｔｒ６のベースは互いに接続されるとともに、抵抗Ｒ３及び抵抗Ｒ４の接続点に接続されている。
抵抗Ｒ３，Ｒ４は、電源ノードＶｃｃとグランドとの間に直列に接続されている。キャパシタＣ１は、抵抗Ｒ３，Ｒ４の接続点と、グランドとの間に接続される。
出力端子Ｏｕｔ１及びＯｕｔ２は、出力信号を出力するための端子である。出力端子Ｏｕｔ１は、トランジスタＴｒ５のコレクタに接続される。出力端子Ｏｕｔ２は、トランジスタＴｒ６のコレクタに接続される。
増幅セル１２ａの場合、直列回路ＳＣ１は、エミッタフォロワ回路ＥＦＣ１と入力側伝送線路の入力ポート（図２の入力端子Ｔｉｎ１）との間と、グランドとの間に接続される。また、直列回路ＳＣ２は、エミッタフォロワ回路ＥＦＣ２と入力側伝送線路の入力ポート（図２の入力端子Ｔｉｎ２）との間と、グランドとの間に接続される。
図３に示す例では、直列回路ＳＣ１は、入力端子Ｉｎ１（及び入力ノードＮ１）と、グランドとの間に接続されている。直列回路ＳＣ２は、入力端子Ｉｎ２（及び入力ノードＮ１）と、グランドとの間に接続されている。
直列回路ＳＣ１（第１の直列回路）は、抵抗Ｒａ１と、キャパシタＣａ１とを備えている。図３に示す例では、直列回路ＳＣ１は、抵抗Ｒａ１及びキャパシタＣａ１が直列接続されて構成される。抵抗Ｒａ１の一方端は直列回路ＳＣ１の一方端として入力端子Ｉｎ１に接続され、抵抗Ｒａ１の他方端はキャパシタＣａ１の一方端に接続されている。キャパシタＣａ１の他方端は、直列回路ＳＣ１の他方端としてグランドに接続されている。
ここで、抵抗Ｒａ１とキャパシタＣａ１の配置は互いに逆であってもかまわない。また、入力信号の周波数帯（例えば０Ｈｚ〜５０ＧＨｚの範囲）での直列回路ＳＣ１のインピーダンスにおいて、抵抗Ｒａ１及びキャパシタＣａ１の直列回路によって実現されるインピーダンスが支配的であれば、直列回路ＳＣ１は、抵抗Ｒａ１及びキャパシタＣａ１以外の要素（例えばインダクタンス）を含んでいてもよい。また、直列回路ＳＣ１の他方端は、グランドでなく、グランドに対して低いインピーダンスの端子、例えば電源端子等に接続されていてもよい。電源端子としては、例えば電源ノードＶｃｃが挙げられる。
直列回路ＳＣ２（第２の直列回路）は、抵抗Ｒａ２と、キャパシタＣａ２とを備えている。図３に示す例では、直列回路ＳＣ２は、抵抗Ｒａ２及びキャパシタＣａ２が直列接続されて構成される。直列回路ＳＣ２における抵抗Ｒａ２及びキャパシタＣａ２については、直列回路ＳＣ１における抵抗Ｒａ１及びキャパシタＣａ１と同様であるので、それらの構成の説明は省略する。
次に、図３に示す増幅セル１２Ａの動作について説明する。例えば、増幅セル１２Ａが増幅セル１２ａ〜１２ｄ（図２）として用いられる場合には、入力側伝送線路Ｌｉｎ１１等（図２）からの入力信号が、入力端子Ｉｎ１に入力される。入力側伝送線路Ｌｉｎ２１等（図２）からの入力信号が、入力端子Ｉｎ２に入力される。
エミッタフォロワ回路ＥＦＣ１は、入力端子Ｉｎ１を介して、入力側伝送線路Ｌｉｎ１１等（図２）からの入力信号を受ける。エミッタフォロワ回路ＥＦＣ２は、入力端子Ｉｎ２を介して、入力側伝送線路Ｌｉｎ２１等（図２）からの入力信号を受ける。入力信号は、エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２を介して、増幅回路部１３に送られる。具体的に、増幅回路部１３のトランジスタＴｒ３のベースに、トランジスタＴｒ１２のベースからエミッタを経由して、入力信号が入力される。増幅回路部１３のトランジスタＴｒ４のベースに、トランジスタＴｒ１１のベースからエミッタを経由して、入力信号が入力される。
増幅回路部１３においては、抵抗Ｒ３，Ｒ４によって、電源ノードＶｃｃの電圧が分圧され、トランジスタＴｒ５，Ｔｒ６のベースに印加される。キャパシタＣ１は、例えばトランジスタＴｒ５，Ｔｒ６のベース電位を安定化させる。
エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２からの入力信号によって、トランジスタＴｒ３，Ｔｒ４が駆動され、カスコード接続されたトランジスタＴｒ５，Ｔｒ６とともに動作して、入力信号を増幅させる。増幅された入力信号は、出力信号として、出力端子Ｏｕｔ１，Ｏｕｔ２に出力される。このようにして、増幅回路部１３は、エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２からの入力信号を増幅し、増幅した信号を出力信号として出力端子Ｏｕｔ１，Ｏｕｔ２に出力する。
以上のような動作によって、増幅セル１２Ａは、入力端子Ｉｎ１，Ｉｎ２に入力された差動信号を増幅して、増幅した差動信号を出力端子Ｏｕｔ１，Ｏｕｔ２に出力することができる。
図４は、増幅セルの構成の別の例を示す図である。図４に示す例では、単相型の増幅セル１２Ｂが採用される。
図４に示すように、増幅セル１２Ｂは、入力端子Ｉｎ２と、直列回路ＳＣ２と、エミッタフォロワ回路ＥＦＣ２と、増幅回路部１４と、出力端子Ｏｕｔ２とを備えている。増幅回路部１４以外の部分は、図３の増幅セル１２Ａの対応する部分と同様であるので、その説明を省略する。
増幅回路部１４は、例えば、トランジスタＴｒ４，Ｔｒ６と、抵抗Ｒ３，Ｒ４と、キャパシタＣ１とを備えている。これらの構成部分については、図３の増幅回路部１３の対応する部分と同様であるので、その説明を省略する。増幅回路部１４は、単相型増幅回路として機能する。
次に、図４に示す増幅セル１２Ｂの動作について説明する。例えば、増幅セル１２Ｂが増幅セル１２ａ〜１２ｄ（図２）として用いられる場合には、入力側伝送線路Ｌｉｎ２１等（図２）からの入力信号が、入力端子Ｉｎ２に入力される。
エミッタフォロワ回路ＥＦＣ２は、入力端子Ｉｎ２を介して、入力側伝送線路Ｌ２１等（図２）からの入力信号を受ける。入力信号は、エミッタフォロワ回路ＥＦＣ２を介して、増幅回路部１４に送られる。具体的に、増幅回路部１４のトランジスタＴｒ４のベースに、トランジスタＴｒ１１のベースからエミッタを経由して、入力信号が入力される。
増幅回路部１４において、トランジスタＴｒ４のベースに、エミッタフォロワ回路ＥＦＣ２からの入力信号によって、トランジスタＴｒ４が駆動され、カスコード接続されたトランジスタＴｒ６とともに動作して、入力信号を増幅させる。増幅された入力信号は、出力信号として、出力端子Ｏｕｔ２に出力される。このようにして、増幅回路部１４は、エミッタフォロワ回路ＥＦＣ２からの入力信号を増幅し、増幅した信号を出力信号として出力端子Ｏｕｔ２に出力する。
以上のような動作によって、増幅セル１２Ｂは、入力端子Ｉｎ２に入力された単相信号を増幅して、増幅した単相信号を出力端子Ｏｕｔ２に出力することができる。
次に、第一実施形態において増幅セル１２Ａ，１２Ｂ（図３，４）を採用することによる作用・効果について説明する。
はじめに、再び図２を参照して、進行波型増幅器１０Ａの周波数依存性について説明する。入力端子Ｔｉｎ１，Ｔｉｎ２に入力された信号は、増幅セル１２ａ〜１２ｄの各増幅セルにそれぞれ異なる遅延時間で入力されて増幅され、最終的に単一の位相にて出力端子Ｔｏｕｔ１，Ｔｏｕｔ２に出力される。すなわち、入力信号が増幅される経路（増幅経路）としては、増幅セル１２ａ〜１２ｄに対応した４通りの増幅経路が存在する。ここで、各増幅経路の周波数特性（伝達特性）は、例えば、入力側伝送線路の周波数特性（伝達特性）と、増幅セルの周波数特性（伝達特性）と、出力側伝送線路の周波数特性（伝達特性）との積として表すことができる。そして、進行波型増幅器１０Ａの周波数特性は、各増幅経路の周波数特性の和として表すことができる。
入力側伝送線路の周波数特性は、入力側伝送線路Ｌｉｎ１１等の各線路のインピーダンスをＺｌｉｎｅとすると、Ｚｌｉｎｅの周波数特性に依存する。従って、Ｚｌｉｎｅの周波数特性を平坦化することができれば、入力側伝送線路の周波数を平坦化することができる。Ｚｌｉｎｅの周波数特性の平坦化は、本実施形態によって実現される。
一方、増幅セルの周波数特性は、次のようにして、その平坦性を確保することができる。すなわち、図３の増幅回路部１３は、トランジスタＴｒ３，Ｔｒ４等を用いた差動型増幅回路であるので、例えば各トランジスタに、平坦な周波数特性を有するデバイスを採用することができる。これにより、差動増幅回路の周波数特性を平坦化（例えば入力信号の周波数対において利得変動が１ｄＢ以下となるように）することができる。このことは、単相型増幅回路である図４の増幅回路部１４においても同様である。
出力側伝送線路の周波数特性は、次のようにして、その平坦性を確保することができる。すなわち、図３において、キャパシタＣ１として、トランジスタＴｒ５，Ｔｒ６のベース・コレクタ間容量よりも十分大きい容量（例えば数ｐＦ程度）を有するものを採用することができる。その場合、出力端子Ｏｕｔ１，Ｏｕｔ２からトランジスタＴｒ５，Ｔｒ６側を見たインピーダンスは、トランジスタＴｒ５，Ｔｒ６のベース・コレクタ間容量となるので、周波数にほとんど依存しない。従って、出力端子Ｏｕｔ１，Ｏｕｔ２に接続される出力側伝送線路の周波数特性を平坦化することができる。このことは、図４の構成においても同様である。
以上により、入力側伝送線路の周波数特性、すなわち入力側伝送線路のインピーダンス（Ｚｌｉｎｅ）の周波数特性を平坦化することができれば、進行波型増幅器１０Ａの周波数特性を平坦化することができる。
ここで、図５を参照して、入力側伝送線路のインピーダンス（Ｚｌｉｎｅ）について説明する。図５は、図２の進行波型増幅器１０Ａのうち、増幅セル１２ａ〜１２ｄから入力側（入力端子Ｔｉｎ１，Ｔｉｎ２側）の部分の等価回路を示す図である。
図５において、アドミタンスＹ１１，Ｙ１２は、増幅セル１２ａ（図２）のアドミタンスを表す。同様に、アドミタンスＹ２１，Ｙ２２、アドミタンスＹ３１，Ｙ３２、アドミタンスＹ４１，Ｙ４２は、それぞれ、増幅セル１２ｂ，１２ｃ，１２ｄ（図２）のアドミタンスを表す。
ここで、入力側伝送線路Ｌｉｎ１１等の各線路のインピーダンスをＺｌｉｎｅとすると、Ｚｌｉｎｅは、下記数式（１）によって算出することができる。
Figure 2016051975
ここで、Ｌｃｐは、線路が有するインダクタンス値である。Ｃｃｐは、線路が有する容量値である。Ｃｉｎは、増幅セル１２ａ〜１２ｄ（図２）の入力容量である。Ｌｃｐは、例えば８０ｐＨ程度とすることができる。Ｃｃｐは、例えば１０ｆＦ程度とすることができる。
また、入力側伝送線路の遅延時間をＤｌｉｎｅとすると、Ｄｌｉｎｅは、下記数式（２）によって算出することができる。
Figure 2016051975
さらにここで、図６を参照して、Ｃｉｎについて説明する。図６は、図４の増幅セル１２Ｂの交流等価回路を示す図である。
図６において、抵抗Ｒａは、抵抗Ｒａ２（図４）を表す。抵抗Ｒｐｉは、トランジスタＴｒ１１（図４）のベース・エミッタ間抵抗（入力抵抗）を表す。キャパシタＣａは、キャパシタＣａ２（図４）を表す。キャパシタＣｂｃは、トランジスタＴｒ１１（図４）のベース・コレクタ間容量を表す。キャパシタＣｂｅは、トランジスタＴｒ１１（図４）のベース・エミッタ間容量を表す。キャパシタＣＬは、トランジスタＴｒ４（図４）のベース端からトランジスタＴｒ４側を見た入力容量を表す。電流Ｉｂは、トランジスタＴｒ１１（図４）のベース電流を表す。電流Ｉｅは、トランジスタＴｒ１１（図４）のエミッタ電流を表す。電流Ｉｒｐｉは、抵抗Ｒｐｉを流れる電流を表す。電流源βＩｒｐｉは、増幅された電流Ｉｒｐｉ（増幅率＝β）を表す。このようなパラメータを用いて図６に示す等価回路における入力容量を算出することによって、上述のＣｉｎを求めることができる。
まず、比較例として、図６において抵抗Ｒａ及びキャパシタＣａを備えていない構成での入力アドミタンスをＹｅとすると、Ｙｅは下記数式（３）によって求めることができる。
Figure 2016051975
ただし、β´＝（β＋１）である。ｊは虚数であり、ωは角周波数である。上記の数式（３）で表されるＹｅにおいて、ｊωに係る部分が、比較例におけるＣｉｎを示している。なお、周波数が比較的低いときにはＣｉｎ＝（ＣＬ／β´）として近似され、周波数が比較的高いときにはＣｉｎ＝（ＣＬ×Ｃｂｅ）／（ＣＬ＋Ｃｂｅ）として近似される。すなわち、Ｃｉｎは周波数依存性を有している（周波数特性が平坦でない）。
これに対し、第一実施形態では、直列回路（ここでは図６の抵抗Ｒａ及びキャパシタＣａとして表される）を備えている。抵抗Ｒａ及びキャパシタＣａが直列接続されて構成される直列回路のアドミッタンスをＹとすると、Ｙは下記数式（４）によって求めることができる。
Figure 2016051975
上記の数式（４）で表されるＹにおいて、容量値はＣａ／（１＋（ωＣａＲａ）２）となり、ほぼ（ωＲａ）２に反比例する。図６においては、抵抗Ｒａ及びキャパシタＣａを備えることによって、Ｃｉｎの大きさは、上記の数式（３）のｊωに係る部分として示される容量値に、数式４で表される容量値を加えた大きさとなる。すなわち、図６のような抵抗Ｒａ及びキャパシタＣａを備えることによって、Ｃｉｎが増加する。ここで、Ｃｉｎの増加量は、（ωＲａ）２に反比例するので、Ｃｉｎの増加量は、周波数が比較的低い領域では比較的大きくなり、周波数が高くなるにつれて小さくなる。
このようにＣｉｎの増加量を変化させることによって、第一実施形態では、Ｃｉｎの周波数特性を平坦化させることができる。これについて、次に図７〜図９に示すシミュレーション結果を参照して説明する。シミュレーションは、図６の等価回路に基づいて行った。シミュレーションにおいては、各パラメータを、ＣＬ＝１００ｆＦ，Ｃｂｅ＝１００ｆＦ，Ｒｐｉ＝５００Ω，β＝４９，Ｃｂｃ＝５ｆＦ，Ｒａ＝３５０Ω、Ｃａ＝１５ｆＦに設定した。また、シミュレーションでは、周波数１００ＧＨｚまで計算しているが、先に説明したように光送信モジュール１（図１）には５０ＧＨｚ程度までの平坦性が求められるので、以下では、特に、０Ｈｚ〜５０ＧＨｚの範囲における平坦性について説明することとする。
図７は、増幅セルの入力容量（Ｃｉｎ）の周波数特性を示す図である。図７において、抵抗Ｒａ及びキャパシタＣａ（以下、「直列回路」という）を備えている構成（図６）でのＣｉｎの周波数特性が、曲線Ａ１として示される。また、比較例として、図６において直列回路を備えていない構成でのＣｉｎの周波数特性が、曲線Ｅ１として示される。
同図に示すように、直列回路を備えている場合（曲線Ａ１）には、直列回路を備えていない場合（曲線Ｅ１）よりも、Ｃｉｎの周波数特性が平坦化される。具体的に、例えば周波数が０Ｈｚ〜５０ＧＨｚの範囲で見ると、曲線Ｅ１ではＣｉｎが約３倍に増加（約７ｆＦから約２０ｆＦに変化）しているのに対し、曲線Ａ１ではＣｉｎは約１．３倍に増加（最小約２０ｆＦから最大約２５ｆＦに変化）しているだけである。すなわち、曲線Ａ１では、曲線Ｅ１よりも、Ｃｉｎの変動量が抑制されている。これは、上述のように、直列回路を備える構成（曲線Ａ１）においては、周波数が比較的低い領域においてＣｉｎが比較的大きくなるためである。
図８は、入力側伝送線路のインピーダンス（Ｚｌｉｎｅ）の周波数特性を示す図である。図８において、直列回路を備えている構成でのＺｌｉｎｅの周波数特性が、曲線Ａ２として示される。また、比較例として、直列回路を備えていない構成でのＺｌｉｎｅの周波数特性が、曲線Ｅ２として示される。
同図に示すように、直列回路を備えている場合（曲線Ａ２）は、直列回路を備えていない場合（曲線Ｅ２）よりも、Ｚｌｉｎｅの周波数特性が平坦化される。具体的に、例えば周波数が０Ｈｚ〜５０Ｈｚの範囲で見ると、曲線Ｅ２ではＺｌｉｎｅが約０．６倍に低下（約６９Ωから約４２Ωに変化）しているのに対し、曲線Ａ１ではＺｌｉｎｅは約０．８倍に低下（約５２Ωから約４１Ωに変化）しているだけである。すなわち、曲線Ａ２では、曲線Ｅ２よりも、Ｚｌｉｎｅの変動量が抑制されている。これは、先に図７を参照して説明したように、直列回路を備える構成において、Ｃｉｎの周波数特性が平坦化されたためである。
図９は、入力側伝送線路の遅延時間（Ｄｌｉｎｅ）の周波数特性を示す図である。図９において、直列回路を備えている構成でのＤｌｉｎｅの周波数特性が、曲線Ａ３として示される。また、比較例として、直列回路を備えていない構成でのＤｌｉｎｅの周波数特性が、曲線Ｅ３として示される。
同図に示すように、直列回路を備えている場合（曲線Ａ３）には、直列回路を備えていない場合（曲線Ｅ３）よりも、Ｄｌｉｎｅの周波数特性が平坦化される。具体的に、例えば周波数が０Ｈｚ〜５０ＧＨｚの範囲で見ると、曲線Ｅ３ではＤｌｉｎｅが約１．５倍に増加（約１．２ｐｓから約１．８ｐｓに変化）しているのに対し、曲線Ａ３ではＤｌｉｎｅは約１．２倍に増加（約１．６ｐｓから約１．９ｐｓに変化）しているだけである。すなわち、曲線Ａ３では、曲線Ｅ３よりも、Ｄｌｉｎｅの変動量が抑制されている。これは、上述のように、直列回路を備える構成（曲線Ａ１）においては、周波数が比較的低い領域においてＣｉｎが比較的大きくなるためである。
以上説明したように、第一実施形態によれば、直列回路（図３及び図４の直列回路ＳＣ１，ＳＣ２）を備えた構成を採用することによって、進行波型増幅器の周波数特性を平坦化させることができる。なお、図６の等価回路においてＲａ＝３５０Ω、Ｃａ＝１５ｆＦとしたが、Ｒａ及びＣａの値は、これらに限定されるものではない。進行波増幅器の周波数特性を平坦化させるのに好ましい範囲として、Ｒａの値は、例えば１００〜８００Ωとすることができる。Ｃａの値は、例えば５〜３０ｆＦとすることができる。
［第一実施形態の変形例］
先の説明では、図３，４を参照して、直列回路ＳＣ１，ＳＣ２が、入力端子Ｔｉｎ１，Ｔｉｎ２（または入力ノードＮ１，Ｎ２）と、グランドとの間に接続される構成について説明した。ここで、直列回路ＳＣ１，ＳＣ２のような直列回路は、入力側伝送線路Ｌ１１等（図２）と、グランドとの間に接続されてもよい。このような変形例について、図１０を参照して説明する。
図１０は、第一実施形態の変形例に係る進行波型増幅器１０Ｂの詳細構成を示す回路図である。図１０に示すように、進行波型増幅器１０Ｂは、Ｌｉｎ１１ａ〜Ｌｉｎ１４ａ，Ｌｉｎ１１ｂ〜Ｌｉｎ１４ｂ，Ｌｉｎ２１ａ〜Ｌｉｎ２４ａ，Ｌｉｎ２１ｂ〜Ｌｉｎ２４ｂと、増幅セル１２ａａ，１２ｂａ，１２ｃａ，１２ｄａと、直列回路Ａ１１〜Ａ１４，Ａ２１〜Ａ２４とを備えている点において、図２の進行波型増幅器１０Ａと異なる。進行波型増幅器１０Ｂの他の部分の構成は、図２の進行波型増幅器１０Ａとの対応する部分と同様であるので、ここでは説明を省略する。
入力側伝送線路Ｌｉｎ１１ａ，Ｌｉｎ１１ｂは、例えば入力側伝送線路Ｌｉｎ１１（図２）を利用して構成することができる。例えば、入力側伝送線路Ｌｉｎ１１（図２）の一部を入力側伝送線路Ｌｉｎ１１ａとし、残りの部分を入力側伝送線路Ｌｉｎ１１ｂとすることができる。この場合、入力側伝送線路Ｌｉｎ１１ａ及びＬｉｎ１１ｂが直列接続されて構成される線路が、入力側伝送線路Ｌｉｎ１１（図２）に相当する。なお、入力側伝送線路Ｌｉｎ１１（図２）を入力側伝送線路Ｌｉｎ１１ａとし、これに直列に接続される線路を入力側伝送線路Ｌｉｎ１１ｂとして新たに設けてもよい。同様に、入力側伝送線路Ｌｉｎ１２ａ，Ｌｉｎ１２ｂ、入力側伝送線路Ｌｉｎ１３ａ，Ｌｉｎ１３ｂ、入力側伝送線路Ｌｉｎ１４ａ，Ｌｉｎ１４ｂ、入力側伝送線路Ｌｉｎ２１ａ，Ｌｉｎ２１ｂ、入力側伝送線路Ｌｉｎ２２ａ，Ｌｉｎ２２ｂ、入力側伝送線路Ｌｉｎ２３ａ，Ｌｉｎ２３ｂ、及び入力側伝送線路Ｌｉｎ２４ａ，Ｌｉｎ２４ｂは、それぞれ、例えば入力側伝送線路Ｌｉｎ１２、入力側伝送線路Ｌｉｎ１３、入力側伝送線路Ｌｉｎ１４、入力側伝送線路Ｌｉｎ２１、入力側伝送線路Ｌｉｎ２２、入力側伝送線路Ｌｉｎ２３、及び入力側伝送線路Ｌｉｎ２４を利用して構成することができる。
増幅セル１２ａａ，１２ｂａ，１２ｃａ，１２ｄａは、入力端子Ｔｉｎ１，Ｔｉｎ２からの入力信号を、異なる遅延時間で受けて増幅する。増幅セル１２ａａ等の構成としては、例えば図３の増幅セル１２Ａにおいて、直列回路ＳＣ１，ＳＣ２を備えていない構成を採用することができる。あるいは、増幅セル１２ａａ等の構成として、例えば図４の増幅セル１２Ｂにおいて、直列回路ＳＣ２を備えていない構成を採用することができる。
直列回路Ａ１１は、先に説明した直列回路ＳＣ１（図３等）と同様に、エミッタフォロワ回路（図３等のエミッタフォロワ回路ＥＦＣ１）と入力側伝送線路の入力ポート（入力端子Ｔｉｎ１）との間と、グランドとの間に接続される。直列回路Ａ２１は、先に説明した直列回路ＳＣ２（図３等）と同様に、エミッタフォロワ回路（図３等のエミッタフォロワ回路ＥＦＣ２）と入力側伝送線路の入力ポート（入力端子Ｔｉｎ２）との間と、グランドとの間に接続される。ただし、この変形例においては、図１０に示すように、直列回路Ａ１１は、入力側伝送線路Ｌｉｎ１１ａ及びＬｉｎ１１ｂの接続点と、グランドとの間に接続されている。同様に、直列回路Ａ１２〜Ａ１４，Ａ２１〜Ａ２４は、入力側伝送線路Ｌｉｎ１２ａ及び入力側伝送線路Ｌｉｎ１２ｂの接続点、入力側伝送線路Ｌｉｎ１３ａ及び入力側伝送線路Ｌｉｎ１３ｂの接続点、入力側伝送線路Ｌｉｎ１４ａ及び入力側伝送線路Ｌｉｎ１４ｂの接続点、入力側伝送線路Ｌｉｎ２１ａ及び入力側伝送線路Ｌｉｎ２１ｂの接続点、入力側伝送線路Ｌｉｎ２２ａ及び入力側伝送線路Ｌｉｎ２２ｂの接続点、入力側伝送線路Ｌｉｎ２３ａ及び入力側伝送線路Ｌｉｎ２３ｂの接続点、及び、入力側伝送線路Ｌｉｎ２４ａ及び入力側伝送線路Ｌｉｎ２４ｂの接続点と、グランドとの間にそれぞれ接続されている。
図１１は、直列回路Ａ１１〜Ａ１４，Ａ２１〜Ａ２４（以下、「直列回路Ａ１１等」という場合もある）の詳細構成を示す図である。図１１に示すように、直列回路Ａ１１等を構成する直列回路Ａは、抵抗Ｒａ３と、キャパシタＣａ３とを備えている。すなわち、直列回路Ａは、図３及び図４に示す直列回路ＳＣ１，ＳＣ２と同様の構成とすることができる。
再び図１０を参照して、進行波型増幅器１０Ｂでは、直列回路Ａ１１等を備えた構成を採用することによって、周波数特性を平坦化することができる。この効果は、特に、入力側伝送線路の遅延時間（Ｄｌｉｎｅ）の逆数（１／Ｄｌｉｎｅ）の値が周波数の上限（例えば５０ＧＨｚ）に対して大きいときに得られやすい。これは、直列回路Ａ１１等が入力側伝送線路のどの位置に接続されていても、先に説明した数式（４）における容量値（数式（４）中のＲａは図１１のＲａ３に対応し、Ｃａは図１１のＣａ３に対応する）の差としてはほとんど表れず、周波数特性にほとんど影響しないためである。そのようなＤｌｉｎｅの値としては、例えば１．５ｐｓ程度が挙げられる。
以上説明したように、第一実施形態の変形例においては、直列回路（Ａ１１等）を、入力側伝送線路（Ｌｉｎ１１ａ等）とグランドとの間に接続することによって、進行波型増幅器の周波数特性を平坦化させることができる。これにより直列回路を接続できる位置についての選択が増えるので、例えば、設計の自由度を向上させることができる。
［第二実施形態］
第二実施形態では、第一実施形態によって平坦化された周波数特性を維持しつつ、さらに、進行波型増幅器に含まれる増幅セルの入力コンダクタンス（Ｇｉｎ）の周波数特性を改善することが可能な構成について説明する。
はじめに、図１２を参照して、増幅セルの入力コンダクタンス（Ｇｉｎ）の周波数特性について説明する。図１２において、直列回路を備えている構成（図６）でのＧｉｎの周波数特性が、曲線Ａ４として示される。また、比較例として、図６において直列回路を備えていない構成でのＧｉｎの周波数特性が、曲線Ａ４として示される。
図１２に示すように、直列回路を備えている場合（曲線Ａ４）と、直列回路を備えていない場合（曲線Ｅ４）とのいずれにおいても、周波数の増加に伴い、Ｇｉｎが低下する傾向にある。これは、特に、増幅セル（図２の１２ａ等）が増加して（例えば５個以上）、各増幅セルの入力レジスタンスの合計が終端抵抗（図２のＲ１３，Ｒ１４）と同程度まで近づくような場合に、進行波型増幅器の信号入力端子Ｔｉｎ１及びＴｉｎ２の入力抵抗値の高周波特性に与える影響が顕著となるためである。
図１３は、第２実施形態において採用される増幅セルの構成の一例を示す図である。図１３に示す例では、差動型の増幅セル１２Ｃが採用される。
図１３に示すように、増幅セル１２Ｃは、抵抗回路ＲＣ１，ＲＣ２を備えている点において、図３の増幅セル１２Ａとは異なる。増幅セル１２Ｃの他の部分の構成は、図３の増幅セル１２Ａの対応する部分と同様であるので、ここでは説明を省略する。
図１３に示す例では、直列回路ＳＣ１は、エミッタフォロワ回路ＥＦＣ１の入力ノードＮ１と、グランドとの間に接続されている。直列回路ＳＣ２は、エミッタフォロワ回路ＥＦＣ２の入力ノードＮ２と、グランドとの間に接続されている。
抵抗回路ＲＣ１（第１の抵抗回路）は、入力端子Ｔｉｎ１と、エミッタフォロワ回路ＥＦＣ１の入力ノードＮ１との間に接続されている。上述のとおり直列回路ＳＣ１は入力ノードＮ１とグランドとの間に接続されている。そのため、抵抗回路ＲＣ１は、入力端子Ｔｉｎ１と、直列回路ＳＣ１との間に接続されることとなる。同様に、抵抗回路ＲＣ２は、入力端子Ｔｉｎ２と、エミッタフォロワ回路ＥＦＣ２の入力ノードＮ２との間に接続されている。
例えば増幅セル１２Ｃが増幅セル１２ａ（図２）として用いられる場合には、入力側伝送線路Ｌｉｎ１１（図２）と、入力ノードＮ１との間に、抵抗回路ＲＣ１が接続される。入力側伝送線路Ｌｉｎ２１（図２）と、入力ノードＮ２との間に、抵抗回路ＲＣ２が接続される。
抵抗回路ＲＣ１は、抵抗Ｒｂ１を備えている。図１３に示す例では、抵抗Ｒｂ１の一方端が入力端子Ｉｎ１に接続され、他方端が入力ノードＮ１（直列回路ＳＣ１の一方端）に接続されている。なお、入力信号の周波数帯（例えば０Ｈｚ〜５０ＧＨｚの範囲）での抵抗回路ＲＣ１のインピーダンスにおいて、抵抗Ｒｂ１によって実現されるインピーダンスが支配的であれば、抵抗回路ＲＣ１は、抵抗Ｒｂ１以外の要素（例えばキャパシタやインダクタンス）を含んでいてもよい。
抵抗回路ＲＣ２（第２の抵抗回路）は、抵抗Ｒｂ２を含む。抵抗Ｒｂ１と同様の説明となるが、図１３に示す例では、抵抗Ｒｂ２の一方端が入力端子Ｉｎ２に接続され、他方端が入力ノードＮ２（直列回路ＳＣ２の一方端）に接続されている。また、入力信号の周波数帯での抵抗回路ＲＣ２のインピーダンスにおいて、抵抗Ｒｂ２によって実現されるインピーダンスが支配的であれば、抵抗回路ＲＣ２は、抵抗Ｒｂ２以外の要素（例えばキャパシタやインダクタンス）を含んでいてもよい。
増幅セル１２Ｃは、増幅セル１２Ａ（図３）と同様にして、入力端子Ｉｎ１，Ｉｎ２に入力された差動信号を増幅して、増幅した差動信号を出力端子Ｏｕｔ１，Ｏｕｔ２に出力することができる。
図１４は、第２実施形態において採用される増幅セルの構成の別の例を示す図である。図１４に示す例では、単相型の増幅セル１２Ｄが採用される。
同図に示すように、増幅セル１２Ｄは、入力端子Ｉｎ２と、抵抗回路ＲＣ２と、直列回路ＳＣ２と、エミッタフォロワ回路ＥＦＣ２と、増幅回路部１４と、出力端子Ｏｕｔ２とを備えている。増幅セル１２Ｄのうち、抵抗回路ＲＣ２以外の部分については、図４の増幅セル１２Ｂの対応する部分と同様であるので、それらの説明は省略する。
増幅セル１２Ｄは、図４の増幅セル１２Ｂと同様にして、入力端子Ｉｎ２に入力された単相信号を増幅して、増幅した単相信号を出力端子Ｏｕｔ２に出力することができる。
図１５は、図１４の増幅セル１２Ｄの交流等価回路を示す図である。同図において、抵抗Ｒｂは、抵抗Ｒｂ２（図１４）を表す。それ以外の部分については、図６の対応する部分と同様である。
抵抗回路ＲＣ１，ＲＣ２を備えることによって、第二実施形態では進行波型増幅器の増幅セルの入力コンダクタンス（Ｇｉｎ）の周波数特性を平坦化することができる。これについて、次に図１６に示すシミュレーション結果を参照して説明する。シミュレーションは、図１５の等価回路に基づいて行い、Ｒｂ＝７５Ωに設定し、Ｒｂ以外のパラメータについては、先に説明した図６の場合と同様に設定した。
図１６は、増幅セルの入力コンダクタンス（Ｇｉｎ）の周波数特性を示す図である。図１６において、抵抗Ｒｂ（以下、「抵抗回路」という）及び直列回路（抵抗Ｒａ及びキャパシタＣａ）を備えている構成（図１５）でのＧｉｎの周波数特性が、曲線Ｂ４として示される。また、参考として、図１２の曲線Ａ４及び曲線Ｅ４が示される。曲線Ａ４は、抵抗回路を備えていない一方で直列回路を備えている構成でのＧｉｎの周波数特性を示す。曲線Ｅ４は、抵抗回路及び直列回路をいずれも備えていない構成でのＧｉｎの周波数特性を示す。
図１６に示すように、抵抗回路及び直列回路を備えている場合（曲線Ｂ４）には、抵抗回路を備えていない場合（曲線Ａ４，Ｅ４）よりも、Ｇｉｎの周波数特性が平坦化される。具体的に、例えば周波数が０Ｈｚ〜５０ＧＨｚの範囲で見ると、例えば、曲線Ｅ４ではＧｉｎが５ｍＳ程度変化（約０ｍＳから約-５ｍＳに変化）しているのに対し、曲線Ｂ４ではＧｉｎは２ｍＳ程度変化（約０ｍＳから約２ｍＳに変化）しているだけである。すなわち、曲線Ｂ４では、曲線Ｅ４よりも、Ｇｉｎの変動量が抑制されている。これは、抵抗回路を備える構成（曲線Ｂ４）においては、抵抗回路の抵抗値によって、Ｇｉｎの変動が抑えられるためである。
ここで、抵抗回路を備える構成（図１５）を採用することによって、増幅セル１２Ｄの利得が大きく変化しないことが好ましい。これについて、次に図１７に示すシミュレーション結果を参照して説明する。このシミュレーションは、一例として、図１４における増幅セル１２Ｄの入力端子Ｉｎ２からエミッタフォロワ回路ＥＦＣ２の出力（トランジスタＴｒ１１のエミッタ）までの電圧利得をＧｖとして求めたものである。
図１７は、増幅セルの入力端子からエミッタフォロワ回路の出力までの電圧利得（Ｇｖ）の周波数特性を示す図である。図１７において、抵抗回路及び直列回路を備えている構成でのＧｖの周波数特性が、曲線Ｂ５として示される。また、参考として、抵抗回路を備えていない一方で直列回路を備えている構成でのＧｖの周波数特性が、曲線Ａ５として示される。抵抗回路及び直列回路をいずれも備えていない構成でのＧｖの周波数特性が、曲線Ｅ５として示される。なお、図１７において、曲線Ａ５と曲線Ｅ５とはほぼ重なった状態となっている。
図１７に示すように、抵抗回路及び直列回路を備えている場合（曲線Ｂ５）であっても、抵抗回路を備えていない場合（曲線Ａ５，Ｅ５）から、Ｇｖは大きくは変化しない。具体的に、例えば周波数が０Ｈｚ〜５０ＧＨｚの範囲で見ると、例えば、曲線Ａ５，Ｅ５ではＧｖが１ｄＢ程度変化（約０ｄＢから-１ｄＢに変化）しており、曲線Ｂ５ではＧｖが０．４ｄＢ程度変化（約０ｄＢから約０．４ｄＢに変化）している。すなわち、いずれの曲線においても、Ｇｖの変動量は±１ｄＢ以内に収まっている。従って、抵抗回路を備える構成（図１５）を採用した場合でも、増幅セル１２Ｄの利得が大きく変化することはない。
また、抵抗回路を備える構成（図１５）を採用することによって、増幅セル１２Ｄの入力容量（Ｃｉｎ）の周波数特性が大きく変化しないことが好ましい。これについて、次に図１８に示すシミュレーション結果を参照して説明する。
図１８は、増幅セルの入力容量（Ｃｉｎ）の周波数特性を示す図である。同図において、抵抗回路及び直列回路を備えている構成でのＣｉｎの周波数特性が、曲線Ｂ６として示される。また、参考として、図７の曲線Ａ１及びＥ１が示される。曲線Ａ１は、抵抗回路を備えていない一方で直列回路を備えている構成でのＣｉｎの周波数特性を示す。曲線Ｅ１は、抵抗回路及び直列回路をいずれも備えていない構成でのＣｉｎの周波数特性を示す。
図１８に示すように、抵抗回路及び直列回路を備えている場合（曲線Ｂ６）であっても、直列回路のみを備えている場合（曲線Ａ１）と同様に、抵抗回路及び直列回路のいずれも備えていない場合（曲線Ｅ１）よりも、Ｃｉｎの周波数特性が平坦化される。具体的に、例えば周波数が０Ｈｚ〜５０ＧＨｚの範囲で見ると、曲線Ｅ１ではＣｉｎが先に説明したように約３倍に増加しているのに対し、曲線Ｂ６ではＣｉｎは約１．６倍に増加（約２０ｆＦから約３２ｆＦに変化）しているだけである。すなわち、曲線Ｂ６においても、曲線Ａ１と同様に、曲線Ｅ１よりも、Ｃｉｎの変動量が抑制されている。
以上説明したように、第二実施形態によれば、直列回路（図３及び図４の直列回路ＳＣ１，ＳＣ２）に加えて、さらに抵抗回路（図１３及び図１４の抵抗回路ＲＣ１，ＲＣ２）を備えた構成を採用することによって、増幅セルの入力コンダクタンスの変動を抑えつつ、進行波型増幅器の周波数特性を平坦化させることができる。
次に、図１９を参照して、平坦化された周波数特性を有する進行波型増幅器によってもたらされる効果の一例を、概念的に説明する。
図１９は、進行波型増幅器における入力波形と出力波形との関係を示す図である。同図において、横軸は入力電圧Ｖｉｎを示し、縦軸は出力電圧Ｖｏｕｔを示す。入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとによって、進行波型増幅器の入出力特性（利得特性）が表される。また、同図において、入力電圧波形の一例が波形Ｖ１として図示され、出力電圧波形の一例が波形Ｖ２として図示される。
曲線Ｅ６は、従来のような２値変調にのみ対応可能な進行波増幅器の入出力特性を示す。曲線Ｅ６では、入力電圧Ｖｉｎが比較的低ければ（例えば閾値未満）出力電圧Ｖｏｕｔはロー電圧となり、入力電圧Ｖｉｎが比較的高ければ（閾値以上）出力電圧Ｖｏｕｔはハイ電圧となる。すなわち、ロー電圧とハイ電圧との２値による変調を行うことができる。
曲線Ｅ７は、比較例として、例えばＰＡＭ４のような多値変調に用いられる進行波増幅器の入出力特性を示す。曲線Ｅ７では、例えば、入力電圧ＶｉｎがＶｉｎ１〜Ｖｉｎ２の範囲（あるいはそれよりも若干広い範囲）において、入力電圧Ｖｉｎに対して出力電圧Ｖｏｕｔがほぼリニアに変化するように設計されている。この場合、出力電圧Ｖｏｕｔはロー電圧及びハイ電圧だけでなく、それらの間の電圧にもなり得るので、２値よりも大きい多値による変調を行える可能性がある。ここで、曲線Ｅ７においては、入出力特性の周波数特性が平坦でないため、例えば、周波数＝ｆ１での入出力特性（曲線Ｅ７（ｆ１））と、周波数＝ｆ２での入出力特性（曲線Ｅ７（ｆ２））とが異なる特性を示す。
曲線Ａ６は、本実施形態（第１実施形態及び第２実施形態）による進行波型増幅器の入出力特性（利得特性）の一例を示す。曲線Ａ６においては、入出力特性の周波数特性が平坦であるので、例えば、周波数＝ｆ１での入出力特性（曲線Ｅ６（ｆ１））と、周波数＝ｆ２での入出力特性（曲線Ｅ６（ｆ２））とは同じ特性を示す。
まず、比較例として、曲線Ｅ７において、波形Ｖ１が入力電圧として入力される場合について説明する。
波形Ｖ１は、最小電圧がＶｉｎ２、最大電圧がＶｉｎ１のパルス電圧波形である。ここで、波形Ｖ１は４通りの波高値を有するパルス電圧波形であり、第１の波高値（Ｖｉｎ２）と第４の波高値（Ｖｉｎ１）との間に、さらに、２段階の波高値（第２の波高、第３の波高）を有する。同図に示す例では、入力電圧Ｖｉｎは、時刻ｔ０において第１の波高値（Ｖｉｎ２）とされ、時刻ｔ１０〜ｔ２０において第４の波高値（Ｖｉｎ１）とされ、時刻ｔ２０〜ｔ３０において第１の波高値とされ、時刻ｔ３０〜ｔ４０において第３の波高値とされ、時刻ｔ４０〜ｔ５０において第２の波高値とされ、時刻ｔ５０〜ｔ６０において第４の波高値とされる。
波形Ｖ１が入力電圧として入力されると、曲線Ｅ７に基づいて、出力電圧が決定される。ここで、波形Ｖ１はパルス波形であるので、広範囲の周波数成分を含む。そのため、出力電圧は、波形Ｖ１に含まれる各周波数成分を、入出力特性に基づいて増幅して足し合わせた波形となる。
ここで、曲線Ｅ７においては、例えば周波数がｆ１の場合（曲線Ｅ７（ｆ１））とｆ２の場合（曲線Ｅ７（ｆ２））とで、入出力特性が異なる。従って、波形Ｖ１における周波数ｆ１の成分は、曲線Ｅ７（ｆ１）に基づいて増幅され、周波数ｆ２の成分は、曲線Ｅ７（ｆ２）に基づいて増幅されることとなる。具体的に、例えば、入力電圧ＶｉｎがＶｉｎ１のとき、周波数ｆ１の成分に関しては、出力電圧ＶｏｕｔはＶｏｕｔ１（ｆ１）となり、周波数ｆ２の成分に関しては、出力電圧ＶｏｕｔはＶｏｕｔ１（ｆ２）となる。また、入力電圧ＶｉｎがＶｉｎ２のとき、周波数ｆ１の成分に関しては、出力電圧ＶｏｕｔはＶｏｕｔ２（ｆ１）となり、周波数ｆ２の成分に関しては、出力電圧ＶｏｕｔはＶｏｕｔ２（ｆ２）となる。このようにして異なる入出力特性によって増幅された結果、出力電圧の波形は、例えば図１９に示す波形Ｖ２のようになる。すなわち、波形Ｖ２は、例えばパルスの立上りあるいは立下の部分が急峻さを失い、歪んだ波形となる。ただし、波形Ｖ２は概念的なものであり、実際の歪波形を正確に表すものではない。
一方、曲線Ａ６において、波形Ｖ１が入力電圧として入力される場合には、波形Ｖ２は歪まない。なぜなら、曲線Ａ６においては、例えば周波数がｆ１の場合（曲線Ａ６（ｆ１））とｆ２の場合（曲線Ａ６（ｆ２））とで、入出力特性が同じだからである。すなわち、波形Ｖ１における周波数ｆ１の成分及び周波数ｆ２の成分は、いずれも同じ入出力特性（曲線Ｅ７（ｆ１）及び曲線Ｅ７（ｆ２））に基づいて増幅される。従って、出力電圧の波形は、波形Ｖ１をそのまま（いわば相似形状で）増幅した波形となり、波形が歪むといった問題は生じない。
このように、本実施形態によって周波数特性が平坦化された進行波型増幅器では、４ＰＡＭ（あるいは１６ＱＡＭ）のような多値変調方式においても、例えば波形歪が生じることを防ぐことができる。従って、本実施の形態に係る進行波型増幅器は、多値変調を用いた光送信モジュール等において、光調器駆動回路として好適に用いることができる。
本発明は、上述した実施形態に限定されるものではない。例えば、直列回路ＳＣ１，ＳＣ２（図３等）に含まれる抵抗Ｒａ１，Ｒａ２として、抵抗素子ではなく、ダイオードもしくはトランジスタの抵抗値を用いてもよい。抵抗回路ＲＣ１，ＲＣ２（図１３等）に含まれる抵抗Ｒｂ１，Ｒｂ２についても同様である。
直列回路ＳＣ１，ＳＣ２（図３等）に含まれるキャパシタＣａ１，Ｃａ２として、容量素子ではなくダイオードもしくはトランジスタの容量値を用いてもよい。
抵抗Ｒａ１，Ｒａ２，Ｒｂ１，Ｒｂ２及びキャパシタＣａ１，Ｃａ２（図３等）の少なくとも一つ以上について、可変素子（可変抵抗素子や可変容量素子）を用いてもよい。
エミッタフォロワ回路ＥＦＣ１，ＥＦＣ２（図３等）は、多段接続のエミッタフォロワ回路としてもよい。
増幅回路部１３，１４（図３，４等）は、多段接続の増幅回路で構成されてもよい。
直列回路ＳＣ１，ＳＣ２や抵抗回路ＲＣ１，ＲＣ２は、すべての増幅セル（例えば図２の１２ａ〜１２ｄ）に対して設けられておらず、一部の増幅セルにのみ設けられていてもよい。
進行波型増幅器１０（図２）の入力部（例えば入力端子Ｔｉｎ１，Ｔｉｎ２と増幅セル１ａとの間）に、前段アンプが設けられてもよい。
トランジスタＴｒ１１，Ｔｒ１２，Ｔｒ３〜Ｔｒ６は、ヘテロ接合バイポーラトランジスタ (ＨＢＴ：Heterojunction Bipolar Transistor)であってもよく、電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）であってもよい。
１０，１０Ａ，１０Ｂ…進行波型増幅器、Ｌｉｎ１１〜Ｌｉｎ１４，Ｌｉｎ２１〜Ｌｉｎ２４，Ｌｉｎ１１ａ〜Ｌｉｎ１４ａ，Ｌｉｎ１１ｂ〜Ｌｉｎ１４ｂ，Ｌｉｎ２１ａ〜Ｌｉｎ２４ａ，Ｌｉｎ２１ｂ〜Ｌｉｎ２４ｂ…入力側伝送線路、１２ａ〜１２ｄ，１２ａａ，１２ａｂ，１２ａｃ，１２ａｄ…増幅セル、ＥＦＣ１，ＥＦＣ２…エミッタフォロワ回路、ＳＣ１，ＳＣ２，Ａ，Ａ１１〜Ａ１４，Ａ２１〜Ａ２４…直列回路、１３，１４…増幅回路部、Ｎ１，Ｎ２…入力ノード、ＧＮＤ…グランド、ＲＣ１，ＲＣ２…抵抗回路、Ｔｉｎ１，Ｔｉｎ２，Ｉｎ１，Ｉｎ２…入力端子。

Claims (5)

  1. 入力ポートに入力された信号を伝送する入力側伝送線路と、
    前記入力側伝送線路から入力信号が入力されるエミッタフォロワ回路を有し、前記入力信号を増幅する増幅回路と、
    前記エミッタフォロワ回路と前記入力側伝送線路の入力ポートとの間と、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される直列回路とを備える、
    進行波型増幅器。
  2. 前記直列回路は、前記入力信号を受ける前記エミッタフォロワ回路の入力ノードと、グランドとの間に接続され、
    前記進行波型増幅器は、
    前記入力側伝送線路と前記エミッタフォロワ回路の入力ノードとの間に接続される抵抗回路をさらに備える、
    請求項１に記載の進行波型増幅器。
  3. 前記直列回路は、前記入力側伝送線路と前記グランドとの間に接続される、
    請求項１に記載の進行波型増幅器。
  4. 前記入力信号は互いに位相が逆の２つの相補入力信号を含む差動信号であり、
    前記入力側伝送線路は、前記２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路と、前記２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路とを含み、
    前記エミッタフォロワ回路は、前記第１の入力側伝送線路からの入力信号を受ける第１のエミッタフォロワ回路と、前記第２の入力側伝送線路からの入力信号を受ける第２のエミッタフォロワ回路とを含み、
    前記直列回路は、前記第１のエミッタフォロワ回路と前記第１の入力側伝送線路の入力ポートとの間と、前記グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第１の直列回路と、前記第２のエミッタフォロワ回路と前記第２の入力側伝送線路の入力ポートとの間と、前記グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第２の直列回路とを含み、
    前記増幅回路は、前記第１及び第２のエミッタフォロワ回路によって前記入力信号を差動信号として受けて増幅する差動増幅回路である、
    請求項１に記載の進行波型増幅器。
  5. 前記入力信号は互いに位相が逆の２つの相補入力信号を含む差動信号であり、
    前記入力側伝送線路は、前記２つの相補入力信号のうち一方の相補入力信号を伝送する第１の入力側伝送線路と、前記２つの相補入力信号のうち他方の相補入力信号を伝送する第２の入力側伝送線路とを含み、
    前記エミッタフォロワ回路は、前記第１の入力側伝送線路からの入力信号を受ける第１のエミッタフォロワ回路と、前記第２の入力側伝送線路からの入力信号を受ける第２のエミッタフォロワ回路とを含み、
    前記直列回路は、前記入力信号を受ける前記第１のエミッタフォロワ回路の入力ノードと、グランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第１の直列回路と、前記入力信号を受ける前記第２のエミッタフォロワ回路の入力ノードとグランドとの間に接続され、抵抗及びキャパシタが直列接続されて構成される第２の直列回路とを含み、
    前記抵抗回路は、前記第１の入力側伝送線路と前記第１のエミッタフォロワ回路の入力ノードとの間に接続される第１の抵抗回路と、前記第２の入力側伝送線路と前記第２のエミッタフォロワ回路の入力ノードとの間に接続される第２の抵抗回路とを含み、
    前記増幅回路は、前記第１及び第２のエミッタフォロワ回路によって前記入力信号を差動信号として受けて増幅する差動増幅回路である、
    請求項２に記載の進行波型増幅器。
JP2014175528A 2014-08-29 2014-08-29 進行波型増幅器 Active JP6484962B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014175528A JP6484962B2 (ja) 2014-08-29 2014-08-29 進行波型増幅器
US14/837,535 US9641136B2 (en) 2014-08-29 2015-08-27 Travelling wave amplifier (TWA) for driving optical modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014175528A JP6484962B2 (ja) 2014-08-29 2014-08-29 進行波型増幅器

Publications (2)

Publication Number Publication Date
JP2016051975A true JP2016051975A (ja) 2016-04-11
JP6484962B2 JP6484962B2 (ja) 2019-03-20

Family

ID=55403728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014175528A Active JP6484962B2 (ja) 2014-08-29 2014-08-29 進行波型増幅器

Country Status (2)

Country Link
US (1) US9641136B2 (ja)
JP (1) JP6484962B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825709B2 (en) 2015-06-29 2017-11-21 Sumitomo Electric Industries, Ltd. Traveling wave amplifier for driving optical modulator

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634611B1 (en) * 2015-11-02 2017-04-25 Inphi Corporation Method for improving stable frequency response of variable gain amplifier
JP2018121217A (ja) * 2017-01-25 2018-08-02 住友電気工業株式会社 光変調器駆動回路
US11641181B2 (en) * 2018-05-07 2023-05-02 Macom Technology Solutions Holdings, Inc. Compact high gain amplifier with DC coupled stages
WO2020079693A1 (en) 2018-10-17 2020-04-23 Vayyar Imaging Ltd. Transmission-line-based signal distribution and aggregation
US11245366B2 (en) * 2020-02-13 2022-02-08 Analog Devices, Inc. Distributed amplifiers with controllable linearization
CN111916996B (zh) * 2020-08-03 2021-09-03 厦门亿芯源半导体科技有限公司 一种大调制电流直流耦合型激光器驱动电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50120314A (ja) * 1974-03-05 1975-09-20
US4864250A (en) * 1987-01-29 1989-09-05 Harris Corporation Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance
JPH1120157A (ja) * 1997-07-01 1999-01-26 Brother Ind Ltd 記録装置用ヘッド駆動装置
JP2001160723A (ja) * 1999-12-02 2001-06-12 Fujitsu Ltd 分布増幅器
WO2009025008A1 (ja) * 2007-08-21 2009-02-26 Fujitsu Limited 増幅器
JP2013239952A (ja) * 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 進行波型増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2958046A (en) * 1960-02-29 1960-10-25 Gen Electric Distributed amplifier
US5550513A (en) * 1995-06-22 1996-08-27 Northern Telecom Limited High frequency, differential limiting distributed amplifier
JPH09130170A (ja) 1995-10-27 1997-05-16 Hitachi Ltd 分布型差動増幅器
JP4965602B2 (ja) 2009-05-19 2012-07-04 日本電信電話株式会社 差動分布回路ｉｃパッケージ
US8704592B2 (en) * 2011-03-31 2014-04-22 Sumitomo Electric Industries, Ltd. Traveling wave amplifier with pre-emphasis function

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50120314A (ja) * 1974-03-05 1975-09-20
US4864250A (en) * 1987-01-29 1989-09-05 Harris Corporation Distributed amplifier having improved D.C. biasing and voltage standing wave ratio performance
JPH1120157A (ja) * 1997-07-01 1999-01-26 Brother Ind Ltd 記録装置用ヘッド駆動装置
JP2001160723A (ja) * 1999-12-02 2001-06-12 Fujitsu Ltd 分布増幅器
WO2009025008A1 (ja) * 2007-08-21 2009-02-26 Fujitsu Limited 増幅器
JP2013239952A (ja) * 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 進行波型増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825709B2 (en) 2015-06-29 2017-11-21 Sumitomo Electric Industries, Ltd. Traveling wave amplifier for driving optical modulator

Also Published As

Publication number Publication date
US9641136B2 (en) 2017-05-02
JP6484962B2 (ja) 2019-03-20
US20160065154A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
JP6484962B2 (ja) 進行波型増幅器
US9500886B2 (en) Optical modulator driver
US9590576B2 (en) Differential amplifier
CN201663584U (zh) 前置均衡放大电路
US8963641B1 (en) Source-series terminated differential line driver circuit
CN104426523A (zh) 具有减小的抖动的波形转换电路
JP2017017411A (ja) 進行波型増幅器
US20090295514A1 (en) Passive equalizer with negative impedance to increase a gain
CN114337644A (zh) 缓冲电路和延时电路
JP6102198B2 (ja) 増幅回路
US10345627B2 (en) Driving circuit for optical modulator
JP2017085219A (ja) 増幅器
CN113872531A (zh) 推挽功率放大电路及射频前端模组
CN104244138A (zh) 电流放大器及使用该电流放大器的发射器
CN102882476B (zh) 高频带宽放大电路
TWI508435B (zh) 可選擇之增益差動放大器
JP2020122872A (ja) 光変調器駆動回路
JPWO2020110252A1 (ja) アクティブサーキュレータ
JP5418162B2 (ja) トランスインピーダンスアンプ
JP2022036784A (ja) 受信回路及び光受信回路
CN1526197A (zh) 全差分可变增益放大器和多维放大器装置
CN107733383B (zh) 一种跨阻放大电路及其设计方法
JP5750178B1 (ja) 出力回路
JP4756136B2 (ja) 増幅器を有する受信機
US9419587B1 (en) Method and apparatus to reconfigure a filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190204

R150 Certificate of patent or registration of utility model

Ref document number: 6484962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250