CN113872531A - 推挽功率放大电路及射频前端模组 - Google Patents
推挽功率放大电路及射频前端模组 Download PDFInfo
- Publication number
- CN113872531A CN113872531A CN202110976057.5A CN202110976057A CN113872531A CN 113872531 A CN113872531 A CN 113872531A CN 202110976057 A CN202110976057 A CN 202110976057A CN 113872531 A CN113872531 A CN 113872531A
- Authority
- CN
- China
- Prior art keywords
- circuit
- push
- bias
- pull power
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 84
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 84
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 4
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 3
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种推挽功率放大电路及射频前端模组,该推挽功率放大电路,包括第一偏置电路、第二偏置电路、第一推挽功率放大支路、第二推挽功率放大支路和阻抗调节电路;第一偏置电路的输出端耦合至第一推挽功率放大支路的输入端;第二偏置电路的输出端耦合至第二推挽功率放大支路的输入端;阻抗调节电路的一端耦合至第一偏置电路的输出端,阻抗调节电路的另一端耦合至第二偏置电路的输出端。本技术方案能够提高推挽功率放大电路的线性度。
Description
技术领域
本发明涉及射频放大技术领域,尤其涉及一种推挽功率放大电路及射频前端模组。
背景技术
推挽功率放大电路作为通讯系统中核心单元,其性能对通讯系统整机指标有较大的影响,特别是推挽功率放大电路的线性度和带宽的特性,影响整个通讯系统的整体性能。在实际应用过程中,推挽功率放大电路在对射频输入信号进行放大时,往往容易出现失真的现象,从而导致推挽功率放大电路的线性度无法满足实际需求。
发明内容
本发明实施例提供一种推挽功率放大电路及射频前端模组,以解决差分放大电路的线性度较差的问题。
一种推挽功率放大电路,包括第一偏置电路、第二偏置电路、第一推挽功率放大支路、第二推挽功率放大支路和阻抗调节电路;
所述第一偏置电路的输出端耦合至所述第一推挽功率放大支路的输入端;
所述第二偏置电路的输出端耦合至所述第二推挽功率放大支路的输入端;
所述阻抗调节电路的一端耦合至所述第一偏置电路的输出端,所述阻抗调节电路的另一端耦合至所述第二偏置电路的输出端。
进一步地,所述第一偏置电路包括第一偏置晶体管;所述第二偏置电路包括第二偏置晶体管;
所述第一偏置晶体管的第一端与第一偏置信号端口相连,所述第一偏置晶体管的第二端与第一供电端相连,所述第一偏置晶体管的第三端耦合至所述第一推挽功率放大支路的输入端;
所述第二偏置晶体管的第一端与所述第二偏置信号端口相连,所述第二偏置晶体管的第二端与所述第二供电端相连,所述第二偏置晶体管的第三端耦合至所述第二推挽功率放大支路的输入端;
所述阻抗调节电路的一端耦合至所述第一偏置晶体管的第三端,所述阻抗调节电路的另一端耦合之所述第二偏置晶体管的第三端。
进一步地,所述第一偏置电路还包括第一分压单元;所述第二偏置电路还包括第二分压单元;
所述第一分压单元的第一端与所述第一偏置信号端口和所述第一偏置晶体管的第一端的公共节点相连,第二端与接地端相连;
所述第二分压单元的第一端与所述第二偏置信号端口和所述第二偏置晶体管的第一端的公共节点相连,第二端与接地端相连。
进一步地,所述第一偏置电路还包括第一电阻;所述第二偏置电路还包括第二电阻;
所述第一电阻的第一端与所述第一偏置晶体管的第三端相连,所述第一电阻的第二端与耦合至所述第一推挽功率放大支路的输入端;
所述第二电阻的第一端与所述第二偏置晶体管的第三端相连,所述第二电阻的第二端与耦合至所述第二推挽功率放大支路的输入端;
所述阻抗调节电路的一端耦合至所述第一电阻的第二端,所述阻抗调节电路的另一端耦合之所述第二电阻的第二端。
进一步地,所述第一电阻为可调电阻;所述第二电阻为可调电阻。
进一步地,所述阻抗调节电路包括第一电感或第一电容。
进一步地,所述阻抗调节电路包括第一电感和第一电容,所述第一电感和所述第一电容并联连接;或者,所述第一电感和所述第一电容串联连接。
进一步地,第一推挽功率放大支路包括第一功率放大晶体管和第三电阻;所述第二推挽功率放大支路包括第二功率放大晶体管和第四电阻;
所述第三电阻的第一端与所述第一偏置电路的输出端相连,所述第三电阻的第二端与所述第一功率放大晶体管的第一端相连,所述第一功率放大晶体管的第二端与供电端相连,所述第一功率放大晶体管的第三端与接地端相连;
所述第四电阻的第一端与所述第二偏置电路的输出端相连,所述第四电阻的第二端与所述第二功率放大晶体管的第一端相连,所述第二功率放大晶体管的第二端与所述供电端相连,所述第二功率放大晶体管的第三端与接地端相连。
进一步地,所述推挽功率放大电路包括转换巴伦;所述转换巴伦的第一输入端与信号输入端相连,所述转换巴伦的第二输入端与接地端相连,所述转换巴伦的第一输出端与所述第一推挽功率放大支路的输入端相连,所述转换巴伦的第二输出端与所述第二推挽功率放大支路的输入端相连。
一种射频前端模组,包括上述的推挽功率放大电路。
上述推挽功率放大电路及射频前端模组,推挽功率放大电路,包括第一偏置电路、第二偏置电路、第一推挽功率放大支路、第二推挽功率放大支路和阻抗调节电路;第一偏置电路的输出端耦合至第一推挽功率放大支路的输入端;第二偏置电路的输出端耦合至第二推挽功率放大支路的输入端;阻抗调节电路的一端耦合至第一偏置电路的输出端,阻抗调节电路的另一端耦合至第二偏置电路的输出端,本申请通过在第一偏置电路的输出端和第二偏置电路的输出端之间接入阻抗调节电路,如此,相对于第一差分信号和第二差分信号,偏置电路的阻抗实质等效为第一偏置电路和第二偏置电路的并联阻抗,即相对于第一差分信号和第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路的输入端进入到第一偏置电路的信号增大,从第二推挽功率放大支路的输入端进入到第二偏置电路的信号增大,所以导致第一推挽功率放大支路和第二推挽功率放大支路的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例中推挽功率放大电路的一电路示意图;
图2是本发明一实施例中推挽功率放大电路的另一电路示意图;
图3是本发明一实施例中推挽功率放大电路的另一电路示意图;
图4是本发明一实施例中推挽功率放大电路的另一电路示意图;
图5是本发明一实施例中推挽功率放大电路的另一电路示意图;
图6是本发明一实施例中推挽功率放大电路的另一电路示意图;
图7是本发明一实施例中推挽功率放大电路的另一电路示意图;
图8是本发明一实施例中推挽功率放大电路的另一电路示意图。
图中:10、第一偏置电路;11、第一分压单元;20、第二偏置电路;21、第二分压单元;30、第一推挽功率放大支路;40、第二推挽功率放大支路;50、阻抗调节电路;60、转换巴伦。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明,将在下列的描述中提出详细的结构及步骤,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
本实施例提供一种推挽功率放大电路,如图1所示,包括第一偏置电路10、第二偏置电路20、第一推挽功率放大支路30、第二推挽功率放大支路40和阻抗调节电路50;第一偏置电路10的输出端耦合至第一推挽功率放大支路30的输入端;第二偏置电路20的输出端耦合至第二推挽功率放大支路40的输入端;阻抗调节电路50的一端耦合至第一偏置电路10的输出端,阻抗调节电路50的另一端耦合至第二偏置电路20的输出端。
在一具体实施例中,推挽功率放大电路还包括输入转换电路,该输入转换电路被配置为接收不平衡的射频输入信号,并将该不平衡的射频输入信号转换成平衡的第一差分信号和第二差分信号。可选地,如图8所示,该转入转换电路包括转换巴伦60。其中,第一差分信号和第二差分信号为两个大小相等、极性相反的信号。
在一具体实施例中,推挽功率放大电路包括第一推挽功率放大支路30和第二推挽功率放大支路40,该第一推挽功率放大支路30被配置为接收第一差分信号,并对该第一差分信号进行放大;该第二推挽功率放大支路40被配置为接收第二差分信号,并对该第二差分信号进行放大。
可选地,第一推挽功率放大支路30包括第一功率放大晶体管M31。第二推挽功率放大支路40包括第二功率放大晶体管M41。其中,第一功率放大晶体管M31和第二功率放大晶体管M41可以为BJT晶体管,也可以为场效应晶体管(FET)。可选地,第二功率放大晶体管M41包括至少一个BJT晶体管(例如,HBT晶体管)或至少一个场效应晶体管。示例性地,第二功率放大晶体管M41可以为多个BJT晶体管并联而成。第二功率放大晶体管M41包括至少一个BJT晶体管(例如,HBT晶体管)或至少一个场效应晶体管。示例性地,第二功率放大晶体管M41可以为多个BJT晶体管并联而成。
在一具体实施例中,如图8所示,第一功率放大晶体管M31的基极(栅极)通过第一隔直电容C1与转换巴伦60的第一输出端相连,第一功率放大晶体管M31的集电极(漏极)与供电端VCC相连,第一功率放大晶体管M31的发射极(源极)与接地端相连,实现对该第一差分信号进行放大。第二功率放大晶体管M41的基极(栅极)通过第二隔直电容C2与转换巴伦60的第二输出端相连,第二功率放大晶体管M41的集电极(漏极)与供电端VCC相连,第一功率放大晶体管M31的发射极(源极)与接地端相连,实现对该第二差分信号进行放大。
在一具体实施例中,推挽功率放大电路还包括第一偏置电路10和第二偏置电路20。该第一偏置电路10的输出端耦合至第一推挽功率放大支路30的输入端,被配置为向第一推挽功率放大支路30提供第一偏置信号。该第二偏置电路20的输出端耦合至第二推挽功率放大支路40的输入端,被配置为向第二推挽功率放大支路40提供第二偏置信号。
可选地,第一推挽功率放大电路还包括第三电阻R31;第二推挽功率放大支路40还包括第四电阻R41。
在一具体实施例中,如图7或图8所示,第三电阻R31的第一端与第一偏置电路10的输出端相连,第三电阻R31的第二端与第一功率放大晶体管M31的第一端相连,被配置为对第一功率放大晶体管M31进行过流或过压保护。第四电阻R41的第一端与第二偏置电路20的输出端相连,第四电阻R41的第二端与第二功率放大晶体管M41的第一端相连,被配置为对第二功率放大晶体管M41进行过流或过压保护。
在一具体实施例中,推挽功率放大电路还包括阻抗调节电路50,该阻抗调节电路50被配置为调整第一偏置电路10相的阻抗和第二偏置电路20的阻抗。
在一具体实施例中,通过将第一偏置电路10耦合至第一推挽功率放大支路30的输入端,将第二偏置电路20耦合至第二推挽功率放大支路40的输入端上,以及通过将阻抗调节电路50一端耦合至第一偏置电路10的输出端,阻抗调节电路50的另一端耦合至第二偏置电路20的输出端,该阻抗调节电路50便能够使偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于输入至第一推挽功率放大支路30的输入端的第一差分信号和输入至第二推挽功率放大支路40的输入端的第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。需要说明的是,由于第一差分信号和第二差分信号大小相等、极性相反,因此,阻抗调节电路50相对于第一差分信号和第二差分信号具有一定的阻抗,该抗调节电路5不但能避免第一差分信号和第二差分信号相互抵消,且能够使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小,具体根据实际需求配置阻抗调节电路50的阻抗。
在本实施例中,推挽功率放大电路,包括第一偏置电路10、第二偏置电路20、第一推挽功率放大支路30、第二推挽功率放大支路40和阻抗调节电路50;第一偏置电路10的输出端耦合至第一推挽功率放大支路30的输入端;第二偏置电路20的输出端耦合至第二推挽功率放大支路40的输入端;阻抗调节电路50的一端耦合至第一偏置电路10的输出端,阻抗调节电路50的另一端耦合至第二偏置电路20的输出端,如此,相对于输入至第一推挽功率放大支路30的输入端的第一差分信号和输入至第二推挽功率放大支路40的输入端的第二差分信号,偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于第一差分信号和第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。
在一实施例中,如图3所示,第一偏置电路10包括第一偏置晶体管M11;第二偏置电路20包括第二偏置晶体管M21;第一偏置晶体管M11的第一端与第一偏置信号端口A相连,第一偏置晶体管M11的第二端与第一供电端VCC1相连,第一偏置晶体管M11的第三端耦合至第一推挽功率放大支路30的输入端;第二偏置晶体管M21的第一端与第二偏置信号端口B相连,第二偏置晶体管M21的第二端与第二供电端VCC2相连,第二偏置晶体管M21的第三端耦合至第二推挽功率放大支路40的输入端;阻抗调节电路50的一端耦合至第一偏置晶体管M11的第三端,阻抗调节电路50的另一端耦合之第二偏置晶体管M21的第三端。
其中,第一偏置晶体管M11和第二偏置晶体管M21可以是BJT晶体管(例如,HBT晶体管)或者场效应晶体管。第一偏置信号端口A被配置为接收第一初始偏置信号。第二偏置信号端口B被配置为接收第二初始偏置信号。
在一具体实施例中,第一偏置电路10包括第一偏置信号源S1,第二偏置电路20包括第二偏置信号源S2。可选地,该第一偏置信号源S1可以是电流源或电压源。该第二偏置信号源S2可以是电流源或电压源。作为一示例,第一偏置信号源S1与第一偏置信号端口A相连,被配置为向该第一偏置信号端口A输入第一初始偏置信号。第二偏置信号源S2与第二偏置信号端口B相连,被配置为向该第二偏置信号端口B输入第二初始偏置信号。
在一具体实施例中,第一偏置晶体管M11的基极(栅极)与第一偏置信号端口A相连,第一偏置晶体管M11的集电极(漏极)与第一供电端VCC1相连,第一偏置晶体管M11的发射极(源极)耦合至第一推挽功率放大支路30的输入端,该第一偏置晶体管M11接收第一偏置信号端口A输入的第一初始偏置信号,并对该第一初始偏置信号进行放大,向第一推挽功率放大电路输出第一偏置信号。第二偏置晶体管M21的基极(栅极)与第二偏置信号端口B相连,第二偏置晶体管M21的集电极(漏极)与第二供电端VCC2相连,第二偏置晶体管M21的发射极(源极)耦合至第二推挽功率放大支路40的输入端,该第二偏置晶体管M21接收第二偏置信号端口B输入的第二初始偏置信号,并对该第二初始偏置信号进行放大,向第二推挽功率放大电路输出第二偏置信号。
在一具体实施例中,阻抗调节电路50的一端耦合至第一偏置晶体管M11的发射极(源极),阻抗调节电路50的另一端耦合之第二偏置晶体管M21的发射极(源极),阻抗调节电路50便能够使偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于输入至第一推挽功率放大支路30的输入端的第一差分信号和输入至第二推挽功率放大支路40的输入端的第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。
在本实施例中,第一偏置电路10包括第一偏置晶体管M11;第二偏置电路20包括第二偏置晶体管M21;第一偏置晶体管M11的第一端与第一偏置信号端口A相连,第一偏置晶体管M11的第二端与第一供电端VCC1相连,第一偏置晶体管M11的第三端耦合至第一推挽功率放大支路30的输入端;第二偏置晶体管M21的第一端与第二偏置信号端口B相连,第二偏置晶体管M21的第二端与第二供电端VCC2相连,第二偏置晶体管M21的第三端耦合至第二推挽功率放大支路40的输入端;阻抗调节电路50的一端耦合至第一偏置晶体管M11的第三端,阻抗调节电路50的另一端耦合之第二偏置晶体管M21的第三端,如此,相对于第一差分信号和第二差分信号,偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于输入至第一推挽功率放大支路30的输入端的第一差分信号和输入至第二推挽功率放大支路40的输入端的第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。
在一实施例中,如图4所示,第一偏置电路10还包括第一分压单元11;第二偏置电路20还包括第二分压单元21;第一分压单元11的第一端与第一偏置信号端口A和第一偏置晶体管M11的第一端的公共节点相连,第二端与接地端相连;第二分压单元21的第一端与第二偏置信号端口B和第二偏置晶体管M21的第一端的公共节点相连,第二端与接地端相连。
在一具体实施例中,第一偏置电路10还包括第一分压单元11,第一分压单元11的第一端与第一偏置信号端口A和第一偏置晶体管M11的第一端的公共节点相连,第二端与接地端相连。可选地,第一分压单元11包括串联的第一分压晶体管D11和第二分压晶体管D12。作为一示例,第一分压晶体管D11的第一端与第一偏置信号端口A和第一偏置晶体管M11的第一端的公共节点相连,第二端与第二分压晶体管D12的第一端连接,第二分压晶体管D12的第二端与接地端相连。第一分压单元11可稳定第一偏置信号的静态工作点。需要说明的是,除了本实施例中,第一分压晶体管D11和第二分压晶体管D12可以选用二极管,还可以用三极管代替。
在一具体实施例中,第二偏置电路20还包括第二分压单元21,第二分压单元21的第一端与第二偏置信号端口B和第二偏置晶体管M21的第一端的公共节点相连,第二端与接地端相连。可选地,第二分压单元21包括串联的第三分压晶体管D21和第四分压晶体管D22。作为一示例,第三分压晶体管D21的第一端与第一偏置信号端口A和第一偏置晶体管M11的第一端的公共节点相连,第二端与第四分压晶体管D22的第一端连接,第四分压晶体管D22的第二端与接地端相连。第二分压单元21可稳定第二偏置信号的静态工作点。需要说明的是,除了本实施例中,第三分压晶体管D21和第四分压晶体管D22可以选用二极管,还可以用三极管代替。
在本实施例中,第一偏置电路10还包括第一分压单元11;第二偏置电路20还包括第二分压单元21;第一分压单元11的第一端与第一偏置信号端口A和第一偏置晶体管M11的第一端的公共节点相连,第二端与接地端相连;第二分压单元21的第一端与第二偏置信号端口B和第二偏置晶体管M21的第一端的公共节点相连,第二端与接地端相连,从而稳定稳定第一偏置信号和第二偏置信号的静态工作点。
在一实施例中,如图3所示,第一偏置电路10还包括第一电阻R11;第二偏置电路20还包括第二电阻R21;第一电阻R11的第一端与第一偏置晶体管M11的第三端相连,第一电阻R11的第二端与耦合至第一推挽功率放大支路30的输入端;第二电阻R21的第一端与第二偏置晶体管M21的第三端相连,第二电阻R21的第二端与耦合至第二推挽功率放大支路40的输入端;阻抗调节电路50的一端耦合至第一电阻R11的第二端,阻抗调节电路50的另一端耦合之第二电阻R21的第二端。
在一具体实施例中,第一偏置电路10还包括第一电阻R11,第一电阻R11的第一端与第一偏置晶体管M11的发射极(源极)相连,第一电阻R11的第二端与耦合至第一推挽功率放大支路30的输入端,该第一电阻R11被配置为将第一偏置电路10输出的第一偏置信号耦合至第一推挽功率放大支路30。
在一具体实施例中,第二偏置电路20还包括第二电阻R21,第一电阻R11的第二端与耦合至第一推挽功率放大支路30的输入端;第二电阻R21的第一端与第二偏置晶体管M21的发射极(源极)相连,第二电阻R21的第二端与耦合至第二推挽功率放大支路40的输入端,该第二电阻R21被配置为将第二偏置电路20输出的第二偏置信号耦合至第二推挽功率放大支路40。
可选地,第一电阻R11和第二电阻R21为可调电阻,可根据实际需求调节第一电阻R11和第二电阻R21的阻值。
在本实施例中,将阻抗调节电路50的一端耦合至第一电阻R11的第二端,阻抗调节电路50的另一端耦合之第二电阻R21的第二端,同样能够实现使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小,从而使第一偏置电路10输出的第一偏置信号的幅值和第二偏置电路20输出的第二偏置信号的幅值增大,进而达到提高推挽功率放大电路的线性度的目的。
在一实施例中,阻抗调节电路50包括第一电感L51或第一电容C51。
在一具体实施例中,如图3所示,阻抗调节电路50包括第一电感L51,通过将第一电感L51的第一端耦合至第一偏置电路10的输出端,第一电感L51的第二端耦合至第二偏置电路20的输出端,相对于输入至第一推挽功率放大支路30的输入端的第一差分信号和输入至第二推挽功率放大支路40的输入端的第二差分信号,偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于第一差分信号和第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。需要说明的是,由于第一电感L51具有一定的阻抗值,因此第一电感L51可避免第一差分信号和第二差分信号相互抵消,且能够使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小。可选地,可通过调节第一电感L51的电感值以调节第一电感L51呈现的阻抗大小。例如,第一电感L51的电感值为1.5nH,具体可根据实际需求选择第一电感L51的电感值。
在一具体实施例中,如图4所示,阻抗调节电路50包括第一电容C51,通过将第一电容C51的第一端耦合至第一偏置电路10的输出端,第一电容C51的第二端耦合至第二偏置电路20的输出端,相对于输入至第一推挽功率放大支路30的输入端的第一差分信号和输入至第二推挽功率放大支路40的输入端的第二差分信号,偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于第一差分信号和第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。需要说明的是,由于第一电容C51具有一定的阻抗值,因此,第一电容C51可避免第一差分信号和第二差分信号相互抵消,且能够使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小。可选地,可通过调节第一电容C51的电容值调节第一电感L51呈现的阻抗大小,具体可根据实际需求选择第一电容C51的电容值。
在本实施例中,阻抗调节电路50包括第一电感L51或第一电容C51,通过将第一电感L51或第一电容C51的一端耦合至第一偏置电路10的输出端,另一端耦合至第二偏置电路20的输出端,均能使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小,从而使第一偏置电路10输出的第一偏置信号的幅值和第二偏置电路20输出的第二偏置信号的幅值增大,以达到提高推挽功率放大电路的线性度的目的。
在一实施例中,阻抗调节电路50还包括第一电感L51和第一电容C51,第一电感L51和第一电容C51并联连接;或者,第一电感L51和第一电容C51串联连接。
在一具体实施例中,如图5所示,阻抗调节电路50还包括第一电感L51和第一电容C51,第一电感L51和第一电容C51并联连接至第一偏置电路10的输出端和第二偏置电路20的输出端之间,通过配置第一电感L51的电感值和第一电容C51的电容值,不但能避免第一差分信号和第二差分信号相互抵消,且能够使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小。
在一具体实施例中,如图6所示,阻抗调节电路50还包括第一电感L51和第一电容C51,第一电感L51和第一电容C51串联连接至第一偏置电路10的输出端和第二偏置电路20的输出端之间,通过配置第一电感L51的电感值和第一电容C51的电容值,可避免第一差分信号和第二差分信号相互抵消,且能够使第一偏置电路10的阻抗和第二偏置电路20的阻抗减小。
在本实施例中,阻抗调节电路50还包括第一电感L51和第一电容C51,第一电感L51和第一电容C51并联连接;或者,第一电感L51和第一电容C51串联连接,均能够实现使偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于第一差分信号和第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号的功率和第二差分信号的功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。
在一实施例中,如图8所示,推挽功率放大电路包括转换巴伦60;转换巴伦60的第一输入端与信号输入端相连,转换巴伦60的第二输入端与接地端相连,转换巴伦60的第一输出端与第一推挽功率放大支路30的输入端相连,转换巴伦60的第二输出端与第二推挽功率放大支路40的输入端相连。
在本实施例中,转换巴伦60的第一输入端与信号输入端相连,转换巴伦60的第二输入端与接地端相连,转换巴伦60的第一输出端与第一推挽功率放大支路30的输入端相连,转换巴伦60的第二输出端与第二推挽功率放大支路40的输入端相连,该输入转换电路被配置为接收不平衡的射频输入信号,并将该不平衡的射频输入信号转换成平衡的第一差分信号和第二差分信号。
本实施例提供一种射频前端模组,包括上述实施例中的推挽功率放大电路,推挽功率放大电路,包括第一偏置电路10、第二偏置电路20、第一推挽功率放大支路30、第二推挽功率放大支路40和阻抗调节电路50;第一偏置电路10的输出端耦合至第一推挽功率放大支路30的输入端;第二偏置电路20的输出端耦合至第二推挽功率放大支路40的输入端;阻抗调节电路50的一端耦合至第一偏置电路10的输出端,阻抗调节电路50的另一端耦合至第二偏置电路20的输出端,相比于直接将第一偏置电路10耦合至第一推挽功率放大支路30,将第二偏置电路20耦合至第二推挽功率放大支路40,该阻抗调节电路50便能够使偏置电路的阻抗实质等效为第一偏置电路10和第二偏置电路20的并联阻抗,即相对于第一差分信号和第二差分信号,偏置电路的阻抗减小了,因此,随着第一差分信号功率和第二差分信号功率的增大,从第一推挽功率放大支路30的输入端进入到第一偏置电路10的信号增大,从第二推挽功率放大支路40的输入端进入到第二偏置电路20的信号增大,所以导致第一推挽功率放大支路30和第二推挽功率放大支路40的偏置信号随输入功率增大而增大,进而达到提高推挽功率放大电路的线性度的目的。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (10)
1.一种推挽功率放大电路,其特征在于,包括第一偏置电路、第二偏置电路、第一推挽功率放大支路、第二推挽功率放大支路和阻抗调节电路;
所述第一偏置电路的输出端耦合至所述第一推挽功率放大支路的输入端;
所述第二偏置电路的输出端耦合至所述第二推挽功率放大支路的输入端;
所述阻抗调节电路的一端耦合至所述第一偏置电路的输出端,所述阻抗调节电路的另一端耦合至所述第二偏置电路的输出端。
2.如权利要求1所述的推挽功率放大电路,其特征在于,所述第一偏置电路包括第一偏置晶体管;所述第二偏置电路包括第二偏置晶体管;
所述第一偏置晶体管的第一端与第一偏置信号端口相连,所述第一偏置晶体管的第二端与第一供电端相连,所述第一偏置晶体管的第三端耦合至所述第一推挽功率放大支路的输入端;
所述第二偏置晶体管的第一端与所述第二偏置信号端口相连,所述第二偏置晶体管的第二端与所述第二供电端相连,所述第二偏置晶体管的第三端耦合至所述第二推挽功率放大支路的输入端;
所述阻抗调节电路的一端耦合至所述第一偏置晶体管的第三端,所述阻抗调节电路的另一端耦合之所述第二偏置晶体管的第三端。
3.如权利要求2所述的推挽功率放大电路,其特征在于,所述第一偏置电路还包括第一分压单元;所述第二偏置电路还包括第二分压单元;
所述第一分压单元的第一端与所述第一偏置信号端口和所述第一偏置晶体管的第一端的公共节点相连,第二端与接地端相连;
所述第二分压单元的第一端与所述第二偏置信号端口和所述第二偏置晶体管的第一端的公共节点相连,第二端与接地端相连。
4.如权利要求2所述的推挽功率放大电路,其特征在于,所述第一偏置电路还包括第一电阻;所述第二偏置电路还包括第二电阻;
所述第一电阻的第一端与所述第一偏置晶体管的第三端相连,所述第一电阻的第二端与耦合至所述第一推挽功率放大支路的输入端;
所述第二电阻的第一端与所述第二偏置晶体管的第三端相连,所述第二电阻的第二端与耦合至所述第二推挽功率放大支路的输入端;
所述阻抗调节电路的一端耦合至所述第一电阻的第二端,所述阻抗调节电路的另一端耦合之所述第二电阻的第二端。
5.如权利要求4所述的推挽功率放大电路,其特征在于,所述第一电阻为可调电阻;所述第二电阻为可调电阻。
6.如权利要求1所述的推挽功率放大电路,其特征在于,所述阻抗调节电路包括第一电感或第一电容。
7.如权利要求1所述的推挽功率放大电路,其特征在于,所述阻抗调节电路包括第一电感和第一电容,所述第一电感和所述第一电容并联连接;或者,所述第一电感和所述第一电容串联连接。
8.如权利要求1所述的推挽功率放大电路,其特征在于,第一推挽功率放大支路包括第一功率放大晶体管和第三电阻;所述第二推挽功率放大支路包括第二功率放大晶体管和第四电阻;
所述第三电阻的第一端与所述第一偏置电路的输出端相连,所述第三电阻的第二端与所述第一功率放大晶体管的第一端相连,所述第一功率放大晶体管的第二端与供电端相连,所述第一功率放大晶体管的第三端与接地端相连;
所述第四电阻的第一端与所述第二偏置电路的输出端相连,所述第四电阻的第二端与所述第二功率放大晶体管的第一端相连,所述第二功率放大晶体管的第二端与所述供电端相连,所述第二功率放大晶体管的第三端与接地端相连。
9.如权利要求1所述的推挽功率放大电路,其特征在于,所述推挽功率放大电路包括转换巴伦;所述转换巴伦的第一输入端与信号输入端相连,所述转换巴伦的第二输入端与接地端相连,所述转换巴伦的第一输出端与所述第一推挽功率放大支路的输入端相连,所述转换巴伦的第二输出端与所述第二推挽功率放大支路的输入端相连。
10.一种射频前端模组,其特征在于,包括如权利要求1至9任一项所述的推挽功率放大电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110976057.5A CN113872531A (zh) | 2021-08-24 | 2021-08-24 | 推挽功率放大电路及射频前端模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110976057.5A CN113872531A (zh) | 2021-08-24 | 2021-08-24 | 推挽功率放大电路及射频前端模组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113872531A true CN113872531A (zh) | 2021-12-31 |
Family
ID=78988245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110976057.5A Pending CN113872531A (zh) | 2021-08-24 | 2021-08-24 | 推挽功率放大电路及射频前端模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113872531A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115102512A (zh) * | 2022-06-30 | 2022-09-23 | 锐石创芯(深圳)科技股份有限公司 | 推挽功率放大电路 |
WO2024001458A1 (zh) * | 2022-06-28 | 2024-01-04 | 锐石创芯(深圳)科技股份有限公司 | 射频前端模组和电子设备 |
-
2021
- 2021-08-24 CN CN202110976057.5A patent/CN113872531A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024001458A1 (zh) * | 2022-06-28 | 2024-01-04 | 锐石创芯(深圳)科技股份有限公司 | 射频前端模组和电子设备 |
CN115102512A (zh) * | 2022-06-30 | 2022-09-23 | 锐石创芯(深圳)科技股份有限公司 | 推挽功率放大电路 |
CN115102512B (zh) * | 2022-06-30 | 2023-07-04 | 锐石创芯(深圳)科技股份有限公司 | 推挽功率放大电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014835B1 (en) | Frequency enhanced active transistor | |
CN113872531A (zh) | 推挽功率放大电路及射频前端模组 | |
US10516370B2 (en) | Predistorter for compensating linearity of an amplifier | |
US20220085776A1 (en) | Output Matching Circuit and Power Amplifier Comprised Thereof | |
US10063199B2 (en) | Buffer with increased headroom | |
US20230033265A1 (en) | Radio-frequency differential amplifying circuit and radio-frequency module | |
CN116888888A (zh) | 用于高可靠性应用的高效双驱动功率放大器 | |
US11342889B2 (en) | Power amplifier system | |
US10903800B2 (en) | Power amplifier system | |
WO2023273850A1 (zh) | 一种推挽功率放大电路及射频前端模组 | |
CN213990615U (zh) | 一种功率放大模块及电路 | |
US20070146078A1 (en) | Selective amplifier | |
US10917128B2 (en) | Signal processing device | |
CN114915274B (zh) | 一种推挽功率放大器 | |
TWI693788B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
CN114915273B (zh) | 一种推挽功率放大器 | |
US11552601B2 (en) | Power amplifier circuit | |
US11121688B2 (en) | Amplifier with dual current mirrors | |
CN116054756A (zh) | 偏置电路及功率放大器 | |
US9948253B2 (en) | Push-pull amplifier, corresponding apparatus and method | |
EP3407487A1 (en) | High linearity signal amplifier | |
WO2023232251A1 (en) | Circuit for connecting two outputs of a differential amplifier to an input of a single-ended amplifier | |
JP2015154443A (ja) | 利得可変型増幅器 | |
CN117674736A (zh) | 推挽功率放大电路及射频前端模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 518000 room 2001, building 3, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Ruishi Chuangxin (Shenzhen) Technology Co.,Ltd. Address before: 518000 room 2001, building 3, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant before: AN ADVANCED RF POWER AMPLIFIER AND COMMUNICATION DEVICE |