CN117674736A - 推挽功率放大电路及射频前端模组 - Google Patents

Abstract

本发明公开了一种推挽功率放大电路及射频前端模组，通过对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进，以使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间满足阻抗平衡的需求；从而解决了因第一差分放大晶体管的输出端、第二差分放大晶体管的输出端、第三差分放大晶体管的输出端和第四差分放大晶体管的输出端之间的阻抗不平衡而导致的推挽功率放大电路的整体损耗过大的问题，进而优化了推挽功率放大电路的整体性能。

Description

推挽功率放大电路及射频前端模组

技术领域

本发明涉及射频技术领域，尤其涉及一种推挽功率放大电路及射频前端模组。

背景技术

射频功率放大器广泛用于通讯、广播、雷达、工业加工、医疗仪器和科学研究等领域。目前，随着5G通信系统的发展,由于推挽功率放大器可满足频率更高和QAM调制更高阶的需求，从而在射频前端中得到广泛应用。推挽功率放大器的设计指标通常包括输出功率、损耗、效率、增益、带宽以及线性度等。特别是其损耗和效率一直是被关注的焦点，推挽功率放大器的功率损耗成为衡量功放运行效率的一项重要性能指标，对于整个通信系统起着至关重要的作用。

发明内容

本发明实施例提供一种推挽功率放大电路及射频前端模组，解决推挽功率放大电路的损耗过大的问题。

一种推挽功率放大电路，包括第一推挽功率放大器和第二推挽功率放大器；

所述第一推挽功率放大器包括第一差分放大晶体管、第二差分放大晶体管和第一阻抗转换电路，所述第一阻抗转换电路包括第一巴伦；

所述第二推挽功率放大器包括第三差分放大晶体管、第四差分放大晶体管和第二阻抗转换电路，所述第二阻抗转换电路包括第二巴伦；

所述第一巴伦包括第一绕组和第二绕组，所述第二巴伦包括第三绕组和第四绕组；

所述第二绕组的第一端被配置为输入或输出射频信号，所述第二绕组的第二端与所述第四绕组的第一端连接，所述第四绕组的第二端耦合至接地端；

所述第一绕组的第一端与所述第一差分放大晶体管连接，所述第一绕组的第二端与所述第二差分放大晶体管连接，所述第三绕组的第一端与所述第三差分放大晶体管连接，所述第三绕组的第二端与所述第四差分放大晶体管连接；

所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。

进一步地，所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同。

进一步地，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量不同。

进一步地，所述第二绕组呈现的电感量大于所述第四绕组呈现的电感量。

进一步地，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量的差值等于或者小于所述第四绕组呈现的电感量的百分之二十。

进一步地，所述第一阻抗转换电路包括第一电容，所述第一电容的第一端与所述第一绕组的中点连接，所述第一电容的第二端接地。

进一步地，所述第二阻抗转换电路包括第二电容，所述第二电容的第一端与所述第三绕组的中点连接，所述第二电容的第二端接地，其中，所述第二电容的电容值与所述第一电容的电容值不同。

进一步地，所述推挽功率放大电路还包括第三电容和第四电容，所述第三电容的第一端耦合至所述第一差分放大晶体管的输出端，所述第三电容的第二端耦合至所述第二差分放大晶体管的输出端；所述第四电容的第一端耦合至所述第三差分放大晶体管的输出端，所述第四电容的第二端耦合至所述第四差分放大晶体管的输出端；其中，所述第三电容的电容值和所述第四电容的电容值不同。

进一步地，所述第三电容的电容值大于所述第四电容的电容值。

进一步地，所述第一巴伦的第二绕组的第一端被配置为接收射频输入信号，并输出第一射频信号至所述第一差分放大晶体管的输入端，输出第二射频信号至所述第二差分放大晶体管的输入端，输出第三射频信号至所述第三差分放大晶体管的输入端，以及输出第四射频信号至所述第四差分放大晶体管的输入端，其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

进一步地，所述第一差分放大晶体管的输入端被配置为输入第一射频信号，所述第一差分放大晶体管的输出端被配置为输出放大后的第一射频放大信号至所述第一巴伦的第一绕组的第一端；所述第二差分放大晶体管的输入端被配置为输入第二射频信号，所述第二差分放大晶体管的输出端被配置为输出放大后的第二射频放大信号至所述第一巴伦的第一绕组的第二端；

所述第三差分放大晶体管的输入端被配置为输入第三射频信号，所述第三差分放大晶体管的输出端被配置为输出放大后的第三射频放大信号至所述第二巴伦的第三绕组的第一端；所述第四差分放大晶体管的输入端被配置为输入第四射频信号，所述第三差分放大晶体管的输出端被配置为输出放大后的第四射频放大信号至所述第二巴伦的第三绕组的第二端；

其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

进一步地，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极为所述第一差分放大晶体管的输入端，所述第一差分放大晶体管的集电极为所述第一差分放大晶体管的输出端，所述第一差分放大晶体管的发射极接地；所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极为所述第二差分放大晶体管的输入端，所述第二差分放大晶体管的集电极为所述第二差分放大晶体管的输出端，所述第二差分放大晶体管的发射极接地；所述第三差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第三差分放大晶体管的基极为所述第三差分放大晶体管的输入端，所述第三差分放大晶体管的集电极为所述第三差分放大晶体管的输出端，所述第三差分放大晶体管的发射极接地；所述第四差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第四差分放大晶体管的基极为所述第四差分放大晶体管的输入端，所述第四差分放大晶体管的集电极为所述第四差分放大晶体管的输出端，所述第四差分放大晶体管的发射极接地。

一种射频前端模组，包括基板，设置在所述基板上的推挽功率放大芯片，以及设置在所述基板上的第一阻抗转换电路和第二阻抗转换电路；

所述推挽功率放大芯片包括第一差分放大晶体管、第二差分放大晶体管、第三差分放大晶体管和第四差分放大晶体管；

所述第一阻抗转换电路包括第一巴伦，所述第二阻抗转换电路包括第二巴伦；

所述第一巴伦包括第一绕组和第二绕组，所述第二巴伦包括第三绕组和第四绕组；

所述第一差分放大晶体管与所述推挽功率放大芯片的第一焊盘连接，所述第一焊盘与所述第一绕组的第一端连接；所述第二差分放大晶体管与所述推挽功率放大芯片的第二焊盘连接，所述第二焊盘与所述第一绕组的第二端连接；所述第三差分放大晶体管与所述推挽功率放大芯片的第三焊盘连接，所述第三焊盘与所述第三绕组的第一端连接；所述第四差分放大晶体管与所述推挽功率放大芯片的第四焊盘连接，所述第四焊盘与所述第三绕组的第二端连接；

所述第二绕组的第一端被配置为输入或输出射频信号，所述第二绕组的第二端与所述第四绕组的第一端连接，所述第四绕组的第二端与接地端连接；

所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。

上述推挽功率放大电路，包括包括第一推挽功率放大器和第二推挽功率放大器；所述第一推挽功率放大器包括第一差分放大晶体管、第二差分放大晶体管和第一阻抗转换电路，所述第一阻抗转换电路包括第一巴伦；所述第二推挽功率放大器包括第三差分放大晶体管、第四差分放大晶体管和第二阻抗转换电路，所述第二阻抗转换电路包括第二巴伦；所述第一巴伦包括第一绕组和第二绕组，所述第二巴伦包括第三绕组和第四绕组；所述第二绕组的第一端被配置为输入或输出射频信号，所述第二绕组的第二端与所述第四绕组的第一端连接，所述第四绕组的第二端耦合至接地端；所述第一绕组的第一端与所述第一差分放大晶体管连接，所述第一绕组的第二端与所述第二差分放大晶体管连接，所述第三绕组的第一端与所述第三差分放大晶体管连接，所述第三绕组的第二端与所述第四差分放大晶体管连接；所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡；本申请通过对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进，以使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间满足阻抗平衡的需求；从而解决了因第一差分放大晶体管的输出端、第二差分放大晶体管的输出端、第三差分放大晶体管的输出端和第四差分放大晶体管的输出端之间的阻抗不平衡而导致的推挽功率放大电路的整体损耗过大的问题，进而优化了推挽功率放大电路的整体性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中推挽功率放大电路的一电路示意图；

图2是本发明一实施例中推挽功率放大电路的另一电路示意图；

图3是本发明一实施例中推挽功率放大电路的另一电路示意图；

图4是本发明一实施例中推挽功率放大电路的另一电路示意图；

图5是本发明一实施例中推挽功率放大电路的另一电路示意图；

图6是本发明一实施例中推挽功率放大电路的另一电路示意图；

图7是本发明一实施例中射频前端模组的一电路示意图；

图8是本发明一实施例中推挽功率放大电路/射频前端模组的仿真图。

图中，M11、第一差分放大晶体管；M12、第二差分放大晶体管；M13、第三差分放大晶体管；M14、第四差分放大晶体管；C1、第一电容；C2、第二电容；C3、第三电容；C4、第四电容；10、第一阻抗转换电路；20、第二阻抗转换电路；B11、第一巴伦；B12、第二巴伦；30、推挽功率放大芯片；100、基板。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

一种推挽功率放大电路，如图1所示，一种推挽功率放大电路，包括第一推挽功率放大器和第二推挽功率放大器。本申请的推挽功率放大电路包括第一推挽功率放大器和第二推挽功率放大器，相比于仅包括单个推挽功率放大器的电路，本申请的推挽功率放大电路具有更大的输出功率。

所述第一推挽功率放大器包括第一差分放大晶体管M11、第二差分放大晶体管M12和第一阻抗转换电路10，所述第一阻抗转换电路10包括第一巴伦B11。所述第二推挽功率放大器包括第三差分放大晶体管M13、第四差分放大晶体管M14和第二阻抗转换电路20，所述第二阻抗转换电路20包括第二巴伦B12。所述第一巴伦B11包括第一绕组是S11和第二绕组S12，所述第二巴伦B12包括第三绕组S13和第四绕组S14。所述第二绕组S12的第一端被配置为输入或输出射频信号，所述第二绕组S12的第二端与所述第四绕组S14的第一端连接，所述第四绕组S14的第二端耦合至接地端。所述第一绕组S11的第一端与所述第一差分放大晶体管M11连接，所述第一绕组S11的第二端与所述第二差分放大晶体管M12连接，所述第三绕组S13的第一端与所述第三差分放大晶体管M13连接，所述第三绕组S13的第二端与所述第四差分放大晶体管M14连接。

所述第一阻抗转换电路10和所述第二阻抗转换电路20被配置为使所述第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间阻抗平衡。

其中，所述阻抗转换电路可以包括电容、电感或者线圈等可以进行阻抗转换的元器件，在本实施例中，所述第一阻抗转换电路10包括第一巴伦B11，所述第二阻抗转换电路20包括第一巴伦B11，第一巴伦B11和第二巴伦B12被配置为进行阻抗转换和信号合成。

所述第一阻抗转换电路10和所述第二阻抗转换电路20可以为输入阻抗转换电路，也可以为输出阻抗转换电路。在一示例中，若所述第一阻抗转换电路10和所述第二阻抗转换电路20为输入阻抗转换电路,则所述第一阻抗转换电路10和所述第二阻抗转换电路20与第一差分放大晶体管M11的输入端、第二差分放大晶体管M11的输入端、第三差分放大晶体管M13的输入端和第四差分放大晶体管M14的输入端连接。在另一示例中，若所述第一阻抗转换电路10和所述第二阻抗转换电路20为输出阻抗转换电路,则所述第一阻抗转换电路10和所述第二阻抗转换电路20与第一差分放大晶体管M11的输出端、第二差分放大晶体管M11的输出端、第三差分放大晶体管M13的输出端和第四差分放大晶体管M14的输出端连接。

其中，第一差分放大晶体管M11、第二差分放大晶体管M12、第三差分放大晶体管M13和第四差分放大晶体管M14可以为BJT晶体管，也可以为场效应晶体管(FET)。可选地，第一差分放大晶体管M11包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第一差分放大晶体管M11可以为多个BJT晶体管并联而成。第二差分放大晶体管M12包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第二差分放大晶体管M12可以为多个BJT晶体管并联而成。第三差分放大晶体管M13包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第三差分放大晶体管M13可以为多个BJT晶体管并联而成。第四差分放大晶体管M14包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第四差分放大晶体管M14可以为多个BJT晶体管并联而成。

可以理解地，第一差分放大晶体管M11和第二差分放大晶体管M12可以为第一推挽功率放大器中的任一放大级，示例性地，该放大级可以为驱动级、中间级或者输出级中的任一放大级。第三差分放大晶体管M13和第四差分放大晶体管M14可以为第二推挽功率放大器中的任一放大级，示例性地，该放大级可以为驱动级、中间级或者输出级中的任一放大级。

具体地，第一推挽功率放大器和第二推挽功率放大器并行设置，所述第一差分放大晶体管M11设置在远离所述第二推挽功率放大器的一侧，所述第四差分放大晶体管M14设置在远离所述第一推挽功率放大器的一侧。在一具体实施例中，理想状态下，为了满足推挽功率放大电路的阻抗匹配需求和阻抗平衡需求，第一差分放大晶体管M11输出端、第二差分放大晶体管M12输出端、第三差分放大晶体管M13输出端和第四差分放大晶体管M14输出端的阻抗应保持平衡/相同状态。然而，在实际应用和设计过程中，由于经第一差分放大晶体管M11、第二差分放大晶体管M12、第三差分放大晶体管M13和第四差分放大晶体管M14进行放大处理后的信号需经后级电路进行信号合并转换，而由于后级电路(例如：后级转换巴伦)的自身结构特性或者其他因素，会导致第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗出现不平衡的现象，从而造成推挽功率放大电路的整体损耗过大。

在本实施例中，所述第一推挽功率放大器和所述第一推挽功率放大器之间通过第一巴伦B11和第二巴伦B12实现电压合成。由于采用该架构的合成方式、且第一巴伦B11的第一绕组和第二绕组之间存在耦合电容/寄生电容，第二巴伦B12的第一绕组和第二绕组之间存在耦合电容/寄生电容，进而导致推挽功率放大电路的不平衡性。针对于此，本申请通过对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进，为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。示例性地，可以通过对第一阻抗转换电路10中的第一巴伦B11和第二阻抗转换电路20中的第二巴伦B12进行改进，以使得所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。也可以通过对第一阻抗转换电路10中的电容和第二阻抗转换电路20中的电容进行改进，以使得所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。

本实施例中，通过对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进，以使所述第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间满足阻抗平衡的需求；从而解决了因第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗不平衡而导致的推挽功率放大电路的整体损耗过大的问题，进而优化了推挽功率放大电路的整体性能。

参照下图8所示，为推挽功率放大电路中对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进前后的插损(dB)随频率(GHz)变化的曲线图，其中，曲线a为未对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进前的插损(dB)随频率(GHz)变化的曲线，曲线b为对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进后的插损(dB)随频率(GHz)变化的曲线。由图可知，对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进后,推挽功率放大电路在工作频段内的插损明显小于未对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进前，推挽功率放大电路在工作频段内的的插损。

在一具体实施例中，所述第一阻抗转换电路10和所述第二阻抗转换电路20被配置为使所述第一差分放大晶体管M11的输出端阻抗、所述第二差分放大晶体管M12的输出端阻抗、所述第三差分放大晶体管M13的输出端阻抗和所述第四差分放大晶体管M14的输出端阻抗相同。

在本实施例中，所述第一阻抗转换电路10和所述第二阻抗转换电路20被配置为使所述第一差分放大晶体管M11的输出端阻抗、所述第二差分放大晶体管M12的输出端阻抗、所述第三差分放大晶体管M13的输出端阻抗和所述第四差分放大晶体管M14的输出端阻抗相同，当所述第一差分放大晶体管M11的输出端阻抗、所述第二差分放大晶体管M12的输出端阻抗、所述第三差分放大晶体管M13的输出端阻抗和所述第四差分放大晶体管M14的输出端阻抗相同时，第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的平衡性处于最理想状态，进而减小了推挽功率放大电路的整体损耗，优化了推挽功率放大电路的整体性能。

在一具体实施例中，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量不同。

参照下图1和图2所示，所述第二绕组S12呈现的电感量和所述第四绕组S14呈现的电感量不同。在一具体实施例中，由于第一差分放大晶体管M11、所述第二差分放大晶体管M12、所述第三差分放大晶体管M13和所述第四差分放大晶体管M14为相同的放大晶体管，因此在理想状态下，为了满足推挽功率放大电路的阻抗匹配需求，所述第二绕组S12呈现的电感量和所述第四绕组S14呈现的电感量相同。然而在实际应用过程中，由于第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗往往不平衡，因此，本实施例通过对所述第二绕组S12和所述第四绕组S14进行改进，使得所述第二绕组S12呈现的电感量和所述第四绕组S14呈现的电感量不同，从而可以补偿第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗不平衡，进而减小推挽功率放大电路的整体损耗。

进一步地，所述第二绕组呈现的电感量大于所述第四绕组呈现的电感量。

可选地，所述第二绕组呈现的电感量大于所述第四绕组呈现的电感量的百分之五、百分之十、百分之十五或百分之二十等。

在一具体实施例中，由于受第一巴伦B11的第一绕组和第二绕组之间存在耦合电容/寄生电容，第二巴伦B12的第一绕组和第二绕组之间存在耦合电容/寄生电容的影响，第四差分放大晶体管M14输出端的阻抗通常与第一差分放大晶体管M11输出端的阻抗、第二差分放大晶体管M12输出端的阻抗、第三差分放大晶体管M13输出端之间的阻抗存在偏差。例如：第一差分放大晶体管M11输出端的阻抗、第二差分放大晶体管M12输出端的阻抗、第三差分放大晶体管M13输出端的阻抗均为5Ω，而第四差分放大晶体管M14输出端的阻抗实际只为4-jX。针对于此，本实施例通过调整所述第二绕组呈现的电感量和所述第四绕组呈现的电感量，使得所述第二绕组呈现的电感量大于所述第四绕组呈现的电感量，从而实现第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗平衡，即使得所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同，进而减小推挽功率放大电路的整体损耗。

在一具体实施例中，作为优选地，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量的差值等于或者小于所述第四绕组呈现的电感量的百分之二十。

在一具体实施例中，所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量之和的总电感量是预先根据推挽功率放大电路的整体阻抗所确定好的，即所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量需满足推挽功率放大电路的阻抗匹配，所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量之和的总电感量是一预先根据阻抗匹配所设定的固定值。因此，本申请在对所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量进行调整的过程中，仍需保证所述所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量之和的总电感量不变。即在所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量之和的总电感量不变的前提下，所述第二绕组S12增大的电感量应该和所述第四绕组14减小的电感量相同。作为优选地，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量的差值等于或者小于所述第四绕组呈现的电感量的百分之二十。

示例性地，若满足推挽功率放大电路的阻抗匹配时所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量之和应该为21纳亨，所述第二绕组S12呈现的电感量和所述第四绕组14呈现的电感量的平均值为10.5纳亨，为了使得第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间达到阻抗平衡，本申请将所述第二绕组S12设置为11纳亨，将所述第四绕组S12设置为10纳亨。

在一具体实施例中，所述第一阻抗转换电路包括第一电容，所述第一电容的第一端与所述第一绕组的中点连接，所述第一电容的第二端接地。

参照下图3所示，所述第一电容C1为所述第一阻抗转换电路10中与第一巴伦B11共同参与阻抗匹配的电容。在本实施例中，通过在所述第一绕组11的中点接入到地的第一电容，从而补偿第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗不平衡，进而减小推挽功率放大电路的整体损耗，优化了推挽功率放大电路的整体性能。

参照下图4所示，所述第二阻抗转换电路20包括第二电容C12，所述第二电容C12的第一端与所述第三绕组S13的中点连接，所述第二电容C12的第二端接地，其中，所述第二电容C12的电容值与所述第一电容C11的电容值不同。其中，所述第二电容C12为所述第二阻抗转换电路20中与第二巴伦B12共同参与阻抗匹配电容。

在一具体实施例中，由于第一差分放大晶体管M11、所述第二差分放大晶体管M12、所述第三差分放大晶体管M13和所述第四差分放大晶体管M14为相同的放大晶体管，因此在理想状态下，为了满足推挽功率放大电路的阻抗匹配需求，所述第二电容C12的电容值与所述第一电容C11的电容值相同。然而在实际应用过程中，由于第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗往往不平衡，因此，本实施例通过对所述所述第一电容C11和所述第二电容C12进行改进，使得所述第一电容C11的电容值和所述第二电容C12的电感量电容值不同，从而可以补偿第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗不平衡，进而减小推挽功率放大电路的整体损耗。

可选地，所述第一电容C11的电容值可以大于所述第二电容C12的电容值，所述第一电容C11的电容值也可以小于所述第二电容C12的电容值。

在一具体实施例中，参照下图5所示，所述推挽功率放大电路还包括第三电容C13和第四电容C14，所述第三电容C13的第一端耦合至所述第一差分放大晶体管M11的输出端，所述第三电容C13的第二端耦合至所述第二差分放大晶体管M12的输出端；所述第四电容C14的第一端耦合至所述第三差分放大晶体管M13的输出端，所述第四电容C14的第二端耦合至所述第四差分放大晶体管M14的输出端；其中，所述第三电容C13的电容值和所述第四电容C14的电容值不同。

在一具体实施例中，由于第一差分放大晶体管M11、所述第二差分放大晶体管M12、所述第三差分放大晶体管M13和所述第四差分放大晶体管M14为相同的放大晶体管，因此在理想状态下，为了满足推挽功率放大电路的阻抗匹配需求，第三电容C13和第四电容C12通常为电容值相同的电容。然而在实际应用过程中，由于第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗往往不平衡，因此，本实施例通过将所述第三电容C13和所述第四电容C14设置为电容值大小不同的两个电容，从而可以补偿第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗不平衡，进而减小推挽功率放大电路的整体损耗。

进一步地，所述第三电容C13的电容值大于所述第四电容C14的电容值。可选地，第三电容C13的电容值大于所述第四电容C14的电容值的百分之五、百分之十、百分之十五或百分之二十等。

在一具体实施例中，由于第四差分放大晶体管M14输出端的阻抗通常与第一差分放大晶体管M11输出端的阻抗、第二差分放大晶体管M12输出端的阻抗、第三差分放大晶体管M13输出端之间的阻抗存在偏差。例如：第一差分放大晶体管M11输出端的阻抗、第二差分放大晶体管M12输出端的阻抗、第三差分放大晶体管M13输出端的阻抗均为5Ω，而第四差分放大晶体管M4输出端的阻抗实际只为4-jX。针对于此，本实施例通过调整第三电容C13的电容值和所述第四电容C14的电容值，使得第三电容C13的电容值大于所述所述第四电容C14的电容值,从而使得第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间的阻抗实现平衡，即使得所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同，进而减小推挽功率放大电路的整体损耗。

在一具体实施例中，作为优选地，所述第三电容C3的电容值与所述第四电容C4的电容值的差值小于2pF。

在一具体实施例中，所述第三电容C3和所述第四电容C4的总电容值是预先根据推挽功率放大电路的整体阻抗所确定好的，即所述第三电容C3和所述第四电容C4的总电容值需满足推挽功率放大电路的阻抗匹配，所述第三电容C3和所述第四电容C4的总电容值是一固定的值。因此，本申请在对所述第三电容C3的电容值和所述第四电容C4的电容值进行调整的过程中，仍需保证所述第三电容C3和所述第四电容C4的总电容值不变。即在所述第三电容C3和所述第四电容C4的总电容值不变的前提下，所述第三电容C3增大的电容量应该和所述第四电容C4减小的电容量相同。作为优选地，所述第三电容C3的电容值与所述第四电容C4的电容值的差值小于2pF。

示例性地，若满足推挽功率放大电路的阻抗匹配时所述第三电容C3和所述第四电容C4的总电容值应该为11pF,所述第三电容C3和所述第四电容C4的平均值为5.5pF，为了使得第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间达到阻抗平衡，本申请将所述第三电容C3设置为6pF，将所述第四电容C4设置为5pF，以满足所述第三电容C3的电容值与所述第四电容C4的电容值的差值小于2pF。

在一具体实施例中，参照下图2所示，所述第一巴伦B11的第二绕组12的第一端被配置为接收射频输入信号，并输出第一射频信号至所述第一差分放大晶体管M11的输入端，输出第二射频信号至所述第二差分放大晶体管M12的输入端，输出第三射频信号至所述第三差分放大晶体管M13的输入端，以及输出第四射频信号至所述第四差分放大晶体管M14的输入端，其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

在一具体实施例中，所述第一巴伦B11的第二绕组12的第一端被配置为接收射频输入信号，并输出第一射频信号至所述第一差分放大晶体管M11的输入端，输出第二射频信号至所述第二差分放大晶体管M12的输入端，输出第三射频信号至所述第三差分放大晶体管M13的输入端，以及输出第四射频信号至所述第四差分放大晶体管M14的输入端，其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

其中，第一射频信号和第二射频信号为一对平衡的差分信号。第三射频信号和第四射频信号为一对平衡的差分信号。理想状态下，第一射频信号的相位和第四射频信号的相位相同，所述第二射频信号的相位和所述第三射频信号的相位相同。然而，实际应用过程中，第四射频信号的相位往往与第一射频信号的相位也存在一些偏差。示例性地，第一差分放大晶体管M11接收的第一射频信号的相位为第一相位P,第二差分放大晶体管M12接收的第二射频信号的相位为第二相位N,第三差分放大晶体管M13接收的第三射频信号的相位为第二相位N,第四差分放大晶体管M14接收的第四射频信号的相位为第三相位M，其中，第四射频信号的第三相位M为介于第一相位P和第二相位N之间的相位。

在一具体实施例中，参照下图1所示，所述第一差分放大晶体管的输入端被配置为输入第一射频信号，所述第一差分放大晶体管的输出端被配置为输出放大后的第一射频放大信号至所述第一巴伦的第一绕组的第一端；所述第二差分放大晶体管的输入端被配置为输入第二射频信号，所述第二差分放大晶体管的输出端被配置为输出放大后的第二射频放大信号至所述第一巴伦的第一绕组的第二端。

所述第三差分放大晶体管的输入端被配置为输入第三射频信号，所述第三差分放大晶体管的输出端被配置为输出放大后的第三射频放大信号至所述第二巴伦的第三绕组的第一端；所述第四差分放大晶体管的输入端被配置为输入第四射频信号，所述第三差分放大晶体管的输出端被配置为输出放大后的第四射频放大信号至所述第二巴伦的第三绕组的第二端；

其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

同样地，第一射频信号和第二射频信号为一对平衡的差分信号。第三射频信号和第四射频信号为一对平衡的差分信号。理想状态下，第一射频信号的相位和第四射频信号的相位相同，所述第二射频信号的相位和所述第三射频信号的相位相同。然而，实际应用过程中，第四射频信号的相位往往与第一射频信号的相位也存在一些偏差。示例性地，第一差分放大晶体管M11接收的第一射频信号的相位为第一相位P,第二差分放大晶体管M12接收的第二射频信号的相位为第二相位N,第三差分放大晶体管M13接收的第三射频信号的相位为第二相位N,第四差分放大晶体管M14接收的第四射频信号的相位为第三相位M，其中，第四射频信号的第三相位M为介于第一相位P和第二相位N之间的相位。

在一具体实施例中，参照下图6所示，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管M11的基极为所述第一差分放大晶体管M12的输入端，所述第一差分放大晶体管M11的集电极为所述第一差分放大晶体管M11的输出端，所述第一差分放大晶体管M11的发射极接地；所述第二差分放大晶体管M12为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管M12的基极为所述第二差分放大晶体管的输入端，所述第二差分放大晶体管M12的集电极为所述第二差分放大晶体管M12的输出端，所述第二差分放大晶体管M12的发射极接地；所述第三差分放大晶体管M13为BJT管，包括基极、集电极和发射极，所述第三差分放大晶体管M13的基极为所述第三差分放大晶体管的输入端，所述第三差分放大晶体管M13的集电极为所述第三差分放大晶体管M13的输出端，所述第三差分放大晶体管M13的发射极接地；所述第四差分放大晶体管M14为BJT管，包括基极、集电极和发射极，所述第四差分放大晶体管M14的基极为所述第四差分放大晶体管的输入端，所述第四差分放大晶体管M14的集电极为所述第四差分放大晶体管M14的输出端，所述第四差分放大晶体管M14的发射极接地。

在另一具体实施例中，所述第一差分放大晶体管为MOS管，包括栅极、源极和漏极，所述第一差分放大晶体管M11的栅极为所述第一差分放大晶体管M12的输入端，所述第一差分放大晶体管M11的源极为所述第一差分放大晶体管M11的输出端，所述第一差分放大晶体管M11的漏极接地；所述第二差分放大晶体管M12为MOS管，包括栅极、源极和漏极，所述第二差分放大晶体管M12的栅极为所述第二差分放大晶体管的输入端，所述第二差分放大晶体管M12的源极为所述第二差分放大晶体管M12的输出端，所述第二差分放大晶体管M12的漏极接地；所述第三差分放大晶体管M13为MOS管，包括栅极、源极和漏极，所述第三差分放大晶体管M13的栅极为所述第三差分放大晶体管的输入端，所述第三差分放大晶体管M13的源极为所述第三差分放大晶体管M13的输出端，所述第三差分放大晶体管M13的漏极接地；所述第四差分放大晶体管M14为MOS管，包括栅极、源极和漏极，所述第四差分放大晶体管M14的栅极为所述第四差分放大晶体管的输入端，所述第四差分放大晶体管M14的源极为所述第四差分放大晶体管M14的输出端，所述第四差分放大晶体管M14的漏极接地。

本申请还提供一种射频前端模组，包括基板100，设置在所述基板100上的推挽功率放大芯片30，以及设置在所述基板上的第一阻抗转换电路10和第二阻抗转换电路20。

所述推挽功率放大芯片30包括第一差分放大晶体管M11、第二差分放大晶体管M12、第三差分放大晶体管M13和第四差分放大晶体管M14；所述第一阻抗转换电路10包括第一巴伦B11，所述第二阻抗转换电路20包括第二巴伦B12；所述第一巴伦B11包括第一绕组S11和第二绕组S12，所述第二巴伦B12包括第三绕组S13和第四绕组S14。

所述第一差分放大晶体管M11与所述推挽功率放大芯片的第一焊盘A1连接，所述第一焊盘A1与所述第一绕组S11的第一端连接；所述第二差分放大晶体管M12与所述推挽功率放大芯片的第二焊盘A2连接，所述第二焊盘A2与所述第一绕组S11的第二端连接；所述第三差分放大晶体管M13与所述推挽功率放大芯片的第三焊盘A3连接，所述第三焊盘A3与所述第三绕组S13的第一端连接；所述第四差分放大晶体管M14与所述推挽功率放大芯片的第四焊盘A4连接，所述第四焊盘A4与所述第三绕组S13的第二端连接。

所述第二绕组S12的第一端被配置为输入或输出射频信号，所述第二绕组S12的第二端与所述第四绕组S14的第一端连接，所述第四绕组S14的第二端耦合至接地端。

所述第一阻抗转换电路10和所述第二阻抗转换电路20被配置为使所述第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间阻抗平衡。

其中，所述阻抗转换电路可以包括电容、电感或者线圈等可以进行阻抗转换的元器件，在本实施例中，所述第一阻抗转换电路10包括第一巴伦B11，所述第二阻抗转换电路20包括第一巴伦B11，第一巴伦B11和第二巴伦B12被配置为进行阻抗转换和信号合成。

所述第一阻抗转换电路10和所述第二阻抗转换电路20可以为输入阻抗转换电路，也可以为输出阻抗转换电路。在一示例中，若所述第一阻抗转换电路10和所述第二阻抗转换电路20为输入阻抗转换电路,则所述第一阻抗转换电路10和所述第二阻抗转换电路20与第一差分放大晶体管M11的输入端、第二差分放大晶体管M11的输入端、第三差分放大晶体管M13的输入端和第四差分放大晶体管M14的输入端连接。在另一示例中，若所述第一阻抗转换电路10和所述第二阻抗转换电路20为输出阻抗转换电路,则所述第一阻抗转换电路10和所述第二阻抗转换电路20与第一差分放大晶体管M11的输出端、第二差分放大晶体管M11的输出端、第三差分放大晶体管M13的输出端和第四差分放大晶体管M14的输出端连接。

在本实施例中，由于第一差分放大晶体管M11、第二差分放大晶体管M12、第三差分放大晶体管M13和第四差分放大晶体管M14之间通过第一巴伦B11和第二巴伦B12实现电压合成。由于采用该架构的合成方式、且第一巴伦B11的第一绕组和第二绕组之间存在耦合电容/寄生电容，第二巴伦B12的第一绕组和第二绕组之间存在耦合电容/寄生电容，进而导致推挽功率放大电路的不平衡性。

针对于此，本申请通过对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进，为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。示例性地，可以通过对第一阻抗转换电路10中的第一巴伦B11和第二阻抗转换电路20中的第二巴伦B12进行改进，以使得所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。也可以通过对第一阻抗转换电路10中的电容和第二阻抗转换电路20中的电容进行改进，以使得所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。

本实施例中，通过对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进，以使所述第一差分放大晶体管M11的输出端、所述第二差分放大晶体管M12的输出端、所述第三差分放大晶体管M13的输出端和所述第四差分放大晶体管M14的输出端之间满足阻抗平衡的需求；从而解决了述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间的阻抗不平衡而导致的射频前端模组的整体损耗过大的问题，进而优化了射频前端模组的整体性能。

参照下图8所示，为射频前端模组中对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进前后的插损(dB)随频率(GHz)变化的曲线图，其中，曲线a为未对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进前的插损(dB)随频率(GHz)变化的曲线，曲线b为对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进后的插损(dB)随频率(GHz)变化的曲线。由图可知，对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进后,射频前端模组在工作频段内的插损明显小于未对所述第一阻抗转换电路和所述第二阻抗转换电路进行改进前，射频前端模组在工作频段内的的插损。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (13)

1.一种推挽功率放大电路，其特征在于，包括第一推挽功率放大器和第二推挽功率放大器；

所述第一推挽功率放大器包括第一差分放大晶体管、第二差分放大晶体管和第一阻抗转换电路，所述第一阻抗转换电路包括第一巴伦；

所述第二推挽功率放大器包括第三差分放大晶体管、第四差分放大晶体管和第二阻抗转换电路，所述第二阻抗转换电路包括第二巴伦；

所述第一巴伦包括第一绕组和第二绕组，所述第二巴伦包括第三绕组和第四绕组；

所述第二绕组的第一端被配置为输入或输出射频信号，所述第二绕组的第二端与所述第四绕组的第一端连接，所述第四绕组的第二端耦合至接地端；

所述第一绕组的第一端与所述第一差分放大晶体管连接，所述第一绕组的第二端与所述第二差分放大晶体管连接，所述第三绕组的第一端与所述第三差分放大晶体管连接，所述第三绕组的第二端与所述第四差分放大晶体管连接；

所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。

2.如权利要求1所述的推挽功率放大电路，其特征在于，所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端阻抗、所述第二差分放大晶体管的输出端阻抗、所述第三差分放大晶体管的输出端阻抗和所述第四差分放大晶体管的输出端阻抗相同。

3.如权利要求1所述的推挽功率放大电路，其特征在于，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量不同。

4.如权利要求3所述的推挽功率放大电路，其特征在于，所述第二绕组呈现的电感量大于所述第四绕组呈现的电感量。

5.如权利要求4所述的推挽功率放大电路，其特征在于，所述第二绕组呈现的电感量与所述第四绕组呈现的电感量的差值等于或者小于所述第四绕组呈现的电感量的百分之二十。

6.如权利要求1或3所述的推挽功率放大电路，其特征在于，所述第一阻抗转换电路包括第一电容，所述第一电容的第一端与所述第一绕组的中点连接，所述第一电容的第二端接地。

7.如权利要求6所述的推挽功率放大电路，其特征在于，所述第二阻抗转换电路包括第二电容，所述第二电容的第一端与所述第三绕组的中点连接，所述第二电容的第二端接地，其中，所述第二电容的电容值与所述第一电容的电容值不同。

8.如权利要求1所述的推挽功率放大电路，其特征在于，所述推挽功率放大电路还包括第三电容和第四电容，所述第三电容的第一端耦合至所述第一差分放大晶体管的输出端，所述第三电容的第二端耦合至所述第二差分放大晶体管的输出端；所述第四电容的第一端耦合至所述第三差分放大晶体管的输出端，所述第四电容的第二端耦合至所述第四差分放大晶体管的输出端；其中，所述第三电容的电容值和所述第四电容的电容值不同。

9.如权利要求8所述的推挽功率放大电路，其特征在于，所述第三电容的电容值大于所述第四电容的电容值。

10.如权利要求1所述的推挽功率放大电路，其特征在于，所述第一巴伦的第二绕组的第一端被配置为接收射频输入信号，并输出第一射频信号至所述第一差分放大晶体管的输入端，输出第二射频信号至所述第二差分放大晶体管的输入端，输出第三射频信号至所述第三差分放大晶体管的输入端，以及输出第四射频信号至所述第四差分放大晶体管的输入端，其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

11.如权利要求1所述的推挽功率放大电路，其特征在于，所述第一差分放大晶体管的输入端被配置为输入第一射频信号，所述第一差分放大晶体管的输出端被配置为输出放大后的第一射频放大信号至所述第一巴伦的第一绕组的第一端；所述第二差分放大晶体管的输入端被配置为输入第二射频信号，所述第二差分放大晶体管的输出端被配置为输出放大后的第二射频放大信号至所述第一巴伦的第一绕组的第二端；

所述第三差分放大晶体管的输入端被配置为输入第三射频信号，所述第三差分放大晶体管的输出端被配置为输出放大后的第三射频放大信号至所述第二巴伦的第三绕组的第一端；所述第四差分放大晶体管的输入端被配置为输入第四射频信号，所述第三差分放大晶体管的输出端被配置为输出放大后的第四射频放大信号至所述第二巴伦的第三绕组的第二端；

其中，所述第一射频信号的相位为第一相位，所述第二射频信号的相位为第二相位，所述第三射频信号的相位为第二相位，所述第四射频信号的相位为第三相位。

12.如权利要1所述的推挽功率放大电路，其特征在于，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极为所述第一差分放大晶体管的输入端，所述第一差分放大晶体管的集电极为所述第一差分放大晶体管的输出端，所述第一差分放大晶体管的发射极接地；所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极为所述第二差分放大晶体管的输入端，所述第二差分放大晶体管的集电极为所述第二差分放大晶体管的输出端，所述第二差分放大晶体管的发射极接地；所述第三差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第三差分放大晶体管的基极为所述第三差分放大晶体管的输入端，所述第三差分放大晶体管的集电极为所述第三差分放大晶体管的输出端，所述第三差分放大晶体管的发射极接地；所述第四差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第四差分放大晶体管的基极为所述第四差分放大晶体管的输入端，所述第四差分放大晶体管的集电极为所述第四差分放大晶体管的输出端，所述第四差分放大晶体管的发射极接地。

13.一种射频前端模组，其特征在于，包括基板，设置在所述基板上的推挽功率放大芯片，以及设置在所述基板上的第一阻抗转换电路和第二阻抗转换电路；

所述推挽功率放大芯片包括第一差分放大晶体管、第二差分放大晶体管、第三差分放大晶体管和第四差分放大晶体管；

所述第一阻抗转换电路包括第一巴伦，所述第二阻抗转换电路包括第二巴伦；

所述第一巴伦包括第一绕组和第二绕组，所述第二巴伦包括第三绕组和第四绕组；

所述第一差分放大晶体管与所述推挽功率放大芯片的第一焊盘连接，所述第一焊盘与所述第一绕组的第一端连接；所述第二差分放大晶体管与所述推挽功率放大芯片的第二焊盘连接，所述第二焊盘与所述第一绕组的第二端连接；所述第三差分放大晶体管与所述推挽功率放大芯片的第三焊盘连接，所述第三焊盘与所述第三绕组的第一端连接；所述第四差分放大晶体管与所述推挽功率放大芯片的第四焊盘连接，所述第四焊盘与所述第三绕组的第二端连接；

所述第二绕组的第一端被配置为输入或输出射频信号，所述第二绕组的第二端与所述第四绕组的第一端连接，所述第四绕组的第二端与接地端连接；

所述第一阻抗转换电路和所述第二阻抗转换电路被配置为使所述第一差分放大晶体管的输出端、所述第二差分放大晶体管的输出端、所述第三差分放大晶体管的输出端和所述第四差分放大晶体管的输出端之间阻抗平衡。