CN114039556B - 射频功率放大器和射频功率放大系统 - Google Patents

Abstract

本发明公开了一种射频功率放大器和射频功率放大系统，该射频功率放大器射频功率放大器包括第一放大器、第一开关和第一电容；第一放大器的输入节点被配置为接收射频输入信号，第一放大器的输出节点被配置为输出第一射频信号，第一放大器的供电节点被配置为与第一开关的第一端相连，第一开关的第二端与第一供电电源端相连；第一电容的第一端耦合至第一开关的第一端，第一电容的第二端与接地端相连。本技术方案能够减少整个射频功率放大系统的损耗，从而提高射频功率放大系统的整体性能。

Description

射频功率放大器和射频功率放大系统

技术领域

本发明涉及射频技术领域，尤其涉及一种射频功率放大器和射频功率放大系统。

背景技术

射频功率放大系统是射频前端得重要组成部分，通过射频功率放大系统可以使电子终端获取到较高的射频输出功率。

目前，在射频功率放大系统的射频输出功率较高时，一般通过实时调节该射频功率放大系统的供电电压，以适应射频功率放大系统的射频输出功率变化，来降低射频功率放大系统的功率消耗，从而使向该射频功率放大系统供电的供电电源的工作效率更佳。业界中最常用的两种电压管理系统分别是平均功率追踪(Average Power Tracking,APT)技术和包络跟踪(Envelope Tracking,ET)技术，这两种技术均可追踪射频功率放大系统的功率变化，实时调节供电电源的供电电压，进而提高工作效率。

然而，目前射频功率放大系统一般包括多个不同的功率放大器，该多个不同的功率放大器均采用同一个供电电源进行供电，如此，便会导致射频功率放大系统中未处于工作状态的功率放大器增加了处于工作状态的功率放大器负载压力，损害了射频功率放大系统的整体性能，尤其是对于EF模式下的功率放大器的影响更为明显，影响了EF模式下的功率放大器的实际应用。

发明内容

本发明实施例提供一种射频功率放大器和射频功率放大系统，以解决射频功率放大系统中的多个不同的功率放大器均采用同一个供电电源时电源负载过大的问题。

一种射频功率放大器，所述射频功率放大器包括第一放大器、第一开关和第一电容；

所述第一放大器的输入节点被配置为接收射频输入信号，所述第一放大器的输出节点被配置为输出第一射频信号，所述第一放大器的供电节点被配置为与所述第一开关的第一端相连，所述第一开关的第二端与第一供电电源端相连；所述第一电容的第一端耦合至所述第一开关的第一端，所述第一电容的第二端与接地端相连。

进一步地，还包括第二放大器、第二开关和第二电容，所述第二放大器的输入节点被配置为接收所述第一放大器输出的所述第一射频信号，所述第二放大器的输出节点被配置为输出射频放大信号，所述第二放大器的供电节点被配置为与第二供电电源端相连，所述第二开关的一端耦合至所述第二供电电源端，所述第二开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端与接地端相连。

进一步地，所述第一电容和/或所述第二电容为可调电容。

进一步地，若所述射频功率放大器的供电模式为包络跟踪模式，所述第二电容的电容值小于100pF。

进一步地，所述第一放大器包括第一晶体管；所述第一晶体管包括基极、集电极和发射极，所述第一晶体管的基极接收所述射频输入信号，所述第一晶体管的集电极输出所述第一射频信号，所述第一晶体管的集电极还通过第一开关与所述第一供电电源端相连，所述第一晶体管的发射极接地；所述第二放大器包括第二晶体管；所述第二晶体管包括基极、集电极和发射极，所述第二晶体管的基极接收所述第一射频信号，所述第二晶体管的集电极输出所述射频放大信号，第二晶体管的集电极还与所述第二供电电源端相连，所述第二晶体管的发射极接地。

一种射频功率放大器，包括基板、设置在所述基板上的第一电容、设置在所述基板上的第一芯片和设置在所述基板上的第二芯片；所述第一芯片包括第一放大器；所述第二芯片包括第一开关；

所述第一放大器的输入节点被配置为接收射频输入信号，所述第一放大器的输出节点被配置为输出第一射频信号；

所述第一放大器的供电节点与第一芯片的第一焊盘相连；所述第一芯片的第一焊盘通过引线键合至所述第二芯片的第二焊盘；

所述第一开关的第一端与所述第二芯片的第二焊盘相连；所述第一开关的第二端与第二芯片的第三焊盘相连，所述第三焊盘通过引线键合至第一供电电源端；

所述第一电容的第一端耦合至所述第二芯片的第二焊盘，所述第一电容的第二端与接地端相连。

进一步地，所述第一芯片还包括第二放大器；所述第二芯片还包括第二开关和第二电容；所述第二放大器的输入节点被配置为接收第一射频信号，所述第二放大器的输出节点被配置为输出射频放大信号；

所述第二放大器的供电节点与第一芯片的第四焊盘相连，所述第四焊盘通过引线键合至第二供电电源端；

所述第二开关的第一端与第二芯片的第五焊盘相连，所述第五焊盘通过引线键合至所述第二供电电源端，所述第二开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端接地。

进一步地，所述第一芯片为HBT芯片，所述第二芯片为CMOS芯片。

一种射频功率放大系统，包括多个上述的射频功率放大器。

进一步地，所述射频功率放大系统还包括供电电源；每个所述射频功率放大器的第一供电电源端和/或第二供电电源端均与所述供电电源相连。

上述射频功率放大器和射频功率放大系统，射频功率放大器包括第一放大器、第一开关和第一电容；第一放大器的输入节点被配置为接收射频输入信号，第一放大器的输出节点被配置为输出第一射频信号，第一放大器的供电节点被配置为与第一开关的第一端相连，第一开关的第二端与第一供电电源端相连；第一电容的第一端耦合至第一开关的第一端，第一电容的第二端与接地端相连。本实施例通过将第一开关的第一端与第一放大器的供电节点相连，将第一开关的第二端与第一供电电源端相连，并将第一电容的第一端耦合至第一开关的第一端，将所述第一电容的第二端与接地端相连，当第一放大器处于工作状态时，第一开关闭合，第一电容能够滤除掉第一供电电源端接收的供电电压的抖动，从而削弱记忆效应对第一放大器的线性度的损害；当第一放大器未处于工作状态时，第一开关断开，将第一电容和第一放大器均与射频功率放大系统中的其它处于工作状态的射频功率放大器隔离，避免第一电容和第一放大器的寄生电容增加该处于工作状态的射频功率放大器的负载压力，减少整个射频功率放大系统的损耗，从而提高射频功率放大系统的整体性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中射频功率放大器的一电路示意图；

图2是本发明一实施例中射频功率放大器的另一电路示意图；

图3是本发明一实施例中射频功率放大器的另一电路示意图；

图4是本发明一实施例中射频功率放大系统的一电路示意图；

图5是本发明一实施例中射频功率放大系统的另一电路示意图。

图中：10、第一放大器；20、第二放大器；31、基板；32、第一芯片；33、第二芯片；a、第一焊盘；b、第二焊盘；c、第三焊盘；d、第四焊盘；e、第五焊盘；100、射频功率放大系统；101、射频功率放大器。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

如图1和图5所示，本实施例提供一种射频功率放大器101，包括第一放大器10、第一开关S1和第一电容C1；第一放大器10的输入节点被配置为接收射频输入信号，第一放大器10的输出节点被配置为输出第一射频信号，第一放大器10的供电节点被配置为与第一开关S1的第一端相连，第一开关S1的第二端与第一供电电源端VCC1相连；第一电容C1的第一端耦合至第一开关S1的第一端，第一电容C1的第二端与接地端相连。

在一具体实施例中，射频功率放大器101为对射频信号进行放大的功率放大器。例如，该射频功率放大器101可以是推挽功率放大器、多尔蒂功率放大器、差分功率放大器或者其它能够对射频信号进行放大的器件，在此不作限制。

在一具体实施例中，如图5所示，本实施例中的射频功率放大器101可以应用的在射频功率放大系统100中。可选地，该射频功率放大系统100包括多个射频功率放大器101，每个射频功率放大器101的供电电源端连接至该射频功率放大系统100中的同一供电电源VCC，即由同一供电电源VCC向射频功率放大系统100中的多个射频功率放大器101供电。需要要说明的是，射频功率放大系统100中的多个射频功率放大器101可以为分别对不同频段的射频信号进行放大的放大器。例如n77/n78/n79等高频频段；也可以为对相同频段不同频率的射频信号进行放大的放大器；不同射频功率放大器101在不同的时间段可能处于不同的工作状态。

在一具体实施例中，射频功率放大器101还包括设置在第一放大器10的供电节点与第一供电电源端VCC1之间的第一供电电感L1。第一供电电源端VCC1所接收的供电信号通过第一供电电感L1传输至第一放大器10，以保证提供至第一放大器10中的供电信号的稳定性。

需要说明的是，第一放大器10可以为单端功率放大器也可以为差分功率放大器。在一具体实施例中，当第一放大器10为单端功率放大器时，第一放大器10包括单个第一晶体管，该第一晶体管被配置为对第一射频信号进行放大，输出射频放大信号。在另一具体施实施例中，当第一放大器10为差分功率放大器时，第一放大器10包括第一晶体管和第二晶体管，第一晶体管和第二晶体管构成差分结构的差分功率放大器。其中，该第一晶体管和第二晶体管例如可以是BJT晶体管(HBT晶体管)或者场效应晶体管。

在一具体实施例中，第一放大器10包括单个第一晶体管，第一晶体管的基极(栅极)被配置为接收第一射频信号，第一晶体管的集电极(源极)被配置为输出射频放大信号，第一晶体管的发射极(漏极)被配置与接地端相连；其中，第一晶体管的集电极(源极)还与第二供电电源端VCC2相连，用于接收供电电源VCC提供的供电信号。

在一具体实施例中，第一放大器10包括第一晶体管和第二晶体管，第一晶体管和第二晶体管构成差分结构的差分功率放大器。可选地，第一放大器10还包括前级转换巴伦和后级转换巴伦。作为一示例，前级转换巴伦的输入端被配置接收第一射频信号，前级转换巴伦的第一输出端与第一晶体管的基极(栅极)相连，前级转换巴伦的第二输出端与第二晶体管的基极(栅极)相连，该前级转换巴伦被配置为对不平衡的第一射频信号转换成第一射频差分信号和第二射频差分信号，并将该第一射频差分信号输入至第一差分放大晶体管进行放大，将该第二射频差分信号输入至第二晶体管进行放大。第一晶体管的集电极(源极)与后级转换巴伦的第一输入端相连，第一晶体管的发射极(漏极)与接地端相连，第二晶体管的集电极(源极)与后级转换巴伦的第二输入端相连，第二晶体管的发射极(漏极)与接地端相连，后级转换巴伦的输出端被配置输出射频放大信号。即后级转换巴伦能够对放大后的第一射频差分信号和第二射频差分信号进行转换合成，输出射频放大信号。其中，第一晶体管的集电极(源极)和第二晶体管的集电极(源极)还与第二供电电源端VCC2相连，用于接收供电电源VCC提供的供电电压。

在一具体实施例中，如图1所示，射频功率放大器101包括第一放大器10、第一开关S1和第一电容C1。本示例通过将第一放大器10的输入节点被配置为接收射频输入信号，将第一放大器10的输出节点被配置为输出第一射频信号，以对射频输入信号进行放大。同时，将第一放大器10的供电节点被配置为与第一开关S1的第一端相连，第一开关S1的第二端与第一供电电源端VCC1相连。可选地，射频输入信号可以是第一放大器10的前一级晶体管放大器输出的射频信号，也可以是从其它电路输出的待放大的射频信号。第一射频信号为第一放大器10对该射频输入信号进行放大后输出的射频信号。该第一供电电源端VCC1为射频功率放大器101上的供电端口。

在本实施例中，当射频功率放大器101工作时，第一开关S1闭合，以确保对第一放大器10的正常供电，以使第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害。本示例中，将第一放大器10的供电节点被配置为与第一开关S1的第一端相连，第一开关S1的第二端与第一供电电源端VCC1相连，将第一电容C1的第一端耦合至第一开关S1的第一端，第一电容C1的第二端与接地端相连，当射频功率放大器101处于工作状态时，第一开关S1闭合，第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害；当射频功率放大器101未处于工作状态时，第一开关S1断开，第一电容C1和第一放大器10与第一供电电源端VCC1断开，如此，由于第一电容C1和第一放大器10均与第一供电电源端VCC1断开，第一电容C1和第一放大器10均不会对射频功率放大系统100中的其它处于工作状态的射频功率放大器101造成影响。示例性地，当第一放大器10未处于工作状态时，第一开关S1断开，将第一电容C1和第一放大器10与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第一放大器10的寄生电容增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。尤其是对于处于工作状态的ET模式下的射频功率放大器101，其对负载的要求更高，往往需要保证负载电容足够小，因此，通过将第一开关S1断开，将第一电容C1和第一放大器10与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第一放大器10的寄生电容增加该处于工作状态的ET模式下的射频功率放大器101的负载压力，从而进一步提高射频功率放大系统100的整体性能。

在一实施例中，如图2所示，射频功率放大器101还包括第二放大器20、第二开关S2和第二电容C2，第二放大器20的输入节点被配置为接收第一放大器10输出的第一射频信号，第二放大器20的输出节点被配置为输出射频放大信号，第二放大器20的供电节点被配置为与第二供电电源端VCC2相连，第二开关S2的一端耦合至第二供电电源端VCC2，第二开关S2的第二端与第二电容C2的第一端相连，第二电容C2的第二端与接地端相连。

在一具体实施例中，射频功率放大器101包括第二放大器20。该第二放大器20包括输入节点、输出节点和供电节点；本实施例通过将第二放大器20的输入节点被配置为接收第一放大器10输出的第一射频信号，将第二放大器20的输出节点被配置为输出射频放大信号，将第二放大器20的供电节点被配置为与第二供电电源端VCC2相连，第二供电电源端VCC2用于接收供电电源VCC输出的供电信号，第二供电电源端VCC2通过将供电电源VCC输出的供电信号提供至第二放大器20，以保证第二放大器20能处于正常工作状态，对第一射频信号进行放大处理，输出射频放大信号。

射频放大信号为第二放大器20对该第一射频信号进行放大后输出的射频信号。该第二供电电源端VCC2为射频功率放大器101上的供电端口。需要说明的是，当射频功率放大器101存在多级功率放大器时，第二放大器优选为最后一级晶体管放大器。

在一具体实施例中，射频功率放大器101还包括设置在第一放大器10后一级的第二放大器20，即射频功率放大器101可以包括级联的第一放大器10和20第二放大器20。

在一具体实施例中，射频功率放大器101还包括设置在第二放大器20的供电节点与第二供电电源端VCC2之间的第二供电电感L2。第二供电电源端VCC2所接收的供电信号通过第二供电电感L2传输至第二放大器20，以保证提供至第二放大器20中的供电信号的稳定性。

在一具体实施例中，如图2所示，射频功率放大器101还包括第二开关S2和第二电容C2，第二开关S2的一端耦合至第二供电电源端VCC2，第二开关S2的第二端与第二电容C2的第一端相连，第二电容C2的第二端与接地端相连。在本示例中，通过将第二开关S2的一端耦合至第二供电电源端VCC2，将第二开关S2的第二端与第二电容C2的第一端相连，并将第二电容C2的第二端与接地端相连，当射频功率放大器101工作时，第一开关S1和第二开关S2闭合，以确保对第一放大器10和第二放大器20的正常供电，并将第一电容C1的第一端耦合至第一开关S1的第一端，第一电容C1的第二端与接地端相连，以使该第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害，同时将第二开关S2的一端耦合至第二供电电源端VCC2，将第二开关S2的第二端与第二电容C2的第一端相连，并将第二电容C2的第二端与接地端相连，以使第二电容C2能够滤除掉第二供电电源端VCC2接收的供电电压的抖动，从而削弱记忆效应对第二放大器20的线性度的损害。

本示例中，将第二开关S2的一端耦合至第二供电电源端VCC2，将第二开关S2的第二端与第二电容C2的第一端相连，并将第二电容C2的第二端与接地端相连，并通过将第一放大器10的供电节点被配置为与第一开关S1的第一端相连，第一开关S1的第二端与第一供电电源端VCC1相连，将第一电容C1的第一端耦合至第一开关S1的第一端，第一电容C1的第二端与接地端相连，当射频功率放大器101处于工作状态时，第一开关S1和第二开关S2闭合，第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害，第二电容C2能够滤除掉第二供电电源端VCC2接收的供电电压的抖动，从而削弱记忆效应对第二放大器20的线性度的损害；当射频功率放大器101未处于工作状态时，第一开关S1和第二开关S2断开，第一开关S1可以将第一电容C1和第一放大器10与第一供电电源端VCC1断开，第二开关S2可以将第二电容C2与第二供电电源端VCC2断开，如此，由于第一电容C1和第一放大器10与第一供电电源端VCC1断开，第二电容C2与第二供电电源端VCC2断开，第一电容C1和第二电容C2便不会对射频功率放大系统100中的其它处于工作状态的射频功率放大器101造成影响。示例性地，当第一放大器10和第二放大器20未处于工作状态时，第一开关S1和第二开关S2断开，将第一电容C1、第一放大器10和第二电容C2与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1、第一放大器10的寄生电容和第二电容C2增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。尤其是对于处于工作状态的ET模式下的射频功率放大器101，其对负载的要求更高，往往需要保证负载电容足够小，因此，通过第一开关S1和第二开关S2断开，第一开关S1可以将第一电容C1和第一放大器10与第一供电电源端VCC1断开，第二开关S2可以将第二电容C2与第二供电电源端VCC2断开，如此，由于第一电容C1和第一放大器10与第一供电电源端VCC1断开，第二电容C2与第二供电电源端VCC2断开，第一电容C1和第二电容C2便不会对射频功率放大系统100中的其它处于工作状态的ET模式下的的射频功率放大器101造成影响，避免第一电容C1、第一放大器10的寄生电容和第二电容C2增加该处于工作状态ET模式下的的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能

需要说明的是，由于本示例中的第一放大器10为射频功率放大器101中的第一级放大器，第二放大器20为射频功率放大器101中的第二级放大器，因此，可直接将第一开关S1设置在第一供电电源端VCC1和第一放大器10之间，虽然第一开关S1也存在一定的压降，但是该压降对射频功率放大器101中的第一级放大器，即本示例中第一放大器10的影响不大，因此，本示例将第一开关S1设置在第一供电电源端VCC1和第一放大器10之间，将第二开关S2的一端耦合至第二供电电源端VCC2，第二开关S2的第二端与第二电容C2的第一端相连，以保证射频功率放大系统100的整体性能。

在一具体实施例中，第一放大器10包括第一晶体管，该第一晶体管被配置为对射频输入信号进行放大，输出第一射频信号。可选地，该第一晶体管可以是级联设置或差分结构设置。可选地，该第一晶体管例如可以是BJT晶体管(HBT晶体管)或者场效应晶体管。

在一具体实施例中，如图3所示，第一放大器10包括第一晶体管，第二放大器20包括第二晶体管；第一晶体管包括基极、集电极和发射极，第二晶体管包括基极、集电极和发射极。第一晶体管的基极接收射频输入信号，第一晶体管的集电极输出第一射频信号，第一晶体管的集电极还与第一供电电源端VCC1相连，第一晶体管的发射极接地；第二晶体管的基极接收第一晶体管输出的第一射频信号，第二晶体管的集电极输出射频放大信号，第二晶体管的集电极还通过第二开关S2与第二供电电源端VCC2相连，第二晶体管的发射极接地。该第一供电电源端VCC1和第二供电电源端VCC2连接至射频功率放大系统100中的同一供电电源VCC。

在一具体实施例中，第一放大器10包括第一晶体管，第二放大器20包括第二晶体管；第一晶体管包括栅极、源极和漏极，第二晶体管包括栅极、源极和漏极。第一晶体管的栅极接收射频输入信号，第一晶体管的源极输出第一射频信号，第一晶体管的源极还与第一供电电源端VCC1相连，第一晶体管的漏极接地；第二晶体管的栅极接收第一晶体管输出的第一射频信号，第二晶体管的源极输出射频放大信号，第二晶体管的源极还通过第二开关S2与第二供电电源端VCC2相连，第二晶体管的漏极接地。该第一供电电源端VCC1和第二供电电源端VCC2连接至射频功率放大系统100中的同一供电电源VCC。

在一实施例中，第一电容C1和/或第二电容C2为可调电容。

在一具体实施例中，可通过调整第二电容C2的电容值，使得射频功率放大器101工作在包络跟踪模式或平均功率追踪模式。

在一具体实施例中，第一电容C1和第二电容C2为可调电容，从而可以通过调整第一电容C1和第二电容C2的电容值，以保证射频功率放大器101在包络跟踪模式和平均功率追踪模式之间进行模式切换时确保射频功率放大器101的稳定性，同时通过第一电容C1和第二电容C2的隔离作用，将第一电容C1和第二电容C2与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第二电容C2增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。

在一具体实施例中，若射频功率放大器101的供电模式为包络跟踪模式，第二电容C2的电容值小于100pF。可选地，第一电容C1的电容值大于该第二电容C2的电容值。优选地，第一电容C1的电容值为1000pF。

在本实施例中，当射频功率放大器101的供电模式为包络跟踪模式，将第二电容C2的电容值设置成小于100pF，便能够保证射频功率放大器101稳定地工作在包络跟踪模式。

在一具体实施例，当射频功率放大器101的供电模式为平均功率跟踪模式，则第二电容C2的电容值可以设置成大于100pF。例如：第二电容C2的电容值等于第一电容C1的电容值。

在本实施例中，当射频功率放大器101的供电模式为平均功率跟踪模式，则第二电容C2的电容值可以设置成大于100pF，以保证射频功率放大器101稳定地工作在包络跟踪模式。

本实施例提供一种射频功率放大器101，如图4所示，包括基板31、设置在基板31上的第一电容C1，设置在基板31上的第一芯片32和设置在基板31上的第二芯片33；第一芯片32包括第一放大器10；第二芯片33包括第一开关S1；第一放大器10的输入节点被配置为接收射频输入信号，第一放大器10的输出节点被配置为输出第一射频信号；第一放大器10的供电节点与第一芯片32的第一焊盘a相连；第一芯片32的第一焊盘a通过引线键合至第二芯片33的第二焊盘b；第一开关S1的第一端与第二芯片33的第二焊盘b相连；第一开关S1的第二端与第二芯片33的第三焊盘c相连，第三焊盘c通过引线键合至第一供电电源端VCC1；第一电容C1的第一端耦合至第二芯片33的第二焊盘b，第一电容C1的第二端与接地端相连。

在一具体实施例中，射频功率放大器101为对射频信号进行放大的功率放大器。例如，该射频功率放大器101可以是推挽功率放大器、多尔蒂功率放大器、差分功率放大器或者其它能够对射频信号进行放大的器件，在此不作限制。

在一具体实施例中，本实施例中的射频功率放大器101可以应用的在射频功率放大系统100中。可选地，该射频功率放大系统100包括多个射频功率放大器101，每个射频功率放大器101的供电电源端连接至该射频功率放大系统100中的同一供电电源VCC，即由同一供电电源VCC向射频功率放大系统100中的多个射频功率放大器101供电。需要要说明的是，该每个射频功率放大器101可以分别对不同频段的射频信号进行放大。例如n77/n78/n79等高频频段。

在一具体实施例中，第一芯片32包括第一放大器10；第二芯片33包括第一开关S1。可选地，该第一芯片32可以是CMOS芯片或SOI芯片。作为优选地，该第一芯片32为CMOS芯片。作为优选地，该第二芯片33为HBT芯片。

在一具体实施例中，基板31上设有第一电容C1，由于射频功率放大器101无论工作在包络跟踪模式，还是工作在平均功率追踪模式，第一电容C1的电容值均较大，例如1000pF，因此将第一电容C1设置在基板31上，以减少芯片的占用面积。

在一具体实施例中，第一芯片32包括第一放大器10；第二芯片33包括第一开关S1。第一放大器10的输入节点被配置为接收射频输入信号，第一放大器10的输出节点被配置为输出第一射频信号；第一放大器10的供电节点与第一芯片32的第一焊盘a相连；第一芯片32的第一焊盘a通过引线键合至第二芯片33的第二焊盘b；第一开关S1的第一端与第二芯片33的第二焊盘b相连；第一开关S1的第二端与第二芯片33的第三焊盘c相连，第三焊盘c通过引线键合至第一供电电源端VCC1；第一电容C1的第一端耦合至第二芯片33的第二焊盘b，第一电容C1的第二端与接地端相连。本示例中，当射频功率放大器101工作时，第一开关S1闭合，以确保对第一放大器10的正常供电，并将第一电容C1的第一端耦合至第二芯片33的第二焊盘b，第一电容C1的第二端与接地端相连，以使该第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害。本示例中，通过将第一放大器10的供电节点与第一芯片32的第一焊盘a相连；将第一芯片32的第一焊盘a通过引线键合至第二芯片33的第二焊盘b；将第一开关S1的第一端与第二芯片33的第二焊盘b相连；第一开关S1的第二端与第二芯片33的第三焊盘c相连，将第三焊盘c通过引线键合至第一供电电源端VCC1；将第一电容C1的第一端耦合至第二芯片33的第二焊盘b，将第一电容C1的第二端与接地端相连，当射频功率放大器101未处于工作状态时，第一开关S1断开，第一电容C1和第一放大器10与第一供电电源端VCC1断开，如此，由于第一电容C1和第一放大器10与第一供电电源端VCC1的断开，第一电容C1和第一放大器10均不会对射频功率放大系统100中的其它处于工作状态的射频功率放大器101造成影响。示例性性地，当第一放大器10未处于工作状态时，第一开关S1断开，将第一电容C1和第一放大器10与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第一放大器10增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。

在本实施例中，射频功率放大器101包括基板31、设置在基板31上的第一电容C1，设置在基板31上的第一芯片32和设置在基板31上的第二芯片33；第一芯片32包括第一放大器10；第二芯片33包括第一开关S1；第一放大器10的输入节点被配置为接收射频输入信号，第一放大器10的输出节点被配置为输出第一射频信号；第一放大器10的供电节点与第一芯片32的第一焊盘a相连；第一芯片32的第一焊盘a通过引线键合至第二芯片33的第二焊盘b；第一开关S1的第一端与第二芯片33的第二焊盘b相连；第一开关S1的第二端与第二芯片33的第三焊盘c相连，第三焊盘c通过引线键合至第一供电电源端VCC1；第一电容C1的第一端耦合至第二芯片33的第二焊盘b，第一电容C1的第二端与接地端相连。本实施例中，在第一放大器10未处于工作状态时，通过断开第一开关S1，以将第一电容C1和第一放大器10与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第一放大器10增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。

在一具体实施例中，第一芯片32还包括第二放大器20。该第二放大器20包括输入节点、输出节点和供电节点；本实施例通过第二放大器20的供电节点与第一芯片32的第四焊盘d相连，第四焊盘d通过引线键合至第二供电电源端VCC2，便能够使第二放大器20实现对第一射频信号的放大，输出射频放大信号。射频放大信号为第二放大器20对该第一射频信号进行放大后输出的射频信号。

在一具体实施例中，如图4所示，第二芯片33还包括第二开关S2和第二电容C2，第二开关S2的第一端与第二芯片33的第五焊盘e相连，第五焊盘e通过引线键合至第二供电电源端VCC2，第二开关S2的第二端与第二电容C2的第一端相连，第二电容C2的第二端接地。在本示例中，通过第二开关S2的第一端与第二芯片33的第五焊盘e相连，第五焊盘e通过引线键合至第二供电电源端VCC2，第二开关S2的第二端与第二电容C2的第一端相连，第二电容C2的第二端接地，当射频功率放大器101处于工作状态时，第二开关S2闭合，第二电容C2能够滤除掉第二供电电源端VCC2接收的供电电压的抖动，从而削弱记忆效应对第二放大器20的线性度的损害；当射频功率放大器101处于工作状态时，第一开关S1和第二开关S2闭合，第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害，第二电容C2能够滤除掉第二供电电源端VCC2接收的供电电压的抖动，从而削弱记忆效应对第二放大器20的线性度的损害；当射频功率放大器101未处于工作状态时，第一开关S1和第二开关S2断开，第一电容C1与第一供电电源端VCC1断开，第二电容C2与第二供电电源端VCC2断开，如此，由于第一电容C1与第一供电电源端VCC1断开，第二电容C2与第二供电电源端VCC2断开，第一电容C1、第一放大器10和第二电容C2便不会对射频功率放大系统100中的其它处于工作状态的射频功率放大器101造成影响。示例性性地，当第一放大器10和第二放大器20未处于工作状态时，第一开关S1和第二开关S2断开，将第一电容C1和第二电容C2与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第二电容C2增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。

在本实施例中，射频功率放大器101第一芯片32还包括第二放大器20。该第二放大器20包括输入节点、输出节点和供电节点；本实施例通过第二放大器20的供电节点与第一芯片32的第四焊盘d相连，第四焊盘d通过引线键合至第二供电电源端VCC2，便能够使第二放大器20实现对第一射频信号的放大，输出射频放大信号。射频放大信号为第二放大器20对该第一射频信号进行放大后输出的射频信。本实施例通过第二开关S2的第一端与第二芯片33的第五焊盘e相连，第五焊盘e通过引线键合至第二供电电源端VCC2，第二开关S2的第二端与第二电容C2的第一端相连，第二电容C2的第二端接地，当第二放大器20处于工作状态时，第二开关S2闭合，第二电容C2能够滤除掉第二供电电源端VCC2接收的供电电压的抖动，从而削弱记忆效应对第二放大器20的线性度的损害；当射频功率放大器101处于工作状态时，第一开关S1和第二开关S2闭合，第一电容C1能够滤除掉第一供电电源端VCC1接收的供电电压的抖动，从而削弱记忆效应对第一放大器10的线性度的损害，第二电容C2能够滤除掉第二供电电源端VCC2接收的供电电压的抖动，从而削弱记忆效应对第二放大器20的线性度的损害；当射频功率放大器101未处于工作状态时，第一开关S1和第二开关S2断开，第一电容C1与第一供电电源端VCC1断开，第二电容C2与第二供电电源端VCC2断开，如此，由于第一电容C1与第一供电电源端VCC1断开，第二电容C2与第二供电电源端VCC2断开，第一电容C1和第二电容C2便不会对射频功率放大系统100中的其它处于工作状态的射频功率放大器101造成影响。示例性性地，当第一放大器10和第二放大器20未处于工作状态时，第一开关S1和第二开关S2断开，将第一电容C1和第二电容C2与射频功率放大系统100中的其它处于工作状态的射频功率放大器101隔离，避免第一电容C1和第二电容C2增加该处于工作状态的射频功率放大器101的负载压力，减少整个射频功率放大系统100的损耗，从而提高射频功率放大系统100的整体性能。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种射频功率放大器，其特征在于，所述射频功率放大器包括第一放大器、第一开关和第一电容；

所述第一放大器的输入节点被配置为接收射频输入信号，所述第一放大器的输出节点被配置为输出第一射频信号，所述第一放大器的供电节点被配置为与所述第一开关的第一端相连，所述第一开关的第二端与第一供电电源端相连；所述第一电容的第一端耦合至所述第一开关的第一端，所述第一电容的第二端与接地端相连；

所述射频功率放大器还包括第二放大器、第二开关和第二电容，所述第二放大器的输入节点被配置为接收所述第一放大器输出的所述第一射频信号，所述第二放大器的输出节点被配置为输出射频放大信号，所述第二放大器的供电节点被配置为与第二供电电源端相连，所述第二开关的一端耦合至所述第二供电电源端，所述第二开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端与接地端相连。

2.如权利要求1所述的射频功率放大器，其特征在于，所述第一电容和/或所述第二电容为可调电容。

3.如权利要求1所述的射频功率放大器，其特征在于，若所述射频功率放大器的供电模式为包络跟踪模式，所述第二电容的电容值小于100pF。

4.如权利要求1所述的射频功率放大器，其特征在于，所述第一放大器包括第一晶体管；所述第一晶体管包括基极、集电极和发射极，所述第一晶体管的基极接收所述射频输入信号，所述第一晶体管的集电极输出所述第一射频信号，所述第一晶体管的集电极还通过第一开关与所述第一供电电源端相连，所述第一晶体管的发射极接地；所述第二放大器包括第二晶体管；所述第二晶体管包括基极、集电极和发射极，所述第二晶体管的基极接收所述第一射频信号，所述第二晶体管的集电极输出所述射频放大信号，第二晶体管的集电极还与所述第二供电电源端相连，所述第二晶体管的发射极接地。

5.一种射频功率放大器，其特征在于，包括基板、设置在所述基板上的第一电容、设置在所述基板上的第一芯片和设置在所述基板上的第二芯片；所述第一芯片包括第一放大器；所述第二芯片包括第一开关；

所述第一放大器的输入节点被配置为接收射频输入信号，所述第一放大器的输出节点被配置为输出第一射频信号；

所述第一放大器的供电节点与第一芯片的第一焊盘相连；所述第一芯片的第一焊盘通过引线键合至所述第二芯片的第二焊盘；

所述第一开关的第一端与所述第二芯片的第二焊盘相连；所述第一开关的第二端与第二芯片的第三焊盘相连，所述第三焊盘通过引线键合至第一供电电源端；

所述第一电容的第一端耦合至所述第二芯片的第二焊盘，所述第一电容的第二端与接地端相连；

所述第一芯片还包括第二放大器；所述第二芯片还包括第二开关和第二电容；所述第二放大器的输入节点被配置为接收第一射频信号，所述第二放大器的输出节点被配置为输出射频放大信号；所述第二放大器的供电节点与第一芯片的第四焊盘相连，所述第四焊盘通过引线键合至第二供电电源端；所述第二开关的第一端与第二芯片的第五焊盘相连，所述第五焊盘通过引线键合至所述第二供电电源端，所述第二开关的第二端与所述第二电容的第一端相连，所述第二电容的第二端接地。

6.如权利要求5所述的射频功率放大器，其特征在于，所述第一芯片为HBT芯片，所述第二芯片为CMOS芯片。

7.一种射频功率放大系统，其特征在于，包括多个如权利要求1至6任一项所述的射频功率放大器。

8.如权利要求7所述的射频功率放大系统，其特征在于，所述射频功率放大系统还包括供电电源；每个所述射频功率放大器的第一供电电源端和/或第二供电电源端均与所述供电电源相连。

Images