CN220139528U - 射频功率放大器和射频前端模组 - Google Patents

Abstract

本申请公开了一种射频功率放大器，包括第一功率放大晶体管、第一谐振单元和第一被动元件，第一谐振单元连接在所述功率放大晶体管的第一输入路径/所述第一输出路径以及地之间，可以实现在特定频率谐振。而第一被动元件连接在第一谐振单元中的一个连接节点和地之间，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。通过第一谐振单元以及第一被动元件的设置，可以实现对射频功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现射频功率放大器损耗的优化。

Description

射频功率放大器和射频前端模组

技术领域

本发明涉及射频技术领域，尤其涉及一种射频功率放大器和射频前端模组。

背景技术

随着科技的不断发展以及日常应用需求的不断提高，通讯设备特别是移动终端对于性能和续航的要求也越来越高。例如，第五代移动通信技术(5G)的日渐普及使得通讯设备需要支持的频段增加了很多。而对于射频前端而言，频段的增加势必需要额外的电路结构的支持，但这对于整体设备的续航而言是不利的。因此，在射频前端的各项设计中，既要满足不断提高的各项性能的要求，又要保证功耗的合理优化，这成为了一个亟待解决的技术难题。

发明内容

本发明的目的是：提供一种射频功率放大器，能够在实现射频功率放大器的阻抗匹配同时，还优化了射频功率放大器的功耗。

为了实现上述目的，本发明提供了一种射频功率放大器，包括第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；第一谐振单元，所述第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；第一被动元件，所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。

进一步地，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地。

进一步地，所述第一被动元件为第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。

一种射频功率放大器，第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；

第一电感，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。

进一步地，所述第一电容、所述第一电感和所述第二电容被配置为谐振在第一频率，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述第一频率的电感的取值。

进一步地，所述第一频率为所述射频功率放大器的工作频率的二倍频。

进一步地，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

进一步地，所述第二电容的电容值小于所述第一电容的电容值。

进一步地，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第二电容和所述第一电感被配置为谐振在第三频率，所述第三频率大于所述第二频率。

进一步地，所述第一电容、所述第一电感和所述第二电容被配置为谐振在第一频率，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第一频率小于所述第二频率

进一步地，所述第一电容的第一端与所述第一功率放大晶体管的第一输出端连接。

一种射频功率放大器,包括：第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；第一谐振单元，所述第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；第一电容网络，所述第一电容网络的第一端与第一谐振单元中的一个连接节点连接，所述第一电容网络的第二端接地，所述第一电容网络被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。

进一步地，所述第一电容网络包括第二电容、第五电容和第一开关；所述第二电容的第一端与第一谐振单元中的所述连接节点连接，所述第二电容的第二端接地；所述第五电容和第一开关串联连接在所述连接节点和地之间。

进一步地，所述第五电容的第一端与所述第一谐振单元中的所述连接节点连接；所述第一开关包括第一双极型晶体管和第二双极型晶体管，所述第一双极型晶体管的集电极以及所述第二双极型晶体管的发射极均连接至所述第五电容的第二端，所述所述第一双极型晶体管的发射极以及所述第二双极型晶体管的集电极均接地。

进一步地，所述第一模式的工作频带的频率小于所述第二模式的工作频带的频率，所述第一电容值大于第二电容值。

一种射频功率放大器，包括：推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；第一谐振支路，连接在所述第一功率放大晶体管的第一输入路径和所述第二功率放大晶体管的第二输入路径之间，或者，连接在所述第一功率放大晶体管的第一输出路径和所述第二功率放大晶体管的第二输出路径之间；第二谐振支路，并联在所述第一谐振支路的两个节点之间，被配置为与所述第一谐振支路中的至少一个被动元件形成并联谐振结构。

进一步地，所述第一谐振支路包括第一谐振单元和第二谐振单元，所述第一谐振单元的第一端连接在所述第一功率放大晶体管的第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；所述第二谐振单元的第一端连接在所述第二功率放大晶体管的第二输入路径或者所述第二输出路径中，所述第二谐振单元的第二端接地；所述第二谐振支路的第一端与所述与第一谐振单元中的一个连接节点连接，所述第二谐振支路的第二端与第二谐振单元中的一个连接节点连接。

进一步地，所述第二谐振支路包括第一被动元件，所述第一被动元件和所述第一谐振支路的至少一个被动元件和/或所述第二谐振支路中的至少一个被动元件形成并联谐振结构。

进一步地，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件；所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构；所述第二被动元件的第一端与第二谐振单元中的一个连接节点连接，所述第二被动元件的第二端接地，被配置为和所述第二谐振单元中的至少一个被动元件形成并联谐振结构。

进一步地，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端与所述第一功率放大晶体管的第一输入端或者第一输出端连接，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；所述第二谐振单元包括第三电容和第二电感，所述第三电容的第一端与所述第二功率放大晶体管的第二输入端或者第二输出端连接，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地。

进一步地，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件；所述第一被动元件为第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；所述第二被动元件为第四电容，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

进一步地，所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，所述第一电感L₁的电感值被配置为：

其中，C1为第一电容的电容值，f₁为第一频率；

所述第三电容、第二电感和所述第四电容被配置为在第一频率谐振，所述第二电感L₂的电感值被配置为：

其中，C3为第三电容的电容值，f₁为第一频率。

进一步地，所述第二谐振支路被配置为不参与所述推挽功率放大电路的差模阻抗匹配。

进一步地，所述第二谐振支路被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。

进一步地，所述第二谐振支路还包括第五电容、第六电容、第一开关和第二开关；所述第五电容和第一开关串联连接在所述第二电容的第一端和地之间；所述第六电容和所述第二开关串联连接在所述第四电容的第一端和地之间。

一种射频功率放大器，包括：推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；第一电感，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；第二功率放大晶体管，被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出；第三电容，所述第三电容的第一端连接在所述第二输入路径或者所述第二输出路径中；第二电感，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地；第四电容，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

进一步地，所述第二电容的电容值小于所述第一电容的电容值，所述第四电容的电容值小于所述第三电容的电容值。

进一步地，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第二电容和所述第一电感被配置为谐振在第三频率，所述第三电容和所述第二电感被配置为谐振在第二频率，所述第四电容和所述第二电感被配置为谐振在第三频率，所述第三频率大于所述第二频率。

进一步地，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值；

所述第二电感的电感值小于第二电感值，其中，所述第二电感值为和所述第三电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

一种射频前端模组，包括所述射频功率放大器。

一种射频前端模组，包括基板和设置在所述基板上的第一芯片，所述第一芯片包括：第一功率放大晶体管、第一电容、第二电容和第一焊盘；所述第一功率放大晶体管被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电容的第二端与所述第一焊盘连接；所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端接地；

所述第一焊盘被配置为通过第一引线键合至一接地端。

进一步地，还包括第二焊盘，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第二焊盘连接，所述第二焊盘被配置为接地。

进一步地，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端连接至所述基板上的接地端。

一种射频前端模组，其特征在于，包括基板和设置在所述基板上的第一芯片，所述第一芯片包括：推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；第二电容，所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端被配置为接地；第二功率放大晶体管，被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出；第三电容，所述第三电容的第一端连接在所述第二输入路径或者所述第二输出路径中；第四电容，所述第四电容的第一端与所述第三电容的第二端连接，所述第四电容的第二端被配置为接地；第一焊盘，所述第一电容的第二端与所述第一焊盘连接，所述第一焊盘被配置为通过第一引线键合至一接地端；第三焊盘，所述第三电容的第二端与所述第三焊盘连接，所述第三焊盘被配置为通过第二引线键合至一接地端。

进一步地，还包括设置在所述基板上的第二焊盘和第四焊盘；所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第二焊盘连接，所述第二焊盘被配置为接地；所述第二引线的一端与所述第三焊盘连接，所述第二引线的第二端与所述第四焊盘连接，所述第四焊盘被配置为接地。

进一步地，还包括设置在所述第一芯片上的第五焊盘，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第五焊盘连接；所述第二引线的一端与所述第三焊盘连接，所述第二引线的第二端与所述第五焊盘连接，所述第五焊盘被配置为接地。

本实施例中，一种射频功率放大器，包括：第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；第一谐振单元，所述第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；第一被动元件，所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构；第一谐振单元连接在所述功率放大晶体管的第一输入路径/所述第一输出路径以及地之间，可以实现在特定频率谐振。而第一被动元件连接在第一谐振单元中的一个连接节点和地之间，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。通过第一谐振单元以及第一被动元件的设置，可以实现对射频功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现射频功率放大器损耗的优化。

附图说明

图1是本申请实施例提供的一种射频功率放大器的结构示意图；

图2是本申请实施例提供的一种射频功率放大器的结构示意图；

图3是本申请实施例提供的一种射频功率放大器的结构示意图；

图4是本申请实施例提供的一种射频功率放大器的结构示意图；

图5是本申请实施例提供的一种射频功率放大器的结构示意图；

图6是本申请实施例提供的一种射频功率放大器的结构示意图；

图7是本申请实施例提供的一种射频功率放大器的结构示意图；

图8是本申请实施例提供的一种射频功率放大器的结构示意图；

图9是本申请实施例提供的一种射频功率放大器的结构示意图；

图10是本申请实施例提供的一种射频功率放大器的结构示意图；

图11是本申请实施例提供的一种射频前端模组的结构示意图；

图12是本申请实施例提供的一种射频前端模组的结构示意图；

图13是本申请实施例提供的一种射频前端模组的结构示意图；

图14是本申请实施例提供的一种射频前端模组的结构示意图；

图15是本申请实施例提供的一种射频前端模组的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“与…连接”、“与…相连”、“连接至”或“耦合至”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

本发明至少一实施例提供了一种射频功率放大器，包括：

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一谐振单元，所述第一谐振单元的第一端与所述功率放大晶体管的第一输入端或者第一输出端连接，所述第一谐振单元的第二端接地；

第一被动元件，所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。

如图1所示，第一功率放大晶体管10包括第一输入端11和第一输出端12。所述第一功率放大晶体管10被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出。其中，第一输入路径可以为射频信号输入端口到所述第一输入端11之间的部分。可以理解地，该射频信号输入端口可以为外部的射频信号输入端口，也可以为上一级电路的输出端口等(例如：上一级电路可以为上一级功率放大电路)。在至少一个实施方式中，所述射频功率放大器还包括偏置电路，所述偏置电路的输出端连接在所述第一输入路径中。第一输出路径可以为所述第一输出端到射频信号输出端之间的部分。可以理解地，该射频信号输出端可以为射频信号输出端口(即将射频信号输出的端口)，也可以为下一级电路的输入端口(例如：下一级电路可以为下一级功率放大电路、滤波器等)。所述第一功率放大晶体管10可以为单个放大晶体管实现，也可以为两个以上的放大晶体管串联或者并联形成，或者采用本领域其他常规的实现方式，在此不做限制。在至少一个实现方式中，第一功率放大晶体管10可以为双极结型晶体管(BJT)，也可以为场效应晶体管(FET)等。在至少一个实现方式中，所述第一功率放大晶体管10为异质结晶体管(HBT)，示例性地，所述第一功率放大晶体管10为采用GaAs工艺实现的异质结晶体管。在至少一个实现方式中，所述第一功率放大晶体管10为NPN晶体管。

可以理解地，第一功率放大晶体管10可以为射频功率放大器中的任一放大级，示例性地，当射频功率放大器包括驱动级和输出级时，第一功率放大晶体管10可以为上述射频功率放大器中的任一放大级(即驱动级或输出级)。

第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地。以图1为例，在该实施例中，第一谐振单元20的第一端连接在所述第一功率放大晶体管10的所述第一输出路径中。第一谐振单元20为实现为可以在特定频率实现谐振的结构。示例性地，第一谐振单元20可以为包括电容元件(可以为实体电容元件或者等效为电容元件的特定结构等)和电感元件(可以为实体电感元件或者等效为电感元件的特定结构等)的电路结构，电容元件和电感元件在特定频率下可以实现谐振。在至少一个实施方式中，所述第一谐振单元20的第一端与所述第一功率放大晶体管10的第一输出端连接。可以理解地，所述第一谐振单元20的第一端可以直接和所述第一功率放大晶体管10的第一输出端连接，也可以间接和所述第一功率放大晶体管10的第一输出端连接(示例性地，通过至少一个被动元件和所述第一功率放大晶体管10的第一输出端连接)。

第一被动元件30的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。在至少一个实施方式中，所述第一被动元件30可以为电容元件(可以为实体电容元件或者等效为电容元件的特定结构等)或者电感元件(可以为实体电感元件或者等效为电感元件的特定结构等)。

在本实施例中，第一谐振单元连接在所述功率放大晶体管的第一输入路径/所述第一输出路径以及地之间，可以实现在特定频率谐振。而第一被动元件连接在第一谐振单元中的一个连接节点和地之间，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。通过第一谐振单元以及第一被动元件的设置，可以实现对射频功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现射频功率放大器损耗的优化。

在至少一个实施例中，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地。

在该实施例中，如图2所示，所述第一谐振单元20包括第一电容21和第一电感22。其中，所述第一电容21的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电感22的第一端与所述第一电容21的第二端连接，所述第一电感22的第二端接地。在至少一个实施方式中，所述第一电容21可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第一电感22可以为单个电感，也可以为多个电感的串联或者并联。在至少一个实施方式中，所述第一电容21的第一端与所述第一功率放大晶体管10的第一输出端连接。可以理解地，所述第一电容21的第一端可以直接和所述第一功率放大晶体管10的第一输出端连接，也可以间接和所述第一功率放大晶体管10的第一输出端连接(示例性地，通过至少一个被动元件和所述第一功率放大晶体管10的第一输出端连接)。

在至少一个实施例中，所述第一被动元件为第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。在该实施例中，上述第一谐振单元中的连接节点即为所述第一电感的第一端。

如图2所示，第二电容31的第一端与所述第一电感22的第一端连接，所述第二电容31的第二端接地。在该实施例中，所述第一电感22的第一端即为上述实施例中提及的第一谐振单元中的对应连接节点。

在至少一个实施方式中，所述第二电容31可以为单个电容，也可以为多个电容的串联或者并联。

在本实施例中，通过第一电容21和第一电感22的串联谐振结构，以及第一电感22和第二电容31的并联谐振结构，可以实现所述在降低电路结构损耗的同时实现较好的高阶谐波阻抗匹配，并且，可以实现多个高阶谐波阻抗匹配的优化，可以保证高次谐波阻抗匹配的灵活性，实现了更好的阻抗匹配性能。

本发明至少一个实施例提供了一种射频功率放大器，包括：

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；

第一电感，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。

如图2所示，所述第一功率放大晶体管10为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出。第一功率放大晶体管10包括第一输入端11和第一输出端12。

所述第一电容21的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电感22的第一端与所述第一电容21的第二端连接，所述第一电感22的第二端接地。

第二电容31的第一端与所述第一电感22的第一端连接，所述第二电容31的第二端接地。

在本实施例中，第一电容和第一电感可以实现在特定频率的谐振，而第二电容和第一电感实现为并联谐振结构，通过第一电容、第一电感以及第二电容的设置，可以实现对射频功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件(第一电感)的电感值，可以实现射频功率放大器的损耗的优化。

在至少一个实施例中，所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述第一频率的电感的取值。

在该实施例中，由于第一电感和第二电容的并联谐振作用，可以使得在第一频率时呈现的电感值大于所述第一电感自身呈现的电感值，因此，可以设置第一电感小于所述第一电感值，可以在保证较小的损耗的前提下实现了所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，即也实现了相对于基板之上的高阶谐波的阻抗匹配。

在至少一个实施例中，设定第一频率为f₁，则

其中，C₁为第一电容的电容值，L'₁为第一电感值；

因此，对应的第一电感值L'₁为：

根据上述公示，可以得出，所述第一电感的电感值L₁被配置为：

在至少一个实施例中，所述第一频率可以为大于所述射频功率放大器的工作频率的一个频率。在至少一个实施方式中，所述第一频率可以为所述射频功率放大器的工作频率的二倍频、三倍频、四倍频等。

在至少一个实施例中，所述第一频率为所述射频功率放大器的工作频率的二倍频。

在至少一个实施例中，射频功率放大器的二阶谐波阻抗对整个电路的影响较大，因此，本实施例通过将所述第一电容、所述第一电感和所述第二电容被配置为谐振在所述射频功率放大器的工作频率的二倍频，从而可实现二阶谐波的阻抗匹配。

在至少一个实施例中，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

在该实施例中，由于第一电感和第二电容的并联谐振作用，可以使得在第一频率时呈现的电感值大于所述第一电感自身呈现的电感值，因此，可以设置第一电感小于所述第一电感值，可以在保证较小的损耗的前提下实现了所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，即也实现了相对于基板之上的高阶谐波的阻抗匹配。

在至少一个实施例中，设定第一频率为2f₀，则

其中，C₁为第一电容的电容值，L'₁为第一电感值；

因此，对应的第一电感值L'₁为：

根据上述公示，可以得出，所述第一电感的电感值L₁被配置为：

在至少一个实施例中，所述第一频率2f₀为所述射频功率放大器的工作频率的二倍频。

在至少一个实施例中，所述第二电容31的电容值小于所述第一电容21的电容值。在至少一个实施方式中，所述第二电容31的电容值小于所述第一电容21的电容值的二分之一。

在本实施例中，相对于单一的LC谐振单元而言，所述射频功率放大器并联了一个较小的第二电容，可以和第一电感实现并联谐振，减小了射频功率放大器的损耗，并且也保证了较好的集成度。

在至少一个实施例中，所述第一电容21和所述第一电感22被配置为谐振在第二频率，所述第二电容31和所述第一电感22被配置为谐振在第三频率，所述第三频率大于所述第二频率。

在至少一个实施方式中，所述第一频率小于所述第二频率。

在该实施例中，通过配置第一电容、第二电容和第一电感，使得第二电容和第一电感谐振的第三频率大于所述第一电容和所述第一电感谐振的第二频率。可以使得第一电感可以采用一个更小的电感值(相对于第一电感值)就可以实现和上述实施例中提及的第一电感值的电感才能实现的效果，在实现在特定频率谐振的前提下，也保证了射频功率放大器更低的损耗。

在至少一个实施例中，所述第一电容、所述第一电感和所述第二电容被配置为谐振在第一频率，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第一频率小于所述第二频率。通过上述配置，可以实现所述在降低电路结构损耗的同时实现较好的高阶谐波阻抗匹配。

在至少一个实施方式中，所述第一电容21的第一端与所述第一功率放大晶体管10的第一输出端连接。可以理解地，所述第一电容21的第一端可以直接和所述第一功率放大晶体管10的第一输出端连接，也可以间接和所述第一功率放大晶体管10的第一输出端连接(示例性地，通过至少一个被动元件和所述第一功率放大晶体管10的第一输出端连接)。

本发明至少一个实施例还提供一种射频功率放大器，包括：

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一谐振单元，所述第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；

第一电容网络，所述第一电容网络的第一端与第一谐振单元中的一个连接节点连接，所述第一电容网络的第二端接地，所述第一电容网络被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。

在本实施例中，所述第一电容网络可以为电容元件构成的网络，或者为可以等效为电容特性的网络。所述第一电容网络被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。即所述第一电容网络可以呈现不同的电容值。

其中，所述第一模式和第二模式可以为不同的工作模式，在至少一个实施方式中，所述第一模式和第二模式可以为不同的功率模式，或者，为不同的频率模式(即两个模式下射频功率放大器工作在不同的工作频段)。

可以理解地，在至少一个实施例中，所述第一电容网络还被配置为在第三模式下呈现第三电容值。

在本实施例中，通过将第一电容网络配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。可以使得射频功率放大器可以在不同模式下依然实现良好的阻抗匹配(例如，可以在更宽的频带下实现良好的阻抗匹配)，可以实现多模式的电路复用，实现了更高的集成度。

在至少一个实施例中，所述第一模式的工作频带的频率小于所述第二模式的工作频带的频率，所述第一电容值大于第二电容值。

在一具体实施例中，所述第一电容网络呈现的电容值与射频功率放大器的工作频带的频率呈负相关，所述射频功率放大器的工作频带的频率越大，所述第一电容网络呈现的电容值就越小。因此，所述第一模式的工作频带的频率小于所述第二模式的工作频带的频率，所述第一电容值大于第二电容值；从而实现在更宽频带下的阻抗匹配，进而优化整体带宽。

在一具体实施例中，所述第一电容网络呈现的电容值与射频功率放大器的功率模式的功率大小呈负相关。在至少一个实施方式中，所述射频功率放大器包括第一功率模式和第二功率模式，所述第一功率模式的输出功率小于所述第二功率模式的输出功率。所述第一电容网络在所述第一功率模式呈现第一电容值，在所述第二功率模式呈现第二电容值，所述第一电容值大于第二电容值，从而实现在不同功率模式下的阻抗匹配。

在至少一个实施方式中，如下图3所示，所述第一电容网络可以为电容元件和开关的组合，通过开关的控制来实现第一电容网络呈现不同的电容值。可以理解地，电容元件可以和开关进行串联或者并联的连接，以通过开关的开启和关断来实现电容元件的接入电路或者不接入电路，使得第一电容网络呈现不同的电容值。可以理解地，在至少一个实施方式中，电容元件和开关的数量均可以为两个以上。

在至少一个实施例中，如下图3所示，所述第一电容网络包括第二电容31、第五电容32和第一开关33；

所述第二电容31的第一端与第一谐振单元中的所述连接节点连接，所述第二电容31的第二端接地；

所述第五电容32和第一开关33串联连接在所述连接节点和地之间。

如图3所示，第二电容31的第一端与第一谐振单元中的所述连接节点连接，所述第二电容31的第二端接地。第五电容32和第一开关33串联连接在所述连接节点和地之间。

在该实施例中，第一电容网络包括第二电容、第五电容和第一开关。通过第一开关的开启和关断，可以使得第一电容网络呈现不同的电容值(第一电容值和第二电容值)。

在至少一个实施例中，在不同工作模式下，所述第一开关的状态不同。在第一模式下，所述第一开关导通，所述第一电容网络呈现第一电容值；在第二模式下，所述第一开关断开，所述第一电容网络呈现第二电容值。其中，所述第一模式和第二模式可以为不同的工作模式，在至少一个实施方式中，所述第一模式和第二模式可以为不同的功率模式，或者，为不同的频率模式(即两个模式下射频功率放大器工作在不同的工作频段)。

在至少一个实施例中，所述第一模式为第一频率模式，所述第二模式为第二频率模式，所述第一频率模式的频率小于所述第二频率模式的频率。在第一频率模式下，所述第一开关导通，在第二频率模式下，所述第一开关断开，在第一频率模式下所述第一电容网络呈现第一电容值大于在第二频率模式下所述第一电容网络呈现第二电容值。

在至少一个实施例中，所述第一模式为第一功率模式，所述第一模式为第二功率模式，所述第一功率模式下的功率小于所述第一功率模式下的功率。在第一功率模式下，所述第一开关导通，在第二功率模式下，所述第二开关断开，在第一功率模式下所述第一电容网络呈现第一电容值大于在第二功率模式下所述第一电容网络呈现第二电容值。

在至少一个实施例中，所述所述第五电容的第一端与所述第一谐振单元中的所述连接节点连接；

参照下图4所示，所述第一开关33包括第一双极型晶体管331和第二双极型晶体管332，所述第一双极型晶体管331的集电极以及所述第二双极型晶体管332的发射极均连接至所述第五电容32的第二端，所述第一双极型晶体管331的发射极以及所述第二双极型晶体管332的集电极均接地。

在至少一个实施例中，第一双极型晶体管331的基极和第二双极型晶体管332的基极被配置为接收控制电压，以实现第一双极型晶体管331和第二双极型晶体管332的导通或者断开。可以理解地，所述第一双极型晶体管331的基极和第二双极型晶体管332的基极可以由同一个控制电压控制，也可以由不同的控制电压控制。在本实施例中，所述第一双极型晶体管331的基极和第二双极型晶体管332的基极可以由同一个控制电压控制。

在至少一个实施例中，所述第一双极型晶体管331和第二双极型晶体管332可以单独设置在一颗芯片上，也可以和第一功率放大晶体管设置在同一颗芯片上。

作为一具体实施例，所述第一双极型晶体管331和第二双极型晶体管332与所述第一功率放大晶体管设置在同一颗芯片(例如HBT芯片)上，从而可以减小走线和寄生，进而优化整体性能。

在至少一个实施例中，所述第一模式的工作频带的频率小于所述第二模式的工作频带的频率，所述第一电容值大于第二电容值。

在至少一个实施例中，在所述第一模式的工作频带的频率下，所述第一开关导通，在所述第二模式的工作频带的频率下，所述第二开关导通，在所述第一开关导通时，所述电容网络呈现的第一电容值，在所述第一开关断开时，所述电容网络呈现的第二电容值，所述第一电容值大于第二电容值；从而可以实现在更宽频带下的阻抗匹配，进而优化整体带宽。

本发明至少一个实施例提供一种射频功率放大器，包括：

推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；

第一谐振单元，所述第一谐振单元的第一端连接在所述第一功率放大晶体管的第一输入路径或者第一输出路径中，所述第一谐振单元的第二端接地；

第一被动元件，所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构；

第二谐振单元，所述第二谐振单元的第一端连接在所述第二功率放大晶体管的第二输入路径或者第二输出路径中，所述第二谐振单元的第二端接地；

第二被动元件，所述第二被动元件的第一端与第二谐振单元中的一个连接节点连接，所述第二被动元件的第二端接地，被配置为和所述第二谐振单元中的至少一个被动元件形成并联谐振结构。

本实施例中的推挽功率放大电路包括第一功率放大晶体管和第二功率放大晶体管。如图5所示，推挽功率放大电路包括第一功率放大晶体管10和第二功率放大晶体管40。第一功率放大晶体管包括第一输入端11和第一输出端12。所述第一功率放大晶体管10被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出。

第二功率放大晶体管包括第二输入端41和第二输出端42。所述第二功率放大晶体管40被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出。其中，第二输入路径可以为射频信号输入端口到所述第二输入端之间的部分。可以理解地，该射频信号输入端口可以为外部的射频信号输入端口，也可以为上一级电路的输出端口等(例如：上一级电路可以为上一级功率放大电路、匹配电路等)。在至少一个实施方式中，所述第二输入路径中可以包括输入匹配电路。在至少一个实施方式中，所述射频功率放大器还包括偏置电路，所述偏置电路的输出端连接在所述第二输入路径中。第二输出路径可以为所述第二输出端到射频信号输出端之间的部分。可以理解地，说信号输出端可以为射频信号输出端口(即将射频信号输出的端口)，也可以为下一级电路的输入端口(例如：下一级电路可以为下一级功率放大电路、滤波器等)。

可以理解地，所述第二功率放大晶体管40可以为单个放大晶体管实现，也可以为两个以上的方法晶体管串联或者并联形成，或者采用本领域其他常规的实现方式，在此不做限制。在至少一个实现方式中，第二功率放大晶体管40可以为双极结型晶体管(BJT)，也可以为场效应晶体管(FET)等。在至少一个实现方式中，所述第二功率放大晶体管40为异质结晶体管(HBT)，示例性地，所述第二功率放大晶体管40为采用GaAs工艺实现的异质结晶体管。在至少一个实现方式中，所述第二功率放大晶体管40为NPN晶体管。

可以理解地，第二功率放大晶体管40可以为射频功率放大器中的任一放大级，示例性地，当射频功率放大器包括驱动级和输出级时，第二功率放大晶体管40可以为上述射频功率放大器中的任一放大级(即驱动级或输出级)。

第一谐振单元的第一端与所述第一功率放大晶体管的第一输入端或者第一输出端连接，所述第一谐振单元的第二端接地。以图4为例，在该实施例中，第一谐振单元20的第一端与所述第一功率放大晶体管10的第一输出端12连接。第一谐振单元20为实现为可以在特定频率实现谐振的结构。示例性地，第一谐振单元20可以为包括电容元件(可以为实体电容元件或者等效为电容元件的特定结构等)和电感元件(可以为实体电感元件或者等效为电感元件的特定结构等)的电路结构，电容元件和电感元件在特定频率下实现谐振。

第一被动元件30的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。在至少一个实施方式中，所述第一被动元件30可以为电容元件(可以为实体电容元件或者等效为电容元件的特定结构等)或者电感元件(可以为实体电感元件或者等效为电感元件的特定结构等)。

第二谐振单元50的第一端与所述第二功率放大晶体管的第二输入端或者第二输出端连接，所述第一谐振单元的第二端接地。以图4为例，在该实施例中，第二谐振单元50的第一端与所述第二功率放大晶体管40的第一输出端42连接。第二谐振单元50为实现为可以在特定频率实现谐振的结构。示例性地，第二谐振单元50可以为包括电容元件(可以为实体电容元件或者等效为电容元件的特定结构等)和电感元件(可以为实体电感元件或者等效为电感元件的特定结构等)的电路结构，电容元件和电感元件在特定频率下实现谐振。

第二被动元件60的第一端与第二谐振单元中的一个连接节点连接，所述第二被动元件的第二端接地，被配置为和所述第二谐振单元中的至少一个被动元件形成并联谐振结构。在至少一个实施方式中，所述第二被动元件60可以为电容元件(可以为实体电容元件或者等效为电容元件的特定结构等)或者电感元件(可以为实体电感元件或者等效为电感元件的特定结构等)。

可以理解地，第一谐振单元20的第二端和第二谐振单元50的第二端可以分开接地，也可以一起接地。第一被动元件30的第二端和所述第二被动元件60的第二端可以分开接地，也可以一起接地。

在至少一个实施例中，所述推挽功率放大电路还包括巴伦70。所述巴伦70包括相关耦合的初级绕组和次级绕组，所述初级绕组的一端连接至第一功率放大晶体管10的输出端，所述初级绕组的二端连接至第二功率放大晶体管40的输出端，所述次级绕组的第一端连接至信号输出端，所述次级绕组的第二端连接至地。需要说明的是，本实施例不对巴伦的具体实现方式做具体限制，可以采用现有技术中的任意一种可实现的巴伦结构。

在本实施例中，第一谐振单元连接在所述第一功率放大晶体管的第一输入路径/第一输出路径以及地之间，可以实现在特定频率谐振。而第一被动元件连接在第一谐振单元中的一个连接节点和地之间，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。第二谐振单元连接在所述第二功率放大晶体管的第二输入路径/第二输出路径以及地之间，可以实现在特定频率谐振。而第二被动元件连接在第二谐振单元中的一个连接节点和地之间，被配置为和所述第二谐振单元中的至少一个被动元件形成并联谐振结构。通过第一谐振单元以及第一被动元件的设置，第二谐振单元以及第二被动元件的设置，可以实现对射频功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现射频功率放大器的损耗的优化。

进一步地，第一被动元件30和第二被动元件60与对应的第一谐振单元以及第二谐振单元的连接关系，使得该推挽功率放大电路对于差模信号和共模信号可以呈现不同的阻抗，更好地实现了推挽功率放大电路阻抗匹配。

在至少一个实施例中，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端与所述第一功率放大晶体管的第一输入端或者第一输出端连接，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

所述第二谐振单元包括第三电容和第二电感，所述第三电容的第一端与所述第二功率放大晶体管的第二输入端或者第二输出端连接，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地。

在该实施例中，如图6和图7所示，所述第一谐振单元20包括第一电容21和第一电感22。其中，所述第一电容21的第一端连接在所述第一功率放大晶体管10的第一输入路径或者第一输出路径中，所述第一电感22的第一端与所述第一电容21的第二端连接，所述第一电感22的第二端接地。在至少一个实施方式中，所述第一电容21可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第一电感22可以为单个电感，也可以为多个电感的串联或者并联。

所述第二谐振单元50包括第三电容51和第二电感52。其中，所述第三电容51的第一端连接在所述第二功率放大晶体管40的第二输入路径或者第二输出路径中，所述第二电感52的第一端与所述第三电容51的第二端连接，所述第二电感52的第二端接地。在至少一个实施方式中，所述第三电容51可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第二电感52可以为单个电感，也可以为多个电感的串联或者并联。

在至少一个实施例中，所述第一被动元件为第二电容31，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；

所述第二被动元件为第四电容61，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

如图6所示，第二电容31的第一端与所述第一电感22的第一端连接，所述第二电容31的第二端接地。在该实施例中，所述第一电感22的第一端即为上述实施例中提及的第一谐振单元中的对应连接节点。在至少一个实施方式中，所述第二电容31可以为单个电容，也可以为多个电容的串联或者并联。

第四电容61的第一端与所述第二电感52的第一端连接，所述第四电容61的第二端接地。在该实施例中，所述第二电感52的第一端即为上述实施例中提及的第二谐振单元中的对应连接节点。在至少一个实施方式中，所述第四电容61可以为单个电容，也可以为多个电容的串联或者并联。

在至少一个实施例中，所述第一被动元件和所述第二被动元件被配置为不参与所述推挽功率放大电路的差模阻抗匹配。

在至少一个实施例中，所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，所述第一电感L₁的电感值被配置为：

其中，C1为第一电容的电容值，f₁为第一频率；

所述第三电容、第二电感和所述第四电容被配置为在第一频率谐振，所述第二电感L₂的电感值被配置为：

其中，C₃为第三电容的电容值，f₁为第一频率。

本发明至少一个实施例中提供了一种射频功率放大器，如下图6所示，包括：

推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；

第一电容，所述第一电容的第一端连接在所述第一功率放大晶体管的第一输入路径或者第一输出路径中；

第一电感，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；

第三电容，所述第三电容的第一端连接在所述第二功率放大晶体管的第二输入路径或者第二输出路径中；

第二电感，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地；

第四电容，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

在至少一个实施例中，所述第二电容的电容值小于所述第一电容的电容值，所述第四电容的电容值小于所述第二电容的电容值。

在至少一个实施例中，所述第一电容和21所述第一电感22被配置为谐振在第二频率，所述第二电容31和所述第一电感22被配置为谐振在第三频率，所述第三电容51和所述第二电感52被配置为谐振在第二频率，所述第四电容61和所述第二电感52被配置为谐振在第三频率，所述第三频率大于所述第二频率。

在至少一个实施例中，如图7所示，还包括第五电容32、第六电容62、第一开关33和第二开关63。所述第五电容32和第一开关串联连接在所述第二电容31的第一端和地之间。所述第六电容62和所述第二开关63串联连接在所述第四电容61的第一端和地之间；通过控制第一开关33和第二开关63的开启和关断来实现电容元件(例如：第五电容32和第六电容62)的接入电路或者不接入电路，使得第一电容网络呈现不同的电容值，可以让射频功率放大器在不同模式下依然实现良好的阻抗匹配，可以实现多模式的电路复用，实现了更高的集成度。

在至少一个实施例中，在不同工作模式下，所述第一开关33和第二开关63的状态不同。在第一模式下，所述第一开关33和第二开关63导通，所述第一电容网络呈现第一电容值；在第二模式下，第一开关33和第二开关63断开，所述第一电容网络呈现第二电容值。其中，所述第一模式和第二模式可以为不同的工作模式，在至少一个实施方式中，所述第一模式和第二模式可以为不同的功率模式，或者，为不同的频率模式(即两个模式下射频功率放大器工作在不同的工作频段)。

在至少一个实施例中，所述第一模式为第一频率模式，所述第二模式为第二频率模式，所述第一频率模式的频率小于所述第二频率模式的频率。在第一频率模式下，所述第一开关33和第二开关63导通，在第二频率模式下，所述第一开关33和第二开关63断开，在第一频率模式下所述第一电容网络呈现第一电容值大于在第二频率模式下所述第一电容网络呈现第二电容值。

本发明至少一个实施例中提供了一种射频功率放大器，包括：

推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；

第一谐振支路，连接在所述第一功率放大晶体管的第一输入路径和所述第二功率放大晶体管的第二输入路径之间，或者，连接在所述第一功率放大晶体管的第一输出路径和所述第二功率放大晶体管的第二输出路径之间；

第二谐振支路，并联在所述第一谐振支路的两个节点之间，被配置为与所述第一谐振支路中的至少一个被动元件形成并联谐振结构。

如图8所示，推挽功率放大电路包括第一功率放大晶体管10和第二功率放大晶体管40。

第一谐振支路，连接在所述第一功率放大晶体管10的第一输入路径和所述第二功率放大晶体管40的第二输入路径之间，或者，连接在所述第一功率放大晶体管的第一输出路径和所述第二功率放大晶体管的第二输出路径之间。

如图8所示，该第一谐振支路80连接在连接在所述第一功率放大晶体管的第一输出路径和所述第二功率放大晶体管的第二输出路径之间。在至少一个实施例中，所述第一谐振支路包括第一LC谐振单元和第二LC谐振单元。

在至少一个实施例中，所述第一谐振支路包括第一谐振单元和第二谐振单元，所述第一谐振单元的第一端连接在所述第一功率放大晶体管的第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；所述第二谐振单元的第一端连接在所述第二功率放大晶体管的第二输入路径或者所述第二输出路径中，所述第二谐振单元的第二端接地；

所述第二谐振支路的第一端与所述与第一谐振单元中的一个连接节点连接，所述第二谐振支路的第二端与第二谐振单元中的一个连接节点连接。

在至少一个实施例中，所述第二谐振支路包括第一被动元件，所述第一被动元件和所述第一谐振支路的至少一个被动元件和/或所述第二谐振支路中的至少一个被动元件形成并联谐振结构。

在至少一个实施例中，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件；

所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构；

所述第二被动元件的第一端与第二谐振单元中的一个连接节点连接，所述第二被动元件的第二端接地，被配置为和所述第二谐振单元中的至少一个被动元件形成并联谐振结构。

在至少一个实施例中，如图9所示，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端与所述第一功率放大晶体管的第一输入端或者第一输出端连接，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

所述第二谐振单元包括第三电容和第二电感，所述第三电容的第一端与所述第二功率放大晶体管的第二输入端或者第二输出端连接，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地。

在至少一个实施例中，如图10中的(a)所示，所述第二谐振支路包括的第一被动元件为电容元件，所述第一被动元件的第一端与所述第一电感的第一端连接，所述第一被动元件的第二端与所述第二电感的第一端连接。

在至少一个实施例中，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件；

所述第一被动元件为第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；

所述第二被动元件为第四电容，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

如图10中的(b)所示，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件，且第一被动元件为第二电容，第二被动元件为第四电容。所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

在至少一个实施例中，所述第二谐振支路被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。

其中，所述第一模式和第二模式可以为不同的工作模式，在至少一个实施方式中，所述第一模式和第二模式可以为不同的功率模式，或者，为不同的频率模式(即两个模式下射频功率放大器工作在不同的工作频段)。

可以理解地，在至少一个实施例中，所述第二谐振支路还被配置为在第三模式下呈现第三电容值。

在至少一个实施例中，所述第二谐振支路还包括第五电容、第六电容、第一开关和第二开关；

所述第五电容和第一开关串联连接在所述第二电容的第一端和地之间；

所述第六电容和所述第二开关串联连接在所述第四电容的第一端和地之间。

如图10中的(c)所示，所述第二谐振支路还包括第五电容、第六电容、第一开关和第二开关。所述第五电容和第一开关串联连接在所述第二电容的第一端和地之间。所述第六电容和所述第二开关串联连接在所述第四电容的第一端和地之间；通过控制第一开关33和第二开关63的开启和关断来实现电容元件(第五电容、第六电容)的接入电路或者不接入电路，使得第一电容网络呈现不同的电容值，可以让射频功率放大器在不同模式下依然实现良好的阻抗匹配，可以实现多模式的电路复用，实现了更高的集成度。

在至少一个实施例中，参照下图6所示，一种射频功率放大器，包括推挽功率放大电路，包括第一功率放大晶体管10和第二功率放大晶体管40；第一功率放大晶体管10，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；第一电容21，所述第一电容21的第一端连接在所述第一输入路径或者所述第一输出路径中；第一电感22，所述第一电感22的第一端与所述第一电容21的第二端连接，所述第一电感22的第二端接地；第二电容31，所述第二电容31的第一端与所述第一电感22的第一端连接，所述第二电容的第二端接地；

第二功率放大晶体管40，被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出；第三电容51，所述第三电容51的第一端连接在所述第二输入路径或者所述第二输出路径中；第二电感52，所述第二电感52的第一端与所述第三电容51的第二端连接，所述第二电感52的第二端接地；第四电容61，所述第四电容61的第一端与所述第二电感52的第一端连接，所述第四电容61的第二端接地。

其中，第一射频信号和第二射频信号为信号的大小相等的极性相反的两个差分信号。第一功率放大晶体管和第二功率放大晶体管可以为推挽功率放大电路中的任一放大级，示例性地，当射频功率放大器包括驱动级和输出级时，第一功率放大晶体管和第二功率放大晶体管可以为上述推挽功率放大电路中的任一放大级(即驱动级或输出级)。

在该实施例中，所述第一电容21可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第一电感22可以为单个电感，也可以为多个电感的串联或者并联。在至少一个实施方式中，所述第二电容31可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第一电容21的第一端与所述第一功率放大晶体管10的第一输出端连接。可以理解地，所述第一电容21的第一端可以直接和所述第一功率放大晶体管10的第一输出端连接，也可以间接和所述第一功率放大晶体管10的第一输出端连接(示例性地，通过至少一个被动元件和所述第一功率放大晶体管10的第一输出端连接)。

同样地，所述第三电容可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第二电感可以为单个电感，也可以为多个电感的串联或者并联。在至少一个实施方式中，所述第四电容可以为单个电容，也可以为多个电容的串联或者并联。在至少一个实施方式中，所述第三电容的第一端与所述第二功率放大晶体管的第一输出端连接。可以理解地，所述第三电容的第一端可以直接和所述第二功率放大晶体管的第一输出端连接，也可以间接和所述第二功率放大晶体管的第一输出端连接(示例性地，通过至少一个被动元件和所述第二功率放大晶体管的第一输出端连接)。

在本实施例中，第一电容和第一电感在特定频率下可以实现谐振，而第二电容连接在与所述第一电感的第一端和地之间，被配置为和所述第一电感形成并联谐振结构。以及，第三电容和第二电感在特定频率下可以实现谐振，而第四电容连接在与所述第二电感的第一端和地之间，被配置为和所述第二电感形成并联谐振结构。通过第一电容、第一电感以及第二电容的设置，以及第三电容、第二电感以及第四电容的设置，可以实现对推挽功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现推挽功率放大器的损耗的优化。

在至少一个实施例中，所述第二电容的电容值小于所述第一电容的电容值，所述第四电容的电容值小于所述第三电容的电容值。

在至少一个实施方式中，所述第二电容的电容值小于所述第一电容的电容值的二分之一。所述第四电容的电容值小于所述第三电容的电容值的二分之一。

在本实施例中，相对于由第一电容和第一电感组成的第一LC谐振单元而言，所述射频功率放大器并联了一个较小的第二电容，可以和第一电感实现并联谐振。对于由第三电容和第二电感组成的第二个LC谐振单元而言，所述射频功率放大器并联了一个较小的第四电容，可以和第二电感实现并联谐振，减小了射频功率放大器的损耗，并且也保证了较好的集成度。

在至少一个实施例中，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第二电容和所述第一电感被配置为谐振在第三频率，所述第三电容和所述第二电感被配置为谐振在第二频率，所述第四电容和所述第二电感被配置为谐振在第三频率，所述第三频率大于所述第二频率。

在该实施例中，通过配置第一电容、第二电容和第一电感，使得第二电容和第一电感谐振的第三频率大于所述第一电容和所述第一电感谐振的第二频率。可以使得第一电感可以采用一个更小的电感值(相对于第一电感值)就可以实现和上述实施例中提及的第一电感值的电感才能实现的效果，以及通过配置第三电容、第四电容和第二电感，使得第四电容和第二电感谐振的第三频率大于所述第三电容和所述第二电感谐振的第二频率。可以使得第二电感可以采用一个更小的电感值(相对于第二电感值)就可以实现和上述实施例中提及的第二电感值的电感才能实现的效果，在实现在特定频率谐振的前提下，也保证了射频功率放大器更低的损耗。

在至少一个实施例中，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

所述第二电感的电感值小于第二电感值，其中，所述第二电感值为和所述第三电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

在至少一个实施例中，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。在该实施例中，由于第一电感和第二电容的并联谐振作用，可以使得在第一频率时呈现的电感值大于所述第一电感自身呈现的电感值，因此，可以设置第一电感小于所述第一电感值，可以在保证较小的损耗的前提下实现了所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，即也实现了相对于基板之上的高阶谐波的阻抗匹配。

在至少一个实施例中，所述第二电感的电感值小于第二电感值，其中，所述第二电感值为和所述第三电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。在该实施例中，由于第二电感和第四电容的并联谐振作用，可以使得在第一频率时呈现的电感值大于所述第二电感自身呈现的电感值，因此，可以设置第二电感小于所述第二电感值，可以在保证较小的损耗的前提下实现了所述第二电容、所述第二电感和所述第四电容被配置为在第一频率谐振，即也实现了相对于基板之上的高阶谐波的阻抗匹配。

在至少一个实施例中，一种射频前端模组，包括上述任意一实施例所述的射频功率放大器。

在至少一个实施例中，如图11所示，一种射频前端模组，包括基板100和设置在所述基板100上的第一芯片200，所述第一芯片200包括：第一功率放大晶体管10、第一电容21、第二电容31和第一焊盘A。所述第一功率放大晶体管10被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；所述第一电容21的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电容21的第二端与所述第一焊盘连接；所述第二电容31的第一端与所述第一电容21的第二端连接，所述第二电容31的第二端接地；所述第一焊盘A被配置为通过第一引线S22键合至一接地端。

其中，第一芯片可以为HBT(异质结双极晶体管)芯片，即所第一芯片由HBT(异质结双极晶体管)制造工艺技术实现。

在本实施例中，所述第一电容21的第二端与所述第一焊盘A连接。所述第一焊盘A被配置为通过第一引线S22键合至一接地端，所述第一电容与所述第一引线S22所等效的电感在特定频率下可以实现谐振，而第二电容31连接在与所述第一电容21的第二端和地之间，被配置为和所述第一引线S22所等效的电感形成并联谐振结构。通过第一电容、所述第一引线以及第二电容的设置，可以实现对推挽功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现推挽功率放大器的损耗的优化。

本实施例通过将第一功率放大晶体管、第一电容和第二电容设置在第一芯片上，可以优化射频前端模组的Q(品质因数)值。通过第一芯片上的焊盘与地连接时的第一引线所等效的电感与所述第一电容在特定频率下实现谐振，且第一引线所等效的电感还与第二电容形成并联谐振结构，从而可进一步减小推挽功率放大器的损耗。

在至少一个实施例中，如下图12所示，还包括第二焊盘B，所述第一引线S22的一端与所述第一焊盘A连接，所述第一引线S22的第二端与所述第二焊盘B连接，所述第二焊盘B被配置为接地。

其中，第二焊盘为设置在基板上用于将第一引线与地连接的焊盘。在一具体实施例中，第一引线的第二端可以通过打孔与地连接，也可以通过焊盘与地连接。

在至少一个实施例中，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端连接至所述基板上的接地端。

在至少一个实施例中，如图13所示，一种射频前端模组，包括基板100和设置在所述基板100上的第一芯片200，所述第一芯片200包括：

推挽功率放大电路，包括第一功率放大晶体管10和第二功率放大晶体管40；

第一功率放大晶体管10，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一电容21，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；

第二电容31，所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端被配置为接地；

第二功率放大晶体管40，被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出；

第三电容51，所述第三电容的第一端连接在所述第二输入路径或者所述第二输出路径中；

第四电容61，所述第四电容的第一端与所述第三电容的第二端连接，所述第四电容的第二端被配置为接地；

第一焊盘A，所述第一电容的第二端与所述第一焊盘连接，所述第一焊盘被配置为通过第一引线键合至一接地端；

第三焊盘C，所述第三电容的第二端与所述第三焊盘连接，所述第三焊盘被配置为通过第二引线键合至一接地端。

其中，所述第一引线数量可以为一根或者两根以上。所述第二引线数量可以为一根或者两根以上。

在至少一个实施例中，所述射频前端模组还包括设置在所述基板100上的巴伦70。所述巴伦70包括相关耦合的初级绕组和次级绕组，所述初级绕组的一端连接至第一功率放大晶体管10的输出端，所述初级绕组的二端连接至第二功率放大晶体管40的输出端，所述次级绕组的第一端连接至信号输出端，所述次级绕组的第二端连接至地。需要说明的是，本实施例不对巴伦的具体实现方式做具体限制，可以采用现有技术中的任意一种可实现的巴伦结构。

在本实施例中，所述第一电容的第二端与所述第一焊盘连接。所述第一焊盘被配置为通过第一引线键合至一接地端，所述第一电容与所述第一引线所等效的电感在特定频率下可以实现谐振，而第二电容连接在与所述第一电容的第二端和地之间，被配置为和所述第一引线所等效的电感形成并联谐振结构。通过第一电容、所述第一引线以及第二电容的设置，可以实现对推挽功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现推挽功率放大器的损耗的优化。所述第三电容的第二端与所述第三焊盘连接。所述第三焊盘被配置为通过第二引线键合至一接地端，所述第三电容与所述第二引线所等效的电感在特定频率下可以实现谐振，而第四电容连接在与所述第三电容的第二端和地之间，被配置为和所述第二引线所等效的电感形成并联谐振结构。通过第一电容、所述第一引线以及第二电容的设置，以及第三电容、所述第二引线以及第四电容的设置，可以实现对推挽功率放大器的高次谐波的阻抗匹配，并且，通过上述并联谐振结构的设置，可以减小实际电感元件的电感值，可以实现推挽功率放大器的损耗的优化。

在至少一实施例中，如下图14所示，还包括设置在所述基板上的第二焊盘B和第四焊盘D；

所述第一引线S22的一端与所述第一焊盘A连接，所述第一引线S22的第二端与所述第二焊盘B连接，所述第二焊盘B被配置为接地；

所述第二引线S52的一端与所述第三焊盘C连接，所述第二引线S52的第二端与所述第四焊盘D连接，所述第四焊盘D被配置为接地。

在至少一实施例中，还包括设置在所述第一芯片上的第二焊盘B和第四焊盘D；

所述第一引线S22的一端与所述第一焊盘A连接，所述第一引线S22的第二端与所述第二焊盘B连接，所述第二焊盘B被配置为接地；

所述第二引线S52的一端与所述第三焊盘C连接，所述第二引线S52的第二端与所述第四焊盘D连接，所述第四焊盘D被配置为接地。

在至少一实施例中，如下图14所示，还包括设置在所述第一芯片200上的第五焊盘，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第五焊盘连接；所述第二引线的一端与所述第三焊盘连接，所述第二引线的第二端与所述第五焊盘连接，所述第五焊盘被配置为接地。

在至少一实施例中，如下图15所示，还包括设置在所述基板上的第五焊盘，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第五焊盘连接；所述第二引线的一端与所述第三焊盘连接，所述第二引线的第二端与所述第五焊盘连接，所述第五焊盘被配置为接地。

在至少一个实施例中，还包括第五电容32、第六电容62、第一开关33和第二开关63。其中，所述第五电容32和第一开关串联连接在所述第二电容31的第一端和地之间。所述第六电容62和所述第二开关63串联连接在所述第四电容61的第一端和地之间，第一开关33包括第一双极型晶体管331和第二双极型晶体管332，第二开关63包括第三双极型晶体管和第四双极型晶体管，第一双极型晶体管331的基极和第二双极型晶体管332的基极被配置为接收控制电压，以实现第一双极型晶体管331和第二双极型晶体管332的导通或者断开；第三双极型晶体管的基极和第四双极型晶体管的基极被配置为接收控制电压，以实现第三双极型晶体管和第四双极型晶体管的导通或者断开。

在至少一个实施例中，所述第五电容32和第六电容62设置在第一芯片200上，所述第一双极型晶体管331、第二双极型晶体管332、第三双极型晶体管和第四双极型晶体管可以单独设置在一颗芯片上，也可以设置在所述第一芯片200上。优选地，所述第一双极型晶体管331、第二双极型晶体管332、第三双极型晶体管和第四双极型晶体管均设置在所述第一芯片200上。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (36)

1.一种射频功率放大器，其特征在于，包括：

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一谐振单元，所述第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；

第一被动元件，所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构。

2.根据权利要求1所述的射频功率放大器，其特征在于，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地。

3.根据权利要求2所述的射频功率放大器，其特征在于，所述第一被动元件为第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。

4.一种射频功率放大器，其特征在于，包括：

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；

第一电感，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地。

5.根据权利要求4所述的射频功率放大器，其特征在于，所述第一电容、所述第一电感和所述第二电容被配置为谐振在第一频率，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述第一频率的电感的取值。

6.根据权利要求5所述的射频功率放大器，其特征在于，所述第一频率为所述射频功率放大器的工作频率的二倍频。

7.根据权利要求4所述的射频功率放大器，其特征在于，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

8.根据权利要求4所述的射频功率放大器，其特征在于，所述第二电容的电容值小于所述第一电容的电容值。

9.根据权利要求4所述的射频功率放大器，其特征在于，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第二电容和所述第一电感被配置为谐振在第三频率，所述第三频率大于所述第二频率。

10.根据权利要求4所述的射频功率放大器，其特征在于，所述第一电容、所述第一电感和所述第二电容被配置为谐振在第一频率，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第一频率小于所述第二频率。

11.根据权利要求4所述的射频功率放大器，其特征在于，所述第一电容的第一端与所述第一功率放大晶体管的第一输出端连接。

12.一种射频功率放大器，其特征在于，包括：

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一谐振单元，所述第一谐振单元的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；

第一电容网络，所述第一电容网络的第一端与第一谐振单元中的一个连接节点连接，所述第一电容网络的第二端接地，所述第一电容网络被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。

13.根据权利要求12所述的射频功率放大器，其特征在于，所述第一电容网络包括第二电容、第五电容和第一开关；

所述第二电容的第一端与第一谐振单元中的所述连接节点连接，所述第二电容的第二端接地；

所述第五电容和第一开关串联连接在所述连接节点和地之间。

14.根据权利要求13所述的射频功率放大器，其特征在于，所述第五电容的第一端与所述第一谐振单元中的所述连接节点连接；

所述第一开关包括第一双极型晶体管和第二双极型晶体管，所述第一双极型晶体管的集电极以及所述第二双极型晶体管的发射极均连接至所述第五电容的第二端，所述第一双极型晶体管的发射极以及所述第二双极型晶体管的集电极均接地。

15.根据权利要求12所述的射频功率放大器，其特征在于，所述第一模式的工作频带的频率小于所述第二模式的工作频带的频率，所述第一电容值大于第二电容值。

16.一种射频功率放大器，其特征在于，包括：

推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；

第一谐振支路，连接在所述第一功率放大晶体管的第一输入路径和所述第二功率放大晶体管的第二输入路径之间，或者，连接在所述第一功率放大晶体管的第一输出路径和所述第二功率放大晶体管的第二输出路径之间；

第二谐振支路，并联在所述第一谐振支路的两个节点之间，被配置为与所述第一谐振支路中的至少一个被动元件形成并联谐振结构。

17.根据权利要求16所述的射频功率放大器，其特征在于，所述第一谐振支路包括第一谐振单元和第二谐振单元，所述第一谐振单元的第一端连接在所述第一功率放大晶体管的第一输入路径或者所述第一输出路径中，所述第一谐振单元的第二端接地；所述第二谐振单元的第一端连接在所述第二功率放大晶体管的第二输入路径或者所述第二输出路径中，所述第二谐振单元的第二端接地；

所述第二谐振支路的第一端与所述第一谐振单元中的一个连接节点连接，所述第二谐振支路的第二端与第二谐振单元中的一个连接节点连接。

18.根据权利要求16所述的射频功率放大器，其特征在于，所述第二谐振支路包括第一被动元件，所述第一被动元件和所述第一谐振支路的至少一个被动元件和/或所述第二谐振支路中的至少一个被动元件形成并联谐振结构。

19.根据权利要求16所述的射频功率放大器，其特征在于，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件；

所述第一被动元件的第一端与第一谐振单元中的一个连接节点连接，所述第一被动元件的第二端接地，被配置为和所述第一谐振单元中的至少一个被动元件形成并联谐振结构；

所述第二被动元件的第一端与第二谐振单元中的一个连接节点连接，所述第二被动元件的第二端接地，被配置为和所述第二谐振单元中的至少一个被动元件形成并联谐振结构。

20.根据权利要求17所述的射频功率放大器，其特征在于，所述第一谐振单元包括第一电容和第一电感，所述第一电容的第一端与所述第一功率放大晶体管的第一输入端或者第一输出端连接，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

所述第二谐振单元包括第三电容和第二电感，所述第三电容的第一端与所述第二功率放大晶体管的第二输入端或者第二输出端连接，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地。

21.根据权利要求20所述的射频功率放大器，其特征在于，所述第二谐振支路包括串联连接的第一被动元件和第二被动元件；

所述第一被动元件为第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；

所述第二被动元件为第四电容，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

22.根据权利要求21所述的射频功率放大器，其特征在于，所述第一电容、所述第一电感和所述第二电容被配置为在第一频率谐振，所述第一电感L₁的电感值被配置为：

其中，C1为第一电容的电容值，f₁为第一频率；

所述第三电容、第二电感和所述第四电容被配置为在第一频率谐振，所述第二电感L₂的电感值被配置为：

其中，C3为第三电容的电容值，f₁为第一频率。

23.根据权利要求17所述的射频功率放大器，其特征在于，所述第二谐振支路被配置为不参与所述推挽功率放大电路的差模阻抗匹配。

24.根据权利要求17所述的射频功率放大器，其特征在于，所述第二谐振支路被配置为在第一模式下呈现第一电容值，在第二模式下呈现第二电容值。

25.根据权利要求21所述的射频功率放大器，其特征在于，所述第二谐振支路还包括第五电容、第六电容、第一开关和第二开关；

所述第五电容和第一开关串联连接在所述第二电容的第一端和地之间；

所述第六电容和所述第二开关串联连接在所述第四电容的第一端和地之间。

26.一种射频功率放大器，其特征在于，包括：

推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；

第一电感，所述第一电感的第一端与所述第一电容的第二端连接，所述第一电感的第二端接地；

第二电容，所述第二电容的第一端与所述第一电感的第一端连接，所述第二电容的第二端接地；

第二功率放大晶体管，被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出；

第三电容，所述第三电容的第一端连接在所述第二输入路径或者所述第二输出路径中；

第二电感，所述第二电感的第一端与所述第三电容的第二端连接，所述第二电感的第二端接地；

第四电容，所述第四电容的第一端与所述第二电感的第一端连接，所述第四电容的第二端接地。

27.根据权利要求26所述的射频功率放大器，其特征在于，所述第二电容的电容值小于所述第一电容的电容值，所述第四电容的电容值小于所述第三电容的电容值。

28.根据权利要求26所述的射频功率放大器，其特征在于，所述第一电容和所述第一电感被配置为谐振在第二频率，所述第二电容和所述第一电感被配置为谐振在第三频率，所述第三电容和所述第二电感被配置为谐振在第二频率，所述第四电容和所述第二电感被配置为谐振在第三频率，所述第三频率大于所述第二频率。

29.根据权利要求26所述的射频功率放大器，其特征在于，所述第一电感的电感值小于第一电感值，其中，所述第一电感值为和所述第一电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值；

所述第二电感的电感值小于第二电感值，其中，所述第二电感值为和所述第三电容串联谐振在所述射频功率放大器的工作频率的二倍频的电感的取值。

30.一种射频前端模组，其特征在于，包括权利要求1-29任一项所述的射频功率放大器。

31.一种射频前端模组，其特征在于，包括基板和设置在所述基板上的第一芯片，所述第一芯片包括：第一功率放大晶体管、第一电容、第二电容和第一焊盘；

所述第一功率放大晶体管被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中，所述第一电容的第二端与所述第一焊盘连接；

所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端接地；

所述第一焊盘被配置为通过第一引线键合至一接地端。

32.根据权利要求31所述的射频前端模组，其特征在于，还包括第二焊盘，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第二焊盘连接，所述第二焊盘被配置为接地。

33.根据权利要求31所述的射频前端模组，其特征在于，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端连接至所述基板上的接地端。

34.一种射频前端模组，其特征在于，包括基板和设置在所述基板上的第一芯片，所述第一芯片包括：

推挽功率放大电路，包括第一功率放大晶体管和第二功率放大晶体管；

第一功率放大晶体管，被配置为通过第一输入路径接收输入的第一射频信号并进行放大后通过第一输出路径输出；

第一电容，所述第一电容的第一端连接在所述第一输入路径或者所述第一输出路径中；

第二电容，所述第二电容的第一端与所述第一电容的第二端连接，所述第二电容的第二端被配置为接地；

第二功率放大晶体管，被配置为通过第二输入路径接收输入的第二射频信号并进行放大后通过第二输出路径输出；

第三电容，所述第三电容的第一端连接在所述第二输入路径或者所述第二输出路径中；

第四电容，所述第四电容的第一端与所述第三电容的第二端连接，所述第四电容的第二端被配置为接地；

第一焊盘，所述第一电容的第二端与所述第一焊盘连接，所述第一焊盘被配置为通过第一引线键合至一接地端；

第三焊盘，所述第三电容的第二端与所述第三焊盘连接，所述第三焊盘被配置为通过第二引线键合至一接地端。

35.根据权利要求34所述的射频前端模组，其特征在于，还包括设置在所述基板上的第二焊盘和第四焊盘；

所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第二焊盘连接，所述第二焊盘被配置为接地；

所述第二引线的一端与所述第三焊盘连接，所述第二引线的第二端与所述第四焊盘连接，所述第四焊盘被配置为接地。

36.根据权利要求34所述的射频前端模组，其特征在于，还包括设置在所述第一芯片上的第五焊盘，所述第一引线的一端与所述第一焊盘连接，所述第一引线的第二端与所述第五焊盘连接；所述第二引线的一端与所述第三焊盘连接，所述第二引线的第二端与所述第五焊盘连接，所述第五焊盘被配置为接地。