WO2023051837A1

WO2023051837A1 - 射频推挽功率放大电路及射频推挽功率放大器

Info

Publication number: WO2023051837A1
Application number: PCT/CN2022/130747
Authority: WO
Inventors: 曹原; 戎星桦; 雷永俭; 雷传球; 倪建兴
Original assignee: 锐石创芯(深圳)科技股份有限公司
Priority date: 2021-09-30
Filing date: 2022-11-09
Publication date: 2023-04-06
Also published as: CN115913151A

Abstract

本申请公开了一种射频推挽功率放大电路，在第一差分放大晶体管的输出端和第一巴伦的初级线圈之间接入第一电感，以及将第一LC谐振电路的一端连接在第一差分放大晶体管的输出端与第一巴伦的初级线圈之间；和在第二差分放大晶体管的输出端和第一巴伦的初级线圈之间接入第二电感，以及将第二LC谐振电路的一端连接在第二差分放大晶体管的输出端与第一巴伦的初级线圈之间；由第一电感和第一LC谐振电路组成的第一匹配网络和由第二电感和第二LC谐振电路组成的第二匹配网络与第一巴伦共同参与射频推挽功率放大电路的阻抗转换，以使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好。

Description

射频推挽功率放大电路及射频推挽功率放大器

本申请以2021年09月30日提交的申请号为202111161740.X，名称为“一种射频推挽功率放大电路、射频推挽功率放大器及射频前端模组”的中国发明申请为基础，要求其优先权。

技术领域

本申请涉及射频技术领域，尤其涉及一种射频推挽功率放大电路、射频推挽功率放大器及射频前端模组。

背景技术

第五代移动通信技术(5G)的关键性能目标是传输速率相比4G大幅提升，5G新技术需要采用频率更高、带宽更大、QAM调制更高阶的射频前端，使其对射频前端的功率放大器的设计提出更严苛的要求。推挽功率放大器因在射频前端中可满足频率更高、带宽更大和QAM调制更高阶的需求，从而得到广泛应用。然而，在设计推挽功率放大器时为了满足阻抗匹配的性能指标，往往会导致挽功率放大电路的带宽性能变差，因此，如何在实现推挽功率放大器的阻抗匹配时，保证挽功率放大电路的带宽性能成为目前亟待解决的问题。

申请内容

本申请实施例提供一种射频推挽功率放大电路、射频推挽功率放大器及射频前端模组，解决射频推挽功率放大电路的带宽性能较差的问题。

一种射频推挽功率放大电路，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦、第一匹配网络和第二匹配网络；

所述第一匹配网络包括第一电感和第一LC谐振电路，所述第一电感串联在所述第一差分放大晶体管的输出端和所述第一巴伦的初级线圈的第一端之间，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端与所述第一巴伦的初级线圈的第一端之间，另一端接地；

所述第二匹配网络包括第二电感和第二LC谐振电路，所述第二电感串联在所述第二差分放大晶体管的输出端和所述第一巴伦的初级线圈的第二端之间，所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端与所述第一巴伦的初级线圈的第二端之间，另一端接地。

进一步地，还包括串联在所述第一差分放大晶体管的输出端和所述第二差分放大晶体管的输出端之间的第一电容。

进一步地，所述第一LC谐振电路和所述第二LC谐振电路被配置为谐振在二阶谐波频率点。

进一步地，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端和所述第一电感之间,所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端和所述第二电感之间；或者，所述第一LC谐振电路的一端连接在所述第一电感和所述第一巴伦的初级线圈的第一端，所述第二LC谐振电路的一端连接在所述第二电感和所述第一巴伦的初级线圈的第二端。

进一步地，还包括电容网络，所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；

所述第一差分放大晶体管的输出端通过所述第一匹配网络耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端通过所述第二匹配网络耦合至所述第二线圈段的第一端；

所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第二端连接。

进一步地，所述电容网络包括第二电容，所述第二电容的第一端与所述第一线圈段的第二端连接，所述第二电容的第二端与所述第二线圈段的第二端连接。

进一步地，所述电容网络包括串联连接的第二电容和第六电容；所述第二电容的第一端与所述第一线圈段的第二端连接，所述第二电容的第二端与所述第六电容的第一端连接，所述第六电容的第二端与所述第二线圈段的第一端连接。

进一步地，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第二电容和第六电容之间，另一端接地。

进一步地，所述共模抑制电路包括第一电阻。

进一步地，所述第二电容的电容值小于可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述第二电容的电容值小于可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。

进一步地，所述第二电容的电容值为可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述第二电容的电容值为可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一。

进一步地，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极接收输入的第一射频输入信号，所述第一差分放大晶体管的集电极通过所述第一匹配网络耦合至所述第一巴伦的初级线圈的第一端，所述第一差分放大晶体管的发射极接地；

所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频输入信号，所述第二差分放大晶体管的集电极通过所述第二匹配网络耦合至所述第一巴伦的初级线圈的第二端，所述第二差分放大晶体管的发射极接地。

进一步地，所述第一巴伦的次级线圈的第一端输出放大的第一射频输出信号，次级线圈的第二端输出放大的第二射频输出信号；或者，所述第一巴伦的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

进一步地，还包括第一馈电端和第二馈电端，所述第一馈电端连接至所述第一巴伦的初级线圈的第一端，所述第二馈电端连接至所述第一巴伦的初级线圈的第二端。

一种射频推挽功率放大器，，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管，所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

第一LC谐振电路，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端与所述第一巴伦的初级线圈的第一端之间，另一端接地；

第二LC谐振电路，所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端与所述第一巴伦的初级线圈的第二端之间，另一端接地。

一种射频推挽功率放大器，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片，所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管、第三电容和第四电容，所述第三电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第三电容的第二端接地，所述第一焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第四电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第四电容的第二端接地，所述第二焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

所述第一差分放大晶体管的输出端通过第一电感连接至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端通过第二电感连接至所述第一巴伦的初级线圈的第二端。

一种射频推挽功率放大器，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片，所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管、第三电容和第四电容；

所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

所述第三电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第三电容的第二端接地，所述第一焊盘通过引线键合至所述第三焊盘，所述第四电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第四电容的第二端接地，所述第二焊盘通过引线键合至所述第四焊盘。

所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第一巴伦的初级线圈的第二端。

进一步地，所述推挽功率放大器芯片还包括串联在所述第一差分放大晶体管的输出端和所述第二差分放大晶体管的输出端之间的第一电容。

进一步地，所述初级线圈包括第一线圈段和第二线圈段，所述第三焊盘通过引线键合至所述第一线圈段的第二端，所述第四焊盘通过引线键合至所述第二线圈段的第二端；

所述射频推挽功率放大电路还包括电容网络，所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接。

进一步地，所述电容网络设置在所述推挽功率放大器芯片中，所述电容网络的第一端连接至所述推挽功率放大器芯片的第五焊盘，所述第五焊盘通过引线键合至所述第一线圈段的第二端，所述电容网络的第二端连接至所述推挽功率放大器芯片的第六焊盘，所述第六焊盘通过引线键合至所述第二线圈段的第一端。

进一步地，所述电容网络设置在基板上；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接。

一种射频前端模组，，包括上述所述的射频推挽功率放大电路，或者，包括上述所述的射频推挽功率放大器。

本申请提供一种射频推挽功率放大电路，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦、第一匹配网络和第二匹配网络；所述第一匹配网络包括第一电感和第一LC谐振电路，所述第一电感串联在所述第一差分放大晶体管的输出端和所述第一巴伦的初级线圈的第一端之间，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端与所述第一巴伦的初级线圈的第一端之间，另一端接地；所述第二匹配网络包括第二电感和第二LC谐振电路，所述第二电感串联在所述第二差分放大晶体管的输出端和所述第一巴伦的初级线圈的第二端之间，所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端与所述第一巴伦的初级线圈的第二端之间，另一端接地。本申请通过在第一差分放大晶体管的输出端和所述第一巴伦的初级线圈的第一端之间接入第一电感，以及将所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端与所述第一巴伦的初级线圈的第一端之间，另一端接地；和在第二差分放大晶体管的输出端和所述第一巴伦的初级线圈的第二端之间接入第二电感，以及将所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端与所述第一巴伦的初级线圈的第二端之间，另一端接地；由第一电感和第一LC谐振电路组成的第一匹配网络和由第二电感和第二LC谐振电路组成的第二匹配网络与第一巴伦共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，不但可以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能，还能通过调整第一LC谐振电路和第二LC谐振电路的谐振频率点，以使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，进而使得射频推挽功率放大电路可支持更大的带宽。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例中射频推挽功率放大电路的一电路示意图；

图2是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图3是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图4是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图5是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图6是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图7是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图8是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图9是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图10是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图11是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图12是本申请一实施例中射频推挽功率放大电路的另一电路示意图

图13是本申请一实施例中射频推挽功率放大电路的另一电路示意图；

图14是本申请一实施例中射频推挽功率放大器的一电路示意图；

图15是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图16是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图17是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图18是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图19是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图20是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图21是本申请一实施例中射频推挽功率放大器的另一电路示意图

图22是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图23是本申请一实施例中射频推挽功率放大器的另一电路示意图；

图24是本申请一实施例中射频推挽功率放大器的另一电路示意图。

图中：10、第一差分放大晶体管；20、第二差分放大晶体管；30、第一巴伦；40、第一匹配电路；50、第二匹配电路；60、电容网络；70、共模抑制电路；401、第一LC谐振电路；501、第二LC谐振电路；L1、第一电感；L2、第二电感；C1、第一电容；C2、第二电容；C11、第三电容；C21、第四电容；C5、第五电容；C6、第六电容；C7、第七电容；L11、第三电感；L21、第四电感；L5、第五电感；100、基板；200、推挽功率放大器芯片；a、第一焊盘；b、第二焊盘；c、第三焊盘；d、第四焊盘。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应当理解的是，本申请能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本申请的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的结构及步骤，以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

本实施例提供一种射频推挽功率放大电路，如图1所示，包括第一差分放大晶体管10、第二差分放大晶体管20、第一巴伦30、第一匹配网络40和第二匹配网络50。

具体地，所述第一差分放大晶体管10的输出端通过所述第一匹配网络40耦合至所述第一巴伦30的初级线圈的第一端，所述第二差分放大晶体管20的输出端50通过所述第二匹配网络50耦合至所述第一巴伦30的初级线圈的第二端。

其中，第一差分放大晶体管10和第二差分放大晶体管20可以为BJT晶体管，也可以为场效应晶体管(FET)。可选地，第一差分放大晶体管10包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第一差分放大晶体管10可以为多个BJT晶体管并联而成。第二差分放大晶体管20包括至少一个BJT晶体管(例如，HBT晶体管)或至少一个场效应晶体管。示例性地，第二差分放大晶体管20可以为多个BJT晶体管并联而成。

在一具体实施例中，第一差分放大晶体管10被配置为放大第一射频输入信号并输出第一射频放大信号(放大后的第一射频输入信号)，第一射频放大信号通过所述第一匹配网络40耦合至第一巴伦30的初级线圈的第一端，第二差分放大晶体管20被配置为放大第二射频输入信号并输出第二射频放大信号(放大后的第二射频输入信号)，第二射频放大信号通过所述第二匹配网络50耦合至第一巴伦30的初级线圈的第二端。其中，第一射频输入信号可以为对应的前级放大电路放大之后输出的射频信号，也可以为将不平衡的输入射频信号进行转换后得到的其中一个平衡的射频信号等。同理，第二射频输入信号也可以为对应的前级放大电路放大之后输出的射频信号，也可以为将不平衡的输入射频信号进行转换后得到的其中一个平衡的射频信号等。

可以理解地，第一差分放大晶体管10和第二差分放大晶体管20可以为射频推挽功率放大电路中的任一放大级，示例性地，该放大级可以为驱动级、中间级或者输出级中的任一放大级。

在一具体实施例中，射频推挽功率放大电路还包括前级转换电路(未示出)，例如：前级转换电路可以通过前级转换巴伦实现。前级转换巴伦用于将不平衡的射频输入信号转换为平衡的第一射频输入信号和第二射频输入信号，并将第一射频输入信号输入至第一差分放大晶体管10的输入端，以及将第二射频输入信号输入至第二差分放大晶体管20的输入端。

具体地，所述第一匹配网络包括第一电感L1和第一LC谐振电路401，所述第一电感L1串联在所述第一差分放大晶体管10的输出端和所述第一巴伦30的初级线圈的第一端之间，示例性地，第一电感L1的一端与所述第一差分放大晶体管10的输出端连接，另一端与所述第一巴伦30的初级线圈的第一端连接。所述第一LC谐振电路401的一端连接在所述第一差分放大晶体管10的输出端与所述第一巴伦30的初级线圈的第一端之间，另一端接地。其中，第一LC谐振电路401为由第三电容C11和第三电感L11串联组成的谐振电路。可选地，所述第一LC谐振电路401的一端连接在所述第一差分放大晶体管10的输出端与所述第一电感L1之间，另一端接地。或者，所述第一LC谐振电路401的一端连接在所述第一电感L1和所述第一巴伦30的初级线圈的第一端之间，另一端接地。

所述第二匹配网络包括第二电感L2和第二LC谐振电路501，所述第二电感L2串联在所述第二差分放大晶体管20的输出端和所述第一巴伦30的初级线圈的第二端之间，示例性地，第二电感L2的一端与所述第二差分放大晶体管20的输出端连接，另一端与所述第一巴伦30的初级线圈的第二端连接。所述第二LC谐振电路50的一端连接在所述第二差分放大晶体管20的输出端与所述第一巴伦30的初级线圈的第二端之间，另一端接地。其中，第二LC谐振电路501为由第四电容C21和第四电感L21串联组成的谐振电路。可选地，所述第二LC谐振电路501的一端连接在所述第二差分放大晶体管20的输出端与所述第二电感L2之间，另一端接地。或者，所述第二LC谐振电路501的一端连接在所述第二电感L2和所述第一巴伦30的初级线圈的第二端之间，另一端接地。

本实施例通过在第一差分放大晶体管10的输出端和所述第一巴伦30的初级线圈的第一端之间接入第一电感L1，以及将所述第一LC谐振电路401的一端连接在所述第一差分放大晶体管10的输出端与所述第一巴伦30的初级线圈的第一端之间，另一端接地；和在第二差分放大晶体管10的输出端和所述第一巴伦30的初级线圈的第二端之间接入第二电感L2，以及将所述第二LC谐振电路501的一端连接在所述第二差分放大晶体管20的输出端与所述第一巴伦30的初级线圈的第二端之间，另一端接地；由第一电感L1和第一LC谐振电路401组成的第一匹配网络40和由第二电感L2和第二LC谐振电路501组成的第二匹配网络50与第一巴伦30共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，不但可以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能，还能通过调整第一LC谐振电路401和第二LC谐振电路501的谐振频率点，以使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，进而使得射频推挽功率放大电路可支持更大的带宽。

作为一示例性地，若第一LC谐振电路和第二LC谐振电路被配置为谐振在二阶谐波频率点，则本实施例中的射频推挽功率放大电路在由第一电感L1和第一LC谐振电路401组成的第一匹配网络40和由第二电感L2和第二LC谐振电路501组成的第二匹配网络50与第一巴伦30的共同作用下实现阻抗匹配，从而不但可以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，二阶谐波阻抗更收敛，从而实现在更宽频带范围内，二阶谐波抑制性能更好。

作为另一示例性地，若第一LC谐振电路和第二LC谐振电路被配置为谐振在三阶谐波频率点，则本实施例中的射频推挽功率放大电路在由第一电感L1和第一LC谐振电路401组成的第一匹配网络40和由第二电感L2和第二LC谐振电路501组成的第二匹配网络50与第一巴伦30的共同作用下实现阻抗匹配，从而不但可以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，三阶谐波阻抗更收敛，从而实现在更宽频带范围内，三阶谐波抑制性能更好。

需要说明的是，本实施例可通过调整第一LC谐振电路401和第二LC谐振电路501的谐振频率点，以进一步改善射频推挽功率放大电路在任意阶次阻抗的带宽性能，而使得射频推挽功率放大电路可支持更大的带宽。

参照下图2所示，在一具体实施例中，射频推挽功率放大电路还包括串联在所述第一差分放大晶体管10的输出端和所述第二差分放大晶体管20的输出端之间的第一电容C1。即第一电容C1的一端耦合至第一差分放大晶体管10的输出端，另一端耦合至第二差分放大晶体管20的输出端。

在一具体实施例中，当射频推挽功率放大电路工作在某一特定频段时，由第一电感L1和第一LC谐振电路401组成的第一匹配网络40和由第二电感L2和第二LC谐振电路501组成的第二匹配网络50与第一巴伦30在参与射频推挽功率放大电路的阻抗匹配时，推挽功率放大电路的带宽性能可能还不够理想，针对于此，本申请通过在所述第一差分放大晶体管10的输出端和所述第二差分放大晶体管20的输出端之间串联一个第一电容C1，此时，第一电容C1、第一匹配网络10和第二匹配网络20与与第一巴伦30共同作用参与射频推挽功率放大电路的阻抗匹配，从而实现在保证射频推挽功率放大电路的带宽性能(特别是基波阻抗的带宽性能)不受影响的同时，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好。

在另一具体实施例中，参照下图3所示，第一电容C1可等效为第一匹配电容C101和第二匹配电容C201。具体地，第一匹配电容C101的一端与所述第一差分放大晶体管10的输出端连接，另一端与接地端连接，第二匹配电容C201的一端与所述第二差分放大晶体管20的输出端连接，另一端与接地端连接；第一匹配电容C101、第二匹配电容C201、第一匹配网络10和第二匹配网络20与与第一巴伦30共同作用参与射频推挽功率放大电路的阻抗匹配，从而实现在保证射频推挽功率放大电路的基波阻抗的带宽性能(特别是基波阻抗的带宽性能)不受影响的同时，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好。

在一具体实施例中，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端,所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端；或者，所述第一LC谐振电路的一端连接在所述第一巴伦的初级线圈的第一端，所述第二LC谐振电路的一端连接在所述第一巴伦的初级线圈的第二端。

在一具体实施例中，所述第一LC谐振电路401和所述第二LC谐振电路501被配置为谐振在二阶谐波频率点。

在一具体实施例中，由于二阶谐波阻抗对射频推挽功率放大电路的整体性能影响最大，因此，本申请通过将第一LC谐振电路401和所述第二LC谐振电路谐振501在二阶谐波频率点；由第一电感L1和第一LC谐振电路401组成的第一匹配网络40和由第二电感L2和第二LC谐振电路501组成的第二匹配网络50与第一巴伦30共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，从而实现在保证射频推挽功率放大电路的带宽性能(特别是基波阻抗的带宽性能)同时，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，二阶谐波阻抗更收敛，从而实现在更宽频带范围内，二阶谐波抑制性能更好。

在一具体实施例中，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端和所述第一电感之间,所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端和所述第二电感之间；或者，所述第一LC谐振电路的一端连接在所述第一电感和所述第一巴伦的初级线圈的第一端，所述第二LC谐振电路的一端连接在所述第二电感和所述第一巴伦的初级线圈的第二端。

参照下图4所示，所述第一LC谐振电路401的一端连接在所述第一差分放大晶体管10的输出端和所述第一电感L1之间,所述第二LC谐振电路501的一端连接在所述第二差分放大晶体管的输出端和所述第二电感L2之间。

参照下图5所示，所述第一LC谐振电路401的一端连接在所述第一电感L1和所述第一巴伦30的初级线圈的第一端之间，所述第二LC谐振电路501的一端连接在所述第二电感L2和所述第一巴伦30的初级线圈的第二端之间。需要说明的是，若所述第一电感L1和所述第一巴伦30的初级线圈的第一端之间设有其他元器件，则将所述第一LC谐振电路401的一端优选为与所述第一电感L1的一端连接。若所述第二电感L2和所述第一巴伦30的初级线圈的第二端之间设有其他元器件，则将所述第二LC谐振电路401的一端优选为与所述第二电感L2的一端连接。

在一具体实施例中，由于所述第一差分放大晶体管10的输出端的阻抗和所述第二差分放大晶体管的输出端的阻抗较小，因此，将所述第一LC谐振电路401的一端连接在所述第一差分放大晶体管10的输出端和所述第一电感L1之间,另一端与接地端连接；以及将所述第二LC谐振电路501的一端连接在所述第二差分放大晶体管的输出端和所述第二电感L2之间，另一端与接地端连接，可更好地对射频推挽功率放大电路的二阶谐波进行抑制，以实现在更宽频带范围内，二阶谐波抑制性能更好。

在一具体实施例中，参照下图6所示，射频推挽功率放大电路，还包括电容网络60，所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段；所述第一差分放大晶体管10的输出端通过所述第一匹配网络40耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端通过所述第二匹配网络50耦合至所述第二线圈段的第一端；所述电容网络60的第一端与所述第一线圈段的第二端连接，所述电容网络60的第二端与所述第二线圈段的第二端连接。

所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段。所述电容网络60的第一端与所述第一线圈段的第二端连接，所述电容网络60的第二端与所述第二线圈段的第一端连接。所述第一差分放大晶体管10的输出端通过所述第一匹配网络40耦合至所述第一线圈段的第一端，所述第二差分放大晶体管20的输出端通过所述第二匹配网络50耦合至所述第二线圈段L2的第二端。

在一具体实施例中，所述第一巴伦30的初级线圈的第一线圈段和第二线圈段为可以为分离式设置，第一线圈段和第二线圈段之间通过电容网络60连接，电容网络60与第一巴伦30共同作用参与推挽功率放大器的阻抗匹配，以进一步改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能。

在另一具体实施例中，所述第一巴伦30的初级线圈的所述第一线圈段和第二线圈段也可以为非分离式设置，也即第一线圈段与第二线圈段本质上仍是一个完整的线圈，该电容网络60接入到第一巴伦30的该初级线圈中，与第一巴伦30共同作用参与推挽功率放大器的阻抗匹配，以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能。

需要说明的是，本实施例对第一巴伦30的次级线圈的具体实现方式不做任何限定，第一巴伦30的次级线圈可以为由两个分离式设置的线圈段组成，也可以为由一个完整的线圈组成。

在本实施例中，第一巴伦30可以设置在基板上，也可以与第一差分放大晶体管10和第二差分放大晶体管20集成在同一颗芯片上，还可以单独设置在独立的一颗芯片上(例如：第一差分放大晶体管10和第二差分放大晶体管20设置在第一芯片上，第一巴伦30设置在第二芯片上)，可根据实际需求自定义设定。

在本实施例中，射频推挽功率放大电路，还包括电容网络60，所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段；所述第一差分放大晶体管的10输出端通过所述第一匹配网络40耦合至所述第一线圈段的第一端，所述第二差分放大晶体管20的输出端通过所述第二匹配网络50耦合至所述第二线圈段的第一端；所述电容网络60的第一端与所述第一线圈段的第二端连接，所述电容网络60的第二端与所述第二线圈段的第二端连接；本申请通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，将电容网络60接入在第一线圈段与第二线圈段的连接处，所述第一差分放大晶体管的输出端通过所述第一匹配网络耦合至所述第一线圈段的第一端，所述第二差分放大晶体管20的输出端通过所述第二匹配网络50耦合至所述第二线圈段的第一端；电容网络60、第一匹配网络40、第二匹配网络50和第一巴伦30共同参与射频推挽功率放大电路的阻抗匹配，不但可以改善推挽功率放大电路的带宽性能，特别是基波阻抗的带宽性能，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，而使得射频推挽功率放大电路可支持更大的带宽，且由于电容网络60接入在第一线圈段与第二线圈段的连接处，而不需要在第一差分放大晶体管的输出端和第一巴伦的第一输入端之间，以及在第二差分放大晶体管的输出端和和第一巴伦的第二输入端之间分别接入电容；从而实现在改善射频推挽功率放大电路的带宽性能的情况下，还能进一步减小了射频推挽功率放大电路的占用面积。

在一具体实施例中，参照下图7所示，所述电容网络60包括第二电容C2，所述第二电容C2的第一端与所述第一线圈段的第二端连接，所述第二电容C2的第二端与所述第二线圈段的第二端连接。

本实施例中，通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第二电容C2接入在第一线圈段与第二线圈段的连接处，第二电容C2与第一巴伦30共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能；且在保证推挽式射频功率放大电路的整体性能的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

在一具体实施例中，参照图8所示，所述电容网络60包括串联连接的第二电容C2和第六电容C6；所述第二电容C2的第一端与所述第一线圈段的第二端连接，所述第二电容C2的第二端与所述第六电容C6的第一端连接，所述第六电容C6的第二端与所述第二线圈段的第一端连接。

本实施例中，通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第二电容C2和第六电容C6接入在第一线圈段与第二线圈段的连接处，第二电容C2和第六电容C6与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在一具体实施例中，参照图9所示，所述第二电容C2的第二端与接地端相连。

本实施例中，通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第二电容C2和第六电容C6接入在第一线圈段与第二线圈段的连接处，第二电容C2和第六电容C6与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，且第二电容C2和第六电容C6之间形成共模抑制点与接地端相连,即将所述第二电容C2的第二端与接地端相连，从而有利于改善推挽式射频功率放大电路的共模抑制比。

在一具体实施例中，参照下图10所示，还包括共模抑制电路70，所述共模抑制电路70的一端耦合至所述第二电容C2和第六电容C6之间，另一端接地。

在一具体实施例中，参照下图11所示，所述共模抑制电路70包括第一电阻R1。

在一具体实施例中，通过在第二电容C2和第六电容C6的连接节点和接地端之间接入共模抑制电路70，该共模抑制电路70与第二电容C2和第六电容C6共同作用，从而可进一步改善改善推挽式射频功率放大电路的共模抑制比。其中，共模抑制电路70可以为由电阻、电容、电感或者其任何串并联组成的电路结构。

在一具体实施例中，参照下图12所示，所述共模抑制电路70包括串联连接的第七电容和第五电感。其中，可以将第七电容和第五电感的频率点谐振在某一阶谐波的谐振频率点上(比如：二阶谐波)，从而实现在改善推挽式射频功率放大电路的共模抑制比的同时，还能提高推挽式射频功率放大电路的谐波抑制能力。

在一具体实施例中，所述第二电容的电容值小于可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述第二电容的电容值小于可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。

其中，可比较的射频推挽功率放大电路的电路结构与本申请的射频推挽功率放大电路的电路结构大体相同，区别仅仅在于本申请的射频推挽功率放大电路中的第一电容的第一端与所述第一线圈段的第二端连接，第二端与所述第二线圈段的第一端连接；而可比较的射频推挽功率放大电路的隔直电容串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间，和隔直电容串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间。

在一具体实施例中，由于本实施例中的射频推挽功率放大电路的所述第二电容C2的接入位置与可比较的射频推挽功率放大电路中的隔直电容的接入位置不同，因此，在同样的电路需求下，本实施例中的射频推挽功率放大电路的所述第二电容C2的电容值小于可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述第二电容C2的电容值小于可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。

在本实施例中，通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，以及将第二电容C2接入在第一线圈段与第二线圈段连接处，而不需要分别在第一差分放大晶体管10的输出端和第一巴伦30的第一输入端之间接入隔直电容，以及在第二差分放大晶体管20的输出端和和第一巴伦30的第二输入端之间接入隔直电容，即通过在第一巴伦30的初级线圈的第一线圈段与第二线圈段的连接处接第二电容C2即可同时实现两个隔直电容的作用，且第二电容C2的电容值小于任意一个隔直电容的电容值；以在改善推挽功率放大电路的带宽性能的同时，还进一步减小了射频推挽功率放大电路的占用面积。

在一具体实施例中，所述第二电容C2的电容值为可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述第二电容C2的电容值为可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一。

更进一步地，因第二电容C2的接入位置不同，在同样的电路需求下，第二电容C2的电容值仅相当于可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容1的电容值的二分之一，和/或，所述第二电容C2的电容值为可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一，因此，改进后第二电容C2的占用空间仅相当于隔直电容的四分之一，有助于进一步减小射频推挽功率放大电路的占用面积。

在一具体实施例中，参照下图13所示，所述第一差分放大晶体管10为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管10的基极接收输入的第一射频输入信号，所述第一差分放大晶体管10的集电极耦合至所述第一线圈段的第一端，所述第一差分放大晶体管10的发射极接地。

具体地，第一射频输入信号输入至第一差分放大晶体管10的基极，经过第一差分放大晶体管10进行放大处理后，从第一差分放大晶体管10的集电极输出第一射频放大信号至所述第一线圈段的第一端。

所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频输入信号，所述第二差分放大晶体管的集电极耦合至所述第一线圈段的第二端，所述第二差分放大晶体管的发射极接地。

具体地，第二射频输入信号输入至第二差分放大晶体管20的基极，经过第二差分放大晶体管20进行放大处理后，从第二差分放大晶体管20的集电极输出第二射频放大信号至所述第二线圈段的第二端。

进一步地，第一巴伦30在接收到第一射频放大信号和第二射频放大信号之后，对该第一射频放大信号和第二射频放大信号进行转换处理，并将转换处理后的第一射频放大信号和第二射频放大信号输入至后级电路。

在一具体实施例中，所述第一巴伦30的次级线圈的第一端输出放大的第一射频输出信号，次级线圈的第二端输出放大的第二射频输出信号；或者，所述第一巴伦30的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

在一实际应用过程中，若第一巴伦30为输入级巴伦或者中间级巴伦，即第一巴伦30在接收到第一射频放大信号和第二射频放大信号之后，只对该第一射频放大信号和第二射频放大信号进行转换处理，而不需要进行信号合成，则第一巴伦30的次级线圈的第一端输出放大的第一射频输出信号至后级电路，次级线圈的第二端输出放大的第二射频输出信号至后级电路。

在一实际应用过程中，若第一巴伦30为输出级巴伦，即第一巴伦30在接收到第一射频放大信号和第二射频放大信号之后，对该第一射频放大信号和第二射频放大信号进行转换处理且进行信号合成，并通过次级线圈的第一端输出放大的射频输出信号至信号输出端；则所述第一巴伦30的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。

参照下图14所示，射频推挽功率放大电路还包括第一馈电端和第二馈电端，所述第一馈电端连接至所述第一巴伦的初级线圈的第一端，所述第二馈电端连接至所述第一巴伦的初级线圈的第二端。

在一具体实施例中，参照下图8所示，射频推挽功率放大电路还包括第一馈电端VCC1和第二馈电端VCC2，所述第一馈电端VCC1连接至所述第一巴伦的初级线圈的第一端，所述第二馈电端VCC2连接至所述第一巴伦的初级线圈的第二端。

其中，第一馈电端VCC1为与第一馈电电源连接的端口。第一馈电电源提供的馈电信号通过第一馈电端VCC1传输至所述第一巴伦的初级线圈的第一端，以保证第一差分放大晶体管10可正常工作。第二馈电端VCC2为与第二馈电电源连接的端口。第二馈电电源提供的馈电信号通过第二馈电端VCC2传输至所述第一巴伦的初级线圈的第二端，以保证第二差分放大晶体管20可正常工作。第一馈电电源和第二馈电电源可以为相同的馈电电源，也可以为不同的馈电电源。

在一具体实施例中，第一馈电端VCC1可以通过第一电感(未示出)耦合至所述第一巴伦的初级线圈的第一端；第二馈电端VCC2可以通过第二电感(未示出)耦合所述第一巴伦的初级线圈的第二端。或者，第一馈电端VCC1可以通过第一传输线(未示出)耦合至所述第一巴伦的初级线圈的第一端；第二馈电端VCC2可以通过第二传输线(未示出)耦合至所述第一巴伦的初级线圈的第二端。由于本实施例中的第一馈电电源端和第二馈电电源端所提供的直流信号不需要经过第一巴伦30中的线圈，第一巴伦30中的线圈没有直流信号经过，相比较于通过第一巴伦30将馈电电源提供的馈电信号传输至第一差分放大晶体管10和第二差分放大晶体管20，本实施例中的第一巴伦30的线圈的宽度可以设计得更窄，以进一步减小射频推挽功率放大电路的占用面积。

参照下图15所示，本申请提供还一种射频推挽功率放大器，包括基板100、设置在基板上的第一巴伦30，以及设置在基板上的推挽功率放大器芯片200；所述推挽功率放大器芯片200包括第一差分放大晶体管10、第二差分放大晶体管20，所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片的第一焊盘a，所述第一焊盘a通过引线键合至所述第一巴伦30的初级线圈的第一端，所述第二差分放大晶体管20的输出端连接至所述推挽功率放大器芯片的第二焊盘b，所述第二焊盘b通过引线键合至所述第一巴伦30的初级线圈的第二端。

在一具体实施例中，为了实现设置在推挽功率放大器芯片200上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30的电连接，可采用引线键合的连接方式进行连接。具体地，可通过在所述推挽功率放大器芯片200上设置第一焊盘a和第二焊盘b,以及将所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第一焊盘a通过引线S1键合至第一巴伦30的初级线圈的第一端。其中，所述第一焊盘a可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第一端。以及将所述第二差分放大晶体管20输出端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第二焊盘b通过引线S2键合至所述第一巴伦30的初级线圈的第二端；其中，所述第二焊盘b可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第二端；从而实现将设置在推挽功率放大器芯片上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30之间的电连接。

第一LC谐振电路401，所述第一LC谐振电路401的一端连接在所述第一差分放大晶体管10的输出端与所述第一巴伦30的初级线圈的第一端之间，另一端接地。其中，第一LC谐振电路401为由第三电容C11和第三电感L11串联组成的谐振电路。

第二LC谐振电路501，所述第二LC谐振电路501的一端连接在所述第二差分放大晶体管20的输出端与所述第一巴伦30的初级线圈的第二端之间，另一端接地。其中，第二LC谐振电路501为由第四电容C21和第四电感L21串联组成的谐振电路。

在一实际应用中，由于引线在实际应用中实质等效为电感，因此，为了避免因引线而带来传输损耗增加的问题，通常需要保证采用引线键合方式进行连接时的引线不能太长。若线引线的长度过长，就会出现传输损耗增加的问题。

针对于此，本申请通过利用引线S1所等效的电感和第一LC谐振电路401组成第一匹配电路，以及利用引线S2所等效的电感和第二LC谐振电路501组成第二匹配电路；由引线S1和第一LC谐振电路401组成的第一匹配网络和由引线S2和第二LC谐振电路501组成的第二匹配网络与第一巴伦30共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，从而不但可以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，还能通过调整第一LC谐振电路401和第二LC谐振电路501的谐振频率点，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，而使得射频推挽功率放大电路可支持更大的带宽，且还解决了在进行射频信号传输过程中，因引线所带来的传输损耗增大的问题。

参照下图16所示，本申请还提供一种射频推挽功率放大器，包括：基板100、设置在基板100上的第一巴伦30，以及设置在基板100上的推挽功率放大器芯片200，所述推挽功率放大器芯片200包括第一差分放大晶体管10、第二差分放大晶体管20、第三电容C11和第四电容C21，所述第三电容C11的第一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第三电容C11的第二端接地，所述第一焊盘a通过引线S1键合至所述第一巴伦30的初级线圈的第一端，所述第四电容C21的第二端连接至所述推挽功率放大器芯片的第二焊盘b，所述第四电容C21的第二端接地，所述第二焊盘b通过引线S2键合至所述第一巴伦30的初级线圈的第二端。

所述第一差分放大晶体管10的输出端通过第一电感L1连接至所述第一巴伦30的初级线圈的第一端，所述第二差分放大晶体管10的输出端通过第二电感L2连接至所述第一巴伦30的初级线圈的第二端。

在一具体实施例中，为了实现设置在推挽功率放大器芯片200上的第三电容C11和第四电容C21和与设置在基板上的第一巴伦30的电连接，可采用引线键合的连接方式进行连接。具体地，可通过在所述推挽功率放大器芯片200上设置第一焊盘a和第二焊盘b,以及将所述第三电容C11的一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第一焊盘a通过引线S1键合至第一巴伦30的初级线圈的第一端。其中，所述第一焊盘a可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第一端。以及将所述第四电容C21的一端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第二焊盘b通过引线S2键合至所述第一巴伦30的初级线圈的第二端；其中，所述第二焊盘b可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第二端；从而实现将设置在推挽功率放大器芯片200上的第三电容C11和第四电容C21与设置在基板上的第一巴伦30之间的电连接。

本实施例通过利用引线S1所等效的电感和第三电容C11组成第一LC谐振电路，以及利用引线S2所等效的电感和第四电容C21组成第二LC谐振电路，该第一LC谐振电路和第一电感L1组成第一匹配网络，该第二LC谐振电路和第二电感L2组成第二匹配网络，第一匹配网络、第二匹配网络与第一巴伦30共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，从而不但可以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，还能通过调整引线S1所等效的电感值或第三电容C11的电容值以调整第一LC谐振电路的谐振频率点，以及通过调整引线S2所等效的电感值或第四电容C211的电容值以调整第二LC谐振电路501的谐振频率点，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，进而使得射频推挽功率放大电路可支持更大的带宽，且还解决了在进行射频信号传输过程中，因引线所带来的传输损耗增大的问题。

参照下图17所示，本申请还提供一种射频推挽功率放大器，其中，包括：基板100、设置在基板100上的第一巴伦30，以及设置在基板100上的推挽功率放大器芯片200，所述推挽功率放大器芯片200包括第一差分放大晶体管10、第二差分放大晶体管20、第三电容C11和第四电容C21；所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片的第三焊盘c，所述第三焊盘c通过引线键合至所述第一巴伦30的初级线圈的第一端，所述第二差分放大晶体管20输出端连接至所述推挽功率放大器芯片200的第四焊盘d，所述第四焊盘d通过引线键合至所述第一巴伦30的初级线圈的第二端；

所述第三电容C11的第一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第三电容C11的第二端接地，所述第一焊盘a通过引线键合至所述第三焊盘c，所述第四电容C21的第二端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第四电容C21的第二端接地，所述第二焊盘b通过引线键合至所述第四焊盘d。

在一具体实施例中，由于所述第一差分放大晶体管10的输出端的阻抗和所述第二差分放大晶体管的输出端的阻抗较小，因此，将所述第三电容C11的第一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第三电容C11的第二端接地，所述第一焊盘a通过引线键合至所述第三焊盘c，所述第四电容C21的第二端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第四电容C21的第二端接地，所述第二焊盘b通过引线键合至所述第四焊盘d，可更好地对射频推挽功率放大电路的二阶谐波进行抑制，从而实现在更宽频带范围内，二阶谐波抑制性能更好。

在一具体实施例中，为了实现设置在推挽功率放大器芯片200上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30的电连接，可采用引线键合的连接方式进行连接。具体地，可通过在所述推挽功率放大器芯片200上设置第三焊盘c和第四焊盘d,以及将所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片200的第三焊盘c，所述第三焊盘c通过引线S3 键合至第一巴伦30的初级线圈的第一端。其中，所述第三焊盘c可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第一端。以及将所述第二差分放大晶体管20输出端连接至所述推挽功率放大器芯片200的第四焊盘d，所述第四焊盘d通过引线S4键合至所述第一巴伦30的初级线圈的第二端；其中，所述第四焊盘d可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第二端；从而实现将设置在推挽功率放大器芯片上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30之间的电连接。

进一步地，由于电感在射频推挽功率放大芯片的占用面积往往很大，因此，本申请通过在所述推挽功率放大器芯片200上设置第一焊盘a和第二焊盘b,以及将所述第三电容C11的一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第一焊盘a通过引线S1键合至第三焊盘c。其中，所述第一焊盘a可通过一条或者多条引线键合至第三焊盘c。以及将所述第四电容C21的一端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第二焊盘b通过引线S2键合至第四焊盘d；其中，所述第二焊盘b可通过一条或者多条引线键合至第四焊盘d；本申请通过引线S1所等效的电感和第三电容C11组成第一LC谐振电路，以及利用引线S2所等效的电感和第四电容C21组成第二LC谐振电路，从而可减小射频推挽功率放大芯片的面积。

本实施例通过利用引线S1所等效的电感和第三电容C11组成第一LC谐振电路，以及利用引线S2所等效的电感和第四电容C21组成第二LC谐振电路，且通过利用引线S3所等效的电感和该第一LC谐振电路组成第一匹配网络，以及利用引线S4所等效的电感和该第二LC谐振电路组成第二匹配网络，第一匹配网络、第二匹配网络与第一巴伦30共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，从而不但可以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，还能通过调整引线S1所等效的电感值或第三电容C11的电容值以调整第一LC谐振电路的谐振频率点，以及通过调整引线S2所等效的电感值或第四电容C211的电容值以调整第二LC谐振电路501的谐振频率点，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，进而使得射频推挽功率放大电路可支持更大的带宽，且还解决了在进行射频信号传输过程中，因引线所带来的传输损耗增大的问题。

参照下图18所示，本申请还提供一种射频推挽功率放大器，其中，包括：基板100、设置在基板上的第一巴伦30，以及设置在基板上的推挽功率放大器芯片200，所述推挽功率放大器芯片200包括第一差分放大晶体管10、第二差分放大晶体管20、第三电容C11和第四电容C21，所述第三电容C11的第一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第三电容C11的第二端接地，所述第一焊盘a通过引线键合至所述第一巴伦30的初级线圈的第一端，所述第四电容C21的第二端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第四电容C21的第二端接地，所述第二焊盘b通过引线键合至所述第一巴伦30的初级线圈的第二端；

所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片200的第三焊盘c，所述第三焊盘c通过引线键合至所述第一巴伦30的初级线圈的第一端，所述第二差分放大晶体管20输出端连接至所述推挽功率放大器芯片200的第四焊盘d，所述第四焊盘d通过引线键合至所述第一巴伦30的初级线圈的第二端。

在一具体实施例中，为了实现设置在推挽功率放大器芯片200上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30的电连接，可采用引线键合的连接方式进行连接。具体地，可通过在所述推挽功率放大器芯片200上设置第三焊盘c和第四焊盘d,以及将所述第一差分放大晶体管10的输出端连接至所述推挽功率放大器芯片200的第三焊盘c，所述第三焊盘c通过引线S3键合至第一巴伦30的初级线圈的第一端。其中，所述第三焊盘c可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第一端。以及将所述第二差分放大晶体管20输出端连接至所述推挽功率放大器芯片200的第四焊盘d，所述第四焊盘d通过引线S4键合至所述第一巴伦30的初级线圈的第二端；其中，所述第四焊盘d可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第二端；从而实现将设置在推挽功率放大器芯片上的第一差分放大晶体管10和第二差分放大晶体管20与设置在基板上的第一巴伦30之间的电连接。

进一步地，由于电感在射频推挽功率放大芯片的占用面积往往很大，因此，本申请通过在所述推挽功率放大器芯片200上设置第一焊盘a和第二焊盘b,以及将所述第三电容C11的一端连接至所述推挽功率放大器芯片200的第一焊盘a，所述第一焊盘a通过引线S1键合至所述第一巴伦30的初级线圈的第一端。其中，所述第一焊盘a可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第一端。以及将所述第四电容C21的一端连接至所述推挽功率放大器芯片200的第二焊盘b，所述第二焊盘b通过引线S2键合至所述第一巴伦30的初级线圈的第二端；其中，所述第二焊盘b可通过一条或者多条引线键合至所述第一巴伦30的初级线圈的第二端；本申请通过引线S1所等效的电感和第三电容C11组成第一LC谐振电路，以及利用引线S2所等效的电感和第四电容C21组成第二LC谐振电路，从而可减小射频推挽功率放大芯片的面积。

本实施例通过利用引线S1所等效的电感和第三电容C11组成第一LC谐振电路，以及利用引线S2所等效的电感和第四电容C21组成第二LC谐振电路，且通过利用引线S3所等效的电感和该第一LC谐振电路组成第一匹配网络，以及利用引线S4所等效的电感和该第二LC谐振电路组成第二匹配网络，第一匹配网络、第二匹配网络与第一巴伦30共同参与射频推挽功率放大电路的阻抗转换，以实现阻抗匹配，从而不但可以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，还能通过调整引线S1所等效的电感值或第三电容C11的电容值以调整第一LC谐振电路的谐振频率点，以及通过调整引线S2所等效的电感值或第四电容C211的电容值以调整第二LC谐振电路501的谐振频率点，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更敛，从而实现在更宽频带范围内，谐波抑制性能更好，进而使得射频推挽功率放大电路可支持更大的带宽，且还解决了在进行射频信号传输过程中，因引线所带来的传输损耗增大的问题。

参照和下图19所示，所述推挽功率放大器芯片还包括串联在所述第一差分放大晶体管10的输出端和所述第二差分放大晶体管20的输出端之间的第一电容C1。即第一电容C1的一端耦合至第一差分放大晶体管10的输出端，另一端耦合至第二差分放大晶体管20的输出端。

在一具体实施例中，当射频推挽功率放大电路工作在某一特定频段时，由第三电容C11、引线S1和引线S3组成的第一匹配网络和由第四电容C21引线S2和引线S4组成的第二匹配网络与第一巴伦30在参与射频推挽功率放大电路的阻抗匹配时，推挽功率放大电路的谐波波阻抗的带宽性能可能还不够理想，针对于此，本申请通过在所述第一差分放大晶体管10的输出端和所述第二差分放大晶体管20的输出端之间串联一个第一电容C1，此时，第一电容C1、第一匹配网络和第二匹配网络与与第一巴伦30共同作用参与射频推挽功率放大电路的阻抗匹配，从而实现在保证射频推挽功率放大电路的基波阻抗的的带宽性能不受影响的同时，还能使得射频推挽功率放大电路随频率变化，其阻抗变化量较小，谐波阻抗更收敛，从而实现在更宽频带范围内，谐波抑制性能更好，进而改善射频推挽功率放大电路的带宽性能。

在一具体实施例中，所述初级线圈包括第一线圈段和第二线圈段，所述第三焊盘通过引线键合至所述第一线圈段的第二端，所述第四焊盘通过引线键合至所述第二线圈段的第二端；

所述射频推挽功率放大电路还包括第一电容，所述第一电容的第一端与所述第一线圈段的第一端连接，所述第一电容的第二端与所述第二线圈段的第一端连接。

参照下图20所示，所述初级线圈包括第一线圈段和第二线圈段，所述第三焊盘通过引线键合至所述第一线圈段的第二端，所述第四焊盘通过引线键合至所述第二线圈段的第二端。

所述射频推挽功率放大电路还包括电容网络60，所述电容网络60的第一端与所述第一线圈段的第二端连接，所述电容网络60的第二端与所述第二线圈段的第一端连接。

在一具体实施例中，所述第一巴伦30的初级线圈的第一线圈段和第二线圈段为可以为分离式设置，第一线圈段和第二线圈段之间通过电容网络60连接，电容网络60与第一巴伦30共同作用参与推挽功率放大器的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在另一具体实施例中，所述第一巴伦30的初级线圈的所述第一线圈段和第二线圈段也可以为非分离式设置，也即第一线圈段与第二线圈段本质上仍是一个完整的线圈，该电容网络60接入到第一巴伦30的该初级线圈中，与第一巴伦30共同作用参与推挽功率放大器的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在本实施例中，射频推挽功率放大电路，还包括电容网络60，所述第一巴伦30的初级线圈包括第一线圈段和第二线圈段；所述第三焊盘c通过引线键合至所述第一线圈段的第二端，所述第四焊盘d通过引线键合至所述第二线圈段的第二端；所述电容网络60的第一端与所述第一线圈段的第二端连接，所述电容网络60的第二端与所述第二线圈段的第二端连接；本申请通过将第一巴伦30的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，将电容网络60接入在第一线圈段与第二线圈段的连接处，所述第三焊盘c通过引线键合至所述第一线圈段的第二端，所述第四焊盘d通过引线键合至所述第二线圈段的第二端；第一电容C1、电容网络60、由第三电容C11、引线S1和引线S3组成的第一匹配网络、由第四电容C21引线S2和引线S4组成的第二匹配网络和第一巴伦30共同参与射频推挽功率放大电路的阻抗匹配，不但可以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能，还能进一步改善射频推挽功率放大电路的谐波阻抗的带宽性能，而使得射频推挽功率放大电路可支持更大的带宽，且由于电容网络60接入在第一线圈段与第二线圈段的连接处；从而实现在改善射频推挽功率放大电路的带宽性能的况下，还能进一步减小了射频推挽功率放大电路的占用面积。

在一具体实施例中，参照下图21所示，所述电容网络60包括第二电容C2，所述第二电容C2的第一端与所述第一线圈段的第二端连接，所述第二电容C2的第二端与所述第二线圈段的第二端连接。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第二电容C2接入在第一线圈段与第二线圈段的连接处，第二电容C2与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能；且在保证推挽式射频功率放大电路的整体性能的情况下，还进一步减小了推挽式射频功率放大电路的占用面积。

在一具体实施例中，参照下图22所示，所述电容网络40包括串联连接的第二电容C2和第六电容C6，所述第二电容C2的第一端与所述第一线圈段的第二端连接，所述第二电容C2的第二端与所述第六电容C6的第一端连接，所述第二电容C2的第二端与所述第二线圈段的第一端连接。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第二电容C2和第六电容C6接入在第一线圈段与第二线圈段的连接处，第二电容C2和第六电容C6与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

在一具体实施例中，所述第二电容C2的第二端与接地端相连。

本实施例中，通过将第一巴伦的初级线圈改进为由第一线圈段与第二线圈段相互连接而成的结构，且将第二电容C2和第六电容C6接入在第一线圈段与第二线圈段的连接处，第二电容C2和第六电容C6与第一巴伦共同参与推挽式射频功率放大电路的阻抗匹配，且第二电容C2和第六电容C6之间形成共模抑制点与接地端相连,即将所述第二电容C2的第二端与接地端相连，从而有利于改善推挽式射频功率放大电路的共模抑制比。

在一具体实施例中，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第二电容C2和第六电容C6之间，另一端接地。

在一具体实施例中，所述共模抑制电路包括第一电阻R1。

在一具体实施例中，通过在第二电容C2和第六电容C6的连接节点和接地端之间接入共模抑制电路，该共模抑制电路与第二电容C2和第六电容C6共同作用，从而可进一步改善改善推挽式射频功率放大电路的共模抑制比。其中，共模抑制电路可以为由电阻、电容、电感或者其任何串并联组成的电路结构。

在一具体实施例中，所述共模抑制电路包括串联连接的共模抑制电容和共模抑制电感。其中，可以将共模抑制电容和共模抑制电感的频率点谐振在某一阶谐波的谐振频率点上(比如：二阶谐波)，从而实现在改善推挽式射频功率放大电路的共模抑制比的同时，还能提高推挽式射频功率放大电路的谐波抑制能力。

参照下图23所示，所述电容网络60设置在所述推挽功率放大器芯片200中，所述电容网络60的第一端连接至所述推挽功率放大器芯片200的第五焊盘e，所述第五焊盘e通过引线键合至所述第一线圈段的第二端，所述第二电容C2的第二端连接至所述推挽功率放大器芯片200的第六焊盘f，所述第六焊盘f通过键合引线至所述第二线圈段的第一端。

在一具体实施例中，为了实现将电容网络60设置在推挽功率放大器芯片200上，本申请通过采用引线键合的连接方式将电容网络60接入到第一巴伦30的初级线圈中。具体地，本申请通过在所述推挽功率放大器芯片200上设置第五焊盘e和第六焊盘f,以及将所述第一电容C1的第一端连接至所述推挽功率放大器芯片的第五焊盘e，所述第五焊盘e通过引线S5键合至所述第一线圈段的第二端，其中，所述第五焊盘e可通过一条或者多条引线键合至所述第一线圈段的第二端。所述电容网络60的第二端连接至所述推挽功率放大器芯片200的第六焊盘f,所述第六焊盘f通过引线S6键合至所述第二线圈段的第一端；其中，所述第六焊盘f可通过一条或者多条引线键合至所述第二线圈段的第一端，从而将设置在推挽功率放大器芯片上的电容网络60接入在第一线圈段与第二线圈段连接处；实现设置在推挽功率放大器芯片200上的第一电容C1与设置在基板上的第一巴伦30的第一线圈段和第二线圈段之间的电连接。

参照下图24所示，进一步地，在本实施例中，所述电容网络60设置在基板上；所述电容网络60的第一端与所述第一线圈段的第二端连接，所述第二电容的第二端与所述第二线圈段的第一端连接。

本实施例通过将第一巴伦30的初级线圈改进为由第一线圈段L1与第二线圈段L2相互连接而成的结构，以及将电容网络60接入在第一线圈段L1与第二线圈段L2连接处，而不需要分别在第一差分放大晶体管10的输出端和第一巴伦30的第一输入端之间接入电容C11，以及在第二差分放大晶体管20的输出端和和第一巴伦30的第二输入端之间接入电容C12，即通过将设置在推挽功率放大器芯片上的电容网络60接入在第一线圈段L1与第二线圈段L2连接处，不但可以同时实现电容C11和电容C12的作用，电容网络60与第一巴伦30共同参与射频推挽功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

可以理解地，因本实施例中的射频推挽功率放大器的电容网络60的接入位置不同，在同样的电路需求下，第二电容C2的电容值仅相当于C11或C12的一半，因此，改进后第二电容C2的占用空间仅相当于C11和C12的四分之一，有助于进一步减小射频推挽功率放大电路的占用面积。

本实施例通过将电容网络60直接接入在初级线圈的第一线圈段与第二线圈段之间，而无需在推挽功率放大器芯片200上额外设置焊盘和无线采用绑线将电容网络60接回至推挽功率放大器芯片，从而可以避免因存在绑线的存在所带来的寄生电感而导致出现带宽性能变差的问题，从而进一步优化推挽功率放大器的带宽性能。

在本实施例中，还包括设置在基板上的第五电容C5，所述第五电容C5和所述第二电容C2并联连接。

本实施例通过将第二电容C2和第五电容C5并联连接后接入在初级线圈的第一线圈段L1与第二线圈段L2之间，第二电容C2和第五电容C5与第一巴伦30共同参与射频推挽功率放大电路的阻抗匹配，以改善推挽功率放大电路的的带宽性能，特别是基波阻抗的带宽性能。

需要说明的是，本实施例是以包括第二电容C2和第五电容C5作为示例性说明，但并不排除包括若干个电容以并联的方式进行连接后再接入在初级线圈的第一线圈段L1与第二线圈段L2之间的具体实施方式。

优选地，所述第二电容C2为和所述第五电容C5均为SMD电容。本实施例通过将设置在基板100上的第二电容C1和第五电容C2采用SMD的形式进行封装,并进行相互并联后接入在初级线圈的第一线圈段L1与第二线圈段L2之间。相比较于将电容设置在推挽功率放大器芯片，本申请通过采用SMD的形式对第五电容和第二电容进行封装并联后直接接入在初级线圈的第一线圈段与第二线圈段之间，而无需在推挽功率放大器芯片上额外设置焊盘和无线采用绑线将第一电容接回至推挽功率放大器芯片，从而可以避免因绑线存在所带来的寄生电感而导致出现带宽性能变差的问题，从而进一步优化推挽功率放大器的带宽性能。

本申请还提供一种射频前端模组，包括上述任一实施例中的射频推挽功率放大电路，或者，包括上述任一实施例中的的射频推挽功率放大器。其中，射频推挽功率放大电路的具体实现方式和原理在上述实施例说明，在此不做冗余赘述。同样地，射频推挽功率放大器的具体实现方式和原理在上述实施例说明，在此不做冗余赘述。

在一个实施例中，上述推挽功率放大器芯片可以为采用GaAs或GaN等工艺制造的芯片。

可以理解地，本申请实施例中采用引线键合的连接方式中，均可以采用一条或者多条引线键合的方式进行连接，在此不再赘述。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims

一种射频推挽功率放大电路，其中，包括第一差分放大晶体管、第二差分放大晶体管、第一巴伦、第一匹配网络和第二匹配网络；

所述第一匹配网络包括第一电感和第一LC谐振电路，所述第一电感串联在所述第一差分放大晶体管的输出端和所述第一巴伦的初级线圈的第一端之间，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端与所述第一巴伦的初级线圈的第一端之间，另一端接地；

所述第二匹配网络包括第二电感和第二LC谐振电路，所述第二电感串联在所述第二差分放大晶体管的输出端和所述第一巴伦的初级线圈的第二端之间，所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端与所述第一巴伦的初级线圈的第二端之间，另一端接地。
如权利要求1所述的射频推挽功率放大电路，其中，还包括串联在所述第一差分放大晶体管的输出端和所述第二差分放大晶体管的输出端之间的第一电容。
如权利要求1所述的射频推挽功率放大电路，其中，所述第一LC谐振电路和所述第二LC谐振电路被配置为谐振在二阶谐波频率点。
如权利要求1所述的射频推挽功率放大电路，其中，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端和所述第一电感之间,所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端和所述第二电感之间；或者，所述第一LC谐振电路的一端连接在所述第一电感和所述第一巴伦的初级线圈的第一端，所述第二LC谐振电路的一端连接在所述第二电感和所述第一巴伦的初级线圈的第二端。
如权利要求1所述的射频推挽功率放大电路，其中，还包括电容网络，所述第一巴伦的初级线圈包括第一线圈段和第二线圈段；

所述第一差分放大晶体管的输出端通过所述第一匹配网络耦合至所述第一线圈段的第一端，所述第二差分放大晶体管的输出端通过所述第二匹配网络耦合至所述第二线圈段的第一端；

所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第二端连接。
如权利要求5所述的射频推挽功率放大电路，其中，所述电容网络包括第二电容，所述第二电容的第一端与所述第一线圈段的第二端连接，所述第二电容的第二端与所述第二线圈段的第二端连接。
如权利要求5所述的射频推挽功率放大电路，其中，所述电容网络包括串联连接的第二电容和第六电容；所述第二电容的第一端与所述第一线圈段的第二端连接，所述第二电容的第二端与所述第六电容的第一端连接，所述第六电容的第二端与所述第二线圈段的第一端连接。
如权利要求7所述的推挽式射频功率放大电路，其中，还包括共模抑制电路，所述共模抑制电路的一端耦合至所述第二电容和第六电容之间，另一端接地。
如权利要求8所述的推挽式射频功率放大电路，其中，所述共模抑制电路包括第一电阻。
如权利要求5所述的射频推挽功率放大电路，其中，所述第二电容的电容值小于可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值，和/或，所述第二电容的电容值小于可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值。
如权利要求10所述的射频推挽功率放大电路，其中，所述第二电容的电容值为可比较的射频推挽功率放大电路中串联在所述第一差分放大晶体管的输出端与所述初级线圈的第一端之间的隔直电容的电容值的二分之一，和/或，所述第二电容的电容值为可比较的射频推挽功率放大电路中串联在所述第二差分放大晶体管的输出端与所述初级线圈的第二端之间的隔直电容的电容值的二分之一。
如权利要求1所述的射频推挽功率放大电路，其中，所述第一差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第一差分放大晶体管的基极接收输入的第一射频输入信号，所述第一差分放大晶体管的集电极通过所述第一匹配网络耦合至所述第一巴伦的初级线圈的第一端，所述第一差分放大晶体管的发射极接地；

所述第二差分放大晶体管为BJT管，包括基极、集电极和发射极，所述第二差分放大晶体管的基极接收输入的第二射频输入信号，所述第二差分放大晶体管的集电极通过所述第二匹配网络耦合至所述第一巴伦的初级线圈的第二端，所述第二差分放大晶体管的发射极接地。
如权利要求1所述的射频推挽功率放大电路，其中，所述第一巴伦的次级线圈的第一端输出放大的第一射频输出信号，次级线圈的第二端输出放大的第二射频输出信号；或者，所述第一巴伦的次级线圈的第一端输出放大的射频输出信号，次级线圈的第二端接地。
如权利要求1所述的射频推挽功率放大电路，其中，还包括第一馈电端和第二馈电端，所述第一馈电端连接至所述第一巴伦的初级线圈的第一端，所述第二馈电端连接至所述第一巴伦的初级线圈的第二端。
一种射频推挽功率放大器，其中，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片；所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管，所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第一焊盘，所述第一焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第二焊盘，所述第二焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

第一LC谐振电路，所述第一LC谐振电路的一端连接在所述第一差分放大晶体管的输出端与所述第一巴伦的初级线圈的第一端之间，另一端接地；

第二LC谐振电路，所述第二LC谐振电路的一端连接在所述第二差分放大晶体管的输出端与所述第一巴伦的初级线圈的第二端之间，另一端接地。
一种射频推挽功率放大器，其中，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片，所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管、第三电容和第四电容，所述第三电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第三电容的第二端接地，所述第一焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第四电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第四电容的第二端接地，所述第二焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

所述第一差分放大晶体管的输出端通过第一电感连接至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端通过第二电感连接至所述第一巴伦的初级线圈的第二端。
一种射频推挽功率放大器，其中，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片，所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管、第三电容和第四电容；

所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

所述第三电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第三电容的第二端接地，所述第一焊盘通过引线键合至所述第三焊盘，所述第四电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第四电容的第二端接地，所述第二焊盘通过引线键合至所述第四焊盘。
一种射频推挽功率放大器，其中，包括：基板、设置在基板上的第一巴伦，以及设置在基板上的推挽功率放大器芯片，所述推挽功率放大器芯片包括第一差分放大晶体管、第二差分放大晶体管、第三电容和第四电容，所述第三电容的第一端连接至所述推挽功率放大器芯片的第一焊盘，所述第三电容的第二端接地，所述第一焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第四电容的第二端连接至所述推挽功率放大器芯片的第二焊盘，所述第四电容的第二端接地，所述第二焊盘通过引线键合至所述第一巴伦的初级线圈的第二端；

所述第一差分放大晶体管的输出端连接至所述推挽功率放大器芯片的第三焊盘，所述第三焊盘通过引线键合至所述第一巴伦的初级线圈的第一端，所述第二差分放大晶体管输出端连接至所述推挽功率放大器芯片的第四焊盘，所述第四焊盘通过引线键合至所述第一巴伦的初级线圈的第二端。
如权利要求18所述的射频推挽功率放大器，其中，所述推挽功率放大器芯片还包括串联在所述第一差分放大晶体管的输出端和所述第二差分放大晶体管的输出端之间的第一电容。
如权利要求18所述的射频推挽功率放大器，其中，所述初级线圈包括第一线圈段和第二线圈段，所述第三焊盘通过引线键合至所述第一线圈段的第二端，所述第四焊盘通过引线键合至所述第二线圈段的第二端；

所述射频推挽功率放大电路还包括电容网络，所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接。
如权利要求20所述的射频推挽功率放大器，其中，所述电容网络设置在所述推挽功率放大器芯片中，所述电容网络的第一端连接至所述推挽功率放大器芯片的第五焊盘，所述第五焊盘通过引线键合至所述第一线圈段的第二端，所述电容网络的第二端连接至所述推挽功率放大器芯片的第六焊盘，所述第六焊盘通过引线键合至所述第二线圈段的第一端。
如权利要求20所述的射频推挽功率放大器，其中，所述电容网络设置在基板上；所述电容网络的第一端与所述第一线圈段的第二端连接，所述电容网络的第二端与所述第二线圈段的第一端连接。
一种射频前端模组，其中，包括如权利要求1-14任一项所述的射频推挽功率放大电路，或者，包括如权利要求15-22任一项所述的射频推挽功率放大器。