CN117353694A - 一种差分阻抗变换器及电子设备 - Google Patents

一种差分阻抗变换器及电子设备 Download PDF

Info

Publication number
CN117353694A
CN117353694A CN202311642195.5A CN202311642195A CN117353694A CN 117353694 A CN117353694 A CN 117353694A CN 202311642195 A CN202311642195 A CN 202311642195A CN 117353694 A CN117353694 A CN 117353694A
Authority
CN
China
Prior art keywords
coupling coil
coil pair
medium layer
differential
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311642195.5A
Other languages
English (en)
Other versions
CN117353694B (zh
Inventor
牛春宇
王德勇
杨春伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etra Semiconductor Suzhou Co ltd
Original Assignee
Etra Semiconductor Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etra Semiconductor Suzhou Co ltd filed Critical Etra Semiconductor Suzhou Co ltd
Priority to CN202311642195.5A priority Critical patent/CN117353694B/zh
Publication of CN117353694A publication Critical patent/CN117353694A/zh
Application granted granted Critical
Publication of CN117353694B publication Critical patent/CN117353694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及一种差分阻抗变换器及电子设备，属于集成电路技术领域。包括N个耦合线圈对，每个耦合线圈对包括第一耦合线圈和第二耦合线圈；所有第一耦合线圈的第一端相连作为第一差分输入信号端口，所有第二耦合线圈的第一端相连作为第二差分输入信号端口；第i个耦合线圈对和第N+1‑i个耦合线圈对为第i组耦合线圈对组；第k组耦合线圈对组中一个耦合线圈对中第一耦合线圈的第二端作为第一差分输出信号端口，另一个耦合线圈对中第二耦合线圈的第二端作为第二差分输出信号端口；未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈的第二端相连作为公共端；本发明的差分阻抗变换器具有良好的宽带性能、高阻抗比及低损耗。

Description

一种差分阻抗变换器及电子设备
技术领域
本发明涉及集成电路技术领域，尤其是指一种差分阻抗变换器及电子设备。
背景技术
随着通信和高频应用的发展，数据采集、通信基础设施、广播音频以及高速数据传输等领域都对差分阻抗变换器的频率范围、宽带、平衡度和传输损耗提出了更高的要求。传统的差分阻抗变换器已经无法满足人们对差分阻抗变换器高带宽、高阻抗比、低损耗的需求，因此，如何设计性能良好的差分阻抗变换器以满足各个领域对差分阻抗变换器高性能的要求，提供更稳定和高质量的差分信号传输是目前急需解决的问题。
现有的差分阻抗变换器通常采用两种方式实现：1、LC等被动元件形式，利用电感和电容构建差分阻抗变换器，通过调整电感和电容的数值实现阻抗变换，但这种形式的差分阻抗变换器受限于被动元件的性能和频率响应，往往存在带宽性能差和损耗高的问题，若使用性能较好的元件来提高其性能，又会增加器件的体积和成本。2、耦合线圈形式，使用耦合线圈设计差分阻抗变换器，通过改变耦合线圈的特性阻抗实现阻抗变换，这种方式相比LC等被动元件形式的差分阻抗变换器减少了外部组件，一定程度上降低了差分阻抗变换器的损耗和体积，而且还具有良好的带宽性能，但是这种形式的差分阻抗变换器的性能与器件的结构和设计密切相关，目前现有的耦合线圈形式的差分阻抗变换器仍然存在带宽较窄、阻抗比较低、插入损耗高和回波损耗低的问题。
综上所述，如何设计一种带宽性能良好、高阻抗比、插入损耗低和回波损耗高且成本低的差分阻抗变换器是目前需要解决的问题。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中的差分阻抗变换器无法兼顾良好的宽带性能、高阻抗比、低插入损耗、高回波损耗和低成本的问题。
为解决上述技术问题，本发明提供了一种差分阻抗变换器，包括：
N个耦合线圈对，每个耦合线圈对均包括第一耦合线圈和第二耦合线圈；其中，N为4的倍数；
N个耦合线圈对中所有第一耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，N个耦合线圈对中所有第二耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口；
所述N个耦合线圈对中第i个耦合线圈对和第N+1-i个耦合线圈对为第i组性能完全相同的耦合线圈对组；其中，i≤N/2；
第k组耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第k组耦合线圈对组中另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口；其中，k∈i；
N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈的第二端相连作为差分阻抗变换器的公共端。
在本发明的一个实施例中，所述差分阻抗变换器的公共端接地。
在本发明的一个实施例中，所述差分阻抗变换器的公共端连接去耦电容的正极，所述去耦电容的负极接地，所述去耦电容的正极连接电源。
在本发明的一个实施例中，每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层内设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层通过连通孔串联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层通过连通孔串联作为耦合线圈对中的第二耦合线圈；
将N/2个耦合线圈对上下堆叠作为第一介质层组，将剩余N/2个耦合线圈对上下堆叠作为第二介质层组；所述第一介质层组和所述第二介质层组并列设置，且所述第一介质层组和所述第二介质层组中自上至下或自下至上顺序相同的耦合线圈对为一组性能完全相同的耦合线圈对组；
所述第一介质层组和所述第二介质层组中每两个上下相邻的耦合线圈对之间设置有一中间介质层，所述中间介质层分别通过连通孔与其相邻的两个耦合线圈对中的第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
所述第一介质层组和所述第二介质层组中均包含一个公共端介质层，所述公共端介质层与对应介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联，所述第一介质层组和所述第二介质层组中的公共端介质层相连作为差分阻抗变换器的公共端。
在本发明的一个实施例中，第n组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗相等，第n组性能完全相同的耦合线圈对组中两个耦合线圈对的偶模阻抗相等，第n组性能完全相同的耦合线圈对组中耦合线圈的电长度和宽度相等；
第n+1组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗是第n组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗的二倍；
第n组性能完全相同的耦合线圈对组中耦合线圈的宽度是第n+1组性能完全相同的耦合线圈对组中耦合线圈的宽度的二倍；n∈i，n+1∈i。
在本发明的一个实施例中，k=1。
在本发明的一个实施例中，当N为4时，
四个耦合线圈对中第一耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，四个耦合线圈对中第二耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口；
第一个耦合线圈对中第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第四个耦合线圈对中第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口；
第一个耦合线圈对中第二耦合线圈的第二端、第二个耦合线圈对中第一耦合线圈和第二耦合线圈的第二端、第三个耦合线圈对中第一耦合线圈和第二耦合线圈的第二端和第四个耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的公共端。
在本发明的一个实施例中，所述差分阻抗变换器的公共端接地。
在本发明的一个实施例中，所述差分阻抗变换器的公共端连接去耦电容的正极，所述去耦电容的负极接地，所述去耦电容的正极连接电源。
在本发明的一个实施例中，每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层内设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层通过连通孔串联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层通过连通孔串联作为耦合线圈对中的第二耦合线圈；
将第一个耦合线圈对和第二个耦合线圈对上下堆叠作为第一介质层组，将第三个耦合线圈对和第四个耦合线圈对上下堆叠作为第二介质层组；所述第一介质层组和所述第二介质层组并列设置，且所述第一介质层组和所述第二介质层组中自上至下或自下至上顺序相同的耦合线圈对为一组性能完全相同的耦合线圈对组；
第一个耦合线圈对和第二个耦合线圈对之间设置有第一中间介质层，所述第一中间介质层分别通过连通孔与第一个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联，所述第一中间介质层分别通过连通孔与第二个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
第三个耦合线圈对和第四个耦合线圈对之间设置有第二中间介质层，所述第二中间介质层分别通过连通孔与第三个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联，所述第二中间介质层分别通过连通孔与第四个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
所述第一介质层组中包含第一公共端介质层，所述第一公共端介质层与所述第一介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联；
所述第二介质层组中包含第二公共端介质层，所述第二公共端介质层与所述第二介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联，所述第一公共端介质层和所述第二公共端介质层相连作为差分阻抗变换器的公共端。
在本发明的一个实施例中，第一个耦合线圈对的偶模阻抗和第四个耦合线圈对的偶模阻抗相等；第二个耦合线圈对的偶模阻抗和第三个耦合线圈对的偶模阻抗相等；
第一个耦合线圈对的奇模阻抗和第四个耦合线圈对的奇模阻抗相等；第二个耦合线圈对的奇模阻抗和第三个耦合线圈对的奇模阻抗相等；且第二个耦合线圈对的奇模阻抗为第一个耦合线圈对的奇模阻抗的二倍；
第一个耦合线圈对中耦合线圈的电长度和宽度和第四个耦合线圈对中耦合线圈的电长度和宽度相等；第二个耦合线圈对中耦合线圈的电长度和宽度和第三个耦合线圈对中耦合线圈的电长度和宽度相等；且第一个耦合线圈对中耦合线圈的宽度是第二个耦合线圈对中耦合线圈的宽度的二倍。
本发明还提供了一种电子设备，包括上述的差分阻抗变换器。
本发明提供的差分阻抗变换器采用耦合线圈对设计，结构简单，容易实现，成本低廉，由于未引入其他被动元件，不会引入额外的失真和衰减，从而使得信号的幅度和相位均能得到准确保持，实现了良好的带宽性能；并且由于耦合线圈具有较低的特性阻抗，从而降低了器件的插入损耗，可以实现信号的高效传输；另外，本申请提供的差分阻抗变换器可以通过改变耦合线圈对的奇模阻抗和偶模阻抗实现高阻抗变换，具有良好的阻抗匹配特性。除此之外，本申请使用偶数个耦合线圈对设计的结构完全对称的差分阻抗变换器具有良好的平衡度，且将未作为差分输出信号端的耦合线圈的第二端相连作为公共端，使得差分阻抗变换器的带宽可以达到4.5GHz，相对于现有技术中的差分阻抗变换器，本申请提供的差分阻抗变换器具有极好的带宽性能，具有更好的实用性和实用价值，能够更好地应用于高传输效率和高准确性通信系统中；并且，将公共端连接电源即可将其作为供电端进行馈电，简化了电路设计和布局。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中：
图1为本发明提供的一种差分阻抗变换器的电路结构示意图；
图2为本发明提供的第二种差分阻抗变换器的电路结构示意图；
图3为本发明提供的第三种差分阻抗变换器的电路结构示意图；
图4为图1所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图；
图5为图1所示的差分阻抗变换器的频率响应曲线示意图；其中，图5中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，图5中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图；
图6为图1所示的差分阻抗变换器的结构示意图；其中，图6中的（a）为差分阻抗变换器的3D结构示意图，图6中的（b）为差分阻抗变换器的俯视图，图6中的（c）为差分阻抗变换器的侧视图；
图7为图6所示的差分阻抗变换器的连接示意图；
图8为图6所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图；
图9为图6所示的差分阻抗变换器的频率响应曲线示意图；其中，图9中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，图9中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图；
图10为本发明对比例提供的现有的差分阻抗变换器的电路结构示意图；
图11为图10所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图；
图12为图10所示的差分阻抗变换器的频率响应曲线示意图；其中，图12中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，图12中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图；
说明书附图标记说明：11、第一个耦合线圈对；12、第二个耦合线圈对；13、第三个耦合线圈对；14、第四个耦合线圈对；
111、第一个耦合线圈对中的第一耦合线圈；112、第一个耦合线圈对中的第二耦合线圈；121、第二个耦合线圈对中的第一耦合线圈；122、第二个耦合线圈对中的第二耦合线圈；131、第三个耦合线圈对中的第一耦合线圈；132、第三个耦合线圈对中的第二耦合线圈；141、第四个耦合线圈对中的第一耦合线圈；142、第四个耦合线圈对中的第二耦合线圈；
21、第一个耦合线圈对；22、第二个耦合线圈对；23、第三个耦合线圈对；
211、第一个耦合线圈对中的第一耦合线圈；212、第一个耦合线圈对中的第二耦合线圈；221、第二个耦合线圈对中的第一耦合线圈；222、第二个耦合线圈对中的第二耦合线圈；231、第三个耦合线圈对中的第一耦合线圈；232、第三个耦合线对中的第二耦合线圈。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本申请实施例提供了一种差分阻抗变换器，其具体包括：
N个耦合线圈对，每个耦合线圈对均包括第一耦合线圈和第二耦合线圈；其中，N为4的倍数；
N个耦合线圈对中所有第一耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，N个耦合线圈对中所有第二耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口；
N个耦合线圈对中第i个耦合线圈对和第N+1-i个耦合线圈对为第i组性能完全相同的耦合线圈对组；其中，i≤N/2；
第k组耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第k组耦合线圈对组中另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口；其中，k∈i；
N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈的第二端相连作为差分阻抗变换器的公共端。
本申请提供的差分阻抗变换器采用偶数个耦合线圈对设计，结构简单，容易实现，成本低廉，由于未引入其他被动元件，不会引入额外的失真和衰减，从而使得信号的幅度和相位均能得到准确保持，实现了良好的带宽性能；并且由于耦合线圈具有较低的特性阻抗，从而降低了器件的插入损耗，可以实现信号的高效传输；另外，本申请提供的差分阻抗变换器可以通过改变耦合线圈对的奇模阻抗和偶模阻抗实现高阻抗变换，具有良好的阻抗匹配特性；除此之外，将未作为差分输出信号端的耦合线圈的第二端相连作为公共端，有效提高了差分阻抗变换器的带宽性能，使得差分阻抗变换器的带宽可以达到4.5GHz，相对于现有技术中的差分阻抗变换器，本申请提供的差分阻抗变换器具有极好的带宽性能，具有更好的实用性和实用价值，能够更好地应用于高传输效率和高准确性通信系统中；并且，将公共端连接电源即可将其作为供电端进行馈电，简化了电路设计和布局。
具体地，耦合线圈对的数量N可以为4、8或其他4的倍数，其具体数量需要综合考虑差分阻抗变换器的性能、体积和成本。作为本申请的一个具体示例，耦合线圈对的数量N为4，由4个耦合线圈对组成的差分阻抗变换器既具有良好的性能，还兼顾了器件的体积和成本。
可选地，差分阻抗变换器的公共端可以接地，或者连接去耦电容的正极，所述去耦电容的负极接地，所述去耦电容的正极连接电源。
将差分阻抗变换器的公共端接地可以降低不同端口之间的电磁干扰，增强了差分信号和共模信号的隔离效果；将差分阻抗变换器的公共端连接电源并通过去耦电容接地，既可以完成阻抗变换，又可以起到扼流电感的作用，滤除电源的交流纹波，提供稳定的直流电压。
进一步地，通过改变耦合线对的特性阻抗还可以实现输入信号到输出信号不同的阻抗变换比，在本申请的一些实施例中，第n组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗Zo相等，第n组性能完全相同的耦合线圈对组中两个耦合线圈对的偶模阻抗Ze相等，第n组性能完全相同的耦合线圈对组中耦合线圈的电长度和宽度相等；
第n+1组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗Zo是第n组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗Zo的二倍；
第n组性能完全相同的耦合线圈对组中耦合线圈的宽度是第n+1组性能完全相同的耦合线圈对组中耦合线圈的宽度的二倍；n∈i，n+1∈i。
基于上述特性阻抗获得的差分阻抗变换器，即可以得到差分输入信号端口到差分输出信号端口1：9的阻抗变换比。
可选地，在本申请的一些实施例中，可以将任意一组性能完全相同的耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端和另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口和第二差分输出信号端口；
作为优选地，在本申请的一些实施例中，k=1，即将第一个耦合线圈对中第一耦合线圈的第一端和第N个耦合线圈对中第二耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口和第二差分输出信号端口，这样可以进一步提高差分阻抗变换器的性能。
基于上述实施例提供的差分阻抗变换器，可以采用不同的方式来实现：1、将耦合线圈绘制在产品基板上，通过特殊的布线方式实现，以便将器件更方便地集成到产品中，减少外部组件，但这种方式会受限于基板地布局和尺寸；2、在芯片上绘制耦合线圈，以提供更高的集成度和性能，减少电路布局和外部组件的需求，但是这种方式同样受限于芯片的工艺和尺寸限制，且损耗较大。另外，以上两种实现方式均不具备灵活性，由于工艺误差的影响，往往需要进行多版本的工程覆盖才能确定最终版本进行生产。
基于上述原因，本申请实施例中采用3D堆叠封装方式，将上述差分阻抗变换器集成在多层基板中，使用锡焊接方式将多层基板连接在一起，从而提高产品内部的空间面积利用率，降低产品复杂射频元器件的电磁干扰以及寄生效应，提高了电路设计的灵活度，降低制造成本。
具体地，其实现方式为：
每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层内设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层通过连通孔串联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层通过连通孔串联作为耦合线圈对中的第二耦合线圈；
将N/2个耦合线圈对上下堆叠作为第一介质层组，将剩余N/2个耦合线圈对上下堆叠作为第二介质层组；第一介质层组和第二介质层组并列设置，且第一介质层组和第二介质层组中自上至下或自下至上顺序相同的耦合线圈对为一组性能完全相同的耦合线圈对组；
第一介质层组和第二介质层组中每两个上下相邻的耦合线圈对之间设置有一中间介质层，中间介质层分别通过连通孔与其相邻的两个耦合线圈对中的第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
第一介质层组和第二介质层组中均包含一个公共端介质层，公共端介质层与对应介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联，第一介质层组和第二介质层组中的公共端介质层相连作为差分阻抗变换器的公共端。
本申请使用3D堆叠方式实现的差分阻抗变换器依然为完全对称的结构，提高了器件的空间面积利用率，减小了器件的体积，降低了器件的成本，还兼顾了器件的平衡度。
本申请实施例还提供了一种电子设备，该电子设备包括上述的差分阻抗变换器。
下面通过多个实施例和对比例对上述差分阻抗变换器进行进一步解释说明：
实施例1
请参阅图1，图1为本申请实施例提供的一种由4个耦合线圈对组成的差分阻抗变换器，其包括：
第一个耦合线圈对11、第二个耦合线圈对12、第三个耦合线圈对13、第四个耦合线圈对14；其中，第一个耦合线圈对11和第四个耦合线圈对14作为第一组性能完全相同的耦合线圈对组，第二个耦合线圈对12和第三个耦合线圈对13作为第二组性能完全相同的耦合线圈对组；
四个耦合线圈对中第一耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口P1，四个耦合线圈对中第二耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口P2；
第一个耦合线圈对11中第一耦合线圈111的第二端作为差分阻抗变换器的第一差分输出信号端口P3，第四个耦合线圈对14中第二耦合线圈142的第二端作为差分阻抗变换器的第二差分输出信号端口P4；
第一个耦合线圈对11中第二耦合线圈112的第二端、第二个耦合线圈对12中第一耦合线圈121和第二耦合线圈122的第二端、第三个耦合线圈对13中第一耦合线圈131和第二耦合线圈132的第二端和第四个耦合线圈对14中第一耦合线圈141的第二端相连作为差分阻抗变换器的公共端Common。
在本申请的一些实施例中，第一个耦合线圈对11的偶模阻抗Ze和第四个耦合线圈对14的偶模阻抗Ze相等；第二个耦合线圈对12的偶模阻抗Ze和第三个耦合线圈对13的偶模阻抗Ze相等；
第一个耦合线圈对11的奇模阻抗Zo和第四个耦合线圈对14的奇模阻抗Zo相等；第二个耦合线圈对12的奇模阻抗Zo和第三个耦合线圈对13的奇模阻抗Zo相等；且第二个耦合线圈对12的奇模阻抗Zo为第一个耦合线圈对11的奇模阻抗Zo的二倍；
第一个耦合线圈对11中耦合线圈的电长度和宽度和第四个耦合线圈对14中耦合线圈的电长度和宽度相等；第二个耦合线圈对12中耦合线圈的电长度和宽度和第三个耦合线圈对13中耦合线圈的电长度和宽度相等；且第一个耦合线圈对11中耦合线圈的宽度是第二个耦合线圈对12中耦合线圈的宽度的二倍。
基于上述对耦合线圈对的奇模阻抗、偶模阻抗和耦合线圈宽度的限制，使得本实施例中提供的差分阻抗变换器可以实现1：9的阻抗变换比。
示例地，在一些应用场景中，可以将差分阻抗变化器的公共端接地，如图2所示，将公共端连接到结构对称中心并接地，有利于提高结构的平衡度，增强差分信号和共模信号的隔离效果。
在另一些应用场景中，还可以将公共端作为供电端使用进行馈电，如图3所示，将差分阻抗变换器的公共端连接去耦电容C1的正极，去耦电容C1的负极接地，去耦电容C1的正极连接电源VDD。
基于应用场景不同将差分阻抗变换器的公共端连接不同负载，既满足了不同场景下的应用需求，还简化了电路设计和布局。
请参阅图4，图4为本申请实施例提供的图1所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图，从图中可以看出在700MHz~4.500GHz频率范围内，该差分阻抗变换器的回波损耗S11小于-15dB，插入损耗S21接近于0dB。
图5为图1所示的差分阻抗变换器的频率响应曲线示意图；
图5中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~4.500GHz频率范围内，该差分阻抗变换器的两个差分输出信号端口之间的相位差始终为180°，表现出了良好的相位平衡特性。
图5中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~4.500GHz频率范围内，该差分阻抗变换器的平衡度小于-300dB。
如表1所示为上述实施例提供的差分阻抗变换器的阻抗变换比随频率的变化数据，其中，freq为工作频率，Zin1为差分输入信号端口的阻抗，Zin2为差分输出信号端口的阻抗；
表1
freq Zin1 Zin2
600.0MHz 11.869+j10.352 56.104-j62.779
700.0MHz 10.295-j1.386 70.504-j4.885
800.0MHz 7.671+j1.124 45.701-j5.732
900.0MHz 7.084+j1.511 40.421+j1.269
1.000GHz 7.135+j1.640 41.518+j6.128
1.100GHz 7.328+j1.497 45.064+j8.290
1.200GHz 7.450+j1.184 49.116+j7.808
1.300GHz 7.429+j0.828 52.256+j5.224
1.400GHz 7.283+j0.527 53.664+j1.582
1.500GHz 7.068+j0.329 53.303-j1.976
1.600GHz 6.841+j0.242 51.707-j4.684
1.700GHz 6.641+j0.247 49.551-j6.287
1.800GHz 6.494+j0.320 47.372-j6.879
1.900GHz 6.409+j0.434 45.489-j6.699
2.000GHz 6.391+j0.567 44.056-j5.998
2.100GHz 6.437+j0.698 43.124-j4.992
2.200GHz 6.544+j0.810 42.691-j3.853
2.300GHz 6.703+j0.885 42.725-j2.719
2.400GHz 6.901+j0.908 43.182-j1.704
2.500GHz 7.122+j0.867 43.999-j0.908
2.600GHz 7.344+j0.752 45.102-j0.417
2.700GHz 7.542+0.564 46.392-j0.303
2.800GHz 7.686+j0.311 47.746-0.611
2.900GHz 7.756+j0.016 49.023-j1.349
3.000GHz 7.737-j0.293 50.077-j2.475
3.100GHz 7.630-j0.581 50.776-j3.888
3.200GHz 7.449-j0.817 51.034-j5.435
3.300GHz 7.218-j0.980 50.828-j6.935
3.400GHz 6.968-j1.059 50.213-j8.210
3.500GHz 6.725-j1.054 49.302-j9.116
3.600GHz 6.517-j0.973 48.253-j9.558
3.700GHz 6.364-j0.829 47.236-j9.498
3.800GHz 6.285-j0.636 46.424-j8.938
3.900GHz 6.297-j0.412 45.982-j7.914
4.000GHz 6.420-j0.178 46.080-j6.478
4.100GHz 6.679+j0.037 46.911-j4.698
4.200GHz 7.105+j0.186 48.728-j2.666
4.300GHz 7.729+j0.185 51.896-j0.540
4.400GHz 8.560-j0.119 56.976+j1.356
4.500GHz 9.498-j0.976 64.828+j2.253
4.600GHz 10.142-j2.657 76.587+j0.230
由表1数据可以看出，本申请提供的差分阻抗变换器的相对带宽达到了146%，这表明本申请提供的差分阻抗变换器能够在较宽的频率范围内实现1：9的阻抗变换比，具备更好的实用性和实用价值。
实施例2
基于上述实施例1中提供的差分阻抗变换器，本实施例中采用3D堆叠封装方式将其集成在多层基板中，使用锡焊接方式将多层基板连接在一起，如图6所示为制备好的差分阻抗变化器的结构示意图，其中，图6中的（a）所示为制备好的差分阻抗变换器的3D结构示意图，图6中的（b）和图6中的（c）所示分别为该差分阻抗变换器的俯视图和侧视图。
具体地，请参阅图7，图7为图6所示的差分阻抗变换器的具体连接方式示意图：
第一个耦合线圈对11由四个介质层LM1、LM2、LM3、LM4上下堆叠组成，其中，LM1和LM3通过连通孔串联作为第一个耦合线圈对11中第一耦合线圈111；LM2和LM4通过连通孔串联作为第一个耦合线圈对11中第二耦合线圈112；
第二个耦合线圈对12由四个介质层LM5、LM6、LM7、LM8上下堆叠组成，其中，LM5和LM7通过连通孔串联作为第二个耦合线圈对12中第一耦合线圈121；LM6和LM8通过连通孔串联作为第二个耦合线圈对12中第二耦合线圈122；
第三个耦合线圈对13由四个介质层RM1、RM2、RM3、RM4上下堆叠组成，其中，RM1和RM3通过连通孔串联作为第三个耦合线圈对13中第一耦合线圈131；RM2和RM4通过连通孔串联作为第三个耦合线圈对13中第二耦合线圈132；
第四个耦合线圈对14由四个介质层RM5、RM6、RM7、RM8上下堆叠组成，其中，RM5和RM7通过连通孔串联作为第四个耦合线圈对14中第一耦合线圈141；RM6和RM8通过连通孔串联作为第四个耦合线圈对14中第二耦合线圈142；
将第一个耦合线圈对11和第二个耦合线圈对12上下堆叠作为第一介质层组，将第三个耦合线圈对13和第四个耦合线圈对14上下堆叠作为第二介质层组；第一介质层组和第二介质层组并列设置，且第一介质层组和第二介质层组中自上至下或自下至上顺序相同的耦合线圈对为一组性能完全相同的耦合线圈对组；
可选地，第一个耦合线圈对11位于第二个耦合线圈对12的上方且第四个耦合线圈对14位于第三个耦合线圈对13的上方，或，第一个耦合线圈对11位于第二个耦合线圈对12的下方且第四个耦合线圈对14位于第三个耦合线圈对13的下方；
第一个耦合线圈对11和第二个耦合线圈对12之间设置有第一中间介质层M1，第一中间介质层M1分别通过连通孔与第一个耦合线圈对11中第一耦合线圈111对应的介质层LM3和第二耦合线圈112对应的介质层LM4串联，第一中间介质层M1分别通过连通孔与第二个耦合线圈对12中第一耦合线圈121对应的介质层LM5和第二耦合线圈122对应的介质层LM6串联；
第三个耦合线圈对13和第四个耦合线圈对14之间设置有第二中间介质层M2，第二中间介质层M2分别通过连通孔与第三个耦合线圈对13中第一耦合线圈131对应的介质层RM1和第二耦合线圈132对应的介质层RM2串联，第二中间介质层M2分别通过连通孔与第四个耦合线圈对14中第一耦合线圈141对应的介质层RM7和第二耦合线圈142对应的介质层RM8串联；
第一介质层组中包含第一公共端介质层M3，第一公共端介质层M3与第一介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联；
第二介质层组中包含第二公共端介质层M4，第二公共端介质层M4与第二介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联，第一公共端介质层M3和第二公共端介质层M4相连作为差分阻抗变换器的公共端。
具体地，本申请实施例提供的差分阻抗变换器除了采用多层介质层堆叠形成，还采用了轴对称的结构，不仅兼顾了小体积低成本，还提高了器件的平衡度。
采用本实施例中的结构实现的图6所示的差分阻抗变换器的尺寸约为1.8mm*2mm，而现有的尺寸较小的差分阻抗变换器的结构尺寸约为4mm*4mm，可以看出，使用本申请实施例提供的多层介质层堆叠形成的差分阻抗变换器面积能够减小77%，且成本更加低廉。
请参阅图8，图8为本申请实施例提供的图6所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图，从图中可以看出在700MHz~4.500GHz频率范围内，该差分阻抗变换器具有较高的回波损耗和较低的插入损耗。
图9为图6所示的差分阻抗变换器的频率响应曲线示意图；
图9中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~4.500GHz频率范围内，该差分阻抗变换器的两个差分输出信号端口之间的相位差接近180°，表现出了良好的相位平衡特性。
图9中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~4.500GHz频率范围内，该差分阻抗变换器的平衡度小于-53dB，具有较高的平衡度。
如表2所示为上述实施例提供的差分阻抗变换器的阻抗变换比随频率的变化数据，其中，freq为工作频率，Zin1为差分输入信号端口的阻抗，Zin2为差分输出信号端口的阻抗；
表2
freq Zin1 Zin2
600.0MHz 8.072-j0.120 51.850+j11.956
700.0MHz 6.686+j1.272 45.012-j4.295
800.0MHz 6.988+j1.814 40.055-j1.538
900.0MHz 7.518+j1.690 41.035+j2.483
1.000GHz 7.846+j1.207 44.594+j4.470
1.100GHz 7.881+j0.651 48.560+j3.849
1.200GHz 7.697+j0.198 51.290+j1.150
1.300GHz 7.412-j0.091 51.960-j2.350
1.400GHz 7.113-j0.230 50.765-j5.355
1.500GHz 6.852-j0.256 48.492-j7.163
1.600GHz 6.647-j0.205 45.934-j7.697
1.700GHz 6.506-j0.111 43.611-j7.204
1.800GHz 6.426+j0.003 41.779-j6.004
1.900GHz 6.399+j0.121 40.524-j4.377
2.000GHz 6.419+j0.228 39.852-j2.535
2.100GHz 6.476+j0.315 39.731-j0.641
2.200GHz 6.559+j0.375 40.116+j1.185
2.300GHz 6.659+j0.403 40.958+j2.835
2.400GHz 6.764+j0.399 42.192+j4.219
2.500GHz 6.863+j0.364 47.746+j5.255
2.600GHz 6.946+j0.303 45.525+j5.873
2.700GHz 7.005+j0.226 47.413+j6.023
2.800GHz 7.038+j0.142 49.276+j5.690
2.900GHz 7.043+j0.062 50.974+j4.903
3.000GHz 7.025+j0.003 52.381+j3.744
3.100GHz 6.991-j0.046 54.407+j2.334
3.200GHz 6.949-j0.061 54.019+j0.820
3.300GHz 6.911-j0.045 54.241-j0.654
3.400GHz 6.886-j4.079E-4 54.149-j1.973
3.500GHz 6.884+j0.070 53.851-j3.068
3.600GHz 6.914+j0.160 53.462-j3.918
3.700GHz 6.983+j0.262 53.090-j4.544
3.800GHz 7.098+j0.368 52.822-j5.003
3.900GHz 7.263+j0.465 52.716-j5.378
4.000GHz 7.483+j0.540 52.801-j5.765
4.100GHz 7.759+j0.576 53.070-j6.269
4.200GHz 8.089+j0.553 53.482-j6.997
4.300GHz 8.463+j0.447 53.950-j8.046
4.400GHz 8.864+j0.233 54.346-j9.492
4.500GHz 9.261-j0.113 54.497-j11.361
4.600GHz 9.609-j0.607 54.203-j13.614
对比例
请参阅图10，图10为本申请对比例提供的一种现有的差分阻抗变换器电路结构示意图；
该差分阻抗变换器由3个耦合线圈对组成，3个耦合线圈对的奇模阻抗Zo、偶模阻抗Ze均相等，第一个耦合线圈对21和第三个耦合线圈对23关于第二个耦合线圈对22对称；
第一个耦合线圈对21中第一耦合线圈211的第一端、第二个耦合线圈对22中第一耦合线圈221的第一端和第三个耦合线圈对23中第一耦合线圈231的第一端相连作为差分阻抗变换器的第一差分输出信号端口P1；
第一个耦合线圈对21中第二耦合线圈212的第一端、第二个耦合线圈对22中第二耦合线圈222的第一端和第三个耦合线圈对23中第二耦合线圈232的第一端相连作为差分阻抗变换器的第二差分输出信号端口P2；
第一个耦合线圈对21中第一耦合线圈211的第二端作为差分阻抗变换器的第一差分输出信号端口P3；第三个耦合线圈对23中第二耦合线圈232的第二端作为差分阻抗变换器的第二差分输出信号端口P4；
第一个耦合线圈对21中第二耦合线圈222的第二端和第二个耦合线圈对22中第一耦合线圈211的第二端相连；第二个耦合线圈对22中第二耦合线圈222的第二端和第三个耦合线圈对23中第一耦合线圈231的第二端相连。
请参阅图11，图11为本申请对比例提供的图10所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图，从图中可以看出在700MHz~2.700GHz频率范围内，该差分阻抗变换器的回波损耗S11小于-8dB，插入损耗S21大于-0.4dB。
图12为图10所示的差分阻抗变换器的频率响应曲线示意图；
图12中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~2.700GHz频率范围内，该差分阻抗变换器的两个差分输出信号端口之间的相位差接近180°。
图12中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~2.700GHz频率范围内，该差分阻抗变换器的平衡度小于-17dB。
如表3所示为上述对比例提供的差分阻抗变换器的阻抗变换比随频率的变化数据，其中，freq为工作频率，Zin1为差分输入信号端口的阻抗，Zin2为差分输出信号端口的阻抗；
表3
freq Zin1 Zin2
100.0MHz 0.141+j1.344 1.147+j7.778
200.0MHz 0.591+j2.683 4.464+j14.819
300.0MHz 1.427+j3.971 9.579+j20.451
400.0MHz 2.742+j5.061 15.881+j24.173
500.0MHz 4.547+j5.662 22.595+j25.766
600.0MHz 6.579+j5.414 28.942+j25.362
700.0MHz 8.251+j4.222 34.318+j23.398
800.0MHz 9.045+j2.521 38.416+j20.464
900.0MHz 8.963+j0.945 41.214+j17.130
1.000GHz 8.375-j0.161 42.890+j13.829
1.100GHz 7.633-j0.788 43.712+j10.830
1.200GHz 6.930-j1.057 43.950+j8.255
1.300GHz 6.340-j1.093 43.836+j6.123
1.400GHz 5.877-j0.986 43.549+j4.395
1.500GHz 5.535-j0.793 43.217+j3.002
1.600GHz 5.301-j0.551 42.928+j1.861
1.700GHz 5.165-j0.281 42.734+j0.889
1.800GHz 5.120-j1.987E 42.667+j6.140
1.900GHz 5.165+j0.281 42.734-j0.889
2.000GHz 5.301+j0.551 42.928-j1.861
2.100GHz 5.535+j0.793 43.217-j3.002
2.200GHz 5.877+j0.986 43.549-j4.395
2.300GHz 6.340+j1.093 43.836-j6.123
2.400GHz 6.930+j1.057 43.950-j8.255
2.500GHz 7.633+j0.788 43.712-j10.830
2.600GHz 8.375+j0.161 42.890-j13.829
2.700GHz 8.963-j0.945 41.214-j17.130
2.800GHz 9.045-j2.521 38.416-j20.464
2.900GHz 8.251-j4.222 34.318-j23.398
3.000GHz 6.579-j5.414 28.942-j25.362
通过比较实施例1、实施例2和对比例中提供的差分阻抗变换器的带宽范围可以看出，实施例1和实施例2中提供的差分阻抗变换器相比对比例中的差分阻抗变换器具有极好的带宽性能，且实施例1和实施例2中差分阻抗变换器的插入损耗和回波损耗均小于对比例中的差分阻抗变换器；另外，通过对比表1、表2和表3中的数据可以看出，在相同的工作频率范围内，实施例1、实施例2中的差分阻抗变换器相比对比例中的差分阻抗变换器具有更好的阻抗变换比，表明了本申请设计的差分阻抗变换器能够更好地兼顾器件的带宽性能、插入损耗和回波损耗以及小体积低成本。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (12)

1.一种差分阻抗变换器，其特征在于，包括：
N个耦合线圈对，每个耦合线圈对均包括第一耦合线圈和第二耦合线圈；其中，N为4的倍数；
N个耦合线圈对中所有第一耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，N个耦合线圈对中所有第二耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口；
所述N个耦合线圈对中第i个耦合线圈对和第N+1-i个耦合线圈对为第i组性能完全相同的耦合线圈对组；其中，i≤N/2；
第k组耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第k组耦合线圈对组中另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口；其中，k∈i；
N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈的第二端相连作为差分阻抗变换器的公共端。
2.根据权利要求1所述的差分阻抗变换器，其特征在于，所述差分阻抗变换器的公共端接地。
3.根据权利要求1所述的差分阻抗变换器，其特征在于，
所述差分阻抗变换器的公共端连接去耦电容的正极，所述去耦电容的负极接地，所述去耦电容的正极连接电源。
4.根据权利要求1所述的差分阻抗变换器，其特征在于，
每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层内设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层通过连通孔串联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层通过连通孔串联作为耦合线圈对中的第二耦合线圈；
将N/2个耦合线圈对上下堆叠作为第一介质层组，将剩余N/2个耦合线圈对上下堆叠作为第二介质层组；所述第一介质层组和所述第二介质层组并列设置，且所述第一介质层组和所述第二介质层组中自上至下或自下至上顺序相同的耦合线圈对为一组性能完全相同的耦合线圈对组；
所述第一介质层组和所述第二介质层组中每两个上下相邻的耦合线圈对之间设置有一中间介质层，所述中间介质层分别通过连通孔与其相邻的两个耦合线圈对中的第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
所述第一介质层组和所述第二介质层组中均包含一个公共端介质层，所述公共端介质层与对应介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联，所述第一介质层组和所述第二介质层组中的公共端介质层相连作为差分阻抗变换器的公共端。
5.根据权利要求1所述的差分阻抗变换器，其特征在于，
第n组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗相等，第n组性能完全相同的耦合线圈对组中两个耦合线圈对的偶模阻抗相等，第n组性能完全相同的耦合线圈对组中耦合线圈的电长度和宽度相等；
第n+1组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗是第n组性能完全相同的耦合线圈对组中两个耦合线圈对的奇模阻抗的二倍；
第n组性能完全相同的耦合线圈对组中耦合线圈的宽度是第n+1组性能完全相同的耦合线圈对组中耦合线圈的宽度的二倍；n∈i，n+1∈i。
6.根据权利要求1所述的差分阻抗变换器，其特征在于，k=1。
7.根据权利要求1所述的差分阻抗变换器，其特征在于，当N为4时，
四个耦合线圈对中第一耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，四个耦合线圈对中第二耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口；
第一个耦合线圈对中第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第四个耦合线圈对中第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口；
第一个耦合线圈对中第二耦合线圈的第二端、第二个耦合线圈对中第一耦合线圈和第二耦合线圈的第二端、第三个耦合线圈对中第一耦合线圈和第二耦合线圈的第二端和第四个耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的公共端。
8.根据权利要求7所述的差分阻抗变换器，其特征在于，所述差分阻抗变换器的公共端接地。
9.根据权利要求7所述的差分阻抗变换器，其特征在于，
所述差分阻抗变换器的公共端连接去耦电容的正极，所述去耦电容的负极接地，所述去耦电容的正极连接电源。
10.根据权利要求7所述的差分阻抗变换器，其特征在于，
每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层内设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层通过连通孔串联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层通过连通孔串联作为耦合线圈对中的第二耦合线圈；
将第一个耦合线圈对和第二个耦合线圈对上下堆叠作为第一介质层组，将第三个耦合线圈对和第四个耦合线圈对上下堆叠作为第二介质层组；所述第一介质层组和所述第二介质层组并列设置，且所述第一介质层组和所述第二介质层组中自上至下或自下至上顺序相同的耦合线圈对为一组性能完全相同的耦合线圈对组；
第一个耦合线圈对和第二个耦合线圈对之间设置有第一中间介质层，所述第一中间介质层分别通过连通孔与第一个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联，所述第一中间介质层分别通过连通孔与第二个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
第三个耦合线圈对和第四个耦合线圈对之间设置有第二中间介质层，所述第二中间介质层分别通过连通孔与第三个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联，所述第二中间介质层分别通过连通孔与第四个耦合线圈对中第一耦合线圈对应的介质层和第二耦合线圈对应的介质层串联；
所述第一介质层组中包含第一公共端介质层，所述第一公共端介质层与所述第一介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联；
所述第二介质层组中包含第二公共端介质层，所述第二公共端介质层与所述第二介质层组中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对应的介质层串联，所述第一公共端介质层和所述第二公共端介质层相连作为差分阻抗变换器的公共端。
11.根据权利要求7所述的差分阻抗变换器，其特征在于，
第一个耦合线圈对的偶模阻抗和第四个耦合线圈对的偶模阻抗相等；第二个耦合线圈对的偶模阻抗和第三个耦合线圈对的偶模阻抗相等；
第一个耦合线圈对的奇模阻抗和第四个耦合线圈对的奇模阻抗相等；第二个耦合线圈对的奇模阻抗和第三个耦合线圈对的奇模阻抗相等；且第二个耦合线圈对的奇模阻抗为第一个耦合线圈对的奇模阻抗的二倍；
第一个耦合线圈对中耦合线圈的电长度和宽度和第四个耦合线圈对中耦合线圈的电长度和宽度相等；第二个耦合线圈对中耦合线圈的电长度和宽度和第三个耦合线圈对中耦合线圈的电长度和宽度相等；且第一个耦合线圈对中耦合线圈的宽度是第二个耦合线圈对中耦合线圈的宽度的二倍。
12.一种电子设备，其特征在于，包括权利要求1-11任一项所述的差分阻抗变换器。
CN202311642195.5A 2023-12-04 2023-12-04 一种差分阻抗变换器及电子设备 Active CN117353694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311642195.5A CN117353694B (zh) 2023-12-04 2023-12-04 一种差分阻抗变换器及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311642195.5A CN117353694B (zh) 2023-12-04 2023-12-04 一种差分阻抗变换器及电子设备

Publications (2)

Publication Number Publication Date
CN117353694A true CN117353694A (zh) 2024-01-05
CN117353694B CN117353694B (zh) 2024-03-08

Family

ID=89365224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311642195.5A Active CN117353694B (zh) 2023-12-04 2023-12-04 一种差分阻抗变换器及电子设备

Country Status (1)

Country Link
CN (1) CN117353694B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106253864A (zh) * 2016-08-11 2016-12-21 宜确半导体（苏州）有限公司 一种射频功率放大器
US20170077873A1 (en) * 2015-09-16 2017-03-16 Ampleon Netherlands B.V. Power Amplifier Cell
CN107124146A (zh) * 2017-05-03 2017-09-01 宜确半导体（苏州）有限公司 一种射频功率放大器
CN210899100U (zh) * 2019-11-22 2020-06-30 深圳市纽瑞芯科技有限公司 一种用于功率放大器的可重构宽带巴伦阻抗匹配电路
CN114300439A (zh) * 2021-12-28 2022-04-08 宜确半导体（苏州）有限公司 巴伦集成结构及具有其的产品
CN114826173A (zh) * 2022-06-30 2022-07-29 深圳市时代速信科技有限公司 一种射频功率器件与电子设备
WO2023051837A1 (zh) * 2021-09-30 2023-04-06 锐石创芯(深圳)科技股份有限公司 射频推挽功率放大电路及射频推挽功率放大器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170077873A1 (en) * 2015-09-16 2017-03-16 Ampleon Netherlands B.V. Power Amplifier Cell
CN106253864A (zh) * 2016-08-11 2016-12-21 宜确半导体（苏州）有限公司 一种射频功率放大器
CN107124146A (zh) * 2017-05-03 2017-09-01 宜确半导体（苏州）有限公司 一种射频功率放大器
CN210899100U (zh) * 2019-11-22 2020-06-30 深圳市纽瑞芯科技有限公司 一种用于功率放大器的可重构宽带巴伦阻抗匹配电路
WO2023051837A1 (zh) * 2021-09-30 2023-04-06 锐石创芯(深圳)科技股份有限公司 射频推挽功率放大电路及射频推挽功率放大器
CN114300439A (zh) * 2021-12-28 2022-04-08 宜确半导体（苏州）有限公司 巴伦集成结构及具有其的产品
CN114826173A (zh) * 2022-06-30 2022-07-29 深圳市时代速信科技有限公司 一种射频功率器件与电子设备

Also Published As

Publication number Publication date
CN117353694B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
EP2458730B1 (en) Radiofrequency amplifier
CN1140940C (zh) 多层基片内提供的高频平衡-不平衡变换器
KR101079015B1 (ko) 합성 우좌향 전송선로를 이용한 이중대역 고주파 증폭기
EP2899803B1 (en) Circuit comprising balun and impedance transforming elements
CN103916090A (zh) 多绕组变压器耦合的放大器
CN101673864A (zh) 使用整合被动组件工艺制造的巴伦器
CN109194295B (zh) 一种介质集成悬置线wlan双通带低噪声放大器
EP0401632B1 (en) Method and apparatus for broadband impedance matching
US7432786B2 (en) High frequency filter
Kim et al. Analysis and Design of Dual-Peak G max-Core CMOS Amplifier in D-Band Embedding a T-Shaped Network
CN111884615B (zh) 一种高阶宽带输入阻抗匹配网络及其应用
CN117353694B (zh) 一种差分阻抗变换器及电子设备
CN1826671B (zh) 压缩型阻抗变换电路
US9362883B2 (en) Passive radio frequency signal handler
TW201315010A (zh) 平衡不平衡轉換器
CN117353693B (zh) 一种差分阻抗变换器及电子设备
TW201918022A (zh) 可調式濾波器
US7463120B2 (en) High frequency filter
CN114374369A (zh) 一种基于ltcc工艺的具有低频传输零点的双工器
US20210135646A1 (en) Power combiner/divider
CN117220630B (zh) 一种巴伦阻抗变换器、差分功率放大器及发射机
CN107548511B (zh) 将输入射频信号变换为输出射频信号的射频变压器
US20220352914A1 (en) Impedance converting circuit and amplifier module
Chaudhary et al. A design of source-degenerated CMOS active negative group delay circuit using bonding wire
EP3155720B1 (en) Wideband impedance transformer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant