CN117353693B - 一种差分阻抗变换器及电子设备 - Google Patents
一种差分阻抗变换器及电子设备 Download PDFInfo
- Publication number
- CN117353693B CN117353693B CN202311642058.1A CN202311642058A CN117353693B CN 117353693 B CN117353693 B CN 117353693B CN 202311642058 A CN202311642058 A CN 202311642058A CN 117353693 B CN117353693 B CN 117353693B
- Authority
- CN
- China
- Prior art keywords
- coupling coil
- differential
- coupling
- coil pair
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 claims abstract description 419
- 238000010168 coupling process Methods 0.000 claims abstract description 419
- 238000005859 coupling reaction Methods 0.000 claims abstract description 419
- 239000003990 capacitor Substances 0.000 claims description 54
- 238000004891 communication Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 24
- 238000003780 insertion Methods 0.000 description 12
- 230000037431 insertion Effects 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 230000009466 transformation Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 101000742844 Homo sapiens RNA-binding motif protein, Y chromosome, family 1 member A1 Proteins 0.000 description 5
- 102100038040 RNA-binding motif protein, Y chromosome, family 1 member A1 Human genes 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 101100532065 Arabidopsis thaliana RTM3 gene Proteins 0.000 description 3
- 101001046999 Homo sapiens Kynurenine-oxoglutarate transaminase 3 Proteins 0.000 description 3
- 101001076867 Homo sapiens RNA-binding protein 3 Proteins 0.000 description 3
- 102100025902 RNA-binding protein 3 Human genes 0.000 description 3
- 101150092658 RTM1 gene Proteins 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 101000743242 Homo sapiens RNA-binding protein 4 Proteins 0.000 description 2
- 101000635761 Homo sapiens Receptor-transporting protein 3 Proteins 0.000 description 2
- 102100038153 RNA-binding protein 4 Human genes 0.000 description 2
- 101150088095 RTM2 gene Proteins 0.000 description 2
- 102100030849 Receptor-transporting protein 3 Human genes 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明涉及一种差分阻抗变换器及电子设备，属于集成电路技术领域。包括N个耦合线圈对，每个耦合线圈对包括第一耦合线圈和第二耦合线圈；所有第二耦合线圈的第一端相连作为第一差分输入信号端口，所有第一耦合线圈的第一端相连作为第二差分输入信号端口；第i个耦合线圈对和第N+1‑i个耦合线圈对为第i组耦合线圈对组；第k组耦合线圈对组中一个耦合线圈对中第一耦合线圈的第二端作为第一差分输出信号端口，另一个耦合线圈对中第二耦合线圈的第二端作为第二差分输出信号端口；未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈的第二端分别连接作为第一公共端和第二公共端；本发明的差分阻抗变换器具有较高的平衡度。
Description
技术领域
本发明涉及集成电路技术领域，尤其是指一种差分阻抗变换器及电子设备。
背景技术
随着数字通信和数据处理技术的迅速发展，对高速数据传输质量的要求越来越高，因此对差分阻抗变换器的平衡度提出了更高的要求。差分阻抗变换器的平衡度对于信号传输质量、抗干扰能力和增益控制等方面都具有重要作用。通过保持差分信号路径的平衡度，可以提高系统的性能和可靠性，确保差分信号的准确传输和处理。
然而，差分阻抗变换器的平衡度面临以下问题：1、器件不匹配：差分阻抗变换器中使用的电阻、电容等元件可能存在制造偏差或温度漂移，导致差分信号的平衡度受到影响。这种不匹配会引起差分信号的失真，降低系统的性能。2、电源噪声：差分阻抗变换器的性能受到电源噪声的影响。由于电源噪声可能在差分信号路径中产生不平衡，会引入额外的噪声成分，降低系统的信噪比。3、信号干扰：外部干扰源（如电磁干扰）可能会对差分信号路径产生不平衡的影响，导致差分信号的失真，这种干扰可能来自周围环境或其他电路元件。
为了解决这些问题，现代的差分阻抗变换器设计采用了一系列技术和方法：1、精确匹配和校准：通过选择高精度的电阻、电容等元件，并进行精确的匹配和校准，可以减小器件不匹配带来的影响，但是采用高精度的被动元件往往会增加器件成本。2、抗干扰设计：采用屏蔽、隔离和滤波等技术，可以有效减少外部干扰对差分信号的影响，提高系统的抗干扰能力，但是这种方式存在成本高、复杂性强且效果有限的问题。3、电源噪声抑制：使用低噪声电源、滤波器和稳压器等技术，可以降低电源噪声对差分信号的干扰，这种方式对于平衡度的改善效果有限，还会增加系统能耗。总的来说，差分阻抗变换器的平衡度问题是一个需要重视和解决的挑战。通过合适的设计和技术手段，可以减小不平衡因素的影响，提高差分阻抗变换器的性能和可靠性。
综上所述，如何设计一种既具有较宽频带范围和低插入损耗，而且能够实现具有良好的平衡度的差分阻抗变换器是目前需要解决的问题。
发明内容
为此，本发明所要解决的技术问题在于如何设计一种既具有较宽的频带范围和低插入损耗，又具有良好的平衡度的差分阻抗变换器。
为解决上述技术问题，本发明提供了一种差分阻抗变换器，包括：
N个耦合线圈对，每个耦合线圈对均包括第一耦合线圈和第二耦合线圈；其中，N为大于等于4的偶数；
N个耦合线圈对中所有第二耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，N个耦合线圈对中所有第一耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口，所述第一差分输入信号端口和所述第二差分输入信号端口的位置轴对称；
所述N个耦合线圈对中第i个耦合线圈对和第N+1-i个耦合线圈对为第i组性能完全相同的耦合线圈对组；其中，i≤N/2；
第k组耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第k组耦合线圈对组中另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口，所述第一差分输出信号端口和所述第二差分输出信号端口的位置轴对称；其中，k∈i；
作为第一差分输出信号端口的耦合线圈对中第二耦合线圈的第二端与N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的第一公共端；
作为第二差分输出信号端口的耦合线圈对中第一耦合线圈的第二端与N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对中第二耦合线圈的第二端相连作为差分阻抗变换器的第二公共端，所述第一公共端和所述第二公共端的位置轴对称。
在本发明的一个实施例中，所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端位置对称并虚地，虚地位于所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端的中心对称点。
在本发明的一个实施例中，所述差分阻抗变换器的第一公共端连接第一电感的一端，所述第一电感的另一端连接第一去耦电容的正极，所述第一去耦电容的正极连接电源，所述第一去耦电容的负极接地；
所述差分阻抗变换器的第二公共端连接第二电感的一端，所述第二电感的另一端连接第二去耦电容的正极，所述第二去耦电容的正极连接电源，所述第二去耦电容的负极接地；
所述第一电感和所述第二电感的感抗相同且位置轴对称，所述第一去耦电容和所述第二去耦电容的容抗相同且位置轴对称。
在本发明的一个实施例中，每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层上设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层并联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层并联作为耦合线圈对中的第二耦合线圈；
将第一个至第N/2个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第一介质层组，将第N/2+1个至第N个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第二介质层组；所述第一介质层组和所述第二介质层组在同一水平面上并列设置，所述第一介质层组和所述第二介质层组的位置轴对称；
所述第一介质层组和所述第二介质层组中每个耦合线圈对均设置有公共端介质层，所述第一介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第二耦合线圈对应的介质层相连，所述第二介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第一耦合线圈对应的介质层相连；
所述第一介质层组和所述第二介质层组中位置对称的两个耦合线圈对中的公共端介质层相连。
在本发明的一个实施例中，N个耦合线圈对的位置轴对称；
N个耦合线圈对的奇模阻抗均相等，N个耦合线圈对的偶模阻抗均相等，N个耦合线圈对中耦合线圈的电长度和宽度均相等；
第N个耦合线圈对中耦合线圈的偶模阻抗与第N个耦合线圈对的偶模阻抗相等，第N个耦合线圈对中耦合线圈的奇模阻抗为第N个耦合线圈对的奇模阻抗的二倍。
在本发明的一个实施例中，k=1。
在本发明的一个实施例中，当N为4时，
四个耦合线圈对中第二耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，四个耦合线圈对中第一耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口，所述第一差分输入信号端口与所述第二差分输入信号端口的位置轴对称；
第一个耦合线圈对中第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第四个耦合线圈对中第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口，所述第一差分输出信号端口与所述第二差分输出信号端口的位置中心对称；
第一个耦合线圈对中第二耦合线圈的第二端、第二个耦合线圈对中第一耦合线圈的第二端和第三个耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的第一公共端；
第四个耦合线圈对中第一耦合线圈的第二端、第二个耦合线圈对中第二耦合线圈的第二端和第三个耦合线圈对中第二耦合线圈的第二端相连作为差分阻抗变换器的第二公共端，所述第一公共端与所述第二公共端的位置轴对称。
在本发明的一个实施例中，所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端位置对称并虚地，虚地位于所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端的中心对称点。
在本发明的一个实施例中，所述差分阻抗变换器的第一公共端连接第一电感的一端，所述第一电感的另一端连接第一去耦电容的正极，所述第一去耦电容的正极连接电源，所述第一去耦电容的负极接地；
所述差分阻抗变换器的第二公共端连接第二电感的一端，所述第二电感的另一端连接第二去耦电容的正极，所述第二去耦电容的正极连接电源，所述第二去耦电容的负极接地；
所述第一电感和所述第二电感的感抗相同且位置轴对称，所述第一去耦电容和所述第二去耦电容的容抗相同且位置轴对称。
在本发明的一个实施例中，每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层上设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层并联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层并联作为耦合线圈对中的第二耦合线圈；
将第一个耦合线圈对和第二个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第一介质层组，将第三个耦合线圈对和第四个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第二介质层组；所述第一介质层组和所述第二介质层组在同一水平面上并列设置，所述第一介质层组和所述第二介质层组的位置轴对称；
四个耦合线圈对均设置有公共端介质层，所述第一介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第二耦合线圈对应的介质层相连，所述第二介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第一耦合线圈对应的介质层相连；
第一个耦合线圈中的公共端介质层与第三个耦合线圈对中的公共端介质层相连作为差分阻抗变换器的第一公共端，第二个耦合线圈对中的公共端介质层与第四个耦合线圈对中的公共端介质层相连作为差分阻抗变换器的第二公共端，所述第一公共端与所述第二公共端的位置轴对称。
在本发明的一个实施例中，四个耦合线圈对的位置轴对称；
四个耦合线圈对的奇模阻抗均相等，四个耦合线圈对的偶模阻抗均相等，四个耦合线圈对中耦合线圈的电长度和宽度均相等；
每个耦合线圈对中耦合线圈的偶模阻抗与耦合线圈对的偶模阻抗相等，每个耦合线圈对中耦合线圈的奇模阻抗是耦合线圈对的奇模阻抗的二倍。
本发明还提供了一种电子设备，包括上述的差分阻抗变换器。
本发明提供的差分阻抗变换器采用耦合线圈对设计，结构简单，容易实现，成本低廉；并且，通过改变耦合线圈对的奇模阻抗和偶模阻抗即可实现高阻抗变换，具有良好的阻抗匹配特性；由于采用偶数个耦合线圈对使得差分阻抗变换器的结构十分对称。除此之外，本申请对未作为差分输出信号端口的耦合线圈的第二端的连接方式进行了设计，将其分为第一公共端和第二公共端，使得差分阻抗变换器的结构完全对称，增强了差分信号与共模信号的隔离效果，有效消除了共模噪声和干扰，减小了不同端口之间的信号耦合，进一步提升了器件的平衡度，提高了信号传输的稳定性。另外，该差分阻抗变换器的频带范围达到了3.7GHz，且在整个频带范围内几乎没有插入损耗，在传输过程中能够保持信号的强度和质量，从而实现高效传输，因此，本申请提供的差分阻抗变换器可以更好地应用在高传输效率和高准确性的通信系统中。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中：
图1为本发明提供的一种差分阻抗变换器的电路结构示意图；
图2为本发明提供的第二种差分阻抗变换器的电路结构示意图；
图3为本发明提供的第三种差分阻抗变换器的电路结构示意图；
图4为图1所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图；
图5为图1所示的差分阻抗变换器的频率响应曲线示意图；其中，图5中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，图5中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图；
图6为图1所示的差分阻抗变换器的结构示意图；其中，图6中的（a）为差分阻抗变换器的3D结构示意图，图6中的（b）为差分阻抗变换器的俯视图，图6中的（c）为差分阻抗变换器的侧视图；
图7为图6所示的差分阻抗变换器的连接示意图；
图8为图6所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图；
图9为图6所示的差分阻抗变换器的频率响应曲线示意图；其中，图9中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，图9中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图；
说明书附图标记说明：11、第一个耦合线圈对；12、第二个耦合线圈对；13、第三个耦合线圈对；14、第四个耦合线圈对；
111、第一个耦合线圈对中的第一耦合线圈；112、第一个耦合线圈对中的第二耦合线圈；121、第二个耦合线圈对中的第一耦合线圈；122、第二个耦合线圈对中的第二耦合线圈；131、第三个耦合线圈对中的第一耦合线圈；132、第三个耦合线圈对中的第二耦合线圈；141、第四个耦合线圈对中的第一耦合线圈；142、第四个耦合线圈对中的第二耦合线圈。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。
本申请实施例提供了一种差分阻抗变换器，其具体包括：
N个耦合线圈对，每个耦合线圈对均包括第一耦合线圈和第二耦合线圈；其中，N为大于等于4的偶数；
N个耦合线圈对中所有第二耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，N个耦合线圈对中所有第一耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口，第一差分输入信号端口和第二差分输入信号端口的位置轴对称；
N个耦合线圈对中第i个耦合线圈对和第N+1-i个耦合线圈对为第i组性能完全相同的耦合线圈对组；其中，i≤N/2；
第k组耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第k组耦合线圈对组中另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口，第一差分输出信号端口和第二差分输出信号端口的位置轴对称；其中，k∈i；
作为第一差分输出信号端口的耦合线圈对中第二耦合线圈的第二端与N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的第一公共端；
作为第二差分输出信号端口的耦合线圈对中第一耦合线圈的第二端与N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对中第二耦合线圈的第二端相连作为差分阻抗变换器的第二公共端，第一公共端和第二公共端的位置轴对称。
本申请提供的差分阻抗变换器采用耦合线圈对设计，结构简单，容易实现，成本低廉；并且，通过改变耦合线圈对的奇模阻抗和偶模阻抗即可实现高阻抗变换，具有良好的阻抗匹配特性；另外，本申请将未作为差分输出信号端口的耦合线圈的第二端分为第一公共端和第二公共端，使得差分阻抗变换器的结构完全对称，增强了差分信号与共模信号的隔离效果，有效消除了共模噪声和干扰，减小了不同端口之间的信号耦合，进一步提升了器件的平衡度，提高了信号传输的稳定性，具有更好的适用性和实用价值；除此之外，该差分阻抗变换器在整个频带范围内几乎没有插入损耗，从而在传输过程中能够保持信号的强度和质量以实现高效传输；因此，本申请提供的差分阻抗变换器可以更好地应用在高传输效率和高准确性的通信系统中。
可选地，耦合线圈对的数量N可以为4、6或其他大于4的偶数，在设计差分阻抗变换器时，需要综合考虑器件的性能和体积决定耦合线圈对的数量。示例地，本申请的一个具体实施例中采用四个耦合线圈对设计的差分阻抗变换器，既有良好的带宽性能和平衡度，相对使用更多耦合线圈对设计的差分阻抗变换器还具有更小的体积和成本。
可选地，根据应用场景不同，可以将差分阻抗变换器的第一公共端和第二公共端连接不同负载：
具体地，可以将差分阻抗变换器的第一公共端和第二公共端位置对称并虚地，虚地位于差分阻抗变换器的第一公共端和差分阻抗变换器的第二公共端的中心对称点，从而降低不同端口之间的电磁干扰，增强差分信号和共模信号的隔离效果；
或者，在另一些应用场景中，还可以将差分阻抗变换器的第一公共端连接第一电感的一端，第一电感的另一端连接第一去耦电容的正极，第一去耦电容的正极连接电源，其负极接地；同样地，差分阻抗变换器的第二公共端连接第二电感的一端，第二电感的另一端连接第二去耦电容的正极，第二去耦电容的正极连接电源，其负极接地，其中，第一电感和第二电感的感抗相同且位置轴对称，第一去耦电容和第二去耦电容的容抗相同且位置轴对称；
第一电感和第二电感可以滤除电源的低频纹波和噪声，防止低频纹波和噪声通过馈电端口进入差分阻抗变换器，又通过第一去耦电容和第二去耦电容过滤信号中可能存在的高频纹波和噪声，从而提供更稳定和干净的信号。
进一步地，差分阻抗变换器的阻抗变换比可以通过改变耦合线圈对的奇模阻抗、偶模阻抗来实现：
具体地，在本申请的一些实施例中，N个耦合线圈对的位置轴对称；
N个耦合线圈对的奇模阻抗Zo均相等，N个耦合线圈对的偶模阻抗Ze均相等，N个耦合线圈对中耦合线圈的电长度和宽度均相等；
第N个耦合线圈对中耦合线圈的偶模阻抗Ze与第N个耦合线圈对的偶模阻抗Ze相等，第N个耦合线圈对中耦合线圈的奇模阻抗Zo为第N个耦合线圈对的奇模阻抗Zo的二倍。
基于上述耦合线圈对的特性阻抗限制，可以使得差分阻抗变换器的差分输入信号端口到差分输出信号端口的阻抗变换比为1：9，实现高阻抗变换比。
可选地，在本申请的一些实施例中，可以将任意一组性能完全相同的耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端和另一个耦合线圈对中的第二耦合线圈的第二端分别作为第一差分输出信号端口和第二差分输出信号端口，第一差分输出信号端口与第二差分输出信号端口的位置轴对称；
优选地，作为本申请的具体示例，k=1，即将第一个耦合线圈对中第一耦合线圈的第一端和第N个耦合线圈对中第二耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口和第二差分输出信号端口，这样可以进一步提高差分阻抗变换器的性能。
基于上述实施例中提供的差分阻抗变换器，本申请采用3D堆叠封装方式将其集成在多层基板中，使用锡焊接方式将多层基板连接在一起。其具体实现方式为：
每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层上设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层并联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层并联作为耦合线圈对中的第二耦合线圈；
将第一个至第N/2个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第一介质层组，将第N/2+1个至第N个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第二介质层组；第一介质层组和第二介质层组在同一水平面上并列设置，第一介质层组与第二介质层组位置轴对称；
第一介质层组和第二介质层组中每个耦合线圈对均设置有公共端介质层，第一介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第二耦合线圈对应的介质层相连，第二介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第一耦合线圈对应的介质层相连；
第一介质层组和第二介质层组中位置对称的两个耦合线圈对中的公共端介质层相连。
示例地，当耦合线圈对的数量N为6时，第一个耦合线圈对、第二个耦合线圈对和第三个耦合线圈对按照从小到大的顺序水平排列作为第一介质层组，第四个耦合线圈对、第五个耦合线圈对和第六个耦合线圈对按照从小到大的顺序水平排列作为第二介质层组，由于第一介质层组和第二介质层组在同一水平面上并列设置，因此，第一个耦合线圈对和第四个耦合线圈对为两个介质层组中位置对称的两个耦合线圈对。
本申请实施例中提供的采用3D堆叠封装方式实现的差分阻抗变换器使用的介质层一共为5层，比现有的差分阻抗变换器使用的介质层数少，从而使得制备工艺更简单，成本更低，还能减少因多层介质层中的金属线路引入的电磁干扰和耦合效应，有效提高了器件的性能。
下面通过两个具体实施例对上述实施例中提供的差分阻抗变换器进行解释说明：
实施例1
请参阅图1，图1为本申请实施例提供的一种由4个耦合线圈对组成的差分阻抗变换器，其具体包括：
第一个耦合线圈对11、第二个耦合线圈对12、第三个耦合线圈对13、第四个耦合线圈对14；其中，第一个耦合线圈对11和第四个耦合线圈对14作为第一组性能完全相同的耦合线圈对组，第二个耦合线圈对12和第三个耦合线圈对13作为第二组性能完全相同的耦合线圈对组；
四个耦合线圈对中第二耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口P1，四个耦合线圈对中第一耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口P2，第一差分输入信号端口P1与第二差分输入信号端口P2的位置轴对称；
第一个耦合线圈对11中第一耦合线圈111的第二端作为差分阻抗变换器的第一差分输出信号端口P3，第四个耦合线圈对14中第二耦合线圈142的第二端第二差分输出信号端口P4，第一差分输出信号端口P3与第二差分输出信号端口P4的位置轴对称；
第一个耦合线圈对11中第二耦合线圈112的第二端、第二个耦合线圈对12中第一耦合线圈121的第二端和第三个耦合线圈对13中第一耦合线圈131的第二端相连作为差分阻抗变换器的第一公共端Commom1；
第四个耦合线圈对14中第一耦合线圈141的第二端、第二个耦合线圈对12中第二耦合线圈122的第二端和第三个耦合线圈对13中第二耦合线圈132的第二端相连作为差分阻抗变换器的第二公共端Common2，第一公共端Commom1与第二公共端Commom2的位置轴对称。
在本申请的一些实施例中，四个耦合线圈对的位置轴对称；
四个耦合线圈对的奇模阻抗Zo均相等，四个耦合线圈对的偶模阻抗Ze均相等，四个耦合线圈对中耦合线圈的电长度和宽度均相等；
每个耦合线圈对中耦合线圈的偶模阻抗Ze与耦合线圈对的偶模阻抗Ze相等，每个耦合线圈对中耦合线圈的奇模阻抗Zo是耦合线圈对的奇模阻抗Zo的二倍。
请参阅图2，图2为本申请一些实施例中将差分阻抗变换器的第一公共端和第二公共端分别接地的电路结构示意图。
请参阅图3，图3为本申请的另一些实施例中，将差分阻抗变换器的第一公共端和第二公共端作为供电端进行使用的电路结构示意图；
具体地，差分阻抗变换器的第一公共端Common1连接第一电感L1的一端，第一电感L1的另一端连接第一去耦电容C1的正极，第一去耦电容C1的正极连接电源VDD，其负极接地；
差分阻抗变换器的第二公共端Common2连接第二电感L2的一端，第二电感L2的另一端连接第二去耦电容C2的正极，第二去耦电容C2的正极连接电源VDD，其负极接地；
第一电感L1与第二电感L2的感抗相同且两者位置轴对称，第一去耦电容C1与第二去耦电容C2的容抗相同且两者位置轴对称。
连接不同负载的差分阻抗变换器可以应用于不同场景，可以根据应用需求灵活设计，简化了电路设计和布局。
请参阅图4，图4为本申请实施例提供的图1所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图，从图中可以看出在700MHz~3.700GHz频率范围内，该差分阻抗变换器的回波损耗S11小于-20dB，插入损耗S21接近于0dB；
差分阻抗变换器的回波损耗小于-20dB，说明器件在整个频带范围内的信号反射程度非常低，表明该差分阻抗变换器不仅能够有效匹配输入源的阻抗，并可以最大限度地吸收信号实现高效的能量传输；其插入损耗在整个频带范围内接近于0，表明器件在整个信号传输过程中几乎没有损耗，保持了信号的强度和质量。
图5为图1所示的差分阻抗变换器的频率响应曲线示意图；
图5中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~3.700GHz频率范围内，该差分阻抗变换器的两个差分输出信号端口之间的相位差始终为180°，表现出了良好的相位平衡特性。
图5中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~3.700GHz频率范围内，该差分阻抗变换器的平衡度小于-300dB，具有较高的平衡度；
平衡度是衡量差分阻抗变换器的重要指标，会直接影响信号传输质量和干扰抑制能力，较高的平衡度意味着较好的谐波抑制能力和较少的共模噪声引入，平衡度的绝对值越大代表器件的平衡度越好。
如表1所示为上述实施例提供的差分阻抗变换器的阻抗变换比随频率的变化数据，其中，freq为工作频率，Zin1为差分输入信号端口的阻抗，Zin2为差分输出信号端口的阻抗；
表1
| freq | Zin1 | Zin2 |
| 600.0MHz | 7.323+j1.951 | 37.936-j9.708 |
| 700.0MHz | 7.285+j0.471 | 42.355-j5.688 |
| 800.0MHz | 6.680-j0.268 | 46.280-j4.123 |
| 900.0MHz | 6.107-j0.509 | 49.208-j4.184 |
| 1.000GHz | 5.684-j0.515 | 50.988-j5.131 |
| 1.100GHz | 5.393-j0.423 | 51.714-j6.387 |
| 1.200GHz | 5.201-j0.293 | 51.605-j7.567 |
| 1.300GHz | 5.082-j0.155 | 50.917-j8.457 |
| 1.400GHz | 5.015-j0.020 | 49.883-j8.970 |
| 1.500GHz | 4.986+j0.104 | 48.686-j9.100 |
| 1.600GHz | 4.985+j0.214 | 47.462-j8.882 |
| 1.700GHz | 5.005+j0.310 | 46.301-j8.370 |
| 1.800GHz | 5.039+j0.391 | 45.262-j7.620 |
| 1.900GHz | 5.083+j0.456 | 44.378-j6.687 |
| 2.000GHz | 5.132+j0.508 | 43.671-j5.619 |
| 2.100GHz | 5.184+j0.546 | 43.146-j4.456 |
| 2.200GHz | 5.236+j0.573 | 42.808-j3.236 |
| 2.300GHz | 5.284+j0.590 | 42.655-j1.988 |
| 2.400GHz | 5.329+j0.600 | 42.681-j0.741 |
| 2.500GHz | 5.368+j0.605 | 42.880+j0.483 |
| 2.600GHz | 5.402+j0.606 | 43.244+j1.659 |
| 2.700GHz | 5.430+j0.607 | 43.763+j2.765 |
| 2.800GHz | 5.454+j0.609 | 44.425+j3.783 |
| 2.900GHz | 5.475+j0.614 | 45.213+j4.690 |
| 3.000GHz | 5.494+j0.623 | 46.110+j5.470 |
| 3.100GHz | 5.513+j0.637 | 47.091+j6.105 |
| 3.200GHz | 5.536+j0.657 | 48.128+j6.584 |
| 3.300GHz | 5.564+j0.682 | 49.190+j6.898 |
| 3.400GHz | 5.601+j0.712 | 50.237+j7.649 |
| 3.500GHz | 5.650+j0.745 | 51.232+j7.047 |
| 3.600GHz | 5.713+j0.779 | 52.133+j6.915 |
| 3.700GHz | 5.795+j0.810 | 52.903+j6.688 |
| 3.800GHz | 5.900+j0.836 | 53.512+j6.418 |
| 3.900GHz | 6.031+j0.848 | 53.941+j6.172 |
| 4.000GHz | 6.192+j0.838 | 54.187+j6.033 |
| 4.100GHz | 6.389+j0.794 | 54.268+j6.096 |
| 4.200GHz | 6.624+j0.698 | 54.230+j6.475 |
| 4.300GHz | 6.899+j0.521 | 54.153+j7.305 |
通过上述数据可以看出，本申请实施例提供的差分阻抗变换器的频带范围为700MHz~3.700GHz，具有优秀的带宽特性、极高的平衡度和极小的插入损耗，对于需要处理频带范围宽的信号且要求高质量传输的应用，例如无线通信系统和高速数据传输等都具有重要意义。
实施例2
本申请实施例采用3D堆叠封装方式将上述实施例1中提供的差分阻抗变换器集成在多层基板中，使用锡焊接方式将多层基板连接在一起，如图6所示为制备好的差分阻抗变化器的结构示意图，其中，图6中的（a）所示为制备好的差分阻抗变换器的3D结构示意图，图6中的（b）和图6中的（c）所示分别为该差分阻抗变换器的俯视图和侧视图。
具体地，请参阅图7，图7为图6所示的差分阻抗变换器的具体连接方式示意图：
第一个耦合线圈对11由四个介质层LTM1、LTM2、LTM3、LTM4上下堆叠组成，其中，LTM1和LTM3通过连通孔并联作为第一个耦合线圈对11中第一耦合线圈111；LTM2和LTM4通过连通孔并联作为第一个耦合线圈对11中第二耦合线圈112；
第二个耦合线圈对12由四个介质层LBM1、LBM2、LBM3、LBM4上下堆叠组成，其中，LBM1和LBM3通过连通孔并联作为第二个耦合线圈对12中第一耦合线圈121；LBM2和LBM4通过连通孔并联作为第二个耦合线圈对12中第二耦合线圈122；
第三个耦合线圈对13由四个介质层RTM1、RTM2、RTM3、RTM4上下堆叠组成，其中，RTM1和RTM3通过连通孔并联作为第三个耦合线圈对13中第一耦合线圈131；RTM2和RTM4通过连通孔并联作为第三个耦合线圈对13中第二耦合线圈132；
第四个耦合线圈对14由四个介质层RBM1、RBM2、RBM3、RBM4上下堆叠组成，其中，RBM1和RBM3通过连通孔并联作为第四个耦合线圈对14中第一耦合线圈141；RBM2和RBM4通过连通孔并联作为第四个耦合线圈对14中第二耦合线圈142；
将第一个耦合线圈对11和第二个耦合线圈对12按照耦合线圈对的序号自小到大水平排列作为第一介质层组，将第三个耦合线圈对13和第四个耦合线圈对14按照耦合线圈对的序号自小到大水平排列作为第二介质层组；第一介质层组和第二介质层组在同一水平面上并列设置；
第一个耦合线圈对11中设置有第一公共端介质层M1，第一公共端介质层M1与第一个耦合线圈对11中第二耦合线圈112对应的介质层LTM2和LTM4相连；
第二个耦合线圈对12中设置有第二公共端介质层M2，第二公共端介质层M2与第二个耦合线圈对12中第二耦合线圈122对应的介质层LBM2和LBM4相连；
第三个耦合线圈对13中设置有第三公共端介质层M3，第三公共端介质层M3与第三个耦合线圈对13中第一耦合线圈131对应的介质层RTM1和RTM3相连；
第四个耦合线圈对14中设置有第四公共端介质层M4，第四公共端介质层M4与第四个耦合线圈对14中第一耦合线圈141对应的介质层RBM1和RBM3相连；
第一公共端介质层M1和第三公共端介质层M3相连作为差分阻抗变换器的第一公共端，第二公共端介质层M2和第四公共端介质层M4相连作为差分阻抗变换器的第二公共端。
请参阅图8，图8为本申请实施例提供的图6所示的差分阻抗变换器的回波损耗和插入损耗随频率的变化曲线示意图，从图中可以看出在700MHz~3.700GHz频率范围内，该差分阻抗变换器的回波损耗小于0.7dB，插入损耗接近于0。
图9为图6所示的差分阻抗变换器的频率响应曲线示意图；
图9中的（a）所示为差分阻抗变换器的相位平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~3.700GHz频率范围内，该差分阻抗变换器的两个差分输出信号端口之间的相位差接近180°，表现出了良好的相位平衡特性。
图9中的（b）为差分阻抗变换器的幅度平衡特性随频率的变化曲线示意图，从图中可以看出，在700MHz~3.700GHz频率范围内，该差分阻抗变换器的平衡度小于-83dB，具有较高的平衡度。
如表2所示为上述实施例提供的差分阻抗变换器的阻抗变换比随频率的变化数据，其中，freq为工作频率，Zin1为差分输入信号端口的阻抗，Zin2为差分输出信号端口的阻抗；
表2
| freq | Zin1 | Zin2 |
| 600.0MHz | 7.373+j1.262 | 39.980-j6.449 |
| 700.0MHz | 7.341+j0.614 | 41.245-j1.885 |
| 800.0MHz | 7.088+j0.171 | 43.811+j0.587 |
| 900.0MHz | 6.782-j0.073 | 46.479+j1.288 |
| 1.000GHz | 6.500-j0.181 | 48.615+j0.709 |
| 1.100GHz | 6.260-j0.205 | 49.892-j0.638 |
| 1.200GHz | 6.063-j0.177 | 50.227-j2.258 |
| 1.300GHz | 5.904-j0.117 | 49.724-j3.754 |
| 1.400GHz | 5.777-j0.037 | 48.598-j4.851 |
| 1.500GHz | 5.678+j0.053 | 47.098-j5.413 |
| 1.600GHz | 5.601+j0.150 | 45.449-j5.411 |
| 1.700GHz | 5.545+j0.249 | 43.841-j4.882 |
| 1.800GHz | 5.505+j0.349 | 42.404-j3.901 |
| 1.900GHz | 5.479+j0.445 | 41.230-j2.552 |
| 2.000GHz | 5.466+j0.539 | 40.378-j0.919 |
| 2.100GHz | 5.462+j0.627 | 39.889+j0.922 |
| 2.200GHz | 5.465+j0.709 | 39.793+j2.900 |
| 2.300GHz | 5.475+j0.785 | 40.118+j4.945 |
| 2.400GHz | 5.488+j0.853 | 40.890+j6.986 |
| 2.500GHz | 5.503+j0.914 | 42.137+j8.939 |
| 2.600GHz | 5.517+j0.967 | 43.884+j10.702 |
| 2.700GHz | 5.529+j1.013 | 46.143+j12.141 |
| 2.800GHz | 5.536+j1.051 | 48.898+j13.085 |
| 2.900GHz | 5.536+j1.083 | 52.074+j13.319 |
| 3.000GHz | 5.527+j1.109 | 55.489+j12.606 |
| 3.100GHz | 5.506+j1.130 | 58.821+j10.736 |
| 3.200GHz | 5.470+j1.149 | 61.579+j7.623 |
| 3.300GHz | 5.416+j1.167 | 63.169+j3.437 |
| 3.400GHz | 5.341+j1.187 | 63.059-j1.300 |
| 3.500GHz | 5.241+j1.213 | 61.021-j5.805 |
| 3.600GHz | 5.113+j1.249 | 57.275-j9.212 |
| 3.700GHz | 4.952+j1.303 | 52.413-j10.912 |
| 3.800GHz | 4.753+j1.381 | 47.159-j10.653 |
| 3.900GHz | 4.511+j1.497 | 42.147-j8.465 |
| 4.000GHz | 4.220+j1.667 | 37.832-j4.473 |
| 4.100GHz | 3.877+j1.915 | 34.550-j1.304 |
| 4.200GHz | 3.482+j2.279 | 32.692+j9.146 |
| 4.300GHz | 3.045+j2.812 | 33.119+j19.934 |
由表2中数据可以看出，在700MHz~3.700GHz频率范围内，该差分阻抗变换器具备较高的平衡度同时，还可以实现输入端至输出端约为1：9的阻抗变换比。
本申请实施例还提供了一种电子设备，该电子设备包括上述实施例提供的差分阻抗变换器。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (12)
1.一种差分阻抗变换器，其特征在于，包括：
N个耦合线圈对，每个耦合线圈对均包括第一耦合线圈和第二耦合线圈；其中，N为大于等于4的偶数；
N个耦合线圈对中所有第二耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，N个耦合线圈对中所有第一耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口，所述第一差分输入信号端口和所述第二差分输入信号端口的位置轴对称；
所述N个耦合线圈对中第i个耦合线圈对和第N+1-i个耦合线圈对为第i组性能完全相同的耦合线圈对组；其中，i≤N/2；
第k组耦合线圈对组中一个耦合线圈对中的第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第k组耦合线圈对组中另一个耦合线圈对中的第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口，所述第一差分输出信号端口和所述第二差分输出信号端口的位置轴对称；其中，k∈i；
作为第一差分输出信号端口的耦合线圈对中第二耦合线圈的第二端与N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的第一公共端；
作为第二差分输出信号端口的耦合线圈对中第一耦合线圈的第二端与N个耦合线圈对中未作为第一差分输出信号端口和第二差分输出信号端口的耦合线圈对中第二耦合线圈的第二端相连作为差分阻抗变换器的第二公共端，所述第一公共端和所述第二公共端的位置轴对称。
2.根据权利要求1所述的差分阻抗变换器，其特征在于，所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端位置对称并虚地，虚地位于所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端的中心对称点。
3.根据权利要求1所述的差分阻抗变换器，其特征在于，
所述差分阻抗变换器的第一公共端连接第一电感的一端，所述第一电感的另一端连接第一去耦电容的正极，所述第一去耦电容的正极连接电源，所述第一去耦电容的负极接地；
所述差分阻抗变换器的第二公共端连接第二电感的一端，所述第二电感的另一端连接第二去耦电容的正极，所述第二去耦电容的正极连接电源，所述第二去耦电容的负极接地；
所述第一电感和所述第二电感的感抗相同且位置轴对称，所述第一去耦电容和所述第二去耦电容的容抗相同且位置轴对称。
4.根据权利要求1所述的差分阻抗变换器，其特征在于，
每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层上设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层并联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层并联作为耦合线圈对中的第二耦合线圈；
将第一个至第N/2个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第一介质层组，将第N/2+1个至第N个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第二介质层组；所述第一介质层组和所述第二介质层组在同一水平面上并列设置，所述第一介质层组和所述第二介质层组的位置轴对称；
所述第一介质层组和所述第二介质层组中每个耦合线圈对均设置有公共端介质层，所述第一介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第二耦合线圈对应的介质层相连，所述第二介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第一耦合线圈对应的介质层相连；
所述第一介质层组和所述第二介质层组中位置对称的两个耦合线圈对中的公共端介质层相连。
5.根据权利要求1所述的差分阻抗变换器，其特征在于，
N个耦合线圈对的位置轴对称；
N个耦合线圈对的奇模阻抗均相等，N个耦合线圈对的偶模阻抗均相等，N个耦合线圈对中耦合线圈的电长度和宽度均相等；
第N个耦合线圈对中耦合线圈的偶模阻抗与第N个耦合线圈对的偶模阻抗相等，第N个耦合线圈对中耦合线圈的奇模阻抗为第N个耦合线圈对的奇模阻抗的二倍。
6.根据权利要求1所述的差分阻抗变换器，其特征在于，k=1。
7.根据权利要求1所述的差分阻抗变换器，其特征在于，当N为4时，
四个耦合线圈对中第二耦合线圈的第一端相连作为差分阻抗变换器的第一差分输入信号端口，四个耦合线圈对中第一耦合线圈的第一端相连作为差分阻抗变换器的第二差分输入信号端口，所述第一差分输入信号端口与所述第二差分输入信号端口的位置轴对称；
第一个耦合线圈对中第一耦合线圈的第二端作为差分阻抗变换器的第一差分输出信号端口，第四个耦合线圈对中第二耦合线圈的第二端作为差分阻抗变换器的第二差分输出信号端口，所述第一差分输出信号端口与所述第二差分输出信号端口的位置中心对称；
第一个耦合线圈对中第二耦合线圈的第二端、第二个耦合线圈对中第一耦合线圈的第二端和第三个耦合线圈对中第一耦合线圈的第二端相连作为差分阻抗变换器的第一公共端；
第四个耦合线圈对中第一耦合线圈的第二端、第二个耦合线圈对中第二耦合线圈的第二端和第三个耦合线圈对中第二耦合线圈的第二端相连作为差分阻抗变换器的第二公共端，所述第一公共端与所述第二公共端的位置轴对称。
8.根据权利要求7所述的差分阻抗变换器，其特征在于，所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端位置对称并虚地，虚地位于所述差分阻抗变换器的第一公共端和所述差分阻抗变换器的第二公共端的中心对称点。
9.根据权利要求7所述的差分阻抗变换器，其特征在于，
所述差分阻抗变换器的第一公共端连接第一电感的一端，所述第一电感的另一端连接第一去耦电容的正极，所述第一去耦电容的正极连接电源，所述第一去耦电容的负极接地；
所述差分阻抗变换器的第二公共端连接第二电感的一端，所述第二电感的另一端连接第二去耦电容的正极，所述第二去耦电容的正极连接电源，所述第二去耦电容的负极接地；
所述第一电感和所述第二电感的感抗相同且位置轴对称，所述第一去耦电容和所述第二去耦电容的容抗相同且位置轴对称。
10.根据权利要求7所述的差分阻抗变换器，其特征在于，
每个耦合线圈对均由上下堆叠的四个介质层组成，每个介质层上设置有金属走线层和连通孔；
每个耦合线圈对中第一个介质层和第三个介质层并联作为耦合线圈对中的第一耦合线圈，第二个介质层和第四个介质层并联作为耦合线圈对中的第二耦合线圈；
将第一个耦合线圈对和第二个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第一介质层组，将第三个耦合线圈对和第四个耦合线圈对按照耦合线圈对的序号自小到大水平排列作为第二介质层组；所述第一介质层组和所述第二介质层组在同一水平面上并列设置，所述第一介质层组和所述第二介质层组的位置轴对称；
四个耦合线圈对均设置有公共端介质层，所述第一介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第二耦合线圈对应的介质层相连，所述第二介质层组中每个耦合线圈对中的公共端介质层与对应耦合线圈对中第一耦合线圈对应的介质层相连；
第一个耦合线圈中的公共端介质层与第三个耦合线圈对中的公共端介质层相连作为差分阻抗变换器的第一公共端，第二个耦合线圈对中的公共端介质层与第四个耦合线圈对中的公共端介质层相连作为差分阻抗变换器的第二公共端，所述第一公共端与所述第二公共端的位置轴对称。
11.根据权利要求7所述的差分阻抗变换器，其特征在于，
四个耦合线圈对的位置轴对称；
四个耦合线圈对的奇模阻抗均相等，四个耦合线圈对的偶模阻抗均相等，四个耦合线圈对中耦合线圈的电长度和宽度均相等；
每个耦合线圈对中耦合线圈的偶模阻抗与耦合线圈对的偶模阻抗相等，每个耦合线圈对中耦合线圈的奇模阻抗是耦合线圈对的奇模阻抗的二倍。
12.一种电子设备，其特征在于，包括权利要求1-11任一项所述的差分阻抗变换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311642058.1A CN117353693B (zh) | 2023-12-04 | 2023-12-04 | 一种差分阻抗变换器及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311642058.1A CN117353693B (zh) | 2023-12-04 | 2023-12-04 | 一种差分阻抗变换器及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117353693A CN117353693A (zh) | 2024-01-05 |
| CN117353693B true CN117353693B (zh) | 2024-02-23 |
Family
ID=89363528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311642058.1A Active CN117353693B (zh) | 2023-12-04 | 2023-12-04 | 一种差分阻抗变换器及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117353693B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517525A (zh) * | 2021-06-11 | 2021-10-19 | 中国电子科技集团公司第三十八研究所 | 叠层变压器式功率合成器及串并联混合功率合成结构 |
| CN115529017A (zh) * | 2022-11-28 | 2022-12-27 | 宜确半导体（苏州）有限公司 | 一种宽带巴伦阻抗变换器及包括其的电子产品 |
| WO2023093349A1 (zh) * | 2021-11-24 | 2023-06-01 | 深圳飞骧科技股份有限公司 | 一种高频宽带巴伦匹配变换器及射频装置 |
| CN116757137A (zh) * | 2023-06-12 | 2023-09-15 | 上海大学 | 一种用于植入式医疗器件供电的平面螺旋线圈设计方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9780575B2 (en) * | 2014-08-11 | 2017-10-03 | General Electric Company | System and method for contactless exchange of power |
| US11108372B2 (en) * | 2019-11-04 | 2021-08-31 | Integrated Device Technology, Inc. | Compact balanced radio frequency balun facilitating easy integration |
-
2023
- 2023-12-04 CN CN202311642058.1A patent/CN117353693B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517525A (zh) * | 2021-06-11 | 2021-10-19 | 中国电子科技集团公司第三十八研究所 | 叠层变压器式功率合成器及串并联混合功率合成结构 |
| WO2023093349A1 (zh) * | 2021-11-24 | 2023-06-01 | 深圳飞骧科技股份有限公司 | 一种高频宽带巴伦匹配变换器及射频装置 |
| CN115529017A (zh) * | 2022-11-28 | 2022-12-27 | 宜确半导体（苏州）有限公司 | 一种宽带巴伦阻抗变换器及包括其的电子产品 |
| CN116757137A (zh) * | 2023-06-12 | 2023-09-15 | 上海大学 | 一种用于植入式医疗器件供电的平面螺旋线圈设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117353693A (zh) | 2024-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Phromloungsri et al. | Inductively compensated parallel coupled microstrip lines and their applications | |
| US7982557B2 (en) | Layered low-pass filter capable of producing a plurality of attenuation poles | |
| US6924724B2 (en) | Method and apparatus for transformer bandwidth enhancement | |
| US8018299B2 (en) | Band-pass filter circuit and multi-layer structure and method thereof | |
| EP1703582A1 (en) | Compact balun | |
| EP2899803B1 (en) | Circuit comprising balun and impedance transforming elements | |
| US20100033265A1 (en) | Miniature quadrature hybrid | |
| CN103916090A (zh) | 多绕组变压器耦合的放大器 | |
| CN109194295B (zh) | 一种介质集成悬置线wlan双通带低噪声放大器 | |
| US7432786B2 (en) | High frequency filter | |
| US9477851B2 (en) | LCL high power combiner | |
| US6570472B1 (en) | Low-pass filter | |
| CN110875722A (zh) | 高频放大器 | |
| CN117353693B (zh) | 一种差分阻抗变换器及电子设备 | |
| US9362883B2 (en) | Passive radio frequency signal handler | |
| CN117353694B (zh) | 一种差分阻抗变换器及电子设备 | |
| CN111244594B (zh) | 一种基于ltcc技术的宽带谐波抑制低通微型滤波器的设计方法 | |
| JP2006508579A (ja) | 電圧電源ラインから高周波信号をデカップリングするデカップリングモジュール | |
| CN216873167U (zh) | 一种基于ltcc工艺的低通和带通双工器 | |
| CN117220630B (zh) | 一种巴伦阻抗变换器、差分功率放大器及发射机 | |
| US20220352914A1 (en) | Impedance converting circuit and amplifier module | |
| CN115865014B (zh) | 一种集成化限幅场放及其制备方法 | |
| US20230378926A1 (en) | Electronic component and communication apparatus | |
| CN216873170U (zh) | 一种基于ltcc工艺的高性能双工器 | |
| JP2018186372A (ja) | インピーダンス変成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |