JP4756136B2 - 増幅器を有する受信機 - Google Patents

Description

開示の内容

本発明は、増幅器を有する受信機に関し、また、増幅器及び方法に関する。
かかる受信機の例は、無線受信機、無線送受信機、及び無線インターフェイスである。

先行技術の受信機が、米国特許出願公開第２００３／００４２９８３号明細書から知られており、この特許文献は、無線周波信号（アンテナ信号）を増幅する増幅器を有する受信機を開示している。増幅器は、２つのトランジスタと、増幅器入力及び増幅器出力とを有している。２つのトランジスタの第１の主電極は、増幅器入力を構成し、２つのトランジスタの第２の主電極は、増幅器出力を構成している。この増幅器入力は、差動入力であり、この増幅器出力は、差動出力である。

シングルエンド形アンテナを差動入力に結合するためには、バラン（balun）を用いなければならない。かかるバランは、チップ上に実装される場合、比較的広いチップ領域を必要とし、その結果、信号伝送損失が生じると共に雑音指数が増大する。かかるバランの使用を回避するためには、第１の主電極のうちの一方のみが、増幅器入力として使用されるべきである。この場合、この増幅器入力は、アンテナ信号を受信するシングルエンデッド入力である。増幅器入力がシングルエンデッド入力として用いられるということにより、幾分かのインピーダンス不整合が生じることになり、その結果、信号伝送損失が生じる。インピーダンス不整合を減少させるためには、インピーダンス整合用抵抗器を導入しなければならなかった。このインピーダンス整合用抵抗器は、比較的大きな雑音（ノイズ）を付加し、この抵抗器は、２つのトランジスタの第１の主電極に直列結合された２つのインダクタのうちの一方に並列に配置されている。

公知の受信機は、とりわけ、増幅器の雑音指数のレベルは比較的高いということにより、不利である。

本発明の目的は、とりわけ、シングルエンデッド入力及び差動出力を備え、雑音指数が比較的低レベルであり、それと同時に、入力電力整合を可能にする増幅器を有する受信機を提供することにある。

本発明の別の目的は、とりわけ、シングルエンデッド入力及び差動出力を備え、雑音指数が比較的低レベルであり、それと同時に、入力電力整合を可能にする増幅器を提供することにある。

本発明の受信機は、アンテナ信号を増幅する増幅器を有し、増幅器は、増幅器入力及び増幅器出力を有し、増幅器入力は、アンテナ信号を受信するシングルエンデッド入力であり、増幅器出力は、差動出力であり、増幅器は、増幅器の直列入力インピーダンスを補償する回路を有する。

増幅器の直列モード入力インピーダンスを減少させる回路を導入することにより、増幅器の入力インピーダンスは、ノイズ発生抵抗器を導入する必要なく、平衡がとられる。その結果、増幅器の雑音指数は、比較的低く且つ許容限度レベルにある。

本発明の受信機の実施形態では、増幅器は、第１のトランジスタ及び第２のトランジスタを有し、両方のトランジスタの制御電極が、第１の要素を介して互いに結合されており、両方のトランジスタの第１の主電極は、第２の要素を介して互いに結合されており、回路は、第１の要素に結合される。これら第１及び第２のトランジスタは、第１のトランジスタ段、例えば共通エミッタ段を形成する。かかるトランジスタ段は、米国特許出願公開第２００３／００４２９８３号明細書に開示されている段よりも良好な増幅度を有する。第２の要素は、例えば、中央タップを備えた差動インダクタ又は米国特許出願公開第２００３／００４２９８３号明細書に記載されているものとちょうど同じ２つの直列インダクタを有している。米国特許出願公開第２００３／００４２９８３号明細書に記載されているこれら直列インダクタのうちの一方は、比較的大きな値を備えなければならず、それにより、このインダクタをチップ上に実装するのが困難になる。中央タップを備えた差動インダクタ又は協働して第２の要素を形成する２つの直列インダクタは、小さな値を有し、これらを容易にチップ上に実装できる。

本発明の受信機の実施形態では、回路は、第３のトランジスタを有し、第３のトランジスタの制御電極は、第２のトランジスタの制御電極に結合され、第３のトランジスタの第１の主電極は、電流源及びキャパシタの並列回路を介してアースに結合され、第３のトランジスタの第２の主電極は、電圧供給源に結合される。第３のトランジスタと並列回路の組み合わせは、増幅器の直列入力インピーダンスを補償して入力電力整合を得る一方で、シングルエンデッド入力を提供する。増幅器の直列入力インピーダンスを補償する他の手段は、排除されるというわけではない。

本発明の受信機の実施形態では、両方のトランジスタの第２の主電極は、増幅器出力を有するカスコード回路に結合される。カスコード回路は、別のトランジスタを有し、第２のトランジスタ段、例えば共通ベース段を形成する。

本発明の受信機の実施形態では、第１の要素は、中央タップを備えた差動インダクタを有する。中央タップを備えた差動インダクタの機能は、先行技術のインピーダンス整合回路網中の先行技術の場所からその本発明の場所にシフトされている。この先行技術のインピーダンス整合回路網は、例えば、アンテナと差動入力を備える先行技術の増幅器との間に配置されている。

本発明の受信機の実施形態では、中央タップは、電圧源に結合される。これは、バイアス目的で行われる。

本発明の受信機の実施形態では、第１のトランジスタの制御電極は、別のキャパシタを介して増幅器入力に結合される。この別のキャパシタの機能は、先行技術のインピーダンス整合回路網中の先行技術の場所からその本発明の場所にシフトされている。先行技術のインピーダンス制御回路網中の先行技術の場所のところの更に別のキャパシタの機能は、第３のトランジスタが直接第２のトランジスタの制御電極に結合され、キャパシタが介在していないということにより無くなっている。

本発明の増幅器及び本発明の方法の実施形態は、本発明の受信機の実施形態に対応している。

本発明は、とりわけ、先行技術の増幅器の雑音指数のレベルは比較的高いという知見に基づいている。本発明は、とりわけ、増幅器の直列入力インピーダンスを補償する手段が導入されるべきであるという基本的な考え方に基づいている。

本発明は、とりわけ、シングルエンデッド入力及び差動出力を備え、雑音指数が比較的低レベルであり、それと同時に、入力電力整合を可能にする増幅器を有する受信機を提供することにより課題を解決する。本発明は、とりわけ、増幅器の雑音指数が比較的低く且つ許容限度のレベルにあるという利点を有している。

本発明の上記特徴及び他の特徴は、以下に説明する実施形態から明らかであり、かかる実施形態を参照して説明する。

図１に概略的に示された先行技術の受信機１は、先行技術のアンテナ段２及び先行技術の増幅段３を有している。先行技術のアンテナ段２は、バラン５の一方の側を介してアースに結合されたアンテナ４を有している。バラン５の他方の側は、キャパシタ６，７を介してアンテナ段出力に結合されている。このアンテナ段出力９ａ，９ｂは、差動出力を構成している。ポート９ａ，９ｂは、バイアス電圧Ｖ_ＣＭに結合された中央タップを備えたインダクタ８を介して相互に結合されている。キャパシタ６，７とインダクタ８は、一緒になって、先行技術のインピーダンス整合回路網を形成している。

先行技術の増幅段３は、先行技術の低雑音増幅器１０を有し、この増幅器は、増幅器入力を１１ａ，１１ｂ及び増幅器出力１２ａ，１２ｂを有している。増幅器入力１１ａ，１１ｂは、ポート１１ａ，１１ｂを有する差動入力を構成し、増幅器出力１２ａ，１２ｂは、ポート１２ａ，１２ｂを有する差動出力を構成している。

図２に細部が概略的に示されている先行技術の低雑音増幅器１０を有する先行技術の増幅段３は、２つのトランジスタ１３，１４を有し、これらトランジスタの制御電極（ベース）は、ポート１１ａ，１１ｂを形成し、これらトランジスタの第１の主電極（エミッタ）は、中央タップ１９を備えた差動インダクタ又は２つの直列インダクタにより互いに結合されている。差動インダクタ１９の中央タップ又は２つの直列インダクタの共通点は、電流源２２を介してアースに結合されている。トランジスタ１３，１４の第２の主電極（コレクタ）は、トランジスタ１５，１６の第１の主電極（エミッタ）に結合され、これらトランジスタ１５，１６の制御電極（ベース）は、互いに結合されると共に電圧源２１を介してアースに結合されている。トランジスタ１５，１６の第２の主電極（コレクタ）は、抵抗器１７，１８を介して電圧供給源２０に結合され、ポート１２ｂ，１２ａを形成している。

図１及び図２に示す低雑音増幅器１０は、差動入力である増幅器入力１１ａ，１１ｂを有している。かかる差動入力では、バラン５をアンテナ段２に用いる必要がある。これは、不利である。バランを回避するために、シングルエンデッド入力及び差動出力を備えた低雑音増幅器を有する増幅段を構成したが、これは例えば次の通りである。

図３に細部が概略的に示された本発明の増幅器（低雑音増幅器）３１〜３４は、第１のトランジスタ３１及び第２のトランジスタ３２を有している。両方のトランジスタ３１，３２の制御電極（ベース）は、第１の要素４１，４２を介して互いに結合されている。両方のトランジスタ３１，３２の第１の主電極（エミッタ）は、第２の要素４３，４４を介して互いに結合され、両方のトランジスタ３１，３２の第２の主電極（コレクタ）は、カスコード回路３３，３４に結合されている。これら第１のトランジスタ３１と第２のトランジスタ３２は、第１のトランジスタ段、例えば共通エミッタ段を形成している。カスコード回路３３，３４は、別のトランジスタ３３，３４を有し、第２のトランジスタ段、例えば共通ベース段を形成している。

トランジスタ３３，３４の第１の主電極（エミッタ）は、トランジスタ３１，３２の第２の主電極（コレクタ）に結合されている。トランジスタ３３，３４の制御電極（ベース）は、互いに結合されると共にバイアス目的で電圧源６１に結合されている。トランジスタ３３，３４の第２の主電極は、抵抗器３５，３６を介して電圧供給源６０に結合されると共にオプションとしての結合キャパシタ３７，３８を介してポート１２ｂ，１２ａに結合されている。第１のトランジスタ３１の制御電極（ベース）は、第１のキャパシタ４５を介してポート１１ａに結合されている。第２のトランジスタ３２の制御電極（ベース）は、増幅器３１〜３４の直列入力インピーダンスを補償する手段５４に結合されている。第１の要素５１，５２は、中央タップを備えた差動インダクタ５１，５２又は２つのインダクタ５１，５２を有している。差動インダクタ５１，５２の中央タップ又は２つの直列インダクタ５１，５２の共通点は、バイアス目的で電圧源６２に結合されている。別のキャパシタ５３の機能は、第２の要素４３，４４は、中央タップを備えた差動インダクタ４３，４４又は２つの直列インダクタ４３，４４を有している。差動インダクタ４３，４４の中央タップ又は直列インダクタ４３，４４の共通点は、バイアス目的で電流源６３に結合されている。

別のキャパシタ５３の機能は、先行技術のインピーダンス整合回路網中の先行技術の場所（図１のキャパシタ６）からその本発明の場所にシフトされている。先行技術のインピーダンス制御回路網中の先行技術の場所のところの更に別のキャパシタ（図１のキャパシタ７）の機能は、手段５４が直接第２のトランジスタの制御電極に結合され、キャパシタが介在していないということにより無くなっている。

差動インダクタ５１，５２の機能は、先行技術のインピーダンス整合回路網中の先行技術の場所（図１のインダクタ８）からその本発明の場所にシフトされている。

増幅器３１〜３４の直列入力インピーダンスを補償する図４に細部が概略的に示された手段５４は、第３のトランジスタ５５を有している。第３のトランジスタ５５の制御電極（ベース）は、第２のトランジスタ３２の制御電極（ベース）に結合されている。第３のトランジスタ５５の第１の主電極（エミッタ）は、電流源５６及びキャパシタ５７の並列回路によりアースに結合されている。第３のトランジスタ５５の第２の主電極（コレクタ）は、電圧供給源６０に結合されている。これら手段５４は、負の入力抵抗をもたらし、それによりインダクタ８の機能を有する低雑音増幅器３１〜３４の直列入力インピーダンスを補償している。これについてインピーダンスモデルを用いて以下に説明する。

図１から低雑音増幅器１０及びインダクタ８を取り上げることにより、インピーダンスモデルを構築することができる。このインピーダンスモデルによれば、ポート１１ａは、値Ｚ_１を持つ第１のインピーダンス及び値Ｚ_１を持つ第２のインピーダンスの直列回路を介してポート１１ｂに結合されている。この直列回路の共通点は、値Ｚ_２を持つ第３のインピーダンスを介してアースに結合され、ポート１１ｂは、値Ｚ_３を持つ第４のインピーダンスを介してアースに結合されている。第１、第２及び第３のインピーダンスはそれぞれ値Ｚ_１，値Ｚ_１，値Ｚ_２を持つことにより、それぞれ電流Ｉ_１，Ｉ_３，Ｉ_２が流れ、したがって、Ｉ_１＝Ｉ_２＋Ｉ_３となる。それぞれのポート１１ａ，１１ｂのところでは、それぞれの電圧＋Ｖ_１及び電圧−Ｖ_１が、存在していると見なされる。この場合、差動入力インピーダンスは、Ｚ_ｄｉｆｆ＝２Ｚ_１であり、同相モード入力インピーダンスは、Ｚ_ＣＭ＝０．５Ｚ_１＋Ｚ_２であろう。

この場合、例えばＺ_３＝−Ｚ_１であると計算できる。したがって、値Ｚ_１を持つ第１のインピーダンスと値Ｚ_１を持つ第２のインピーダンスとの間の共通点は、事実上のアースに等しく、これは、直列入力インピーダンス補償と一致している。

値Ｚ_３を持つ第４のインピーダンスを実現する任意の手段５４を使用することができ、この場合、Ｚ_３＝−Ｚ_１である。２４ＧＨｚでは、５ｄＢ未満の雑音指数に達することができる。

バイポーラＮＰＮトランジスタが用いられているが、図示のトランジスタのうちの１つ又は２つ以上に関し、他の種類のトランジスタ、例えばバイポーラＰＮＰ及びＦＥＴ等も使用可能である。並列回路に結合された第３のトランジスタの形態をしていて、増幅器の直列入力インピーダンスを補償する手段５４以外の手段、例えば、これと同等な回路及び第３のトランジスタと並列回路の組み合わせをシミュレートしている回路が、排除されるというわけではない。

上述の実施形態は、本発明を限定するものではなく本発明を例示しており、当業者であれば、本願と同日に出願された欧州特許出願第０５１００９０６．６号明細書に添付された特許請求の範囲に記載された本発明の範囲から逸脱することなく、多くの変形実施形態を設計できることは注目されるべきである。原文の特許請求の範囲において、括弧に入れられた参照符号は、請求項に記載された本発明を制限するものとして解釈されてはならない。「〜を有する」という動詞及びその活用形を用いていることは、請求項に記載された要素又はステップ以外の要素又はステップの存在を排除するものではない。原文において要素の前に付けられた“ａ”又は“ａｎ”という冠詞は、かかる要素が複数存在することを排除するものではない。幾つかの手段を記載した受信機に関する請求項では、これら手段のうちの幾つかは、同一のハードウェア品目によって具体化できる。或る特定の手段が相互に異なる従属形式の請求項に記載されているという単なる事実によっては、これら手段の組み合わせを有利に使用することができないということを意味するものではない。

先行技術の増幅器を有する先行技術の増幅器を有する先行技術の受信機を概略的に示す図である。 差動入力及び差動出力を有する先行技術の増幅器の細部を概略的に示す図である。 シングルエンデッド入力及び差動出力を有する本発明の増幅器の細部を概略的に示す図である。 図３に示す増幅器の直列入力インピーダンスを補償する手段を詳細に示す図である。

Claims (6)

1. アンテナ信号を増幅する増幅器を有する受信機であって、前記増幅器は、増幅器入力及び増幅器出力を有し、前記増幅器入力は、前記アンテナ信号を受信するシングルエンデッド入力であり、前記増幅器出力は、差動出力であり、前記増幅器は、前記増幅器の直列入力インピーダンスを補償する回路を有し、
   前記増幅器は、第１のトランジスタ及び第２のトランジスタを有し、両方の前記トランジスタの制御電極が、第１の要素を介して互いに結合されており、両方の前記トランジスタの第１の主電極は、第２の要素を介して互いに結合されており、前記回路は、前記第１の要素に結合されており、
   前記回路は、第３のトランジスタを有し、前記第３のトランジスタの制御電極は、前記第２のトランジスタの制御電極に結合され、前記第３のトランジスタの第１の主電極は、電流源及びキャパシタの並列回路を介してアースに結合され、前記第３のトランジスタの第２の主電極は、電圧供給源に結合されている、受信機。
2. 両方の前記トランジスタの第２の主電極は、前記増幅器出力を有するカスコード回路に結合されている、請求項１記載の受信機。
3. 前記第１の要素は、中央タップを備えた差動インダクタを有する、請求項１記載の受信機。
4. 前記中央タップは、電圧源に結合されている、請求項３記載の受信機。
5. 前記第１のトランジスタの制御電極は、別のキャパシタを介して前記増幅器入力に結合されている、請求項１記載の受信機。
6. 受信機のアンテナ信号を増幅する増幅器であって、前記増幅器は、増幅器入力及び増幅器出力を有し、前記増幅器入力は、前記アンテナ信号を受信するシングルエンデッド入力であり、前記増幅器出力は、差動出力であり、前記増幅器は、前記増幅器の直列入力インピーダンスを補償する手段を有し、
   前記増幅器は、第１のトランジスタ及び第２のトランジスタを有し、両方の前記トランジスタの制御電極が、第１の要素を介して互いに結合されており、両方の前記トランジスタの第１の主電極は、第２の要素を介して互いに結合されており、前記回路は、前記第１の要素に結合されており、
   前記回路は、第３のトランジスタを有し、前記第３のトランジスタの制御電極は、前記第２のトランジスタの制御電極に結合され、前記第３のトランジスタの第１の主電極は、電流源及びキャパシタの並列回路を介してアースに結合され、前記第３のトランジスタの第２の主電極は、電圧供給源に結合されている、増幅器。

Images