CN109075754A - 单端仪表折叠式栅-阴放大器 - Google Patents

单端仪表折叠式栅-阴放大器 Download PDF

Info

Publication number
CN109075754A
CN109075754A CN201780027567.XA CN201780027567A CN109075754A CN 109075754 A CN109075754 A CN 109075754A CN 201780027567 A CN201780027567 A CN 201780027567A CN 109075754 A CN109075754 A CN 109075754A
Authority
CN
China
Prior art keywords
input
current
output
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780027567.XA
Other languages
English (en)
Other versions
CN109075754B (zh
Inventor
D.丹尤克
T.A.艾肯鲍姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crown Audio Inc
Original Assignee
Crown Audio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crown Audio Inc filed Critical Crown Audio Inc
Publication of CN109075754A publication Critical patent/CN109075754A/zh
Application granted granted Critical
Publication of CN109075754B publication Critical patent/CN109075754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/4578—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit
    • H03F3/45784—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with BiFET transistors as the active amplifying circuit by using feedback means
    • H03F3/45789—Measuring at the loading circuit of the differential amplifier
    • H03F3/45798—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H03F3/45291—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45295—Pl types
    • H03F3/45304—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45408—Indexing scheme relating to differential amplifiers the CMCL comprising a short circuited differential output of a dif amp as an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45412—Indexing scheme relating to differential amplifiers the CMCL comprising a folding circuit as addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45414—Indexing scheme relating to differential amplifiers the CMCL comprising a current mirror addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45431—Indexing scheme relating to differential amplifiers the CMCL output control signal being a current signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一种被配置用于提供高共模抑制和低失真的仪表放大器(300)，包括：输入差分对(303、304)，其被配置为接收差分输入电压和差分反馈电压；和折叠式栅‑阴放大级(310、311)，其被配置为接收从所述输入差分对(303、304)提供的输出电流模式信号。电流镜(312)被配置为镜像从所述折叠式栅‑阴放大级(310、311)提供的输出电流模式信号。外部增益设置配置可以包括电阻器反馈网络，所述电阻器反馈网络包括：第一电阻器(306)，其连接在所述输入差分对(303、304)的反馈输入之间；第二电阻器(307)，其在所述电流镜(312)的输出端子与所述输入差分对(303、304)的第一反馈输入之间；第三电阻器(305)，其在所述输入差分对(303、304)的公共端子与第二反馈输入之间。

Description

单端仪表折叠式栅-阴放大器
相关申请的交叉引用
本申请根据35U.S.C.119(e)要求于2016年5月3日提交的第62/331,131号美国临时申请的权益，该临时申请的公开内容根据美国和允许通过引用并入的任何国家的法律通过引用并入本文。
技术领域
本公开总体上涉及单端仪表折叠式栅-阴放大器和用于获得高共模抑制的一种或多种方法。
背景技术
图1示出了现有技术的仪表放大器，其包括三个运算放大器。仪表放大器包括两个运算放大器A1和A2，它们充当“增益单元”并且适当地连接在一起使得差分输入信号施加到这两个运算放大器的非反相输入，而这两个运算放大器的输出作为差分输入施加到连接为差分放大器的第三运算放大器A3。图1中所示的仪表放大器需要三个增益块和电阻R4至R7的精确匹配。
Bowers于1987年10月在AES 83rd Convention(paper No2495)提出的“An Ultra-Low-Noise Monolithic Microphone Preamplifier”和Nelson的第4,628,279号美国专利“Wideband Feedback Amplifier”中公开了一种用于不需要三个增益块的仪表放大器的方法。图2中提出了该拓扑结构。输入晶体管Q1和Q2形成由R1和R2作为负载的差分对。输入装置的发射极与电阻器Ra连接在一起。集电极电流的任何不平衡都由放大器A1感测并且通过反馈电阻器R5校正到Q2的发射极。R3为系统提供dc平衡并且其值与R5相等。这两个输入装置都具有从其发射极到公共端子/输出(R3和R5)的有限电阻信号路径。共模输入信号改变通过输入晶体管Q1和Q2这两者的电流。这种改变可能会导致共模抑制比的不必要的降级和放大信号的附加失真。
输入电容升高是该电路的另一个缺点。密勒效应考虑由于基极端子与集电极端子之间的电容的放大导致的输入装置的输入电容的增大。结电容取决于所施加的电压。输入电容随着输入信号的变化向放大器引入了附加的失真。
发明内容
本文描述了一种用于提供高共模抑制和低失真的仪表放大器。仪表放大器可以包括：输入差分级，其被配置为接收差分输入电压和差分反馈电压；折叠式栅-阴放大级，其被配置为接收从所述输入差分级提供的输出电流模式信号；电流镜，其被配置为镜像从所述折叠式栅-阴放大级提供的输出电流模式信号；和外部增益设置级。外部增益设置级可以包括第一电阻器反馈网络，该第一电阻器反馈网络包括：第一电阻器，其连接在所述输入差分级的反馈输入之间；第二电阻器，其在输出级的输出端子与所述输入差分级的第一反馈输入之间；和第三电阻器，其在所述输入差分级的公共端子与第二反馈输入之间。
在示例性实施方案中，输入差分级包括输入差分晶体管对。差分对中的晶体管可以是场效应装置，并且是相同类型的装置。
在示例性实施方案中，放大器包括具有输入和输出的电流受控电流源。
在示例性实施方案中，放大器包括电流缓冲晶体管对，该电流缓冲晶体管对中的每一个晶体管被配置为与折叠式栅-阴放大级的相应晶体管之一作为分流器。
在示例性实施方案中，电流缓冲晶体管对被配置为提供从输入差分级到电流受控电流源的输入的输出电流之和的一部分。
在示例性实施方案中，放大器包括电流受控电流源，其被配置为向输入差分级的反馈输入提供抵消电流。
在示例性实施方案中，放大器包括电流受控电流源，其包括分别连接到第一反馈输入和第二反馈输入的输出。
在示例性实施方案中，外部增益设置级还包括：第四电阻器，其连接在电流受控电流源的第一输出与所述输入差分晶体管级的第一反馈输入之间；第五电阻器，其连接在电流受控电流源的第二输出与所述输入差分晶体管级的第二反馈输入之间。
在示例性实施方案中，电流受控电流源被配置为向所述反馈配置的第四电阻器和第五电阻器提供抵消电压。
在示例性实施方案中，输出级包括电流受控电压源。
在示例性实施方案中，放大器包括输出缓冲器和输出电阻器。输出缓冲器被配置为从电流镜接收差分电流模式信号，并且向第一电阻器反馈网络提供输出电压。输出电阻器可以耦合到所述输出缓冲器的输入端子。
在示例性实施方案中，第二电阻器外部增益设置级连接在输出缓冲器的输出端子与所述输入差分级的第一反馈输入之间。
在示例性实施方案中，输出缓冲器被配置为从电流镜接收差分电流模式信号并且包括输出端子以向第一电阻器反馈网络提供输出电压。输出电阻器耦合到所述输出缓冲器的输入端子。
在示例性实施方案中，外部增益设置级包括第二电阻器反馈网络，其连接在输出缓冲器的输入端子与第一电阻器反馈网络之间。
在示例性实施方案中，放大器包括：电流受控电流源，其具有输入和输出；电流缓冲晶体管对，该电流缓冲晶体管对中的每一个晶体管被配置为与折叠式栅-阴放大级的相应晶体管之一作为分流器。电流缓冲晶体管对被配置为提供从输入差分级到电流受控电流源的输入的输出电流之和的一部分。电流受控电流源被配置为向所述输入差分级的反馈输入提供抵消电流。
在示例性实施方案中，电流受控电流源包括分别连接到第一反馈输入和第二反馈输入的输出。
在示例性实施方案中，外部增益设置级包括：第四电阻器，其连接在电流受控电流源的第一输出与所述输入差分晶体管级的第一反馈输入之间；第五电阻器，其在电流受控电流源的第二输出与所述输入差分晶体管级的第二反馈输入之间。
各种方法可以与本文描述的示例性实施方案一起使用。13.在示例性实施方案中，一种用于在仪表放大器中获得高共模抑制的方法可以包括以下步骤：在仪表放大器的差分输入对中接收差分输入信号；通过一对折叠式栅-阴晶体管和被配置为电流缓冲器的另外一对晶体管将从所述差分输入对提供的输出电流模式信号进行分流；将从所述另外一对晶体管提供的输出电流模式信号的一部分相加；在电流受控电流源的输入处接收从所述另外一对晶体管提供的输出电流模式信号的部分之和；和向反馈网络和差分输入级的反馈输入提供电流受控电流源的输出电流。
在示例性实施方案中，该方法包括将该对折叠式栅-阴晶体管之一的输出馈送到输出缓冲器的输入以输出单端输出。
在示例性实施方案中，该方法包括将输出缓冲器的单端输出馈送到反馈网络。
在示例性实施方案中，该方法包括通过向差分输入对的金属氧化物半导体场效应晶体管供应电流来提供要从差分输入对处的差分输入信号中去除的共模信号。
在示例性实施方案中，对输出电流模式信号进行分流包括将第一差分信号输入到折叠式栅-阴晶体管中的第一晶体管和另外一对晶体管中的第一晶体管、将第二差分信号输入到折叠式栅-阴晶体管中的第二晶体管和另外一对晶体管中的第二晶体管。
在示例性实施方案中，提供输出电流包括向差分输入对的反馈输入提供抵消电流。
在示例性实施方案中，提供抵消电流包括将抵消电流分流在差分输入对的第一晶体管的第一反馈端子与差分输入对的第二晶体管的第二反馈端子之间。
在示例性实施方案中，提供抵消电流包括将抵消电流发送通过第一电阻器到第一反馈端子并且通过第二电阻器到第二反馈端子。
在示例性实施方案中，将抵消电压反馈信号馈送到差分对的第一晶体管的第一反馈端子。
上述放大器电路和方法可以是商用放大器部件中的级以用于将例如来自麦克风的音频输入信号或来自音乐播放器的输入放大到驱动扬声器的电平。
附图说明
图1示出了现有技术电路。
图2示出了现有技术电路。
图3示出了根据实施方案的单端仪表折叠式栅-阴放大器电路。
图4示出了根据实施方案的单端仪表折叠式栅-阴放大器电路。
图5示出了根据实施方案的单端仪表折叠式栅-阴放大器电路。
图6示出了根据实施方案的单端仪表折叠式栅-阴放大器电路。
图7示出了根据实施方案的示出单端仪表折叠式放大器的示意图。
图8示出了用于获得高共模抑制的方法。
图9示出了根据实施方案的示出单端仪表折叠式放大器的示意图。
图10示出了根据示例性实施方案的具有单端仪表折叠式栅-阴放大器的音频放大器的示意图。
具体实施方式
根据要求，本文中公开了本发明的详细实施方案；然而应当理解的是，所公开的实施方案仅仅示例性说明可以体现为不同和另选形式的本发明。附图不一定按比例绘制；一些特征可能会被放大或最小化以示出特定部件的细节。因此，本文中公开的具体结构细节和功能细节不应当被解释为是限制性的，而是仅仅作为教导所属领域技术人员以不同方式采用本发明的代表性基础。
图3示出了具有差分输入级的单端折叠式栅-阴仪表放大器电路300，该差分输入级包括第一晶体管303和第二晶体管304。第一晶体管303和第二晶体管304可以形成输入差分对或晶体管。单端输出可以是电路300的特征，例如输出级313的输出。在实例中，晶体管303、304是场效应晶体管，例如结型场效应晶体管。晶体管303、304可以是相同类型的装置。每个晶体管303、304的漏极连接到恒流源301、302。恒流源301连接到第一晶体管303的漏极。恒流源302连接到第二晶体管304的漏极。晶体管303的栅极连接到第一输入。晶体管304的栅极连接到第二输入。每个晶体管303、304的源极连接到恒流源308、309。在实例中，晶体管303的源极连接到恒流源308。在实例中，晶体管304的源极连接到恒流源309。第一晶体管303的漏极连接到第四晶体管311的发射极。第二晶体管304的漏极连接到第三晶体管310的发射极。第三晶体管310和第四晶体管311的基极连接到参考端子。第三晶体管310和第四晶体管311这两者的集电极连接到电流镜312。晶体管310、311可以充当电平移位级或放大级。第四晶体管311的集电极连接到输出级313的输入，例如放大器或放大器电路的输入。输出级313可以是电压受控电压源。输出级313的输出通过电阻器307反馈到晶体管304的源极。晶体管303、304的源极通过电阻器306连接。第一晶体管303的源极连接到公共端子，例如通过电阻器305接地。
在操作中，差分输入级的第一晶体管303和第二晶体管304具有栅-阴(共基极)、电平移位晶体管311、310，其中发射极分别连接到漏极端子。本仪表放大器电路300通过分别通过电阻器307和电阻器307和306将放大器(输出级)的输出连回第一和第二晶体管的源极来获得负反馈。
使用折叠式栅-阴输入级解决了电路300中的输入电容的潜在问题。在一些应用中，电路300可以表现出对具有共模信号的输入级的调制，这可能会引入失真并且可能不具有优化的降低的共模抑制比。
图4示出了单端折叠式栅-阴仪表放大器电路400，其中与电路300所共用的元件用相同的附图标记来指定。电路400包括附加的电流受控电流源408以适当地补偿差分输入级电流随着输入信号的变化。第一晶体管303的漏极连接到第五晶体管411的发射极。第二晶体管304的漏极连接到第六晶体管410的发射极。第五晶体管411和第六晶体管410的基极连接到参考端子。在实例中，第五晶体管411和第六晶体管410的集电极连接到电流受控电流源408的输入。电流源408的另一输入连接到参考端子。晶体管303、304的源极连接到电流源408的输出。电阻器网络(例如电阻器305、306、307)偏置源极。
输入差分级的晶体管303、304的栅极上的共模信号改变这两个输入装置的电流。该电流变化反映在附加的栅-阴装置310、311或410、411的总电流中。在实例中，电流受控电流源408感测附加装置410、411的总输出电流。电流受控电流源408具有两个等效的电流输出，它们是同相的。电流受控电流源408的输出端子与输入级晶体管303、304的源极和反馈网络(例如，电阻器网络305、306、307)耦合。电流受控电流源408将通过附加装置410、411的总电流与参考信号进行比较。电流差被放大，然后反馈到输入级，例如装置303、304，具有适当的相位以维持通过输入装置的电流基本上与共模输入信号无关。
图5示出了单端折叠式栅-阴仪表放大器电路500，其中与电路400所共用的元件用相同的附图标记来指定。电阻器306分为两个电阻器501、501。电阻器501连接在电流源408的输出与晶体管303的源极之间。电阻器502连接在电流源408的输出与晶体管304的源极之间。电阻器501、502可以具有相等的值。电阻器501、502用于维持通过输入级(例如，晶体管303、304)的相等电流。
图6示出了单端折叠式栅-阴仪表放大器电路600，其中与电路500所共用的元件用相同的附图标记来指定。在电路600中，差分晶体管对602、603和电阻器601充当电流受控电流源。电阻器601将晶体管410、411的相加后的输出偏置到电源端子。晶体管410、411的相加后的输出连接到晶体管602的基极。晶体管602的集电极连接到电阻器501、502，该电阻器进而在其另一端子处连接到输入级的晶体管303、304的源极。晶体管603的基极连接到参考端子，而集电极连接到电源端子。晶体管602、603的发射极都通过电阻器604连接到参考端子。
附加的电流跟随器(晶体管410、411和相关电路)的总电流在串联电阻器601上产生电压降。将该电压降与参考电压进行比较，并且将差值在晶体管602的集电极处的差分级的输出电流中转换。
电流受控电压源连接到放大或电平级，其中一对晶体管605、606分别连接到晶体管310、311。晶体管605、606的两个基极都连接到晶体管310的集电极。晶体管605的集电极连接到晶体管310的集电极。晶体管605的发射极通过电阻器607连接到公共端子。晶体管606的集电极连接到晶体管311的集电极。晶体管606的发射极通过电阻器608连接到公共端子。晶体管605、606可以被配置为一种威尔森电流镜。
图7示出了单端折叠式栅-阴仪表放大器700的示意图。差分输入级701接收差分输入信号。共模信号可能会引入非期望的信号作为差分输入级的输入的一部分。差分输入级将差分信号输出到电平移位级702。电平移位级702可以是具有输出级703的差分折叠式栅-阴放大级。电流镜704连接到电平移位级的输出。输出级703被反馈到差分输入级。差分输入级701可以包括电阻器反馈网络(例如，电阻器305至307、501、502)，其从输出级703或从折叠式栅-阴配置接收反馈信号。在实例中，恒流源705还可以通过反馈网络连接到差分输入级。
图8示出了操作方法800。方法800包括在仪表放大器的差分输入对中接收差分输入信号(801)。通过一对折叠式栅-阴晶体管和被配置为电流缓冲器的另外一对晶体管将从差分对提供的输出电流模式信号进行分流(802)。将从所述另外一对晶体管提供的输出电流模式信号的一部分相加(803)。在电流受控电流源的输入处接收从另外一对晶体管提供的输出电流模式信号的部分之和(804)。在反馈网络处接收电流受控电流源的输出电流并接收到差分输入级的反馈输入(805)。
图9示出了单端折叠式栅-阴仪表放大器电路600A，其中与电路600所共用的元件用相同的附图标记来指定。电路600A包括连接在输出缓冲器313的单输入与公共端子(例如，接地层)之间的输出电阻器901。输出缓冲器313可以包括单输入运算放大器。输出缓冲器313输出单端输出信号。输出信号输入到连接到输入差分级的第一电阻网络。第二电阻网络903的输出将反馈信号提供给第一电阻网络，例如提供给电阻器307。第一和第二电阻网络可以用于控制增益设置。第一和第二电阻网络可以是外部增益设置电路。第一和第二网络可以并联连接。输出缓冲器的输入通过电阻器903接收从电流镜输出的差分电流模式信号。
图10示出了使用放大器电路300、400、500、600、600A或700来处理音频信号的电子放大器1000。电子放大器100可以是用于家庭音频系统的部件或乐器放大器，如吉他放大器。放大器1000可以包括音频输入1001以接收对音频信号进行编码的电信号。音频信号可以是模拟信号。音频输入电路1001可以例如从麦克风、电吉他拾音器或germane乐器或者从无线电接收器、数字音乐播放器、转盘等接收低功率电平音频信号。放大器电路1002从输入电路1001接收信号。在各种实例中，放大器电路1002可以是放大器电路300、400、500、600、600A或700中的任一个。放大器电路1002可以接收低功率、听不见的电子音频信号并且加强信号，例如提高信号功率或电压电平。可选地，均衡级1003从放大器电路1002接收放大的音频信号，并且可以调节音频信号，然后将该音频信号输出到输出放大器电路1004。输出放大器1004可以为音频信号提供最终增益以将信号驱动到扬声器(未示出)。
放大器300、400、500、600、600A或700包括单端输出，其反馈到差分输入级(例如，303、304)中的源极，该差分输入级可以是连接到栅-阴电平移位级(例如，310、311)的差分输入晶体管。电流镜312偏置栅-阴电平移位级。反馈级包括反馈网络，例如305、306、307，其包括多个电阻元件。第一电阻器307将输出级的输出连接到第一输入晶体管的源极。第二电阻器306连接第一输入晶体管和第二输入晶体管这两者的源极。第三电阻器305将第二晶体管的源极连接到公共端子，例如接地或设置电压电平。来自输出的反馈控制输入级。
描述了各种实施方案。在示例性实施方案中，一种仪表放大器被配置用于提供高共模抑制和低失真。仪表放大器可以包括：输入差分对，其被配置为接收差分输入电压和差分反馈电压；折叠式栅-阴放大级，其被配置为接收从所述输入差分对提供的输出电流模式信号；电流镜，其被配置为镜像从所述折叠式栅-阴放大级提供的输出电流模式信号；和包括电阻器反馈网络的外部增益设置配置，该电阻器反馈网络包括：第一电阻器，其连接在所述输入差分对的反馈输入之间；第二电阻器，其在电流镜的输出端子与所述输入差分对的第一反馈输入之间；第三电阻器，其在所述输入差分对的公共端子与第二反馈输入之间。
上述实施方案还可以包括输出缓冲器和输出电阻器。输出缓冲器被配置为从电流镜接收差分电流模式信号并且向反馈网络提供输出电压。输出电阻器耦合到所述输出缓冲器的输入端子。
在任何上述实施方案中，第二电阻器外部增益设置配置连接在输出缓冲器的输出端子与所述输入差分对的第一反馈输入之间。
在任何上述实施方案中，仪表放大器还包括连接为电流缓冲器的另外一对晶体管。晶体管中的每一个被配置为与折叠式栅-阴放大级的相应晶体管之一作为分流器。另外一对晶体管被配置为向电流受控电流源的输入提供输入差分级的输出电流之和的一部分。
在任何上述实施方案中，电流受控电流源被配置为向所述输入差分级的反馈输入提供抵消电流。
在任何上述实施方案中，另外一对晶体管连接为电流缓冲器，所述另外一对晶体管中的每一个被配置为与折叠式栅-阴放大级的相应晶体管之一作为分流器。
在任何上述实施方案中，另外一对晶体管被配置为向电流受控电流源的输入提供输入差分级的输出电流之和的一部分。
在任何上述实施方案中，电流受控电流源被配置为向所述输入差分级的反馈输入提供抵消电流。
在任何上述实施方案中，外部增益设置配置包括连接在所述输入差分对的反馈输入之间的一对电阻器。第三电阻器连接在电流镜的输出与输入差分对的第一反馈输入之间。第四电阻器连接在所述输入差分对的公共端子与第二反馈输入之间。第五电阻器连接在一对电阻器的公共端子与电流受控电流源的输出之间，该对电阻器连接在输入差分对的反馈输入之间。
在任何上述实施方案中，外部增益设置配置包括电阻器网络；第一电阻器连接在输入差分对的反馈输入之间；第二电阻器连接在电流镜的输出端子与输入差分对的第一反馈输入之间；第三电阻器在所述输入差分对的公共端子与第二反馈输入之间；第四电阻器在电压受控电流源的输出端子与所述输入差分对的第一反馈输入之间；第五电阻器在电压受控电流源的输出端子与所述输入差分对的第二反馈输入之间。电流受控电压源被配置为向所述反馈配置的第四电阻器和第五电阻器提供抵消电压。
在任何上述实施方案中，外部增益设置配置包括电阻器网络；第一电阻器连接在所述输入差分对的反馈输入之间；第二电阻器在输出缓冲器的输出端子与所述输入差分对的第一反馈输入之间；第三电阻器在所述输入差分对的公共端子与第二反馈输入之间；第四电阻器在电压受控电流源的输出端子与所述输入差分对的第一反馈输入之间；第五电阻器在电压受控电流源的输出端子与所述输入差分对的第二反馈输入之间。电流受控电压源被配置为向所述反馈配置的第四和第五电阻器提供抵消电压。
在任何上述实施方案中，外部增益设置配置包括电阻器网络；一对电阻器连接在所述输入差分对的反馈输入之间；第三电阻器在电流镜的输出与所述输入差分对的第一反馈输入之间；第四电阻器在所述输入差分对的公共端子与第二反馈输入之间；第五电阻器在一对电阻器的公共端子与电流受控电压源的输出之间，该对电阻器连接在所述输入差分对的反馈输入之间。在任何上述实施方案中，电流受控电压源被配置为向所述反馈配置的第五电阻器提供抵消电压。
在任何上述实施方案中，外部增益设置配置包括电阻器网络。电阻器网络可以包括一对电阻器，其连接在所述输入差分对的反馈输入之间；第三电阻器，其在输出缓冲器的输出与所述输入差分对的第一反馈输入之间；第四电阻器，其在所述输入差分对的公共端子与第二反馈输入之间；第五电阻器，其在一对电阻器的公共端子与电流受控电压源的输出之间，该对电阻器连接在所述输入差分对的反馈输入之间。电流受控电压源被配置为向所述反馈配置的第五电阻器提供抵消电压。
任何上述实施方案可以提供以下方法，或者该方法可以在上述具体实例之外操作。用于在仪表放大器中获得高共模抑制的方法可以包括以下步骤：在仪表放大器的差分输入对中接收差分输入信号；通过一对折叠式栅-阴晶体管和被配置为电流缓冲器的另外一对晶体管将从所述差分输入对提供的输出电流模式信号进行分流；将从所述另外一对晶体管提供的输出电流模式信号的一部分相加；在电流受控电流源的输入处接收从所述另外一对晶体管提供的输出电流模式信号的部分之和；和向反馈网络和差分输入级的反馈输入提供电流受控电流源的输出电流。
本文描述的本电路可以在单端仪表放大器中具有差分折叠式栅-阴放大级。本电路可以用于提供单个增益块仪表放大器的增强的共模抑制比。本电路可以具有差分折叠式栅-阴放大级，其允许放大信号的高精度和低失真，而不使共模抑制比降级。本公开的以上和其他优点由差分折叠式栅-阴放大器电路(其可以包括附加的电流受控电流源)以一种形式来执行。
上述放大器电路、系统和方法可以是音频放大器中的组成电路。
虽然上文描述了示例性实施方案，但是并不意图这些实施方案描述本发明的所有可能形式。相反，本说明书中所使用的字词为描述性而非限制性的字词，并且应当理解的是，可以在不脱离本发明的精神和范围的情况下做出各种改变。另外地，可以组合各种实现实施方案的特征以形成本发明的另外实施方案。

Claims (20)

1.一种被配置用于提供高共模抑制和低失真的仪表放大器，所述仪表放大器包括：
输入差分级，其被配置为接收差分输入电压和差分反馈电压；
折叠式栅-阴放大级，其被配置为接收从所述输入差分级提供的输出电流模式信号；
电流镜，其被配置为镜像从所述折叠式栅-阴放大级提供的输出电流模式信号；和
包括第一电阻器反馈网络的外部增益设置级，所述第一电阻器反馈网络包括：第一电阻器，其连接在所述输入差分级的反馈输入之间；第二电阻器，其在输出级的输出端子与所述输入差分级的第一反馈输入之间；和第三电阻器，其在所述输入差分级的公共端子与第二反馈输入之间。
2.根据权利要求1所述的仪表放大器，其中所述输入差分级包括输入差分晶体管对。
3.根据权利要求2所述的仪表放大器，还包括：
电流受控电流源，其具有输入和输出；
电流缓冲晶体管对，所述电流缓冲晶体管对中的每一个晶体管被配置为与所述折叠式栅-阴放大级的相应晶体管之一作为分流器；
其中所述电流缓冲晶体管对被配置为提供从所述输入差分级到所述电流受控电流源的所述输入的输出电流之和的一部分；并且
其中所述电流受控电流源被配置为向所述输入差分级的所述反馈输入提供抵消电流。
4.根据权利要求3所述的仪表放大器，其中所述电流受控电流源包括分别连接到所述第一反馈输入和所述第二反馈输入的输出。
5.根据权利要求3所述的仪表放大器，其中所述外部增益设置级还包括：
第四电阻器，其连接在所述电流受控电流源的第一输出与所述输入差分级的所述第一反馈输入之间，和
第五电阻器，其在所述电流受控电流源的第二输出与所述输入差分级的所述第二反馈输入之间。
6.根据权利要求5所述的仪表放大器，其中所述电流受控电流源被配置为向所述外部增益设置级的所述第四电阻器和所述第五电阻器提供抵消电压。
7.根据权利要求6所述的仪表放大器，其中所述输出级包括电流受控电压源。
8.根据权利要求7所述的仪表放大器，还包括：
输出缓冲器和输出电阻器，所述输出缓冲器被配置为从所述电流镜接收差分电流模式信号并且向所述第一电阻器反馈网络提供输出电压，所述输出电阻器耦合到所述输出缓冲器的输入端子；并且
其中第二电阻器外部增益设置级连接在所述输出缓冲器的输出端子与所述输入差分级的第一反馈输入之间。
9.根据权利要求1所述的仪表放大器，还包括：
输出缓冲器和输出电阻器，所述输出缓冲器被配置为从所述电流镜接收差分电流模式信号，所述输出缓冲器包括输出端子以向所述第一电阻器反馈网络提供输出电压，所述输出电阻器耦合到所述输出缓冲器的输入端子；并且
其中所述外部增益设置级包括第二电阻器反馈网络，其连接在所述输出缓冲器的所述输入端子与所述第一电阻器反馈网络之间。
10.根据权利要求9所述的仪表放大器，还包括：
电流受控电流源，其具有输入和输出；
电流缓冲晶体管对，所述电流缓冲晶体管对中的每一个晶体管被配置为与所述折叠式栅-阴放大级的相应晶体管之一作为分流器；
其中所述电流缓冲晶体管对被配置为提供从所述输入差分级到所述电流受控电流源的所述输入的输出电流之和的一部分；并且
其中所述电流受控电流源被配置为向所述输入差分级的所述第一反馈输入提供抵消电流。
11.根据权利要求10所述的仪表放大器，其中所述电流受控电流源包括分别连接到所述第一反馈输入和所述第二反馈输入的输出。
12.根据权利要求11所述的仪表放大器，其中所述外部增益设置级还包括：
第四电阻器，其连接在所述电流受控电流源的第一输出与所述输入差分级的所述第一反馈输入之间，和
第五电阻器，其在所述电流受控电流源的第二输出与所述输入差分级的所述第二反馈输入之间。
13.一种用于在仪表放大器中获得高共模抑制的方法，所述方法包括以下步骤：
在所述仪表放大器的差分输入对中接收差分输入信号；
通过一对折叠式栅-阴晶体管和被配置为电流缓冲器的另外一对晶体管将从所述差分输入对提供的输出电流模式信号进行分流；
将从所述另外一对晶体管提供的输出电流模式信号的一部分相加；
在电流受控电流源的输入处接收从所述另外一对晶体管提供的所述输出电流模式信号的所述部分之和；以及
向反馈网络和所述差分输入级的反馈输入提供所述电流受控电流源的输出电流。
14.如权利要求13所述的方法，还包括将所述一对折叠式栅-阴晶体管之一的输出馈送到输出缓冲器的输入以输出单端输出。
15.如权利要求14所述的方法，还包括将所述输出缓冲器的所述单端输出馈送到所述反馈网络。
16.如权利要求15所述的方法，还包括通过向所述差分输入对的金属氧化物半导体场效应晶体管供应电流信号来提供要从所述差分输入对处的所述差分输入信号中去除的共模信号。
17.如权利要求13所述的方法，其中对输出电流模式信号进行分流包括将第一差分信号输入到所述折叠式栅-阴晶体管中的第一晶体管和所述另外一对晶体管中的第一晶体管、将第二差分信号输入到所述折叠式栅-阴晶体管中的第二晶体管和所述另外一对晶体管中的第二晶体管。
18.如权利要求17所述的方法，其中提供所述输出电流包括向所述差分输入对的所述反馈输入提供抵消电流。
19.如权利要求18所述的方法，其中提供所述抵消电流包括将所述抵消电流分流在所述差分输入对的所述第一晶体管的第一反馈端子与所述差分输入对的所述第二晶体管的第二反馈端子之间。
20.如权利要求12所述的方法，还包括将抵消电压反馈信号馈送到所述差分输入对的第一晶体管的第一反馈端子。
CN201780027567.XA 2016-05-03 2017-05-03 单端仪表折叠式栅-阴放大器 Active CN109075754B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662331131P 2016-05-03 2016-05-03
US62/331,131 2016-05-03
PCT/US2017/030809 WO2017192700A1 (en) 2016-05-03 2017-05-03 Single-ended instrumentation folded cascode amplifier

Publications (2)

Publication Number Publication Date
CN109075754A true CN109075754A (zh) 2018-12-21
CN109075754B CN109075754B (zh) 2023-04-14

Family

ID=58708053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780027567.XA Active CN109075754B (zh) 2016-05-03 2017-05-03 单端仪表折叠式栅-阴放大器

Country Status (5)

Country Link
US (1) US10601384B2 (zh)
EP (1) EP3453112B1 (zh)
JP (1) JP7045324B2 (zh)
CN (1) CN109075754B (zh)
WO (1) WO2017192700A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890629B2 (ja) * 2019-05-08 2021-06-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 差動アンプ
US11979125B2 (en) 2022-03-09 2024-05-07 Analog Devices, Inc. Techniques to externally control amplifier gain

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222704A (ja) * 1985-12-26 1987-09-30 カムリニ−ア・コ−ポレイシヨン 広帯域帰還増幅器
JP2000148262A (ja) * 1998-11-12 2000-05-26 Toshiba Corp 電圧電流変換装置
US6150885A (en) * 1999-06-24 2000-11-21 Lucent Technologies Inc. Transconductance amplifier with wideband noise filtering
US20090302948A1 (en) * 2003-09-15 2009-12-10 Analog Devices, Inc. Post amplifier with selectable gain
JP2014207611A (ja) * 2013-04-15 2014-10-30 オリンパス株式会社 計装用増幅器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6276306A (ja) * 1985-09-28 1987-04-08 Kyowa Electronic Instr Corp Ltd 差動増幅回路
JPH01188008A (ja) * 1988-01-21 1989-07-27 Nec Corp 演算増幅回路
JP4071146B2 (ja) * 2003-04-16 2008-04-02 シャープ株式会社 バッファ回路
US7202738B1 (en) * 2005-02-08 2007-04-10 Maxim Integrated Products, Inc. Accurate voltage to current converters for rail-sensing current-feedback instrumentation amplifiers
US7268624B2 (en) 2005-08-15 2007-09-11 International Business Machines Corporation Differential amplifier offset voltage minimization independently from common mode voltage adjustment
US10084421B1 (en) * 2017-07-31 2018-09-25 Harman International Industries, Incorporated Plural feedback loops instrumentation folded cascode amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62222704A (ja) * 1985-12-26 1987-09-30 カムリニ−ア・コ−ポレイシヨン 広帯域帰還増幅器
JP2000148262A (ja) * 1998-11-12 2000-05-26 Toshiba Corp 電圧電流変換装置
US6150885A (en) * 1999-06-24 2000-11-21 Lucent Technologies Inc. Transconductance amplifier with wideband noise filtering
US20090302948A1 (en) * 2003-09-15 2009-12-10 Analog Devices, Inc. Post amplifier with selectable gain
JP2014207611A (ja) * 2013-04-15 2014-10-30 オリンパス株式会社 計装用増幅器

Also Published As

Publication number Publication date
JP2019516317A (ja) 2019-06-13
EP3453112A1 (en) 2019-03-13
JP7045324B2 (ja) 2022-03-31
US10601384B2 (en) 2020-03-24
US20190140608A1 (en) 2019-05-09
EP3453112B1 (en) 2020-12-16
WO2017192700A1 (en) 2017-11-09
CN109075754B (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
KR101893856B1 (ko) Ｄｃ 오프셋 트랙킹 회로
US20090067545A1 (en) Receiver of high speed digital interface
US9225303B1 (en) Method and apparatus for Class AB audio amplifier output stage voltage protection
CN112311708B (zh) 高速低电压串行链路接收器及其方法
CN103516314B (zh) 低噪声放大器和不具有声表面滤波器的接收器
CN109075754A (zh) 单端仪表折叠式栅-阴放大器
TWI459716B (zh) 放大器
CN101604962A (zh) 可变增益rf放大器
CN109327198A (zh) 多反馈环路仪表折叠式栅-阴放大器
US10797665B2 (en) Programmable gain amplifier systems and methods
KR20040045902A (ko) 전력 증폭기 모듈
JP2008306614A (ja) トランスインピーダンスアンプ
CN113169711B (zh) 具有集成滤波器的音频放大器
JP2005523632A (ja) 電子増幅回路
JP4756136B2 (ja) 増幅器を有する受信機
US7612609B1 (en) Self-stabilizing differential load circuit with well controlled complex impedance
WO2007015287A1 (en) Audio power amplifier apparatus
RU2771479C1 (ru) Симметричный усилитель с обратной связью
KR102374908B1 (ko) 오디오용 소신호 증폭을 위한 밸런스 입출력 차동증폭기
JP2017175415A (ja) 電流検出装置
CN114900136A (zh) 用于测量连接到功率放大器的负载的电压和电流感测电路
CN117595806A (zh) 一种跨阻放大器及光接收机
CN106357228A (zh) 电流放大器及发射机
CN2096844U (zh) 全对称音频放大器
JPH10294623A (ja) 増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant