CN112311708B - 高速低电压串行链路接收器及其方法 - Google Patents

高速低电压串行链路接收器及其方法 Download PDF

Info

Publication number
CN112311708B
CN112311708B CN202010316640.9A CN202010316640A CN112311708B CN 112311708 B CN112311708 B CN 112311708B CN 202010316640 A CN202010316640 A CN 202010316640A CN 112311708 B CN112311708 B CN 112311708B
Authority
CN
China
Prior art keywords
node
pair
control signal
signal
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010316640.9A
Other languages
English (en)
Other versions
CN112311708A (zh
Inventor
斯利拉姆·维卡特桑
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN112311708A publication Critical patent/CN112311708A/zh
Application granted granted Critical
Publication of CN112311708B publication Critical patent/CN112311708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/063—Setting decision thresholds using feedback techniques only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45492—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and the resistor being implemented by one or more controlled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

一种串行链路接收器及其方法，所述接收器包括被动式连续时间线性均衡器(CTLE)、共栅极放大器、第一主动式电感器、共源极CTLE、第二主动式电感器、及决策电路。该被动式CTLE接收第一节点的第一电压信号并依据第一控制信号输出第一电流信号至第二节点。该共栅极放大器接收该第一电流信号并依据第二控制信号在第三节点输出第二电压信号。该第一主动式电感器在该第三节点提供一电感负载。该共源极CTLE接收该第二电压信号并依据第三控制信号在第四节点输出第三电压信号。该第二主动式电感器在该第四节点提供电感负载。该决策电路用以接收该第三电压信号，以及依据时钟信号输出决策。

Description

高速低电压串行链路接收器及其方法
技术领域
本公开涉及一种串行链路(serial link)接收器，特别是一种具有改善的阻抗匹配及等化的高速串行链路接收器。
背景技术
一串行链路包括一传输器、一通道和一接收器。传输器将第一数据序列转换为包括一连续符元(symbols)的第一电压信号。串行链路的速度以该连续符元的单位区间为表征：单位区间越短，速度越快。第一电压信号被发射到通道的第一端，沿着通道传播，最终在通道的第二端被转换成第二电压信号。接收器接收、处理及检测第二电压信号并将其转换为第二数据序列。除时间延迟以外，接收器的目的在于确保第二数据序列与第一数据序列相同。实际上，第二电压信号会受到如通道色散(dispersion)的减损而无法被可靠地检测。或者，第二电压信号需要转换为第三电压信号，第三电压信号可通过等化的方式来补偿通道所造成的色散，而被可靠地检测。
然而，实际上，等化(equalization)本身也会造成如直流偏移(DC offsets)、参入噪声(additive noises)、非线性失真(nonlinear distortion)及次要色散(secondarydispersion)等减损。较高速的串行链路因具有较短的单位区间而具有较小的误差范围，因此较容易受到次要色散的影响。此外，通道第二端与接收器的输入端的阻抗匹配非常重要，以减缓因阻抗不匹配的反射所导致的加重色散。
串行链路接收器通常是由单芯片集成电路使用互补式金属氧化物半导体(CMOS，Complementary Metal-Oxide-Semiconductor)工艺所制造的。CMOS工艺技术的趋势是采用低供给电压(low supply voltage)以减少功率消耗。然而，低供给电压通常对于像是接收器的电路设计面临重大挑战，其原因在于低供给电压导致较小的净空(small headroom)，进而限制信噪比(signal to noise ratio)。电源供应器也常是造成参入噪声的主要原因，因此，接收器必须具备良好的抗噪声能力，以减缓来自电源供应器的噪声的影响。
鉴于上述，本公开提供一种高速低电压串行链路接收器，以满足阻抗匹配及等化，且同时有效减缓直流偏移、电源供应器噪声、非线性失真及次要色散所造成的影响。
发明内容
依据一实施例，一种接收器包括一被动式(passive)连续时间线性均衡器(continuous-time linear equalizer，以下称CTLE)、一共栅极(CG，common-gate)放大器、一第一主动式电感器、一共源极(CS，common-source)CTLE、一第二主动式电感器、及一决策电路。该被动式CTLE用以接收一第一节点的一第一电压信号并依据一第一控制信号输出一第一电流信号至一第二节点。该共栅极放大器用以接收该第一电流信号并依据一第二控制信号在一第三节点输出一第二电压信号。该第一主动式电感器用以在该第三节点提供一电感负载(inductive load)。该共源极CTLE用以接收该第二电压信号并依据一第三控制信号在一第四节点输出一第三电压信号。该第二主动式电感器用以在该第四节点提供一电感负载。该决策电路用以接收该第三电压信号，以及依据一时钟信号输出一第一决策。其中该第一控制信号的一第一部分决定在该第一节点的一输入电阻及该被动式CTLE的一低频增益。该第一控制信号的一第二部分决定该被动式CTLE的一高频增益。该第三控制信号的一第一部分决定该共源极CTLE的一低频增益。该第三控制信号的一第二部分决定该共源极CTLE的一过渡频率(transition frequency)。
依据一实施例，一种方法包括：接收来自一第一节点的一第一电压信号；依据一第一控制信号，使用一被动式CTLE将该第一电压信号转换为一第一电流信号并传送给一第二节点，其中该第一控制信号的一第一部分决定该第一节点的一输入电阻以及该被动式CTLE的一低频增益，该第一控制信号的一第二部分决定该被动式CTLE的一高频增益；使用被一第二控制信号控制的一共栅极放大器将该第一电流信号转换为在一第三节点的一第二电压信号；使用一第一主动式电感器负载该第三节点；依据一第三控制信号，使用一共源极CTLE将该第二电压信号转换成在一第四节点的一第三电压信号，其中该第三控制信号的一第一部分决定该共源极CTLE的一低频增益，该第三控制信号的一第二部分决定该共源极CTLE的一过渡频率；使用一第二主动式电感器负载该第四节点；以及依据一时钟信号，输出基于该第三电压信号的一第一决策。
附图说明
参考以下附图可以更好地理解本公开的各个方面。附图中的元件不一定按比例绘制，而是着重于清楚地示出本公开的原理。此外，在附图中，相同的标号指代相对应的部分。
图1A示出依据一实施例的接收器功能方框示意图；
图1B示出依据图1A接收器的被动式连续时间线性均衡器(CTLE)、共栅极放大器以及该第一主动式电感器的一实施例的示意图；
图1C示出依据图1A接收器的该共源极CTLE以及该第二主动式电感器的一实施例的示意图；
图2A示出依据一实施例的决策反馈均衡器的功能方框示意图；
图2B示出依据图2A的该决策反馈均衡器的加法器的一实施例的示意图；以及
图3示出依据一实施例的方法流程图。
符号说明
1：布线树脂基板
100：接收器
110：被动式连续时间线性均衡器(CTLE)
120：共栅极放大器
130：共源极连续时间线性均衡器(CTLE)
131：源极退化网络
150：决策电路
160：主动式电感器
170：主动式电感器
200：决策电路反馈均衡器
210：加法器
211：第一n通道金属氧化物半导体(NMOS)晶体管
212：第二n通道金属氧化物半导体(NMOS)晶体管
213：第三n通道金属氧化物半导体(NMOS)晶体管
220：触发器
230：触发器
240：主动式电感器
300：步骤
310-370：步骤
具体实施方式
本公开涉及一种串行链路接收器。尽管说明书中描述几个优选实施例，不过可以理解的是，本公开可以以多种方式实现，并且不限于以下描述的特定实施例或实施特征的特定方式。在其他情况下，一些已知的细节并未被示出或详述，以避免淡化本公开的各个方面。
本领域中技术人员能够理解本公开中使用的微电子学术语和基本概念，诸如“电压”、“电流”、“互补式金属氧化物半导体(CMOS，complementary metal oxidesemiconductor)”、“N通道金属氧化物半导体(NMOS，N-channel metal oxidesemiconductor)晶体管(以下称NMOS晶体管)”、“P通道金属氧化物半导体(PMOS，P-channelmetal oxide semiconductor)晶体管(以下称PMOS晶体管)”、“电阻器”、“电容器”、“电阻”、“电容”、“电流源”、“偏压”、“交流”、“直流”、“放大器”、“共源极(common-source)”、“共栅极(common-gate)”、“跨导(transconductance)”、“负载(load)”、“阻抗”、“阻抗匹配(impedance matching)”、“串联”、“分流(shunt)”、“时钟(clock)”、“频率”、“饱和区(saturation region)”、“源极退化(source degeneration)”、“触发器(flip flop，正反器)”、“拉氏转换(Laplace transform)”等相关术语皆常见于微电子学领域，因此本领域技术人员应明确理解这些术语的概念，于此不详细解释。本领域技术人员亦能理解NMOS晶体管符号，且能识别其“源极(source)”、“栅极(gate)”及其“漏极(drain)”端。本领域技术人员还能理解如“欧姆(Ohm)”、“千欧姆(K Ohm，kilo-Ohm)”、“毫微微法拉(fF，femto-Farad)”以及“毫伏(mV，mini-Volt)”等单位。
本公开中，VDD表示一电源供应节点，举例来说但本公开不限于此，以28nm CMOS工艺制造时，VDD的供给电压实质上为0.9V，0.9V可视为低电压。
此外，本公开是从工程师角度所提出的，而非理论上所提出。举例来说，“X等于Y”表示X与Y之间的差小于一特定工程公差(engineering tolerance)；而“X远小于Y”表示X除以Y的商小于一工程公差；以及“X是零”表示X小于一特定工程公差。
在本公开中，信号实现于(embodied in)代表特定信息的电压或电流中。
一被动式电路仅包括被动式元件，如电容器以及电阻器。一主动式电路包括至少一晶体管。一主动式电感器是具有以下特性的主动式电路：电感性阻抗，也就是具有正的虚部(positive imaginary part)的阻抗。
一时钟信号是在低电平(low level)与高电平(high level)之间周期性地变换的一电压信号，举例来说但本公开不限于此，低电平为实质0V，而高电平为实质0.9V。
本公开中，VDD表示一电源供给节点。为方便表示，VDD也可以指该电源供给节点所供给的电压。也就是说，“VDD是0.9V”意指“在该电源供给节点VDD的供给电压为0.9V”(或实质上为0.9V)。
请参阅图1A，图1A示出依据一实施例的接收器100的功能方框示意图。接收器100包括一被动式(passive)连续时间线性均衡器(continuous-time linear equalizer，以下称CTLE)110、一共栅极(CG，common-gate)放大器120、一第一主动式电感器160、一共源极(CS，common-source)CTLE 130、一第二主动式电感器170、及一决策电路150。该被动式CTLE110用以接收一第一节点N1的一第一电压信号V1并依据一第一控制信号S1输出一第一电流信号I1至一第二节点N2。该共栅极(CG，common-gate)放大器120用以接收该第一电流信号I1并依据一第二控制信号S2在一第三节点N3输出一第二电压信号V2。该第一主动式电感器160用以在该第三节点N3提供一电感性负载。该共源极(CS，common-source)CTLE 130用以接收该第二电压信号V2并依据一第三控制信号在一第四节点N4输出一第三电压信号V3。该第二主动式电感器170用以在该第四节点N4提供一电感性负载。该决策电路150用以接收该第三电压信号V3并依据一时钟信号CLK输出一第一决策D1。
举例来说但本公开不限于此，接收器100是每秒传送25吉位元(25Giga-bits persecond)的串行链路(亦即，高速串行链路)，其中，单位区间等于1/25GHz，也就是40皮秒(i.e.40ps)。
依据一实施例，接收器100实现于一差分信号方案中，其中一电压信号包括两个分别用下标“+”及“-”所表示的电压，且该电压信号的值由该两个电压之间的差所定义。例如：V1(V2，V3)包括V1+(V2+，V3+)及V1-(V2-，V3-)，而V1(V2，V3)的值定义为V1+-V1-(V2+-V2-，V3+-V3-)。同样地，一电流信号包括两个分别用下标“+”及“-”所表示的电流，且该电流信号的值由该两个电流之间的差所定义。例如：I1包括I1+及I1-，而I1的值定义为I1+-I1-。此外，图1A中的节点代表有关两个电压且分别用下标“+”及“-”所表示的两个节点，或有关节点的信号的电流。例如，N1(N2，N3，N4)包括N1+(N2+，N3+，N4+)及N1-(N2-，N3-，N4-)；“接收来自节点N1的V1”意指“分别接收来自节点N1+及N1-的V1+及V1-”；“在节点N3输出V2”意指“分别在节点N3+及N3-输出V2+及V2-”。本公开全文采用这样的描述方式。
请参阅图1B，图1B示出被动式连续时间线性均衡器110、共栅极放大器120以及该第一主动式电感器160的一实施例的示意图，详述如后。
被动式CTLE 110接收来自节点N1+及N1-的电压V1+及V1-并分别输出电流I1+及I1-至节点N2+及N2-。被动式CTLE 110包括一对分流电阻器(shunt resistor)R1+及R1-、一对可调串联电阻器R2+及R2-、以及一对可调串联电容器C1+及C1-。该对分流电阻器R1+及R1-是由S1a所控制并分别用以将分流节点N1+及N1-接地。该对可调串联电阻器R2+及R2-是由S1b所控制并分别用以提供节点N1+及N2+间的串联及节点N1-及N2-间的串联。该对可调串联电容器是由S1c所控制并分别用以提供节点N1+及N2+间的串联及节点N1-及N2-间的串联。其中S1a、S1b及S1c是三个控制信号，共同实现(embody)第一控制信号S1。参阅图1B，由于采用差分信号方案，电路元件皆成对配置，且每个下标为“+”的电路元件都具有相同对应下标为“-”的部分。例如，R1-是R1+的对应，而R1+和R1-是相同的。
依据一实施例，共栅极放大器120的一输入电阻是跨越节点N2+及N2-所呈现，该输入电阻实质上小于被动式CTLE 110的一串联电阻(亦即，实质上小于R2+及R2-的电阻)。因此，被动式CTLE 110的一输入电阻Rin在跨越节点N1+及N1-上观察到的值可以通过下述方程式获得其近似值。
Figure BDA0002459654490000071
其中，符号“||”代表并联后的值。被动式CTLE 110的第一个功能是阻抗匹配，其通过调整R1+及R2+(以及R1-及R2-)，使得Rin等于目标值。被动式CTLE 110的第二个功能是等化，其通过提供自V1到I1的频率相依转移特性(frequency dependent transfercharacteristic)来实现，其中V1≡V1+-V1-且I1≡I1+-I1-。在一低频极限下，C1+以及C1-可以被省略，而I1/V1可以近似为1/(R2++R2-)。在一高频极限下，R2+以及R2-可以被省略，而I1/V1可以近似为s(C1++C1-)，其中“s”是与频率有关的拉氏转换(Laplace transform)的一个多个变数(complex variable)。如此一来，通过调整R2+及R2-可以将低频响应调整为目标值，而通过调整C1+及C1-可以将高频响应调整成目标值。然而，当调整R2+及R2-时，尚需根据方程式(1)来调整R1+及R1-，以维持相同的Rin。举例但不限于此，依据一实施例，R1+及R1-为60Ohm，R2+及R2-为300Ohm，C1+及C1-为300fF，此时，Rin近似100Ohm，为阻抗匹配的典型目标值。
在一实施例中，被动式CTLE 110还包括一对由S1d所控制的可调分流电容器C2+及C2-(附图中虚线框部分，属可选择性附加的特征)，该对可调分流电容器C2+及C2-分别用以将节点N2+及N2-分流接地。其中，S1d是第一控制信号S1的附加部分。此实施例允许在高频下调整其响应的自由度。
在一实施例中(图1B未示)，被动式CTLE 110还包括一跨越配置于节点N2+及N2-的可调电阻器，该可调电阻器由第一控制信号S1的另一附加部分所控制。此实施例允许在低频下调整其响应的自由度。
共栅极放大器(CG amplifier)120包括一对NMOS晶体管M1+及M1-、一对交流耦合电容器C3+及C3-、以及一对直流耦合电阻器R3+及R3-。该对NMOS晶体管M1+及M1-用以经由节点N2+及N2-接收I1+及I1-并分别在节点N3+及N3-输出电压V2+及V2-。该对交流耦合电容器C3+及C3-用以交错耦合(cross couple)NMOS晶体管M1+及M1-。该对直流耦合电阻器R3+及R3-用以分别耦合偏压VC2+及VC2-至NMOS晶体管M1+及M1-。其中，VC2+及VC2-共同实现该第二控制信号S2。关于图内电路的详细的描述，诸如：NMOS晶体管M1+的“源极”、“栅极”、以及“漏极”分别连接至节点N2+、N6+、及N3+，对本领域技术人员从附图便可知，于此不赘述。就电路拓扑(circuittopology)而言，共栅极放大器120亦不再赘述。然而，于该实施例中，具有区别性的特征在于调整偏压VC2+及VC2-以补偿接收器100的直流偏移(DC offset)，举例来说，若V3具有正的直流偏移，也就是V3＞0，在没有输入信号的情况下(也就是V1＝0)，VC2+将被调整至大于VC2-，以补偿该正的直流偏移。举例来说但不限于此，依据一实施例，交流耦合电容器(ACcoupling capacitors)C3+及C3-为50fF，NMOS晶体管M1+及M1-的宽度及长度(W/L)为4μm及30nm，VC2+为600mV，而VC2-为595mV，此实施例即适用于接收器100具有正的直流偏移的状况。
第一主动式电感器(first active inductor)160包括一对NMOS晶体管M2+及M2-、一对交流耦合电容器C4+及C4-、以及一对直流耦合电阻器(DC coupling resistors)R4+及R4-。该对交流耦合电容器C4+及C4-用以分别为NMOS晶体管M2+及M2-提供栅源极耦合(gate-to-source coupling)。该对直流耦合电阻器(DC coupling resistors)R4+及R4-用以分别耦合一偏压VB2至NMOS晶体管M2+及M2-。就电路拓扑而言，不赘述第一主动式电感器160。然而，于该实施例中，具有区别性的特征在于：第一，该偏压VB2大于该供给电压(VDD)以便为V2+及V2-提供足够的净空(headroom，或称宽限)；第二，交流耦合电容器C4+及C4-提供一外部栅源极电容，该外部栅极电容实质上大于NMOS晶体管M2+及M2-的一内部栅源极电容，以有效地增强一感应阻抗(inductive impedance)。以该第一主动式电感器160作为该共栅极放大器120的负载有许多优点。第一，一旦将NMOS晶体管M2+及M2-适当地偏移在饱和区域中，该NMOS晶体管M2+及M2-便能提供良好的反向隔离，从而减缓VDD噪声的影响。第二，在大电流情况下，NMOS晶体管M1+及M1-的跨导(transconductance)会压缩，且NMOS晶体管M2+及M2-的跨导也压缩，因此有助于保持共栅极放大器120的整体增益具有良好的线性(linearity)度，其中，线性度由NMOS晶体管M2+及M2-的跨导与NMOS晶体管M1+及M1-的跨导的比值(ratio)所决定。第三，第一主动式电感器160具有一电感阻抗(inductive impedance)，该电感阻抗可补偿在节点N3+及N3-的寄生电容(parasitic capacitance)，从而有效地减缓由寄生电容引起的次要色散。如前所述，偏移电压VB2高于供给电压VDD。依据一实施例，偏压VB2由升压型(step-up)直流(DC/DC)转换器所产生，该升压型DC/DC转换器是电荷泵(charge pump)，可以产生高于其电源电压的直流电压。不赘述升压型DC/DC转换器的技术。例如但不限于此，依据一实施例中，n通道金属氧化物半导体晶体管M2+及M2-的宽度及长度(W/L)分别为1um及30nm；C4+及C4-为25fF；R4+及R4-为5KOhm；而VB2为1.1V。
请参阅图1C，图1C为共源极CTLE 130和第二主动式电感器170的实施例示意图。共源极CTLE 130包括一对NMOS晶体管M3+及M3-、另一对NMOS晶体管M4+及M4-、以及一源极退化网络(source degeneration network)131。该对NMOS晶体管M3+及M3-实现一共源极放大器，该对NMOS晶体管M3+及M3-用以接收来自节点N3+及N3-的V2+及V2-并依据跨越一对源极节点N7+及N7-的源极退化条件(degeneration condition)，分别在节点N4+及N4-输出V3+及V3-。该另一对NMOS晶体管M4+及M4-实现一电流源(current source)，该另一对NMOS晶体管M4+及M4-用以分别在源极节点N7+及N7-建立一偏压条件。该源极退化网络(source degeneraionnetwork)131用以依据该第三可调信号S3提供跨越N7+及N7-的源极退化。该源极退化网络131包括由S3a控制的可调电阻器R5和由S3b控制的可调电容器C5，其中R5和C5共同决定跨越N7+及N7-的源极退化条件，S3a及S3b是共同实现第三可调信号S3的两个控制信号。源极退化网络131的阻抗Zdeg为
Figure BDA0002459654490000091
Zdeg决定NMOS晶体管M3+及M3-实现的共源极放大器的一增益：Zdeg的值越大会导致越大的源极退化，也就是一较小增益。在一低频极限下，sRsC5可以被省略，而Zdeg最大且并接近于R5。在一高频极限下，|sR5C5|＞＞1，而Zdeg接近于1/sC。因此共源极CTLE 130可以有一频率相依源极退化，并因此具有与频率相依的增益，以实现等化功能。调整R5可以调整共源极CTLE130的低频增益，而调整C5可以调整过渡频率，当高于此频率，共源极CTLE 130即过渡到高频极限。例如但不限于此，依据一实施例，NMOS晶体管M3+及M3-的宽长(W/L)为4μm/30nm；NMOS晶体管M4+及M4-的宽长(W/L)为12μm/100nm；VB3为400mV；C5为250fF；R5为500Ohm。
该第二主动式电感器170包括一对NMOS晶体管M5+及M5-、一对交流耦合电容器C6+及C6-、以及一对直流耦合电阻R6+及R6-。该对NMOS晶体管M5+及M5-用以分别在节点N4+及N4-提供一电感性负载。该对交流耦合电容器C6+及C6-用以分别为NMOS晶体管M5+及M5-提供栅源极耦合。该对直流耦合电阻R6+及R6-用以分别将偏压VB4耦合至NMOS晶体管M5+及M5-。在第一主动式电感器160的情况下，偏压VB4大于供给电压VDD，其提供V3+及V3-足够的净空(ampleheadroom)。NMOS晶体管M5+及M5-提供反向隔离，并有助于减缓VDD的噪声影响；该NMOS晶体管M5+及M5-可补偿NMOS晶体管M3+及M3-的非线性(nonlinearity)，从而改善总体增益的线性。第二主动式电感器170提供一电感性阻抗，以补偿在节点N4+及N4-处的寄生电容，从而减缓次要色散。例如但不限于此，依据一实施例：NMOS晶体管M5+及M5-的宽度及长度(W/L)为1μm/30nm；C6+及C6-为25fF；R6+及R6-为5KOhm；VB4为1.1V。
依据一实施例，决策电路150包括一触发器(flip flop)，该触发器对V3进行取样并依据时钟信号CLK输出该第一决策D1。在由时钟信号CLK的边缘触发时，决策电路150对V3进行取样、检测其极性(polarity)、并据以更新D1的值。例如，如果V3为正，则D1为1，如果V3为负，则D1为0。于此不赘述触发器的技术。依据一实施例，时钟信号CLK的频率为25GHz，D1值的更新由时钟信号CLK的上升边缘所触发，称为“全速率(full-rate)”实施例。依据一实施例，CLK的频率为12.5GHz，且D1值的更新由CLK的上升边缘和下降边缘所触发，称为“半速率(half-rate)”实施例。值得注意的是，双边缘触发的触发器(亦即，由上升边缘和下降边缘两者所触发)可以由两个单边缘触发的触发器来实现。依据一实施例，该触发器包括一前置放大器(pre-amplifier)，该前置放大器用以在该检测之前放大V3。依据一实施例，前置放大器是具有源极退化网络的共源极放大器(common-source amplifier with a sourcedegeneration network)，如图1C所示出的共源极CTLE 130，该前置放大器具有一方程式函数。
请参阅图2A，图2A依据一实施例示出决策反馈均衡器的功能方框示意图，依据一实施例，决策电路150由一决策反馈均衡器(decision feedback equalizer)所实现，如决策反馈均衡器200所示。决策反馈均衡器200包括一加法器210、一第三主动式电感器240、一第一触发器220、以及一第二触发器230。该加法器210用以接收该第三电压信号V3(来自节点N4)、该第一决策D1及一第二决策D2，并依据一第四控制信号S4在第五节点N5输出一第四电压信号V4。该第三主动式电感器240用以在第五节点N5提供一电感性负载。该第一触发器220用以接收该第四电压信号V4并依据该时钟信号CLK输出该第一决策D1。该第二触发器230用以接收该第一决策D1并依据该时钟信号CLK输出该第二决策D2。
请参阅图2B，图2B示出依据一实施例的加法器示意图，加法器210包括一第一NMOS晶体管211、一第二NMOS晶体管212、一第三NMOS晶体管213、一第一差分对(differentialpair)NMOS晶体管M6+及M6-、一第二差分对NMOS晶体管M7+及M7-、以及一第三差分对NMOS晶体管M8+及M8-。该第一NMOS晶体管211用以依据一第一偏压VB5输出一第一偏移电流IB1。该第二NMOS晶体管212用以依据一第二偏压VB6输出一第二偏移电流IB2。该第三NMOS晶体管213用以依据一第三偏压VB7输出一第三偏移电流IB3。该第一差分对NMOS晶体管M6+及M6-用以接收V3+及V3-并依据该第一偏移电流IB1分别输出电流I2+及I2-至节点N5+及N5-。该第二差分对NMOS晶体管M7+及M7-用以接收D1+及D1-并依据该第二偏移电流IB2分别输出电流I3+及I3-至节点N5+及N5-。该第三差分对NMOS晶体管M8+及M8-用以接收D2+及D2-并依据该第三偏移电流IB3分别输出电流I4+及I4-至节点N5+及N5-。依据一实施例，D1+及D1-是D1的差分电压实施例：当D1为1，D1+为0.9V，D1-为0V；当D1为0，D1+为0V，D1-为0.9V。同样地，D2+及D2-是D2的差分电压实施例：当D2为1，D2+为0.9V，D2-为0V；当D2为0，D2+为0V，D2-为0.9V。该三个偏压VB5、VB6及VB7共同实现该第四控制信号S4。电流I2+、I3+及I4+加总于节点N5+，而电流I2-、I3-及I4-加总于节点N5-。该第三主动式电感器230在节点N5+及N5-提供一电感性负载，电压V4+及V4-被形成。例如但不限于此，依据一实施例NMOS晶体管M6+及M6-的宽度及长度(W/L)为4μm/30nm；NMOS晶体管M7+及M7-的宽度及长度(W/L)为1μm/30nm；NMOS晶体管211的宽度及长度(W/L)为24μm/100nm；NMOS晶体管212的宽度及长度(W/L)为6μm/100nm；NMOS晶体管213的宽度及长度(W/L)为6bm/100nm；VB5为450mV；VB6为450mV；VB7为450mV。
决策反馈均衡器的一般原理不于此赘述。举例来说，通过调整S4(亦即，加法器210中的VB5、VB6及VB7)，可以调整等化。然而，决策反馈均衡器200具有一特征：第三主动式电感器240是用来提供一个电感性负载至加法器210。该第三主动式电感器240的电路拓扑相同于第一主动式电感器160及第二主动式电感器170的电路拓扑，因此可满足三个功能：减缓供给电压的噪声影响、改善总体线性、以及减缓次要色散。例如但不限于此，依据一实施例，该第三主动式电感器240与该第二主动式电感器170相同。
值得注意的是，依据一实施例，决策反馈均衡器200执行两次决策反馈(two-tapdecision feedback)。依据一实施例，决策反馈均衡器200使用“全速率”架构。在一些实施例中，决策反馈均衡器200可基于“全速率”、“半速率”甚至是“四分之一速率(quad-rate)”架构实现单次或多次的决策反馈。
依据一实施例，该加法器210还包括一前置放大器(图2B未绘)，该前置放大器被配置于该第一差分对NMOS晶体管M6+及M6-之前，因此V3会先被该前置放大器所放大，再被该第一差分对NMOS晶体管M6+及M6-所接收。依据一实施例，该前置放大器是一具有源极退化网络的共源极放大器，如同图1C中的共源极CTLE 130，其允许该前置电路具有一方程式函数。
可调电容器(如图1B中的电容器C1+，C1-，C2+以及C2-)以及可调电阻器(如图1B中的电阻器R1+，R1-，R2+以及R2-)可通过多种方式被执行。举例来说，可调电容器由一开关电容器阵列(switch-capacitor array)来实现，该开关电容阵列包括多个并联的开关电容器单元，其中每个开关电容器单元包括串联的一电容器及一开关，该开关由该可调电容器的该控制信号的一个别位元所控制。同样地，可调电阻器可由一开关电阻器阵列(switch-resistor array)所实现，该开关电阻器阵列包括并联的多个开关电阻器单元，其中每个开关电阻器单元包括串联的一电阻器及一开关，该开关由可调电阻器的该控制信号的一个别位元所控制。
请参阅图3，图3示出依据一实施例的方法流程图，该方法包括下列步骤：(步骤S310)接收来自第一节点的第一电压信号；(步骤S320)依据第一控制信号，使用一被动式CTLE将第一电压信号转换成一第一电流信号并传送给一第二节点，其中第一控制信号的第一部分决定该第一节点的一输入电阻以及被动式CTLE的低频增益，该第一控制信号的第二部分决定被动式CTLE的高频增益；(步骤S330)使用被第二控制信号控制的共栅极放大器将第一电流信号转换成在一第三节点的一第二电压信号；(步骤S340)使用第一主动式电感器负载该第三节点；(步骤S350)依据一第三控制信号，使用一共源极CTLE将该第二电压信号转换成在一第四节点的一第三电压信号，其中第三控制信号的第一部分决定共源极CTLE的低频增益，第三控制信号的第二部分决定共源极CTLE的过渡频率；(步骤S360)使用一第二主动式电感器负载该第四节点；以及(步骤S370)依据一时钟信号，输出基于该第三电压信号的一第一决策。
虽然实施例中以NMOS晶体管作范例且对其详述说明，然而也能使用PMOS(p-channel metal oxide semiconductor)晶体管作为替代。通过将每一NMOS晶体管替换为PMOS晶体管，并将电源供给节点与接地节点作交换，NMOS晶体管的电路在功能上将等效于PMOS晶体管的电路。因此，可以理解的是，尽管将NMOS晶体管替换为PMOS晶体管，仍然会落入前述实施例的范围内。
本领域技术人员将容易地观察到在本公开的启示下，观察到对装置和方法进行多种修改和变更。因此，前述公开内容不应被解释为仅由所附权利要求的界限所限定。

Claims (10)

1.一种串行链路接收器，包括：
一被动式连续时间线性均衡器，用以接收一第一节点的一第一电压信号，并依据一第一控制信号输出一第一电流信号至一第二节点；
一共栅极放大器，用以接收该第一电流信号，并依据一第二控制信号在一第三节点输出一第二电压信号；
一第一主动式电感器，用以在该第三节点提供一电感负载；
一共源极连续时间线性均衡器，用以接收该第二电压信号，并依据一第三控制信号在一第四节点输出一第三电压信号；
一第二主动式电感器，用以在该第四节点提供一电感负载；以及
一决策电路，用以接收该第三电压信号，并依据一时钟信号输出一第一决策；
其中该第一控制信号的一第一部分决定在该第一节点的一输入电阻及该被动式连续时间线性均衡器的一低频增益，该第一控制信号的一第二部分决定该被动式连续时间线性均衡器的一高频增益，该第三控制信号的一第一部分决定该共源极连续时间线性均衡器的一低频增益，以及该第三控制信号的一第二部分决定该共源极连续时间线性均衡器的一过渡频率。
2.如权利要求1所述的串行链路接收器，其中该被动式连续时间线性均衡器包括：
一分流电阻器，用以分流该第一节点并接地；以及
一串联电阻器，用以提供该第一节点及该第二节点间的一串联；
其中该分流电阻器及该串联电阻器皆被该第一控制信号的该第一部分所控制；其中该被动式连续时间线性均衡器还包括一串联电容器，用以提供该第一节点及该第二节点间的另一串联，其中该串联电容器被该第一控制信号的该第二部分所控制。
3.如权利要求1所述的串行链路接收器，其中该共栅极放大器包括：
一对n通道金属氧化物半导体晶体管，用以接收该第一电流信号并在该第三节点输出该第二电压信号；
一对交流耦合电容器，用以交错耦合该对n通道金属氧化物半导体晶体管；以及
一对直流耦合电阻器，用以提供一对偏压给该对n通道金属氧化物半导体晶体管；
其中，该对偏压共同实现该第二控制信号。
4.如权利要求1所述的串行链路接收器，其中该第一主动式电感器包括：
一对n通道金属氧化物半导体晶体管，用以在该第三节点提供一负载；
一对交流耦合电容器，用以增强该对n通道金属氧化物半导体晶体管的一栅源极电容；以及
一对直流耦合电阻器，用以耦合一偏压至该对n通道金属氧化物半导体晶体管。
5.如权利要求1所述的串行链路接收器，其中该共源极连续时间线性均衡器包括：
一对第一n通道金属氧化物半导体晶体管，实现一共源极放大器，且该对第一n通道金属氧化物半导体晶体管用以接收该第二电压信号并依据跨越一对源极节点的源极退化条件而在该第四节点输出该第三电压信号；
一源极退化网络，配置跨越于该对源极节点；以及
一对第二n通道金属氧化物半导体晶体管，实现一电流源，该对第二n通道金属氧化物半导体晶体管用以在该对源极节点建立一偏压条件。
6.如权利要求1所述的串行链路接收器，其中该第二主动式电感器包括：
一对n通道金属氧化物半导体晶体管，用以在该第四节点提供一负载；
一对交流耦合电容器，用以增强该对n通道金属氧化物半导体晶体管的一栅源极电容；以及
一对直流耦合电阻器，用以耦合一偏压至该对n通道金属氧化物半导体晶体管。
7.如权利要求1所述的串行链路接收器，其中该决策电路包括一触发器，该触发器用以在该时钟信号的边缘取样该第三电压信号，并且依据该第三电压信号的一极性输出该第一决策。
8.如权利要求1所述的串行链路接收器，其中该决策电路包括一决策反馈均衡器，其中该决策反馈均衡器包括：
一加法器，用以接收该第三电压信号以及该第一决策并依据一第四控制信号在一第五节点输出一第四电压信号；
一第三主动式电感器，用以在该第五节点提供一电感性负载；以及
一第一触发器，用以接收该第四电压信号并依据该时钟信号的一边缘输出该第一决策。
9.如权利要求8所述的串行链路接收器，其中该加法器包括：
一第一n通道金属氧化物半导体晶体管，用以依据该第四控制信号的一第一部分输出一第一偏压电流；
一第二n通道金属氧化物半导体晶体管，用以依据该第四控制信号的一第二部分输出一第二偏压电流；
一第一差分对n通道金属氧化物半导体晶体管，用以接收该第三电压信号，以及依据该第一偏压电流输出一第二电流信号至该第五节点；以及
一第二差分对n通道金属氧化物半导体晶体管，用以接收该第一决策以及依据该第二偏压电流输出一第三电流信号至该第五节点。
10.一种串行链路接收方法，包括：
接收来自一第一节点的一第一电压信号；
依据一第一控制信号，使用一被动式连续时间线性均衡器将该第一电压信号转换为一第一电流信号并传送给一第二节点，其中该第一控制信号的一第一部分决定该第一节点的一输入电阻以及该被动式连续时间线性均衡器的一低频增益，该第一控制信号的一第二部分决定该被动式连续时间线性均衡器的一高频增益；
使用被一第二控制信号控制的一共栅极放大器将该第一电流信号转换为在一第三节点的一第二电压信号；
使用一第一主动式电感器负载该第三节点；
依据一第三控制信号，使用一共源极连续时间线性均衡器将该第二电压信号转换成在一第四节点的一第三电压信号，其中该第三控制信号的一第一部分决定该共源极连续时间线性均衡器的一低频增益，该第三控制信号的一第二部分决定该共源极连续时间线性均衡器的一过渡频率；
使用一第二主动式电感器负载该第四节点；以及
使用一决策电路，依据一时钟信号，输出基于该第三电压信号的一第一决策。
CN202010316640.9A 2019-07-31 2020-04-21 高速低电压串行链路接收器及其方法 Active CN112311708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/527,104 2019-07-31
US16/527,104 US10637695B1 (en) 2019-07-31 2019-07-31 High-speed low-voltage serial link receiver and method thereof

Publications (2)

Publication Number Publication Date
CN112311708A CN112311708A (zh) 2021-02-02
CN112311708B true CN112311708B (zh) 2022-05-03

Family

ID=70332325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010316640.9A Active CN112311708B (zh) 2019-07-31 2020-04-21 高速低电压串行链路接收器及其方法

Country Status (3)

Country Link
US (1) US10637695B1 (zh)
CN (1) CN112311708B (zh)
TW (1) TWI713334B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021153281A (ja) * 2020-03-25 2021-09-30 キオクシア株式会社 半導体集積回路及び受信装置
US11228470B2 (en) * 2020-05-18 2022-01-18 Nxp B.V. Continuous time linear equalization circuit
US11206160B2 (en) * 2020-05-18 2021-12-21 Nxp B.V. High bandwidth continuous time linear equalization circuit
US11381427B1 (en) * 2021-06-15 2022-07-05 Realtek Semiconductor Corp. Continuous-time linear equalizer of compact layout and high immunity to common-mode noise
US11568923B1 (en) * 2021-06-21 2023-01-31 Cadence Design Systems, Inc. CMOS active inductor circuit for amplifier

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222967B1 (en) * 2009-12-22 2012-07-17 Altera Corporation Receiver equalizer circuitry having wide data rate and input common mode voltage ranges
US9432230B1 (en) * 2015-10-21 2016-08-30 Freescale Semiconductor, Inc. Passive equalizer capable of use in a receiver
US9450788B1 (en) * 2015-05-07 2016-09-20 Macom Technology Solutions Holdings, Inc. Equalizer for high speed serial data links and method of initialization
US9473330B1 (en) * 2015-06-05 2016-10-18 International Business Machines Corporation Continuous time linear equalizer with a programmable negative feedback amplification loop
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
CN107251497A (zh) * 2015-02-27 2017-10-13 华为技术有限公司 一种双路径双零连续时间线性均衡器
US10135644B1 (en) * 2017-08-31 2018-11-20 Qualcomm Incorporated Low power passive offset injection for 1-tap decision feedback equalizer
US10263815B1 (en) * 2017-12-11 2019-04-16 Xilinx, Inc. Continuous time linear equalization

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4748828B2 (ja) * 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
EP2375662B1 (en) * 2005-01-20 2018-09-26 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US8335249B1 (en) * 2009-11-25 2012-12-18 Altera Corporation Receiver equalizer circuitry with offset voltage compensation for use on integrated circuits
US9319004B2 (en) * 2012-11-26 2016-04-19 Analog Devices, Inc. Apparatus and methods for equalization
US9306780B2 (en) * 2013-03-11 2016-04-05 Semtech Corporation Optical transmission for binary and duobinary modulation formats
US9143369B2 (en) * 2013-03-15 2015-09-22 Intel Corporation Adaptive backchannel equalization
US9537681B1 (en) * 2014-03-31 2017-01-03 Altera Corporation Multimode equalization circuitry
GB201406525D0 (en) * 2014-04-11 2014-05-28 Ibm Continuous, time linear equalizer for high-speed receiving unit
US9602315B2 (en) * 2014-12-12 2017-03-21 Intel Corporation Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US9985684B2 (en) * 2016-02-25 2018-05-29 Nxp Usa, Inc. Passive equalizer capable of use in high-speed data communication
US10270409B1 (en) * 2017-05-16 2019-04-23 Inphi Corporation Variable gain amplifiers for communication systems

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222967B1 (en) * 2009-12-22 2012-07-17 Altera Corporation Receiver equalizer circuitry having wide data rate and input common mode voltage ranges
CN107251497A (zh) * 2015-02-27 2017-10-13 华为技术有限公司 一种双路径双零连续时间线性均衡器
US9450788B1 (en) * 2015-05-07 2016-09-20 Macom Technology Solutions Holdings, Inc. Equalizer for high speed serial data links and method of initialization
US9473330B1 (en) * 2015-06-05 2016-10-18 International Business Machines Corporation Continuous time linear equalizer with a programmable negative feedback amplification loop
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
US9432230B1 (en) * 2015-10-21 2016-08-30 Freescale Semiconductor, Inc. Passive equalizer capable of use in a receiver
US10135644B1 (en) * 2017-08-31 2018-11-20 Qualcomm Incorporated Low power passive offset injection for 1-tap decision feedback equalizer
US10263815B1 (en) * 2017-12-11 2019-04-16 Xilinx, Inc. Continuous time linear equalization

Also Published As

Publication number Publication date
US10637695B1 (en) 2020-04-28
CN112311708A (zh) 2021-02-02
TW202107878A (zh) 2021-02-16
TWI713334B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112311708B (zh) 高速低电压串行链路接收器及其方法
US10033412B2 (en) Impedance and swing control for voltage-mode driver
EP3437187B1 (en) System and method for controlling common mode voltage via replica circuit and feedback control
US10536178B2 (en) High speed receivers circuits and methods
EP3363118B1 (en) Apparatus and method for combining currents from passive equalizer in sense amplifier
US8624632B2 (en) Sense amplifier-type latch circuits with static bias current for enhanced operating frequency
US9288085B2 (en) Continuous-time linear equalizer for high-speed receiving unit
US8755428B2 (en) Feed-forward equalizer architectures
US9473330B1 (en) Continuous time linear equalizer with a programmable negative feedback amplification loop
EP3180855A1 (en) Apparatus to convert electrical signals from small-signal format to rail-to-rail format
US11901868B2 (en) Amplifier circuit, adder circuit, reception circuit, and integrated circuit
US7969218B2 (en) Receiver for reducing intersymbol interference of a channel and compensating for signal gain loss, and method thereof
TWI777796B (zh) 具有等化電路的低功率接收器，通信單元及其方法
JP4957405B2 (ja) 信号波形等化回路及び受信回路
KR101209817B1 (ko) 병렬 등화기
US20080231356A1 (en) Voltage margining with a low power, high speed, input offset cancelling equalizer
KR101905502B1 (ko) 레벨 쉬프트 회로
Sim et al. A 28-Gb/s Single-Ended PAM-4 Receiver With T-Coil-Integrated Continuous-Time Linear Equalizer in 40-nm CMOS Technology
WO2021124450A1 (ja) 差動増幅回路、受信回路及び半導体集積回路
CN114531123A (zh) 放大器
CN116073921A (zh) 用于校正低附加噪声差分信号的占空比和相位误差的电路
CN118316765A (zh) 一种用于高速数据接口的连续时间线性均衡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant