JPS6276306A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6276306A JPS6276306A JP60213643A JP21364385A JPS6276306A JP S6276306 A JPS6276306 A JP S6276306A JP 60213643 A JP60213643 A JP 60213643A JP 21364385 A JP21364385 A JP 21364385A JP S6276306 A JPS6276306 A JP S6276306A
- Authority
- JP
- Japan
- Prior art keywords
- resistors
- resistor
- potential
- operational amplifier
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 技術分野
本発明は、差動増幅回路に関し、より詳細には、差動入
力電圧範囲が広く、ドリフトの極めて少ない差動増幅回
路に関するものである。
力電圧範囲が広く、ドリフトの極めて少ない差動増幅回
路に関するものである。
（ｂ） 従来技術
一般に、第２図に示すように従来の差動増幅器１０は、
正電源電圧＋Ｖと負電源電圧−■が供給されるようにな
っていて、この両電圧＋Ｖ。
正電源電圧＋Ｖと負電源電圧−■が供給されるようにな
っていて、この両電圧＋Ｖ。
−Ｖの間には、抵抗Ｒ１，Ｒ２のそれぞれの一端が接続
され、同抵抗Ｒ１，Ｒ２のそれぞれの他端は、ペア特性
の良好なトランジスタＱｌ。
され、同抵抗Ｒ１，Ｒ２のそれぞれの他端は、ペア特性
の良好なトランジスタＱｌ。
Ｑ２のそれぞれのコレクタに接続されている。
このトランジスタＱ１のベースは、反転入力端ＩＮ−に
接続され、トランジスタＱ２のベースは、非反転入力端
ＩＮ＋に接続されている。また、トランジスタＱ１のエ
ミッタは抵抗Ｒ４を介して基１′＃電位（Ｏｖ）に接続
されている。
接続され、トランジスタＱ２のベースは、非反転入力端
ＩＮ＋に接続されている。また、トランジスタＱ１のエ
ミッタは抵抗Ｒ４を介して基１′＃電位（Ｏｖ）に接続
されている。
また、トランジスタＱ１のコレクタは、ＩＣ化されたオ
ペアンプＯＰＩの非反転入力端子に接続され、トランジ
スタＱ２のコレクタは同オペアンプＯＰ１の反転入力端
一に接続されている。このオペアンプ○Ｐ１の出力端は
、差動増幅回路１０の出力端ＯＵＴになっていて、同出
力端は、抵抗Ｒ５を介して上記トランジスタＱ２のエミ
ッタに接続されている。さらに、上記トランジスタＱｌ
、Ｑ２のそれぞれのエミッタは、抵抗Ｒ６，Ｒ７のそれ
ぞれの一端に接続され、同抵抗Ｒ６，Ｒ７のそれぞれの
他端は共通接続され、この共通接続点は抵抗Ｒ８を介し
て負電源電圧−Ｖに接続されている。
ペアンプＯＰＩの非反転入力端子に接続され、トランジ
スタＱ２のコレクタは同オペアンプＯＰ１の反転入力端
一に接続されている。このオペアンプ○Ｐ１の出力端は
、差動増幅回路１０の出力端ＯＵＴになっていて、同出
力端は、抵抗Ｒ５を介して上記トランジスタＱ２のエミ
ッタに接続されている。さらに、上記トランジスタＱｌ
、Ｑ２のそれぞれのエミッタは、抵抗Ｒ６，Ｒ７のそれ
ぞれの一端に接続され、同抵抗Ｒ６，Ｒ７のそれぞれの
他端は共通接続され、この共通接続点は抵抗Ｒ８を介し
て負電源電圧−Ｖに接続されている。
ここで、抵抗Ｒ１を流れる電流を１１とし、抵抗Ｒ２を
流れる電流を１２とすると、オペアンプ○Ｐ１の非反転
入力端＋と反転入力端一が仮想接地点であるので下式が
成り立つ。
流れる電流を１２とすると、オペアンプ○Ｐ１の非反転
入力端＋と反転入力端一が仮想接地点であるので下式が
成り立つ。
ｒｌＸｉ＋ ＝ｒ２Ｘｉ２ ・−＝（１）（
ただし、ｒｌ ＝抵抗Ｒ１の抵抗値、ｒｚ：抵抗Ｒ２の
抵抗値）また、トランジスタＱ１のエミッタ電位をｖｌ
とし、トランジスタＱ２のエミッタ電位をｖ２とし、抵
抗Ｒ６，Ｒ７，Ｒ８の共通接続点の電位を■３とすると
１次式のようになる。
ただし、ｒｌ ＝抵抗Ｒ１の抵抗値、ｒｚ：抵抗Ｒ２の
抵抗値）また、トランジスタＱ１のエミッタ電位をｖｌ
とし、トランジスタＱ２のエミッタ電位をｖ２とし、抵
抗Ｒ６，Ｒ７，Ｒ８の共通接続点の電位を■３とすると
１次式のようになる。
Ｖ １ ＝ （ｒ ４ ／（ｒ４＋ｒｓ ）） ＸＶ３
＋ （ｒ４Ｘ ｒｓ ／（ｒ４＋ｒｓ ）） Ｘ ｉｔ
・・・（１）（ただし、ｒ４：抵抗Ｒ４の抵抗値、ｒｓ
：抵抗Ｒ６の抵抗値） さらに、オペアンプＯＰ１の出力端の電位をｖＯとすれ
ば。
＋ （ｒ４Ｘ ｒｓ ／（ｒ４＋ｒｓ ）） Ｘ ｉｔ
・・・（１）（ただし、ｒ４：抵抗Ｒ４の抵抗値、ｒｓ
：抵抗Ｒ６の抵抗値） さらに、オペアンプＯＰ１の出力端の電位をｖＯとすれ
ば。
Ｖ２＝ （ｒ７／（ｒｓ ＋ｒ７））ＸＶｏ＋ （ｒｓ
／（ｒｓ ＋ｒ７））ＸＶ３＋ （（ｒｓ Ｘｒ７）
／（ｒ ｓ ＋ ｒ ７ ）） Ｘｉｚ
−−（３）（ただし、ｒｓ：抵抗Ｒ５の抵抗値、ｒｌ
：抵抗Ｒ７の抵抗値） 従って、ペア性の良好なトランジスタＱｌ。
／（ｒｓ ＋ｒ７））ＸＶ３＋ （（ｒｓ Ｘｒ７）
／（ｒ ｓ ＋ ｒ ７ ）） Ｘｉｚ
−−（３）（ただし、ｒｓ：抵抗Ｒ５の抵抗値、ｒｌ
：抵抗Ｒ７の抵抗値） 従って、ペア性の良好なトランジスタＱｌ。
Ｑ２のベース・エミッタ電位をそれぞれ等しいＶＩＢと
すると、ＩＮ＋、ＩＮ−が基準電位（Ｏｖ）に接続され
ている場合は。
すると、ＩＮ＋、ＩＮ−が基準電位（Ｏｖ）に接続され
ている場合は。
−ＶＩＥ＝Ｖ １ ＝Ｖ ２
−−（４）一方、正電源電
圧＋Ｖから差動増幅回路１０に流れ込む電流ｉを上述の
電流ｉ！と１２を加え合せたものとすると、 ｉｔ ＝ （ｒｓ ／（ｒ＋ ＋ｒ２））Ｘ ｉ −
・＝（５）ｉ２＝ （ｒ＋ ／（ｒｔ ＋ｒ２））Ｘ
ｉ −−（６）ここで、ｒ４ ”ｒｓ 、ｒｓ ：ｒ
ｌとすれば、上記（２）〜（６）により （ｒ４Ｘｒｓ／（ｒ４＋ｒｓ））Ｘ （ｒ２／（ｒｚ
＋ｒ２））Ｘ ｉ＝ （ｒｓ ／（ｒ４＋ｒｓ ））Ｘ
Ｖｏ＋ （ｒ４Ｘｒｓ ／（ｒ４＋ｒｓ））Ｘ （ｒ１
／ （ｒ＋ ＋ｒ２）） Ｘｉ よって、 Ｖｏ＝−（ｒ＜ Ｘ（ｒｘ −ｒｚ）／（ｒｔ
＋ｒ２））Ｘｉ ・・
・・・・（７）ここで、ｒｌ：ｒｚとするとＶ ｏ ＝
Ｏになる。
−−（４）一方、正電源電
圧＋Ｖから差動増幅回路１０に流れ込む電流ｉを上述の
電流ｉ！と１２を加え合せたものとすると、 ｉｔ ＝ （ｒｓ ／（ｒ＋ ＋ｒ２））Ｘ ｉ −
・＝（５）ｉ２＝ （ｒ＋ ／（ｒｔ ＋ｒ２））Ｘ
ｉ −−（６）ここで、ｒ４ ”ｒｓ 、ｒｓ ：ｒ
ｌとすれば、上記（２）〜（６）により （ｒ４Ｘｒｓ／（ｒ４＋ｒｓ））Ｘ （ｒ２／（ｒｚ
＋ｒ２））Ｘ ｉ＝ （ｒｓ ／（ｒ４＋ｒｓ ））Ｘ
Ｖｏ＋ （ｒ４Ｘｒｓ ／（ｒ４＋ｒｓ））Ｘ （ｒ１
／ （ｒ＋ ＋ｒ２）） Ｘｉ よって、 Ｖｏ＝−（ｒ＜ Ｘ（ｒｘ −ｒｚ）／（ｒｔ
＋ｒ２））Ｘｉ ・・
・・・・（７）ここで、ｒｌ：ｒｚとするとＶ ｏ ＝
Ｏになる。
抵抗Ｒ１，Ｒ２の温度変化が増幅回路１ｏのオフセット
電圧の温度変化の大きな要因となる。
電圧の温度変化の大きな要因となる。
そして、抵抗Ｒ１の抵抗値ｒ１が温度変化等によってΔ
ｒ！たけ変化した場合には、ｒ１＋Δｒ１＝ｒｚ （
ｒｔ ＞Δｒ＋）となって。
ｒ！たけ変化した場合には、ｒ１＋Δｒ１＝ｒｚ （
ｒｔ ＞Δｒ＋）となって。
このときのｖＯは、次式のようになる。
Ｖｏ＋（ｒ４ＸΔｒｔ／２ｒｔ）Ｘｉ＝ΔＶｏ
・・・・・・（８）即ち、ｉ
を小さくすると、抵抗Ｒ１（またはＲ２）の温度変化が
Ｖｏに与える影響を小さくできる。
・・・・・・（８）即ち、ｉ
を小さくすると、抵抗Ｒ１（またはＲ２）の温度変化が
Ｖｏに与える影響を小さくできる。
しかしながら、このような従来の差動増幅回路ＩＯにお
いては、動作電源（ｉｔ 、ｉｚ）を小さくすることが
できないという問題点がある。
いては、動作電源（ｉｔ 、ｉｚ）を小さくすることが
できないという問題点がある。
また、オペアンプ○Ｐ１の出力端から抵抗Ｒ５を介して
負電源電圧−Ｖ側に流れる電流ｉ ｏｕｔの最大値は、
ｖＯの最大値をＶｏｍａｘとすると、（Ｖ ｏｍａｘ
＋Ｖｕ） ／ ｒ ｓになる。
負電源電圧−Ｖ側に流れる電流ｉ ｏｕｔの最大値は、
ｖＯの最大値をＶｏｍａｘとすると、（Ｖ ｏｍａｘ
＋Ｖｕ） ／ ｒ ｓになる。
１）ｉｏｕｔでなければならない。従って。
ｉ）Ｖｏｍａｘ ／ｒｓ ＝Ｖｏｎ＋ａｘ ／ｒ４゜Δ
ｖＯ〉（Δｒ１／２ ｒ＋ ）ＸＶｏｍａｘとなる。即
ち、電流ｉｘ、ｉ２を小さく設定するとＩＮ十の電位が
上ってｖＯがＶｏｍａｘになった場合トランジスタＱｌ
、Ｑ２のコレクタ電流が流れず同トランジスタＱｌ、Ｑ
２が増幅動作をしなくなる虞れがある。
ｖＯ〉（Δｒ１／２ ｒ＋ ）ＸＶｏｍａｘとなる。即
ち、電流ｉｘ、ｉ２を小さく設定するとＩＮ十の電位が
上ってｖＯがＶｏｍａｘになった場合トランジスタＱｌ
、Ｑ２のコレクタ電流が流れず同トランジスタＱｌ、Ｑ
２が増幅動作をしなくなる虞れがある。
また、反転入力端ＩＮ−と非反転入力端ＩＮ十の間に加
わる入力電圧の同相電圧の変化に伴って、上述の電流＋
１．ｉｚの値が変化するので、精度が劣化したり入力電
圧範囲が上記電流１１゜１２の変化によって狭められて
しまうという問題がある。
わる入力電圧の同相電圧の変化に伴って、上述の電流＋
１．ｉｚの値が変化するので、精度が劣化したり入力電
圧範囲が上記電流１１゜１２の変化によって狭められて
しまうという問題がある。
このような問題を解決するために考えられたものが第３
図に示す差動増幅回路２０である。
図に示す差動増幅回路２０である。
即ち、第２図に示すと同様に抵抗Ｒ１，Ｒ２、トランジ
スタＱｌ、Ｑ２で形成された回路に追加回路を設けたも
のであって、トランジスタＱ１のコレクタは、オペアン
プＯＰ２の反転入力端一に接続され、同オペアンプＯＰ
２の出力端は、抵抗Ｒ１６を介してトランジスタＱ１の
エミッタに接続されると共に、抵抗Ｒ１２を介してオペ
アンプＯＰ４の非反転入力端子に接続されている。
スタＱｌ、Ｑ２で形成された回路に追加回路を設けたも
のであって、トランジスタＱ１のコレクタは、オペアン
プＯＰ２の反転入力端一に接続され、同オペアンプＯＰ
２の出力端は、抵抗Ｒ１６を介してトランジスタＱ１の
エミッタに接続されると共に、抵抗Ｒ１２を介してオペ
アンプＯＰ４の非反転入力端子に接続されている。
一方、トランジスタＱ２のコレクタは、オペアンプＯＰ
３の反転入力端一に接続され、同オペアンプ○Ｐ３の出
力端は抵抗Ｒ１７を介してトランジスタＱ２の工もツタ
に接続されると共に、抵抗Ｒ１３を介してオペアンプ○
Ｐ４の反転入力端一に接続されている。
３の反転入力端一に接続され、同オペアンプ○Ｐ３の出
力端は抵抗Ｒ１７を介してトランジスタＱ２の工もツタ
に接続されると共に、抵抗Ｒ１３を介してオペアンプ○
Ｐ４の反転入力端一に接続されている。
そして、トランジスタＱ１とＱ２のそれぞれエミッタ間
には、抵抗Ｒ１８が接続されている。
には、抵抗Ｒ１８が接続されている。
また、オペアンプＯＰ２．ＯＰ３のそれぞれの非反転入
力端＋は共通接続され、この共通接続点には上記正電源
電圧＋Ｖと負電源電圧−■を抵抗ＲＩＯ，Ｒ１１で分圧
した電圧が供給されるようになっている。
力端＋は共通接続され、この共通接続点には上記正電源
電圧＋Ｖと負電源電圧−■を抵抗ＲＩＯ，Ｒ１１で分圧
した電圧が供給されるようになっている。
また、オペアンプＯＰ４の反転入力端一と自身の出力端
の間には増幅率設定用の抵抗Ｒ１４が接続され、同オペ
アンプＯＰ４の非反転入力端＋は、抵抗Ｒ１５を介して
基準電位（Ｏｖ）に接続され、同オペアンプＯＰ４の出
力端が差動増幅回路２０の出力端ＯＵＴとなっている。
の間には増幅率設定用の抵抗Ｒ１４が接続され、同オペ
アンプＯＰ４の非反転入力端＋は、抵抗Ｒ１５を介して
基準電位（Ｏｖ）に接続され、同オペアンプＯＰ４の出
力端が差動増幅回路２０の出力端ＯＵＴとなっている。
差動増幅回路２０は、Ｒ１，Ｒ２の抵抗を大きくし、ま
たは抵抗ＲＩＯ，Ｒ１１での分圧電圧を高くすることに
より、ｉｌ、ｉｚを小さくすることができる。即ち、Ｒ
１およびＲ２の抵抗の温度変化による出力端ＯＵＴの電
圧変化を小さくすることができる。しかし、オペアン○
Ｐ２．ＯＰ３は、熱的均衡を保ち、しかも特性を一致さ
せなければならないが、実際上、それらの実現は戴しく
、オペアンプＯＰ２゜ＯＦ２の熱的不均衡および特性の
不一致が、ノイズ特性および温度特性を悪くする原因と
なる。
たは抵抗ＲＩＯ，Ｒ１１での分圧電圧を高くすることに
より、ｉｌ、ｉｚを小さくすることができる。即ち、Ｒ
１およびＲ２の抵抗の温度変化による出力端ＯＵＴの電
圧変化を小さくすることができる。しかし、オペアン○
Ｐ２．ＯＰ３は、熱的均衡を保ち、しかも特性を一致さ
せなければならないが、実際上、それらの実現は戴しく
、オペアンプＯＰ２゜ＯＦ２の熱的不均衡および特性の
不一致が、ノイズ特性および温度特性を悪くする原因と
なる。
ｉｌ、ｉｚを小さくすると、ＯＦ２．ＯＦ２の入力バイ
アス電流の差が差動増幅回路２０のオフセット電圧に悪
影響する。
アス電流の差が差動増幅回路２０のオフセット電圧に悪
影響する。
（Ｃ） 目的
上述の事情に鑑み、本発明がなされたもので、その目的
は、差動入力電圧範囲が電源電圧によって規制される極
限まで広く、温度ドリフト等の変化が少ない差動増幅回
路を提供することにある。
は、差動入力電圧範囲が電源電圧によって規制される極
限まで広く、温度ドリフト等の変化が少ない差動増幅回
路を提供することにある。
（ｄ） 構成
本発明に係る差動増幅回路は、基準電源電圧に一端が接
続された第１の抵抗と、この第１の抵抗の他端に、それ
ぞれの一端が接続された第２および第３の抵抗と、この
第２および第３の抵抗のそれぞれの他端に、それぞれの
一端が接続された第１および第２の増幅素子と、一端が
第１の基準電位に接続され、他端が上記第１の増幅素子
の他端に接続された第４の抵抗と、上記第２および第３
のそれぞれの抵抗の他端の電位差を検出する第１の差検
出器と、この第１の差検出器の出力を上記第２の増幅素
子の他端に帰還する第５の抵抗と、上記第１ないし第３
の抵抗の共通接続点と第２の基準電位の差電位を検出す
る第２の差検出器と、この第２の差検出器の出力端にそ
れぞれの一端が接続され、それぞれの他端が上記第１お
よび第２の増幅素子のそれぞれの他端に接続された第６
および第７の抵抗と、を具備した構成としたことを特徴
とするものである。
続された第１の抵抗と、この第１の抵抗の他端に、それ
ぞれの一端が接続された第２および第３の抵抗と、この
第２および第３の抵抗のそれぞれの他端に、それぞれの
一端が接続された第１および第２の増幅素子と、一端が
第１の基準電位に接続され、他端が上記第１の増幅素子
の他端に接続された第４の抵抗と、上記第２および第３
のそれぞれの抵抗の他端の電位差を検出する第１の差検
出器と、この第１の差検出器の出力を上記第２の増幅素
子の他端に帰還する第５の抵抗と、上記第１ないし第３
の抵抗の共通接続点と第２の基準電位の差電位を検出す
る第２の差検出器と、この第２の差検出器の出力端にそ
れぞれの一端が接続され、それぞれの他端が上記第１お
よび第２の増幅素子のそれぞれの他端に接続された第６
および第７の抵抗と、を具備した構成としたことを特徴
とするものである。
以下、本発明の実施例を第１図を用いて説明する。
本実施例は、本発明の一実施例に係る差動増幅回路３０
の入力側にひずみ検出回路４０を設け、出力側に反転増
幅回路５０を設けたものである。また、本発明の一実施
例に係る差動増幅回路３０は、上述の第２図に示す従来
の差動増幅器１０と同様の回路部３０Ａに追加回路部３
０Ｂを設けたものである。
の入力側にひずみ検出回路４０を設け、出力側に反転増
幅回路５０を設けたものである。また、本発明の一実施
例に係る差動増幅回路３０は、上述の第２図に示す従来
の差動増幅器１０と同様の回路部３０Ａに追加回路部３
０Ｂを設けたものである。
正電源電圧＋Ｖは抵抗ＲＯを介して抵抗Ｒ１゜Ｒ２の共
通接続点に接続され、この共通接続点は、正電源電圧＋
Ｖと負電源電圧−７間の電圧を抵抗Ｒ２０，Ｒ２１で分
圧した基準電位が非反転入力端＋に供給されたオペアン
プＯＰ５の反転入力端一に接続されている。このオペア
ンプＯＰ５の出力端は、抵抗Ｒ６，Ｒ７の共通接続点に
接続されている。
通接続点に接続され、この共通接続点は、正電源電圧＋
Ｖと負電源電圧−７間の電圧を抵抗Ｒ２０，Ｒ２１で分
圧した基準電位が非反転入力端＋に供給されたオペアン
プＯＰ５の反転入力端一に接続されている。このオペア
ンプＯＰ５の出力端は、抵抗Ｒ６，Ｒ７の共通接続点に
接続されている。
そして、オペアンプ○Ｐ１の出力端、即ち。
差動増幅回路３０の出力端は１反転増幅回路５０に接続
されている。即ち、オペアンプ○Ｐｉの出力端は、抵抗
Ｒ２５を介してオペアンプ６の反転入力端一に接続され
ている。この反転入力端一には、抵抗２６を介し正電源
電圧＋Ｖと負電源電圧−■の間の電圧を分圧する可変抵
抗ＶＲＩの分圧点が接続されている。また、オペアンプ
ＯＰ６の非反転入力端＋は基準電位（ＯＶ）に接続され
ている。同オペアンプ○Ｐ６の反転入力端一と自身の出
力端との間には、ゲイン調整用の可変抵抗ＶＲ２の直列
回路が接続、され、同出力端が反転増幅回路５ｏの出力
端になっている。
されている。即ち、オペアンプ○Ｐｉの出力端は、抵抗
Ｒ２５を介してオペアンプ６の反転入力端一に接続され
ている。この反転入力端一には、抵抗２６を介し正電源
電圧＋Ｖと負電源電圧−■の間の電圧を分圧する可変抵
抗ＶＲＩの分圧点が接続されている。また、オペアンプ
ＯＰ６の非反転入力端＋は基準電位（ＯＶ）に接続され
ている。同オペアンプ○Ｐ６の反転入力端一と自身の出
力端との間には、ゲイン調整用の可変抵抗ＶＲ２の直列
回路が接続、され、同出力端が反転増幅回路５ｏの出力
端になっている。
一方、差動増幅回路３０の入力端、即ち、トランジスタ
Ｑｌ、Ｑ２のそれぞれのベースには。
Ｑｌ、Ｑ２のそれぞれのベースには。
ひずみ検出回路４０が接続さ°れている。即ち、ホイー
トストンブリッジ構成されたひずみゲージＲ２４の入力
端にはブリッジ電源としての電圧Ｅ１とＥ２のそれぞれ
が接続され、出力端は抵抗Ｒ２２，Ｒ２３をそれぞれ介
してトランジスタＱｌ、Ｑ２のベースに接続されている
。
トストンブリッジ構成されたひずみゲージＲ２４の入力
端にはブリッジ電源としての電圧Ｅ１とＥ２のそれぞれ
が接続され、出力端は抵抗Ｒ２２，Ｒ２３をそれぞれ介
してトランジスタＱｌ、Ｑ２のベースに接続されている
。
従って、ひずみゲージＲ２４で構成されたホイートスト
ンブリッジに生じる不平衡出力が抵抗Ｒ２２，Ｒ２３を
介してトランジスタＱｌ。
ンブリッジに生じる不平衡出力が抵抗Ｒ２２，Ｒ２３を
介してトランジスタＱｌ。
Ｑ２のベースに印加され、このときの差動電圧がオペア
ンプ○Ｐ１によって検出され、同オペアンプＯＰ１の出
力にホイートストンブリッジ構成とされた上記ひずみゲ
ージＲ２４の不平衡出力に応じた差動出力が得られる。
ンプ○Ｐ１によって検出され、同オペアンプＯＰ１の出
力にホイートストンブリッジ構成とされた上記ひずみゲ
ージＲ２４の不平衡出力に応じた差動出力が得られる。
この出力は反転増幅回路５０によって反転増幅され、そ
の出力端ＯＵＴに出力が得られる。
の出力端ＯＵＴに出力が得られる。
ここで、本発明に係る差動増幅回路３０は、抵抗ＲＯ，
Ｒ１，Ｒ２の共通接続点の電位がオペアンプＯＰ５の作
用によってロックされるようになっているので、誤差の
少ない出力となる。
Ｒ１，Ｒ２の共通接続点の電位がオペアンプＯＰ５の作
用によってロックされるようになっているので、誤差の
少ない出力となる。
即ち、上記共通接続点の電位が、抵抗Ｒ２０゜Ｒ２１に
よって決定される基準電位とオペアンプＯＰ５で比較さ
れ、その差の電位が抵抗Ｒ６゜Ｒ７の共通接続点に電圧
ｖ３として印加される。
よって決定される基準電位とオペアンプＯＰ５で比較さ
れ、その差の電位が抵抗Ｒ６゜Ｒ７の共通接続点に電圧
ｖ３として印加される。
よって、抵抗ＲＯ，Ｒ１，Ｒ２の共通接続点の電位が上
昇すると、電圧ｖ３を上昇させるように制御され、一方
、上記共通接続点の電位が下降すると電圧■３が下降す
るように制御される。
昇すると、電圧ｖ３を上昇させるように制御され、一方
、上記共通接続点の電位が下降すると電圧■３が下降す
るように制御される。
従って、抵抗ＲＯを流れる電流ｊが一定値、言い替えれ
ば定電流化され、この結果抵抗ＲＯ。
ば定電流化され、この結果抵抗ＲＯ。
Ｒ１，Ｒ２の共通接続点の電位が所定値にロックされる
のである。
のである。
従って、トランジスタＱｌ、Ｑ２の各ベースの同相電圧
の変動やオペアンプｏＰ１の出力電圧変動による電流ｉ
の変化が打ち消され、電流ｉが定電流化される。
の変動やオペアンプｏＰ１の出力電圧変動による電流ｉ
の変化が打ち消され、電流ｉが定電流化される。
尚、抵抗Ｒ１，Ｒ２の温度変動によって電流１１または
１２が変動し、この変動に基づく差動増幅回路３０のオ
フセット電圧が生じる。しかしながら、同オフセット電
圧の値は上述の第２図に示す回路より大幅にその影響を
小さくできる。
１２が変動し、この変動に基づく差動増幅回路３０のオ
フセット電圧が生じる。しかしながら、同オフセット電
圧の値は上述の第２図に示す回路より大幅にその影響を
小さくできる。
即ち、本実施例のものは、第２図に示す差動増幅器１０
と異なり電流ｉを小さくすることができる。電流ｉを小
さくすることによって、上記（８）式から分るように、
温度変化で抵抗Ｒ１，Ｒ２の抵抗値ｒＬ、ｒ２が変化す
ることに伴う出力変動（オフセット電圧）ΔＶｏを充分
小さく抑えることができる。
と異なり電流ｉを小さくすることができる。電流ｉを小
さくすることによって、上記（８）式から分るように、
温度変化で抵抗Ｒ１，Ｒ２の抵抗値ｒＬ、ｒ２が変化す
ることに伴う出力変動（オフセット電圧）ΔＶｏを充分
小さく抑えることができる。
尚１本発明は、上述の実施例に限定されることなく、そ
の要旨を逸脱しない範囲内で種々変形実施することがで
きる。
の要旨を逸脱しない範囲内で種々変形実施することがで
きる。
例えば、上述の実施例においては、ＮＰＮ形のペアトラ
ンジスタを用いているが、この代りにＰＮＰ形のペアト
ランジスタを用いたり、ＦＥＴを用いるようにしてもよ
い。また、抵抗Ｒ２０，Ｒ２１によって設定される基準
電圧と抵抗Ｒ４に接続される基準電圧（実施例ではＯｖ
）の設定のしかたは、ペアトランジスタの特性や電源電
圧値や電源電圧極性に応じて適宜設定すれば良く、これ
らの設定は設計の自由Ｓ任されるものとなっている。
ンジスタを用いているが、この代りにＰＮＰ形のペアト
ランジスタを用いたり、ＦＥＴを用いるようにしてもよ
い。また、抵抗Ｒ２０，Ｒ２１によって設定される基準
電圧と抵抗Ｒ４に接続される基準電圧（実施例ではＯｖ
）の設定のしかたは、ペアトランジスタの特性や電源電
圧値や電源電圧極性に応じて適宜設定すれば良く、これ
らの設定は設計の自由Ｓ任されるものとなっている。
（８）効果
このように本発明によれば、差動増幅回路におけるバイ
アス電流が定電流化されるので差動入力電圧範囲が拡大
されると共に精度が向上する効果がある。
アス電流が定電流化されるので差動入力電圧範囲が拡大
されると共に精度が向上する効果がある。
第１図は、本発明の一実施例に係る差動増幅回路を示す
回路図、第２図は、従来の差動増幅回路の一例を示す回
路図、第３図は、同じ〈従来の差動増幅回路の他の例を
示す回路図である。 ＲＯ〜Ｒ２，Ｒ４−Ｒ７，Ｒ２０，Ｒ２１・・・・・・
抵抗、 ○ＰＩ、ＯＰ５・・・・・・オペアンプ（差検出器）、
Ｑｌ、Ｑ２・・・・・・トランジスタ（増幅素子）。
回路図、第２図は、従来の差動増幅回路の一例を示す回
路図、第３図は、同じ〈従来の差動増幅回路の他の例を
示す回路図である。 ＲＯ〜Ｒ２，Ｒ４−Ｒ７，Ｒ２０，Ｒ２１・・・・・・
抵抗、 ○ＰＩ、ＯＰ５・・・・・・オペアンプ（差検出器）、
Ｑｌ、Ｑ２・・・・・・トランジスタ（増幅素子）。
Claims (1)
- （１）基準電源電圧に一端が接続された第１の抵抗と、
この第１の抵抗の他端に、それぞれの一端が接続された
第２および第３の抵抗と、この第２および第３の抵抗の
それぞれの他端に、それぞれの一端が接続された第１お
よび第２の増幅素子と、一端が第１の基準電位に接続さ
れ、他端が上記第１の増幅素子の他端に接続された第４
の抵抗と、上記第２および第３のそれぞれの抵抗の他端
の電位差を検出する第１の差検出器と、この第１の差検
出器の出力を上記第２の増幅素子の他端に帰還する第５
の抵抗と、上記第１ないし第３の抵抗の共通接続点と第
２の基準電位の差電位を検出する第２の差検出器と、こ
の第２の差検出器の出力端にそれぞれの一端が接続され
、それぞれの他端が上記第１および第２の増幅素子のそ
れぞれの他端に接続された第６および第７の抵抗と、を
具備したことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60213643A JPS6276306A (ja) | 1985-09-28 | 1985-09-28 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60213643A JPS6276306A (ja) | 1985-09-28 | 1985-09-28 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6276306A true JPS6276306A (ja) | 1987-04-08 |
Family
ID=16642548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60213643A Pending JPS6276306A (ja) | 1985-09-28 | 1985-09-28 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6276306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014158095A (ja) * | 2013-02-14 | 2014-08-28 | Seiko Instruments Inc | センサ回路 |
| JP2019516317A (ja) * | 2016-05-03 | 2019-06-13 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | シングルエンドの計装用フォールデッドカスコード増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609332B2 (ja) * | 1979-06-14 | 1985-03-09 | 株式会社東芝 | 誘導電器の油中リ−ド引出し装置 |
-
1985
- 1985-09-28 JP JP60213643A patent/JPS6276306A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609332B2 (ja) * | 1979-06-14 | 1985-03-09 | 株式会社東芝 | 誘導電器の油中リ−ド引出し装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014158095A (ja) * | 2013-02-14 | 2014-08-28 | Seiko Instruments Inc | センサ回路 |
| JP2019516317A (ja) * | 2016-05-03 | 2019-06-13 | ハーマン インターナショナル インダストリーズ インコーポレイテッド | シングルエンドの計装用フォールデッドカスコード増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008505412A (ja) | 絶対温度に比例する電圧回路 | |
| EP0543056B1 (en) | Temperature dependent current generator | |
| KR19990062584A (ko) | 가변 선형성을 갖는 차동 증폭기 | |
| JPS62222704A (ja) | 広帯域帰還増幅器 | |
| US6198296B1 (en) | Bridge sensor linearization circuit and method | |
| US4757273A (en) | Complementary transconductance amplifiers | |
| JPH05502146A (ja) | 入力減衰器ネットワークを使用し単極性電源で給電される差動増幅器 | |
| JPS6276306A (ja) | 差動増幅回路 | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JPH04328905A (ja) | 差動増幅回路 | |
| JP3430415B2 (ja) | 差動増幅器 | |
| JPH0814616B2 (ja) | ホール素子装置 | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JPH0750690Y2 (ja) | 半導体圧力センサの温度補償回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPH0611625Y2 (ja) | ストレンゲージ用増幅器 | |
| JP3396524B2 (ja) | 電圧電流変換回路 | |
| US6456162B1 (en) | Operational amplifier with offset voltage centering, and low-voltage compatible | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP3082247B2 (ja) | 定電圧回路 | |
| JP2565289B2 (ja) | 指数アンプ | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH0448010Y2 (ja) | ||
| JPH10293146A (ja) | インダクタンス変化検出装置 |