JPH0448010Y2 - - Google Patents
Info
- Publication number
- JPH0448010Y2 JPH0448010Y2 JP12384587U JP12384587U JPH0448010Y2 JP H0448010 Y2 JPH0448010 Y2 JP H0448010Y2 JP 12384587 U JP12384587 U JP 12384587U JP 12384587 U JP12384587 U JP 12384587U JP H0448010 Y2 JPH0448010 Y2 JP H0448010Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- voltage
- dividing point
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は所定の電圧を基準電圧とし帰還増幅を
する増幅回路に関し、特にこの基準電圧の変動を
防止するものに関する。
する増幅回路に関し、特にこの基準電圧の変動を
防止するものに関する。
従来この種の所定の電圧を基準電圧とする増幅
回路としては第３図の回路図に示されるものがあ
る。
回路としては第３図の回路図に示されるものがあ
る。
同図において、電源Ｅの出力電圧VDDは抵抗
R1，R2の直列回路から成るバイアス回路１によ
り分圧され、分圧された所定の電圧VSSは、オペ
アンプ２の非反転入力端子に信号源４を介して出
力点である分圧点Ｖから入力され、オペアンプ２
の基準電圧になつている。また、信号源４は、直
流および交流の信号を発生し、発生した信号は抵
抗RS，RFにより定まる増幅率で非反転帰還増幅
される。この抵抗RSは一端が分圧点Ｖに接続さ
れ他端がオペアンプ２の反転入力端子に接続され
ており、抵抗RFは一端が出力端子ａに接続され
他端が反転入力端子に接続されている。なお、オ
ペアンプ２および抵抗RS，RFは増幅器３を構成
する。
R1，R2の直列回路から成るバイアス回路１によ
り分圧され、分圧された所定の電圧VSSは、オペ
アンプ２の非反転入力端子に信号源４を介して出
力点である分圧点Ｖから入力され、オペアンプ２
の基準電圧になつている。また、信号源４は、直
流および交流の信号を発生し、発生した信号は抵
抗RS，RFにより定まる増幅率で非反転帰還増幅
される。この抵抗RSは一端が分圧点Ｖに接続さ
れ他端がオペアンプ２の反転入力端子に接続され
ており、抵抗RFは一端が出力端子ａに接続され
他端が反転入力端子に接続されている。なお、オ
ペアンプ２および抵抗RS，RFは増幅器３を構成
する。
しかし、上記の増幅回路の基準電圧となる分圧
された所定の電圧VSSが発生する分圧点Ｖには、
増幅器３の抵抗RF，RSを介して図示の帰還電流IF
が流入し、増幅回路の出力電圧voは次式に示さ
れるようになる。
された所定の電圧VSSが発生する分圧点Ｖには、
増幅器３の抵抗RF，RSを介して図示の帰還電流IF
が流入し、増幅回路の出力電圧voは次式に示さ
れるようになる。
vp＝RF＋RS／RSｅ−IF（R1／／R2） ……(1)
ただし、ｅは信号源４の出力信号の電圧であ
り、記号「／／」はこの記号の前後に示される抵
抗の並列接続した時の合成抵抗を表わす。この(1)
式の右辺第２項のIF（R1／／R2）は基準電圧の変
動分を表わし、この変動分は増幅回路から出力さ
れる信号に誤差となつて現われる。このため、従
来の増幅回路は目的とする理想の増幅信号が精度
良く得られないという問題があつた。また、増幅
器３および信号源４を複数個設けてこれらの基準
電圧を分圧点Ｖからとると、各増幅器からの帰還
電流が干渉し合い、これらの基準電圧の変動分が
増幅され、上記問題点が一層顕著になつて現われ
る。
り、記号「／／」はこの記号の前後に示される抵
抗の並列接続した時の合成抵抗を表わす。この(1)
式の右辺第２項のIF（R1／／R2）は基準電圧の変
動分を表わし、この変動分は増幅回路から出力さ
れる信号に誤差となつて現われる。このため、従
来の増幅回路は目的とする理想の増幅信号が精度
良く得られないという問題があつた。また、増幅
器３および信号源４を複数個設けてこれらの基準
電圧を分圧点Ｖからとると、各増幅器からの帰還
電流が干渉し合い、これらの基準電圧の変動分が
増幅され、上記問題点が一層顕著になつて現われ
る。
この問題点は、電源Ｅの出力電圧VDDを抵抗
R1，R2で分圧した場合のみ生じるものではなく、
第４図に示されるように、２個の電池５，６を用
いてこれらの接続点から基準電圧をとつても同様
に生じる。これは、電池５，６には内部抵抗r1，
r2があるためであり、これらは(1)式に示される抵
抗R1，R2に相当するものとなつて誤差項は除か
れないからである。
R1，R2で分圧した場合のみ生じるものではなく、
第４図に示されるように、２個の電池５，６を用
いてこれらの接続点から基準電圧をとつても同様
に生じる。これは、電池５，６には内部抵抗r1，
r2があるためであり、これらは(1)式に示される抵
抗R1，R2に相当するものとなつて誤差項は除か
れないからである。
また、この問題点を解決するために以下の対策
が考えられるがいずれも効を奏しない。
が考えられるがいずれも効を奏しない。
第１に抵抗R1，R2の値を小さくすれば良いが、
小さくすることこれら抵抗を介して電源Ｅから接
地点へ損失電流が流れてしまう。
小さくすることこれら抵抗を介して電源Ｅから接
地点へ損失電流が流れてしまう。
第２に抵抗RS，RFの値を大きくして帰還電流IF
を小さくすれば良いが、オペアンプ２のバイアス
電流の影響が大きくなるので増幅器としての安定
性が低下する。
を小さくすれば良いが、オペアンプ２のバイアス
電流の影響が大きくなるので増幅器としての安定
性が低下する。
第３に第５図に示されるように抵抗R1，R2に
並列にコンデンサC1，C2を接続するものであり、
これは最も一般的な対策であつて、信号源４が交
流信号を発生する時にこれらコンデンサは機能し
て上記問題点は解消されるが、信号源４が直流信
号を発生する時にはこれらコンデンサは機能せず
上記問題点は解消されない。
並列にコンデンサC1，C2を接続するものであり、
これは最も一般的な対策であつて、信号源４が交
流信号を発生する時にこれらコンデンサは機能し
て上記問題点は解消されるが、信号源４が直流信
号を発生する時にはこれらコンデンサは機能せず
上記問題点は解消されない。
本考案はこのような問題点を解消するために、
１つの電源Ｅの正極と負極の間に接続された抵抗
R1，R2の直列回路からなり、この抵抗の接続点
である分圧点Ｖから所定の電圧VSSを出力するバ
イアス回路１と、このバイアス回路の分圧点から
出力される電圧を基準電圧として帰還増幅すると
共に、帰還電流回路RF，RSがバイアス回路の分
圧点に接続された増幅器３と、この増幅器の増幅
した信号を出力する信号出力端子ａと、帰還入力
端子ｂと出力端子ｃを有し、帰還入力端子は信号
出力端子ａに接続され、出力端子はバイアス回路
１の分圧点に接続され、出力端子から増幅器の帰
還電流回路から分圧点に流入する電流と同じ値で
極性の異なる電流を出力する増幅器８からなる補
正回路７とを設けたものである。
１つの電源Ｅの正極と負極の間に接続された抵抗
R1，R2の直列回路からなり、この抵抗の接続点
である分圧点Ｖから所定の電圧VSSを出力するバ
イアス回路１と、このバイアス回路の分圧点から
出力される電圧を基準電圧として帰還増幅すると
共に、帰還電流回路RF，RSがバイアス回路の分
圧点に接続された増幅器３と、この増幅器の増幅
した信号を出力する信号出力端子ａと、帰還入力
端子ｂと出力端子ｃを有し、帰還入力端子は信号
出力端子ａに接続され、出力端子はバイアス回路
１の分圧点に接続され、出力端子から増幅器の帰
還電流回路から分圧点に流入する電流と同じ値で
極性の異なる電流を出力する増幅器８からなる補
正回路７とを設けたものである。
出力点に流入する電流はこれと大きさが同じで
極性が反対の電流によつて打ち消される。
極性が反対の電流によつて打ち消される。
次に、本考案について図面を用いて説明する。
第１図は本考案の一実施例を表わす回路図であ
る。なお、第３図と同一または相当部分について
は同符号を用いてその説明は省略する。
第１図は本考案の一実施例を表わす回路図であ
る。なお、第３図と同一または相当部分について
は同符号を用いてその説明は省略する。
同図において、７は反転増幅器８を備えた補正
回路であり、補正回路７の帰還入力端子ｂは増幅
器３の出力端子（信号出力端子）ａに接続され、
出力端子ｃはバイアス回路１の所定の電圧が出力
される出力点である分圧点Ｖに接続されている。
また、反転増幅器８の反転入力端子と帰還入力端
子ｂとの間には抵抗RJが、反転入力端子と反転
増幅器８の出力端子との間には抵抗RKが、反転
増幅器８の出力端子と補正回路７の出力端子ｃと
の間には抵抗RHが接続されており、これらの値
は後述のようにして定められる。
回路であり、補正回路７の帰還入力端子ｂは増幅
器３の出力端子（信号出力端子）ａに接続され、
出力端子ｃはバイアス回路１の所定の電圧が出力
される出力点である分圧点Ｖに接続されている。
また、反転増幅器８の反転入力端子と帰還入力端
子ｂとの間には抵抗RJが、反転入力端子と反転
増幅器８の出力端子との間には抵抗RKが、反転
増幅器８の出力端子と補正回路７の出力端子ｃと
の間には抵抗RHが接続されており、これらの値
は後述のようにして定められる。
このような構成において、信号源４で発生した
信号は増幅器３により（RF＋RS／RS倍の非反転
帰還増幅が行なわれ、この増幅された信号は分圧
電圧VSSを基準電圧として出力端子ａに現われる。
出力端子ａに現われた電圧vpなる増幅信号は補正
回路７に入力され、RK／RJ倍の反転増幅が行な
われて出力される。この時、RJ＝RKとすると反
転増幅器８の出力端子には入力電圧vpの−１倍の
電圧−vpが現われ、抵抗RHは次式に示される補
正電流IHがバイアス回路１の分圧点Ｖから流れ
る。
信号は増幅器３により（RF＋RS／RS倍の非反転
帰還増幅が行なわれ、この増幅された信号は分圧
電圧VSSを基準電圧として出力端子ａに現われる。
出力端子ａに現われた電圧vpなる増幅信号は補正
回路７に入力され、RK／RJ倍の反転増幅が行な
われて出力される。この時、RJ＝RKとすると反
転増幅器８の出力端子には入力電圧vpの−１倍の
電圧−vpが現われ、抵抗RHは次式に示される補
正電流IHがバイアス回路１の分圧点Ｖから流れ
る。
IH＝−vp／RH ……(2)
ここで「−」は分圧点Ｖから補正電流IHが流れ
ることを表わしている。
ることを表わしている。
一方、分圧点Ｖには増幅回路３の抵抗RF，RS
を介して帰還電流IFが流入するが、この帰還電流
IFは次式のように現わされる。
を介して帰還電流IFが流入するが、この帰還電流
IFは次式のように現わされる。
IF＝vp／RF＋RS ……(3)
(2)，(3)式に示される分圧点Ｖから流出，流入す
る電流が等しければ分圧点Ｖにおけるこれら電流
の流出，流入はお互いに相殺された相対的な電流
変化は無くなる。このためには抵抗RHの値を以
下のように定めれば良い。
る電流が等しければ分圧点Ｖにおけるこれら電流
の流出，流入はお互いに相殺された相対的な電流
変化は無くなる。このためには抵抗RHの値を以
下のように定めれば良い。
RH＝RF＋RS ……(4)
抵抗RHの値を(4)式のように定めると帰還電流IFと
補正電流IHは大きさが等しく極性が反対になつて
お互いに打ち消し合い、本実施例による増幅回路
の出力電圧vpは次式のようになる。
補正電流IHは大きさが等しく極性が反対になつて
お互いに打ち消し合い、本実施例による増幅回路
の出力電圧vpは次式のようになる。
vp＝RF＋RS／RSｅ−IF（R1／／R2）
−IH（R1／／R2）＝RF＋RS／RSｅ
−IF（R1／／R2）−〔−IF（R1／／R2）〕
＝RF＋RS／RSｅ ……(5)
つまり(5)式は、従来の(1)式に示される誤差項が
除かれ、目的とする理想の増幅信号が得られるこ
とを意味している。
除かれ、目的とする理想の増幅信号が得られるこ
とを意味している。
また、第２図は本考案の他の実施例を表わす回
路図であり、第１図と同一部分については同符号
を用いてその説明は省略する。
路図であり、第１図と同一部分については同符号
を用いてその説明は省略する。
同図において、９，１０は第１図の増幅器３に
相当する増幅器、RS1，RS2およびRF1，RF2は第１
図の抵抗RSおよびRFに相当する抵抗、１１，１
２は第１図の信号源４に相当する信号源である。
増幅器９，１０の出力端子ｄ，ｅと補正回路７の
反転増幅器８の反転入力端子との間には第１図の
抵抗RJに相当する抵抗RJ1，RJ2が介挿され、反転
増幅器８の出力端子とバイアス回路１の分圧点Ｖ
との間には第１図の抵抗RHに相当する抵抗RH1が
介挿されている。
相当する増幅器、RS1，RS2およびRF1，RF2は第１
図の抵抗RSおよびRFに相当する抵抗、１１，１
２は第１図の信号源４に相当する信号源である。
増幅器９，１０の出力端子ｄ，ｅと補正回路７の
反転増幅器８の反転入力端子との間には第１図の
抵抗RJに相当する抵抗RJ1，RJ2が介挿され、反転
増幅器８の出力端子とバイアス回路１の分圧点Ｖ
との間には第１図の抵抗RHに相当する抵抗RH1が
介挿されている。
本実施例は第１図に示される上記実施例の増幅
器３および信号源４を複数個設けて補正回路７の
構成を加算器としたものであるが、本実施例にお
いても増幅回路の増幅器９，１０からの出力電圧
vp1，vp2は上記実施例と同様に目的とする理想の
ものとなる。これを以下に説明する。
器３および信号源４を複数個設けて補正回路７の
構成を加算器としたものであるが、本実施例にお
いても増幅回路の増幅器９，１０からの出力電圧
vp1，vp2は上記実施例と同様に目的とする理想の
ものとなる。これを以下に説明する。
反転増幅器８の出力端子に現われる電圧は補正
回路７の各抵抗値をRK＝RJ1＝RJ2とすることによ
りvp1＋vp2となり、分圧点Ｖから流出する補正電
流IH1は次式のようになる。
回路７の各抵抗値をRK＝RJ1＝RJ2とすることによ
りvp1＋vp2となり、分圧点Ｖから流出する補正電
流IH1は次式のようになる。
IH1＝−vp1＋vp2／RH1 ……(6)
また、増幅器９，１０から分圧点Ｖに流入する
帰還電流IF1，IF2は次式のようになる。
帰還電流IF1，IF2は次式のようになる。
IF1＝vp1／RF1＋RS1，
IF2＝vp2／RF2＋RS2 ……(7)
(6)式と(7)式に示される分圧点Ｖから流出，流入す
る電流を等しくするために抵抗RH1を次式のよう
に定める。
る電流を等しくするために抵抗RH1を次式のよう
に定める。
RH1＝（RF1＋RS2）／／（RF2＋RS2） ……(8)
抵抗RH1の値を(8)式のように定めると帰還電流
IF1，IF2の和と補正電流IH1とは大きさが等しく極
性が反対になつてお互いに打ち消し合うため、各
増幅器９，１０の基準電圧となる分圧点Ｖの分圧
電圧VSSは変動せず、各出力端子ｄ，ｅには目的
とする理想の増幅信号が現われる。
IF1，IF2の和と補正電流IH1とは大きさが等しく極
性が反対になつてお互いに打ち消し合うため、各
増幅器９，１０の基準電圧となる分圧点Ｖの分圧
電圧VSSは変動せず、各出力端子ｄ，ｅには目的
とする理想の増幅信号が現われる。
以上説明したように本考案は、出力点に流入す
る電流を相殺する増幅器から成る補正回路を設け
たことにより、出力点に流入する電流はこれと大
きさが同じで極性が反対の電流によつて打ち消さ
れ、基準電圧は変動すること無く安定化し、目的
とする理想の増幅信号が精度良く得られるという
効果を有する。
る電流を相殺する増幅器から成る補正回路を設け
たことにより、出力点に流入する電流はこれと大
きさが同じで極性が反対の電流によつて打ち消さ
れ、基準電圧は変動すること無く安定化し、目的
とする理想の増幅信号が精度良く得られるという
効果を有する。
第１図は本考案の一実施例を表わす回路図、第
２図は本考案の他の実施例を表わす回路図、第３
図は従来の回路図、第４図は第３図の電源部に用
いられる他のバイアス回路を示す回路図、第５図
は第３図のバイアス回路に施される対策を示す回
路図である。 １……バイアス回路、２……オペアンプ、３…
…増幅器、４……信号源、７……補正回路、８…
…反転増幅器、ａ……増幅器３の出力端子、ｂ…
…補正回路７の帰還入力端子、ｅ……補正回路７
の出力端子、Ｖ……分圧点。
２図は本考案の他の実施例を表わす回路図、第３
図は従来の回路図、第４図は第３図の電源部に用
いられる他のバイアス回路を示す回路図、第５図
は第３図のバイアス回路に施される対策を示す回
路図である。 １……バイアス回路、２……オペアンプ、３…
…増幅器、４……信号源、７……補正回路、８…
…反転増幅器、ａ……増幅器３の出力端子、ｂ…
…補正回路７の帰還入力端子、ｅ……補正回路７
の出力端子、Ｖ……分圧点。
Claims (1)
- 【実用新案登録請求の範囲】 １つの電源、この電源の正極と負極との間に接
続された抵抗の直列回路からなり、この抵抗の接
続点である分圧点から所定の電圧を出力するバイ
アス回路と、 このバイアス回路の分圧点から出力される所定
の電圧を基準電圧として帰還増幅すると共に、帰
還電流回路がバイアス回路の分圧点に接続された
増幅器と、 この増幅器の増幅した信号を出力する信号出力
端子と、 帰還入力端子と出力端子を有し、帰還入力端子
は前記増幅器の信号出力端子に接続され、出力端
子は前記バイアス回路の分圧点に接続され、出力
端子から前記増幅器の帰還電流回路から分圧点に
流入する電流と同じ値で極性の異なる電流を出力
する増幅器からなる補正回路と を設けたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12384587U JPH0448010Y2 (ja) | 1987-08-14 | 1987-08-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12384587U JPH0448010Y2 (ja) | 1987-08-14 | 1987-08-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6429915U JPS6429915U (ja) | 1989-02-22 |
| JPH0448010Y2 true JPH0448010Y2 (ja) | 1992-11-12 |
Family
ID=31373071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12384587U Expired JPH0448010Y2 (ja) | 1987-08-14 | 1987-08-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0448010Y2 (ja) |
-
1987
- 1987-08-14 JP JP12384587U patent/JPH0448010Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6429915U (ja) | 1989-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2858584B2 (ja) | 増幅回路 | |
| US20070229156A1 (en) | Class ab folded cascode stage and method for low noise, low power, low-offset operational amplilier | |
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| US4254380A (en) | Bridge amplifier | |
| JPH0344447B2 (ja) | ||
| JPH0448010Y2 (ja) | ||
| US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
| US7180357B2 (en) | Operational amplifier integrator | |
| GB1583368A (en) | Semiconductor circuit | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JPS5894219A (ja) | フイルタ回路 | |
| JPH0635540Y2 (ja) | 差動増幅器 | |
| JP3080488B2 (ja) | 差動増幅器 | |
| EP0280516B1 (en) | Differential amplifier circuit | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JP2019092103A (ja) | 計装アンプ | |
| JPH0495406A (ja) | 差仂増巾回路 | |
| JPS6325768Y2 (ja) | ||
| JPS6214727Y2 (ja) | ||
| JPH0398305A (ja) | 差動増幅器 | |
| JPH03115812A (ja) | ロードセル式秤 | |
| JPH0233387Y2 (ja) | ||
| JPS5995706A (ja) | 増幅器 | |
| Bowers et al. | The operational conveyor amplifier-a new circuit design block | |
| JPH0418481B2 (ja) |