JPS6214727Y2 - - Google Patents
Info
- Publication number
- JPS6214727Y2 JPS6214727Y2 JP1979061314U JP6131479U JPS6214727Y2 JP S6214727 Y2 JPS6214727 Y2 JP S6214727Y2 JP 1979061314 U JP1979061314 U JP 1979061314U JP 6131479 U JP6131479 U JP 6131479U JP S6214727 Y2 JPS6214727 Y2 JP S6214727Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- amplifier
- output resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 4
- 230000001131 transforming effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅器の出力抵抗（出力インピーダン
ス）をコントロールする回路に関する。
ス）をコントロールする回路に関する。
従来の増幅器の出力抵抗コントロール回路の代
表的なものを第１図に示す。図中ｒx，ｒy，r1〜
r4は抵抗、Ao及び−Asは増幅器（後述の数式中
では各々の増幅率を表わす。）、ＺLは負荷、Viは
入力電圧、Voは出力電圧を夫々表わす。この回
路においては、負荷ＺLに流れる出力電流を、高
精度抵抗r4で検出し、該検出電圧を増幅器Aoの
電圧帰還ループに帰還電圧として正負任意に加え
ることによつて連続的に出力抵抗の可変を行なつ
ている。すなわち、第１図より回路の伝達関数Ａ
V及び出力抵抗RoをAo，−As両増幅器とも理想増
幅器であるとして算出すると、 Ro＝r4｛１＋ｒ２／ｒ１（１−１＋Ａｓ／１＋ｒｘ／
ｒｙ）｝…(2) となり、 第(2)式より、出力抵抗Roはｒxとｒyの分圧比
を変化することで正〜０〜負とコントロールされ
得るのである。しかし、かような出力抵抗コント
ロール回路においては、負荷ＺLが抵抗r4を介し
て接地されており、負荷ＺLは浮遊（フロート）
状態にある。この点については、従来種々提案さ
れている出力抵抗コントロール回路においても第
２図に示すように同様の構成となつている。尚、
第２図中Ｒは抵抗、Ampは増幅器を夫々示す。
従つて、負荷はフロートされたものだけに限定さ
れ、また負荷端の出力電圧を次段に入力する際に
平衡入力型の回路が必要となる。更に、出力抵抗
Roをゼロにする際の特定条件が第(2)式より １＋Ａｓ／１＋ｒｘ／ｒｙ＝１＋ｒ１／ｒ２ …(3) となり、かなり複雑である為、回路の設計が煩雑
である。
表的なものを第１図に示す。図中ｒx，ｒy，r1〜
r4は抵抗、Ao及び−Asは増幅器（後述の数式中
では各々の増幅率を表わす。）、ＺLは負荷、Viは
入力電圧、Voは出力電圧を夫々表わす。この回
路においては、負荷ＺLに流れる出力電流を、高
精度抵抗r4で検出し、該検出電圧を増幅器Aoの
電圧帰還ループに帰還電圧として正負任意に加え
ることによつて連続的に出力抵抗の可変を行なつ
ている。すなわち、第１図より回路の伝達関数Ａ
V及び出力抵抗RoをAo，−As両増幅器とも理想増
幅器であるとして算出すると、 Ro＝r4｛１＋ｒ２／ｒ１（１−１＋Ａｓ／１＋ｒｘ／
ｒｙ）｝…(2) となり、 第(2)式より、出力抵抗Roはｒxとｒyの分圧比
を変化することで正〜０〜負とコントロールされ
得るのである。しかし、かような出力抵抗コント
ロール回路においては、負荷ＺLが抵抗r4を介し
て接地されており、負荷ＺLは浮遊（フロート）
状態にある。この点については、従来種々提案さ
れている出力抵抗コントロール回路においても第
２図に示すように同様の構成となつている。尚、
第２図中Ｒは抵抗、Ampは増幅器を夫々示す。
従つて、負荷はフロートされたものだけに限定さ
れ、また負荷端の出力電圧を次段に入力する際に
平衡入力型の回路が必要となる。更に、出力抵抗
Roをゼロにする際の特定条件が第(2)式より １＋Ａｓ／１＋ｒｘ／ｒｙ＝１＋ｒ１／ｒ２ …(3) となり、かなり複雑である為、回路の設計が煩雑
である。
本考案は斯かる諸欠点をなくした、接地された
負荷に対して使用可能であつて、出力抵抗をゼロ
にする際の特定条件の簡素な、増幅器の出力抵抗
コントロール回路を提供することを目的とする。
負荷に対して使用可能であつて、出力抵抗をゼロ
にする際の特定条件の簡素な、増幅器の出力抵抗
コントロール回路を提供することを目的とする。
以下、本考案の実施例を第３図乃至第７図に基
づき説明する。
づき説明する。
第３図は本考案に係る出力抵抗コントロール回
路の基本回路を示す構成図であり、図中Rx，
Ry，R1〜R3は抵抗、Ａは増幅器、Adは差動増幅
器、ＺLは負荷、Viは入力電圧、Voは出力電圧を
夫々表わす。本基本回路においては、負荷ＺLに
流れる出力電流を抵抗R1にて電圧として検出
し、該検出電圧を差動増幅器Adを通じて増幅器
Aoの電圧帰還ループに帰還電圧として加え、出
力抵抗Roの可変を行なつている。すなわち、第
３図より本回路の伝達関数ＡV及び出力抵抗Roを
各増幅器とも理想増幅器であるとして算出すると
以下のようになる。
路の基本回路を示す構成図であり、図中Rx，
Ry，R1〜R3は抵抗、Ａは増幅器、Adは差動増幅
器、ＺLは負荷、Viは入力電圧、Voは出力電圧を
夫々表わす。本基本回路においては、負荷ＺLに
流れる出力電流を抵抗R1にて電圧として検出
し、該検出電圧を差動増幅器Adを通じて増幅器
Aoの電圧帰還ループに帰還電圧として加え、出
力抵抗Roの可変を行なつている。すなわち、第
３図より本回路の伝達関数ＡV及び出力抵抗Roを
各増幅器とも理想増幅器であるとして算出すると
以下のようになる。
まず、増幅器Ａの中点電圧をＶA、差動増幅器
Adの出力電圧をＶB、各線路に流れる電流の向き
を図示の如くとする。
Adの出力電圧をＶB、各線路に流れる電流の向き
を図示の如くとする。
増幅器Ａの反転入力端の電圧は負帰還作用によ
り非反転入力端と等しくなり、またこの反転入力
端の入力インピーダンスは充分高く、電流は流れ
込まないから、抵抗Rxと抵抗Ryに流れる電流は
等しい。よつて、以下の関係が成り立つ。
り非反転入力端と等しくなり、またこの反転入力
端の入力インピーダンスは充分高く、電流は流れ
込まないから、抵抗Rxと抵抗Ryに流れる電流は
等しい。よつて、以下の関係が成り立つ。
ＶＡ−Ｖｉ／Ｒｘ＝Ｖｉ−ＶＢ／Ｒｙ …(a)
また、抵抗R1に流れる電流は負荷ＺLと下側の
抵抗R2および抵抗R3に分流するから、 ＶＡ−Ｖｏ／Ｒ１＝Ｖｏ／ＺＬ＋Ｖｏ／Ｒ２＋Ｒ３…
(b) が成り立つ。
抵抗R2および抵抗R3に分流するから、 ＶＡ−Ｖｏ／Ｒ１＝Ｖｏ／ＺＬ＋Ｖｏ／Ｒ２＋Ｒ３…
(b) が成り立つ。
また上側の抵抗R3と抵抗R2に流れる電流は等
しいから が成り立つ。なお上式では差動増幅器Adの両入
力端の電圧は負帰還作用により等しく、R3Vo／
（R2＋R3）として計算している。
しいから が成り立つ。なお上式では差動増幅器Adの両入
力端の電圧は負帰還作用により等しく、R3Vo／
（R2＋R3）として計算している。
(c)式を変形すると
R2VB＝R3Vo−R3VA …(d)
(a)式を変形すると
ＶＢ／Ｒｙ＝（１／Ｒｘ＋１＋／Ｒｙ）Vi−ＶＡ／Ｒ
ｘ…(e) となり、(d)式、(e)式よりＶBを消去すると R2Ry｛（１／Ｒｘ＋１／Ｒｙ）Vi−ＶＡ／Ｒｘ｝ ＝R3Vo−R3VA さらに変形して （R3−Ｒ２Ｒｙ／Ｒｘ）ＶA＝R3Vo −R2（１＋Ｒｙ／Ｒｘ）Vi …(f) とし、(b)式を変形して ＶＡ／Ｒ１＝（１／Ｒ１＋１／ＺＬ＋１／Ｒ２＋Ｒ３
）Vo…（ｇ） として、(f)式と（ｇ）式によりＶAを消去すると ｛R1（R3−Ｒｙ／ＲｘR2）（１／Ｒ１＋１／ＺＬ＋１
／Ｒ２＋Ｒ３） −R3｝Vo＝−R2（Ｒｙ／Ｒｘ＋１）Vi …（ｈ） となる。よつて伝達関数は となる。
ｘ…(e) となり、(d)式、(e)式よりＶBを消去すると R2Ry｛（１／Ｒｘ＋１／Ｒｙ）Vi−ＶＡ／Ｒｘ｝ ＝R3Vo−R3VA さらに変形して （R3−Ｒ２Ｒｙ／Ｒｘ）ＶA＝R3Vo −R2（１＋Ｒｙ／Ｒｘ）Vi …(f) とし、(b)式を変形して ＶＡ／Ｒ１＝（１／Ｒ１＋１／ＺＬ＋１／Ｒ２＋Ｒ３
）Vo…（ｇ） として、(f)式と（ｇ）式によりＶAを消去すると ｛R1（R3−Ｒｙ／ＲｘR2）（１／Ｒ１＋１／ＺＬ＋１
／Ｒ２＋Ｒ３） −R3｝Vo＝−R2（Ｒｙ／Ｒｘ＋１）Vi …（ｈ） となる。よつて伝達関数は となる。
また一般に増幅度Ａ、出力抵抗Ｒ、負荷Ｚとし
たときの伝達関数は ＺＡ／Ｚ＋Ｒ であるから、これを第(4)式に対応させると、右辺
の分母の第２項が出力抵抗Roになる。
たときの伝達関数は ＺＡ／Ｚ＋Ｒ であるから、これを第(4)式に対応させると、右辺
の分母の第２項が出力抵抗Roになる。
さらにRx／R2を分子、分母に掛けて整理する
と Ro＝R1（Ry−Ｒ３／Ｒ２Rx）／ ｛Ry＋Ｒ１／Ｒ２（Ｒ２＋Ｒ３）（R2Ry−RxR3）｝…
(5) となり、上記第(4)式及び第(5)式に基づいて等価回
路を書くと、第４図のようになる。従つて、出力
抵抗Roは第(5)式よりRxとRyの値を変化させるこ
とで正〜０〜負とコントロールされ得る。
と Ro＝R1（Ry−Ｒ３／Ｒ２Rx）／ ｛Ry＋Ｒ１／Ｒ２（Ｒ２＋Ｒ３）（R2Ry−RxR3）｝…
(5) となり、上記第(4)式及び第(5)式に基づいて等価回
路を書くと、第４図のようになる。従つて、出力
抵抗Roは第(5)式よりRxとRyの値を変化させるこ
とで正〜０〜負とコントロールされ得る。
この基本回路をもとにした一実施例として第５
図に実験回路図を示す。図中INは入力端、OUT
は出力端を示し、コンデンサ及び抵抗は夫々表記
された値のものであり、増幅器は両方ともに
NJM4560である。本回路の出力抵抗の可変状況
を第６図に示す注入法にて試験した結果、1KΩ
のVR（可変抵抗器）の摺動子を変化することで
電圧計VMの指示が変化し、出力抵抗値のコント
ロールが可能なことを確認した。また、出力抵抗
可変時における本回路全体の利得は、出力抵抗±
1.5Ωにて出力電圧±0.2dBとなり、略々無視でき
る程度の値であつた。尚、第６図中OSCは発振
器、ｒは該発振器の内部抵抗、ORCは第５図に
示す実験回路、INは入力端、OUTは出力端を
夫々示し、実験に際して入力端INは接地（短
絡）されているものとする。
図に実験回路図を示す。図中INは入力端、OUT
は出力端を示し、コンデンサ及び抵抗は夫々表記
された値のものであり、増幅器は両方ともに
NJM4560である。本回路の出力抵抗の可変状況
を第６図に示す注入法にて試験した結果、1KΩ
のVR（可変抵抗器）の摺動子を変化することで
電圧計VMの指示が変化し、出力抵抗値のコント
ロールが可能なことを確認した。また、出力抵抗
可変時における本回路全体の利得は、出力抵抗±
1.5Ωにて出力電圧±0.2dBとなり、略々無視でき
る程度の値であつた。尚、第６図中OSCは発振
器、ｒは該発振器の内部抵抗、ORCは第５図に
示す実験回路、INは入力端、OUTは出力端を
夫々示し、実験に際して入力端INは接地（短
絡）されているものとする。
本考案においては、負荷ＺLを第３図に示すよ
うに直接接地できる為、従来のようにフロート負
荷とはならない。この状態をブロツク図に表わせ
ば第７図のようになるが、従来例を表わす第２図
と比較してみれば、両者の相違が顕著である。
尚、第７図中の各符号は第２図と同様である。従
つて本考案に係る出力抵抗コントロール回路を使
用するならば、従来のフロート負荷だけを対象と
していた回路に比してその適用範囲が広くなり、
また負荷端の出力電圧を次段に入力する際にも平
衡入力型という限定された回路を必要としない。
更に出力抵抗Roをゼロにする特定条件が第(5)式
より、 Ｒｙ／Ｒｘ＝Ｒ３／Ｒ２ …(6) となり、従来に比して大きく簡素化されていて回
路設計が非常に容易である。
うに直接接地できる為、従来のようにフロート負
荷とはならない。この状態をブロツク図に表わせ
ば第７図のようになるが、従来例を表わす第２図
と比較してみれば、両者の相違が顕著である。
尚、第７図中の各符号は第２図と同様である。従
つて本考案に係る出力抵抗コントロール回路を使
用するならば、従来のフロート負荷だけを対象と
していた回路に比してその適用範囲が広くなり、
また負荷端の出力電圧を次段に入力する際にも平
衡入力型という限定された回路を必要としない。
更に出力抵抗Roをゼロにする特定条件が第(5)式
より、 Ｒｙ／Ｒｘ＝Ｒ３／Ｒ２ …(6) となり、従来に比して大きく簡素化されていて回
路設計が非常に容易である。
以上、本考案によれば、接地された負荷に対し
て使用可能であつて、出力抵抗をゼロにする際の
特定条件の簡素な増幅器の出力抵抗コントロール
回路を構成することが可能となる。
て使用可能であつて、出力抵抗をゼロにする際の
特定条件の簡素な増幅器の出力抵抗コントロール
回路を構成することが可能となる。
第１図及び第２図は従来技術を説明するための
ものであつて、第１図は出力抵抗コントロール回
路の一従来例を示す基本回路構成図、第２図は前
記回路の一般的従来例を示すブロツク図である。
第３図乃至第７図は本考案に係る出力抵抗コント
ロール回路の一実施例を示し、第３図は基本回路
構成図、第４図は第３図基本回路の等価回路、第
５図は第３図の基本回路に基づく具体的実施例を
示す回路結線図、第６図は第５図の回路の試験に
用いる注入法の説明図、第７図は第３図の基本回
路のブロツク図、である。 R1〜R3，Rx，Ry……抵抗、Ａ……増幅器、
Ad……差動増幅器、ＺL……負荷、Vi入力電圧、
Vo……出力電圧。
ものであつて、第１図は出力抵抗コントロール回
路の一従来例を示す基本回路構成図、第２図は前
記回路の一般的従来例を示すブロツク図である。
第３図乃至第７図は本考案に係る出力抵抗コント
ロール回路の一実施例を示し、第３図は基本回路
構成図、第４図は第３図基本回路の等価回路、第
５図は第３図の基本回路に基づく具体的実施例を
示す回路結線図、第６図は第５図の回路の試験に
用いる注入法の説明図、第７図は第３図の基本回
路のブロツク図、である。 R1〜R3，Rx，Ry……抵抗、Ａ……増幅器、
Ad……差動増幅器、ＺL……負荷、Vi入力電圧、
Vo……出力電圧。
Claims (1)
- 増幅回路の中点と出力端との間に直列に接続さ
れた抵抗と、該抵抗の両端が夫々正負入力端に接
続された差動増幅回路と、該差動増幅回路の出力
端及び前記増幅回路の中点に夫々別の固定端が接
続された可変抵抗器とが具備され、且つ該可変抵
抗器の摺動子端が前記増幅器の逆相入力端に接続
されていることを特徴とする出力抵抗コントロー
ル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979061314U JPS6214727Y2 (ja) | 1979-05-09 | 1979-05-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979061314U JPS6214727Y2 (ja) | 1979-05-09 | 1979-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55162421U JPS55162421U (ja) | 1980-11-21 |
| JPS6214727Y2 true JPS6214727Y2 (ja) | 1987-04-15 |
Family
ID=29295278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979061314U Expired JPS6214727Y2 (ja) | 1979-05-09 | 1979-05-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214727Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141113A (en) * | 1981-02-25 | 1982-09-01 | Nippon Gakki Seizo Kk | Output characteristic control circuit for amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502847A (ja) * | 1973-05-10 | 1975-01-13 |
-
1979
- 1979-05-09 JP JP1979061314U patent/JPS6214727Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS502847A (ja) * | 1973-05-10 | 1975-01-13 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55162421U (ja) | 1980-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2070360A (en) | Circuit comprising a plurality of voltagecurrent converters | |
| US4091333A (en) | Transconductance amplifier circuit | |
| JPH0344447B2 (ja) | ||
| WO1981000179A1 (en) | Bridge amplifier | |
| JPS6214727Y2 (ja) | ||
| WO2024090239A1 (ja) | 差動入力差動出力型の反転増幅回路および測定装置 | |
| JPH0317455Y2 (ja) | ||
| JPS628572Y2 (ja) | ||
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPH03267781A (ja) | ホール素子用不平衡電圧調整回路 | |
| JPH0495406A (ja) | 差仂増巾回路 | |
| JPH0154884B2 (ja) | ||
| JPS6218089B2 (ja) | ||
| JPH0441611Y2 (ja) | ||
| JP3258202B2 (ja) | 差動回路 | |
| JPS59815Y2 (ja) | 電圧・電流変換回路 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPS6117619Y2 (ja) | ||
| JPH05183343A (ja) | Ｆｍ検波回路 | |
| JP2841563B2 (ja) | 可変インピーダンス回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0448010Y2 (ja) | ||
| JPS6238336Y2 (ja) | ||
| JP3148469B2 (ja) | フィルタ回路 | |
| JPS61120513A (ja) | バイクワツド型定電流アクテイブフイルタ |