JPS59815Y2 - 電圧・電流変換回路 - Google Patents
電圧・電流変換回路Info
- Publication number
- JPS59815Y2 JPS59815Y2 JP14974479U JP14974479U JPS59815Y2 JP S59815 Y2 JPS59815 Y2 JP S59815Y2 JP 14974479 U JP14974479 U JP 14974479U JP 14974479 U JP14974479 U JP 14974479U JP S59815 Y2 JPS59815 Y2 JP S59815Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- series circuit
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【考案の詳細な説明】
本考案は、入力電圧をその大きさに比例した電流に変換
する電圧・電流変換回路に関する。
する電圧・電流変換回路に関する。
従来の電圧・電流変換回路は第1図に示すように構成さ
れている。
れている。
第1図において、OPlは演算増幅器で、その反転入力
端子(→に抵抗R1を介して入力電圧Viが加えられて
おり、非反転入力端子(1)には電源電圧+■が抵抗R
3,R4で分圧されて加えられている。
端子(→に抵抗R1を介して入力電圧Viが加えられて
おり、非反転入力端子(1)には電源電圧+■が抵抗R
3,R4で分圧されて加えられている。
Qlは出力トランジスタで゛、そのベースはOPlの出
力端に接続され、エミッタは抵抗Rrを介して電源+V
に接続され、コレクタは負荷Rr−を介して基準点に接
続されている。
力端に接続され、エミッタは抵抗Rrを介して電源+V
に接続され、コレクタは負荷Rr−を介して基準点に接
続されている。
またQlのエミッタとOPlの反転入力端子(−)との
間に抵抗R2が接続されている。
間に抵抗R2が接続されている。
このような構成の従来回路においては、出力電流■。
か゛で与えられるので、抵抗R1〜R4をマツチングさ
せて、 R1= R,2= R3=顯=R(2) を満足させることによって、電源電圧■の影響を除いて
いる。
せて、 R1= R,2= R3=顯=R(2) を満足させることによって、電源電圧■の影響を除いて
いる。
ところで従来回路においては、抵抗R1〜R4のマツチ
ングにずれがあると電源電圧の影響を除去できなくなり
誤差を生ずる欠点がある。
ングにずれがあると電源電圧の影響を除去できなくなり
誤差を生ずる欠点がある。
この誤差は、通常入力端子が電源電圧より小さいので大
きなオフセット誤差になりやすく、また電源電圧の変動
による影響も受け、電源電圧変動除去比を大きくできな
い。
きなオフセット誤差になりやすく、また電源電圧の変動
による影響も受け、電源電圧変動除去比を大きくできな
い。
また入力インピーダンスを大きくするため抵抗の値を大
きくすると、演算増幅器のオフセット電流により、オフ
セット誤差およびドノフトを生ずる欠点がある。
きくすると、演算増幅器のオフセット電流により、オフ
セット誤差およびドノフトを生ずる欠点がある。
さらに演算に必要な精密抵抗は高価であり、その数が多
くコスト高になっている。
くコスト高になっている。
本考案の目的は、上述の如き欠点のない新規な電圧・電
流変換回路を実現するにある。
流変換回路を実現するにある。
第2図は本考案回路の一実施例を示す接続図で、第1図
と同一部分には同一符号を付しである。
と同一部分には同一符号を付しである。
第2図において、トランジスタQ1のコレクタが電源+
■に接続され、エミッタは抵抗R4とダイオードD1お
よび負荷RI−の第1の直列回路を介して基準点に接続
されるとともに、抵抗R5とトランジスタQ2および抵
抗R7の第2の直列回路を介して基準点に接続されてい
る。
■に接続され、エミッタは抵抗R4とダイオードD1お
よび負荷RI−の第1の直列回路を介して基準点に接続
されるとともに、抵抗R5とトランジスタQ2および抵
抗R7の第2の直列回路を介して基準点に接続されてい
る。
またR4とDlの接続点が演算増幅器OP2の非反転入
力端子(→に、Q2のエミッタがO20の反転入力端子
(=)にそれぞれ接続されている。
力端子(→に、Q2のエミッタがO20の反転入力端子
(=)にそれぞれ接続されている。
O20の出力はQ2のベースに接続されている。
Q2のコレクタはOPlの反転入力端子(−)に接続さ
れている。
れている。
なお、DlはQ2の動作を確実にするためのものである
。
。
このように構成した本考案においては、出力電流■。
によって抵抗R4に生ずる電圧降下と、Q2のコレクタ
電流りによって抵抗R5に生ずる電圧降下が等しくなる
ように、O20がQ2のベース電流(すなわちコレクタ
電流■f)を制御する。
電流りによって抵抗R5に生ずる電圧降下が等しくなる
ように、O20がQ2のベース電流(すなわちコレクタ
電流■f)を制御する。
したがって出力電流■。
は、で与えられる。
また演算増幅器OP1は電流りによって抵抗Rfに生ず
る電圧降下と入力電圧Viとが等しくなるようにトラン
ジスタQ1のベース電流(すなわちコレクタ電流■。
る電圧降下と入力電圧Viとが等しくなるようにトラン
ジスタQ1のベース電流(すなわちコレクタ電流■。
+■f)を制御する。よって、Q2のコレクタ電流■、
は、 となる。
は、 となる。
よって、出力電流■。は(3)式と(4)式から、とな
って、入力電圧Viのみに比例し、電源電圧の影響を受
けない。
って、入力電圧Viのみに比例し、電源電圧の影響を受
けない。
このように本考案の電圧・電流変換回路においては、電
源電圧の影響を除去するために抵抗をマツチングさせる
必要がないので、抵抗のマツチングのずれによる誤差を
生じない。
源電圧の影響を除去するために抵抗をマツチングさせる
必要がないので、抵抗のマツチングのずれによる誤差を
生じない。
しかも高価な精密抵抗の数が従来回路に比して2個少な
くできる。
くできる。
また電源電圧変動は演算増幅器で吸収できるので、電源
電圧変動除去比が大きくとれる。
電圧変動除去比が大きくとれる。
さらに入力インピーダンスも非常に大きい。
なお、演算増幅器OP□が必要な出力電流を供給できる
容量を持っていれば、トランジスタQ1を省略して、O
Plの出力を直接R1とR2の結合点に接続してもよい
。
容量を持っていれば、トランジスタQ1を省略して、O
Plの出力を直接R1とR2の結合点に接続してもよい
。
また負荷RLと帰還抵抗Rfとを入れ替えて、出力電流
■。
■。
をトランジスタQ2で制御するようにしてもよい。
第1図は従来回路の一例を示す接続図、第2図は本考案
回路の一実施例を示す接続図である。 OPl、O20・・・・・・演算増幅器、Ql、Q2・
・・・・・トランジスタ、R1−R5,R,・・・・・
・抵抗、RL・・・・・・負荷、Vi・・・・・・入力
電圧、■。 ・・・・・・出力電流、h・・・・・・帰還電流、■、
・・・・・・帰還電圧。
回路の一実施例を示す接続図である。 OPl、O20・・・・・・演算増幅器、Ql、Q2・
・・・・・トランジスタ、R1−R5,R,・・・・・
・抵抗、RL・・・・・・負荷、Vi・・・・・・入力
電圧、■。 ・・・・・・出力電流、h・・・・・・帰還電流、■、
・・・・・・帰還電圧。
Claims (1)
- 第1と抵抗と負荷を含む第1の直列回路と、第2の抵抗
と帰還抵抗を含む第2の直列回路と、入力電圧が入力側
に加えられ、出力側に並列に接続された前記第1の直列
回路と第2の直列回路をそれぞれ流れる電流の和を制御
する第1の演算増幅器と、前記第1の直列回路または第
2の直列回路のいずれか一方に挿入されたトランジスタ
と、前記第1の抵抗に生ずる電圧降下と前記第2の抵抗
に生ずる電圧降下とが等しくなるように前記トランジス
タを制御し、前記第1の直列回路を流れる電流と前記第
2の直列回路を流れる電流とを比例させる第2の演算増
幅器と、前記帰還抵抗に生ずる電圧降下を前記入力電圧
と差動的になるように前記第1の演算増幅器の入力側に
負帰還する回路とを具備し、前記負荷に流れる電流を前
記入力電圧に比例させたことを特徴とする電圧・電流変
換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14974479U JPS59815Y2 (ja) | 1979-10-29 | 1979-10-29 | 電圧・電流変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14974479U JPS59815Y2 (ja) | 1979-10-29 | 1979-10-29 | 電圧・電流変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5669119U JPS5669119U (ja) | 1981-06-08 |
JPS59815Y2 true JPS59815Y2 (ja) | 1984-01-11 |
Family
ID=29380824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14974479U Expired JPS59815Y2 (ja) | 1979-10-29 | 1979-10-29 | 電圧・電流変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59815Y2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9350088B2 (en) | 2011-09-12 | 2016-05-24 | Suncall Corporation | Swaging structure for metallic members and bus bar using the same |
-
1979
- 1979-10-29 JP JP14974479U patent/JPS59815Y2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9350088B2 (en) | 2011-09-12 | 2016-05-24 | Suncall Corporation | Swaging structure for metallic members and bus bar using the same |
Also Published As
Publication number | Publication date |
---|---|
JPS5669119U (ja) | 1981-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
US3997849A (en) | Push-pull amplifier | |
JPH0544845B2 (ja) | ||
US5481180A (en) | PTAT current source | |
JPH0152783B2 (ja) | ||
JPS5824042B2 (ja) | 電圧フオロワ回路 | |
JPS59815Y2 (ja) | 電圧・電流変換回路 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH0344103A (ja) | 電圧/絶対値電流コンバータ回路 | |
US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
JPS5827411A (ja) | 差動増幅器回路 | |
JPS5934169Y2 (ja) | 増幅回路 | |
JPH06326524A (ja) | 電圧−電流変換器 | |
US4137506A (en) | Compound transistor circuitry | |
JPS6228606B2 (ja) | ||
JP2723547B2 (ja) | 定電流回路 | |
JPH0342742Y2 (ja) | ||
JPS6133710Y2 (ja) | ||
JPS58208621A (ja) | 電圧電流変換回路 | |
JP2776019B2 (ja) | 定電圧回路 | |
JPS593608Y2 (ja) | 差動増幅器 | |
JPS5818334Y2 (ja) | 増幅回路 | |
JPS6115632Y2 (ja) | ||
JPS6121857Y2 (ja) | ||
JPS5923495B2 (ja) | ゲ−ト回路 |