JPS5934169Y2

JPS5934169Y2 - 増幅回路

Info

Publication number: JPS5934169Y2
Application number: JP1977028946U
Authority: JP
Inventors: 元臣後藤
Original assignee: ヤマハ株式会社
Priority date: 1977-03-10
Filing date: 1977-03-10
Publication date: 1984-09-21
Also published as: JPS53126456U; US4167708A

Description

【考案の詳細な説明】この考案は増幅回路に係り、更に詳述すれば外部要因の
影響を受は難くかつ直流的に安定な増幅回路に関する。

周知の相補トランジスタをプッシュプル接続した増幅回
路等においては、その出力端子の出力特性が、前記増幅
回路を構成する全ての回路素子、入力端子に印加される
入力信号および電源端子に印加される電源電圧に影響さ
れ、これらに対する依存性ならびに周囲温度に対する依
存性の影響を受ける。

すなわち、従来のプッシュプル接続された増幅器構成に
おいては、外部要因に起因する不安定要素が多く、外部
要因によりパラメータが動き安定した特性の増幅回路が
得られていない。

また、低雑音化にあたっても、一般には回路構成が複雑
になればなるほどより多くの回路素子パラメータの影響
を考慮に入れなければならなかったため、現実にはその
最適化はなかなか困難であった。

この考案は上述した欠点を除去することを目的とするも
のでその特徴とするところは、両ベースを共通接続して
入力端とした互いに相補な第１、第２のトランジスタの
各エミッタを各々定電流値調整可能な第１、第２の定電
流源を介して正負各電源に接続するとともに同各エミッ
タを各々交流的に接地してなるコンプリメンタリコレク
タフォロワ形式の初段回路と、分圧比調整可能で、かつ
その分圧点を出力端とした第１の抵抗分圧回路を両エミ
ッタ間に直列介挿し、各ベースには前記正負各電源から
各々抵抗を介して所定のベースバイアスが与えられ、か
つ各コレクタには各々前記正負各電源が供給される互い
に相補な第３、第４のトランジスタからなり、これら第
３、第４のトランジスタの各ベースを前記第２、第１の
トランジスタの各コレクタにたすき掛は接続してなるコ
ンプリメンタリエミッタフォロワ形式の後段回路と、前
記出力端と接地点との間に接続された第２の抵抗分圧回
路の分圧点を前記入力端に接続してなる帰還回路とを具
備することにより、使用回路構成素子のパラメータに忠
実で外部要因の影響を受は難く、直流的にも動作が安定
で、かつ低雑音化が容易な増幅回路を提供するものであ
る。

以下この考案を図に示す一実施例について詳述する。

第１図はこの考案を実施した増幅回路の構成を示すもの
で、異極性のトランジスタＴｒｌ、↑ｒ２（第１、第２
のトランジスタ）のベースを共通に接続して入力端子Ｉ
ＮＰＵＴに、エミッタをコンデンサＣ１，Ｃ２で交流的
に接地すると共に、定電流源ＣＣ１，ＣＣ２（第１、第
２の定電流源）を介して電源十Ｂ、−Ｂ（正、負電源）
に、前記トランジスタＴｒｌのコレクタを抵抗ＲＬ１を
介して電源−Ｂに、トランジスタＴｒ２のコレクタを抵
抗ＲＬ２を介して電源十Ｂにそれぞれ接続すると共に、
ベースをそれぞれ前記トランジスタＴｒ１゜Ｔｒ２のコ
レクタと抵抗ＲＬ１．ＲＬ２の接続点に接続したトラン
ジスタＴｒ３．Ｔｒ＋（第４、第３のトランジスタ）の
各エミッタを抵抗ＲＥ１．ＲＥ２（これらが第１の抵抗
分圧回路を構成する）を介して出力端子ＯＵＴＰＵ
Ｔに接続し、各トランジスタＴｒ３．Ｔｒ４のコレクタ
をそれぞれ電源Ｂ、＋Ｂに接続し、出力端子ＯＵＴ
ＰＵＴとアース間に直列に接続された抵抗Ｒ０１Ｊ
Ｒｏ２（これらが第２の抵抗分圧回路を構成する）
の接続点と入力端子ＩＮＰＵＴとを接続し負帰還回路を
構成したものである。

第１図に示す構成において、トランジスタＴｒ１Ｔｒ２
はコンプリメンタリに構成されたベース共通の増幅器で
あり、各々のベース電流は、各々のエミッタ電流および
その直流電流増幅率で■Ｂ１＝ＩＣ１／ｈｆ
ｅｔと計算される値である。

説明を簡単にするために、両トランジスタのエミッタ電
流をｉＥｌ＝ｉＥ２、直流電流増幅率をｈｆｅ
１＝ｈｆｅ２とすると、ベース電流は両式から１Ｂ１＝
ｌＢ２の筈であり、この電流は、トランジスタＴｒｌの
エミッタ→トランジスタＴｒｌのベース→トランジスタ
Ｔｒ２のエミッタへと流れる結果何ら過不足を引き起さ
ず、共通ベースの電圧はトランジスタＴｒ、２Ｔ
ｒ２のベースエミッタ電圧ＶＢＥに対する偏寄を生じな
い。

つまり、たとえば共通ベースに任意の抵抗を接続し、他
端を接地した場合にも、前記した抵抗の両端間に何ら直
流電圧を発生しない。

そして、前述したように、理想的な状態では入力側から
は伺ら入力ベース電流を供給してやる必要がないわけで
あるから、従来のようにベースバイアスのための入力抵
抗はほとんど不要といってもよく、仮に電位設定のため
に介挿するとしても、極めて高抵抗値（例えば１０００
Ｍ、Ｑなど）のもので済む。

トランジスタＴｒｌｊＴｒ２の各エミッタは定
電流源ＣＣ１，ＣＣ２で駆動され、かつその接続部はコ
ンデンサＣ１，Ｃ２で交流的に接地されているので、各
トランジスタＴｒ１ｙＴｒ２のコレクタに接続された負
荷抵抗ＲＬ１．ＲＬ２には定電流源によって規制されて
流れる電流ｉＥ１．ｉＥ２と前記抵抗ＲＬ１．ＲＬ２と
の積で決定する直流電圧Ｖｃ１゜Ｖｃ２に固定されると
共に共通ベースのベース電流の変化分が利得として発生
する。

この定電流源は第３図に示すように構成することにより
容易にその値を可変することができる。

各電源十Ｂ、−Ｂが安定な定電圧（安定化電源）である
とすれば、トランジスタＴｒ３、Ｔｒ４のベー
スに印加するベース電圧■Ｂ３．■Ｂ４は極めて安定な
ものになる。

トランジスタＴｒ３７Ｔｒ４は電圧シフトを兼ね
たエミッタフォロワ回路であり、トランジスタのＴｒ
３ｔＴｒ４の各エミッタ抵抗ＲＥ１．ＲＥ２の共
通接続点が直流帰還の源となり、かつ交流出力端ＯＵＴ
ＰＵＴである。

増幅器出力は、抵抗Ｒｏｌ、Ｒｏ２で分割されその
接続点が初段のトランジスタＴｒｌｔＴｒ２の
共通ベースに帰還され交流利得の（ＲＯ２／（Ｒｏｔ＋
Ｒ０２））倍に当る成分が直流帰還外となる。

先はどの条件が厳密に成立するならトランジスタＴｒ１
．Ｔｒ２のベース電流成分は抵抗Ｒｏ２゜Ｒｏｌとは無
関係の筈である。

この事により入力端、出力端の直流電圧のオフセットは
極めて簡単である。

つまり、入力端はトランジスタＴｒｌ、Ｔｒ２
のベース電流の差に当る各ペースエミッタ電圧ＶＢＥの
偏差分がオフセット電圧であり、出力端については明確
で安定した定電圧端と言える。

詳しく説明すると、トランジスタＴｒ１．Ｔｒ２の直流
電流増幅率の相違からくる各ベース電流の相違は、前記
各直流電流増幅率に応じて定電流源ＣＣ１゜ＣＣ２の各
定電流値を調整してやれば解消して、同一ベース電流と
なる。

まず入力側のオフセットについては問題がなくなる。

次に、前述の定電流源ＣＣ１，ＣＣ２の定電流値を調整
することにより、トランジスタＴｒｌ？Ｔｒ２
のコレクタ電流が相違してくるため、現実には次段のト
ランジスタＴｒ３゜Ｔｒ４の動作点が変化し、出力側に
逆に直流アンバランスが生じようとする。

しかし、この直流アンバランスは、これらトランジスタ
Ｔｒ３．Ｔｒ４の各エミッタ間に接続された抵抗ＲＥ１
．ＲＥ２を調整することにより、例えば第２図に示すよ
うに可変抵抗器を用いてその摺動端子を出力端として直
流電位ゼロ点を探してやれば、実質的に解消する。

これで出力側のオフセットもとれた。さらに、このよう
に双方ともオフセットのとれた状態で、しかも出力側か
ら入力側へは何らのバイアス電流等の流れ込みもない状
態で、出力側から入力側への交流および直流帰還が施さ
れているわけであるから、回路の動作安定性は極めて良
好なものとなる。

また、トランジスタＴｒ４ｔＴｒ３はいずれも
エミッタフォロワ構成であり、利得を有しないのでＳＮ
比については初段のトランジスタＴｒ１．Ｔｒ２のコレ
クタフォロワ部分のみを考慮すれば足りる（別の見方を
すればこれは、この増幅回路が実質的には反転増幅動作
をしていることを意味する。

）。すなわち、この増幅回路ではトランジスタＴｒｌ。

Ｔｒ２自体の各ベース拡がり抵抗Ｒｂｂ’およびエミ
ッタ抵抗ｒｅについてのみ注目して素子を選択すればそ
れのみで回路全体の低雑音化が簡単に実現できるという
ことになる。

以上、実施例においては、バイポーラトランジスタを対
象として述べたがＦＥＴを用いた場合でも同様の構成と
結果が得られる。

以上述べたようにこの考案の増幅回路は両ベースを共通
接続して入力端とした互いに相補な第１、第２のトラン
ジスタの各エミッタを各々定電流値調整可能な第１、第
２の定電流源を介して正負各電源に接続するとともに同
各エミッタを各々交流的に接地してなるコンプリメンタ
リコレクタフォロワ形式の初段回路と、分圧比調整可能
で、かつその分圧点を出力端とした第１の抵抗分圧回路
を両エミッタ間に直列介挿し、各ベースには前記正負各
電源から各々抵抗を介して所定のベースバイアスが与え
られ、かつ各コレクタには各々前記正負各型源が供給さ
れる互いに相補な第３、第４のトランジスタからなり、
これら第３、第４のトランジスタの各ベースを前記第２
、第１のトランジスタの各コレクタにたすき掛は接続し
てなるコンプリメンタリエミッタフォロワ形式の後段回
路と、前記出力端と接地点との間に接続された第２の抵
抗分圧回路の分圧点を前記入力端に接続してなる帰還回
路とで構成したので、初段回路のベース電流を素子のパ
ラメータに従う定電流とし、かつ第１、第２のトランジ
スタのベース電流は、第１、第２の定電流源を調整する
ことにより容易に等しくでき、もってこの共通ベースへ
の流れ込み電流をゼロとなすことができるとともに、こ
れから派生する第３、第４のトランジスタの出力オフセ
ットも容易に調整でき、この状態で出力側から入力側へ
の帰還を施すことにより回路全体としての動作安定性は
格段に優れたものとなっている。

また後段回路はエミッタフォロワであるので低雑音化の
ためには、初段のトランジスタのみを考慮すれば足り、
かつそのうえにこの初段トランジスタの構成は入力バイ
アス供給のための入力抵抗とか、エミッタ抵抗等を実質
的に有していないため、トランジスタ自体の特性パラメ
ータを選択するだけで容易に最適化が可能である等多く
の効果を奏する。

【図面の簡単な説明】

第１図および第２図はこの考案の一実施例を示すもので
第１図はこの考案を実施した増幅回路の構成図、第２図
は増幅器の回路の一部の変形例を示す構成図、第３図は
定電流源の回路構成図である。Ｔｒｌ・・・・・・第１のトランジスタ、Ｔｒ２・・・
・・・第２のトランジスタ、Ｔｒ３・・・・・・第４の
トランジスタ、Ｔｒ４・・・・・・第３のトランジスタ
、ＣＣ１・・・・・・第１の定電流源、ＣＣ２・・・・
・・第２の定電流源、十Ｂ・・・・・・正電源、−Ｂ・
・・・・・負電源、ＲＥｌ、ＲＥ２・・・・・・第１の
抵抗分圧回路、Ｒｏｌ、Ｒｏ２・・・・・・第２の
抵抗分圧回路、ＩＮＰＵＴ・・・・・・入力端子、０Ｕ
ＴＰＵＴ・・・・・・出力端子。

Claims

【実用新案登録請求の範囲】

両ベースを共通接続して入力端とした互いに相補な第１
、第２のトランジスタの各エミッタを各各定電流値調整
可能な第１、第２の定電流源を介して正負各電源に接続
するとともに同各エミッタを各々交流的に接地してなる
コンプリメンタリコレクタフォロワ形式の初段回路と、
分圧比調整可能で、かつその分圧点を出力端とした第１
の抵抗分圧回路を両エミッタ間に直列介挿し、各ベース
には前記正負各電源から各々抵抗を介して所定のベース
バイアスが与えられ、かつ各コレクタには各々前記正負
各電源が供給される互いに相補な第３、第４のトランジ
スタからなり、これら第３、第４のトランジスタの各ベ
ースを前記第２、第１のトランジスタの各コレクタにた
すき掛は接続してなるコンプリメンタリエミッタフォロ
ワ形式の後段回路と、前記出力端と接地点との間に接続
された第２の抵抗分圧回路の分圧点を前記入力端に接続
してなる帰還回路とを具備してなることを特徴とする増
幅回路。