JPS6022821A - 帰還型積分回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［−産業上の利用分野」 この発明は、２次アクティブフィルタに適用さＪ］る帰
還型積分回路に関する。

「背景技術とその問題点−１ ２次アクティブフィルターで、Ｑの高い構成を実現する
場合、ロスの小さい積分回路（ローパスフィルタ）が必
要とされる。ＩＣ回路化を考慮すると、大容量のコンデ
ンサを使用できないのて、コンデンサと並列に挿入され
る抵抗を大きくし、「ｊスを減らすことが考えられる。

従来の積分回路は、電流源のインピーダンスを上げるこ
とによりコレクタ抵抗分を太きくし、ロスを減らしてい
た。しかし、この方法では、特性的に限界があり、より
高いＱのフィルタ％　ｆｌ″をイ１ｊることができなか
った。

一般的に、トランジスタのコレクタ出力の電流源は、ア
ーリー効果により抵抗分を持つが、その値は、エミッタ
電流値に反比例して低くなる。したがって、エミッタに
挿入される抵Ｊ３を大きくしてコレクタ抵抗分を大きく
しても、エミッタ電流が小さくなり、コレクタ抵抗分を
さほど大きくてきない。然も、エミッタ抵抗を大きくす
るシ１ど、ダイナミックレンジが狭くなってしまう。こ
のだめ、電源電圧を高くしてダイナミックレンジを上げ
なければならず、ＩＣ化にとって好ましくない。

したがって、上述のような方法にょシ、トランジスタの
コレクタ抵抗分を大きくする方法は問題があ　つプこ　
。

まだ、　ＮＰＮ型トランジスタ及びＰＮＰ型トランジス
タの夫々の電流源を利用する場合、この導電型式の違い
によってアーリー効果による抵抗分のバラツキが生じ、
このため、特性のバラツキが生じる欠点があった。

「発明の目的」 この発明は、コンデンサと並列に入るコレクタ抵抗分を
帰還により、きわめて大きな値とし、これにＪ：って、
ロスが少ない積分回路の提供を目的とするものである。

また、この発明は、ｌ−ランジスタのコレクタ抵抗分そ
のものを利用することにより、バラツキ。

温度変化に対して安定な特性を有する積分回路を実現す
るものである。

更に、この発明の他の目的は、低電圧電源で動ＩＣ回路
に好適な積分回路を提供することにある。

「発明の概要」 この発明は、第１の入力信号電流を第１のベース接地型
トランジスタのエミッタ・コレクタ通路を介してコンデ
ンサに供給し、第１の信号電流とは逆相の第２の信号電
流を第２のベース接地型トランジスタのエミッタ・コレ
クタ通路及び第３のトランジスタのエミッタ・コレクタ
通路を介してカレンＩ・ミラー回路の入力回路側に供給
１−、トのカレン１ミラー回路の出力回路をコンテン−
リ−に接続し、カレン］・ミラー回路の出力電流をコン
デンサに供給すると共に、コンデンサの両端にイ：すら
れた電圧を第３のトランジスタのベース・エミッタ通路
を介して出力端子に導出するようにした帰還型積分回路
である。

「実施例」 この発明の一実施例の回路構成を示す第１図において、
１は、第１のベース接地型のＰＮｉ）　ｌ・う／ジスタ
、２は、第２のベース接地ＬすｊのＩＩＮＩ）　ｌ・う
／ジスタである。トランジスタ１のエミッタが抵抗２１
を介して電源電圧＋ＶＣＣの供給される電源端子１８に
接続され、トランジスタ２のエミッタが抵抗゛２２を介
して電源端子１８に接続される。トランジスタ１のエミ
ッタに第１の入力端子１５が接続され、トランジスタ２
のエミッタに第２の入力端子１６が接続される。前段の
差動アンプ（図示せず）から、逆相の第１及び第２の信
号電流が入力端子１５及び１６に各々供給される。

トランジスタ１のコレクタがそのベース・コレクタが接
続されたＰＮＩ）　）ランジスタ３のベース・エミッタ
接合を介してＮＰＮ　）ランジスクロのコレクタに接続
され、トランジスタ６のエミッタが抵抗２３を介して接
地端子１９に接続される。トランジスタ２のコレクタが
第３のＰＮＰ　ｌ−ジンジスタ４のエミッタに接Ｕ―さ
れ、トランジスタ４のコレクタがそのベース・コレクタ
が接続されだＮＰＮ　ｌ・ランジスタフのベース・エミ
ッタ接合と抵抗２４を介して接地端子１９に接続される
。捷だ、トランジスタ２のコレクタ及びトランジスタ４
のエミッタの接続点がＮＰＮ　）・ランジスタ８のコレ
クタ及びＮＰＮ　ｌ−ランジスク１０のべ一７スに接続
さＪする１、トランジスタ８のエミッタが抵抗２５を介
（５て接地端子１９に接続される。炉に、第１の人力’
！：：ｌ　Ｉ″−１５とＮＰＮトランジス′−５・リコ
レクタが接昌、さ：１１、このトランジスタ５の工ごツ
タがトラン・、；夕４り７のエミッタに接続される３、
こ）ｔらのＮＰＮ　ｉう／”；／メタ５，６．フ、８の
ベースが互いに接続さＩＩＺ）。

丑だ、＋−ラン／スク３，４のベースと接地間にコンデ
ンサ１４が挿入される。トランジスタ１０は、ＰＮＩ）
　トランジスタ９と勾の（１４成で、トランジスタ９及
びトランジスタ１０のエミッタの接＆ｌ’１．点が出力
端子１７として導出される。このトジン／スタ１０のエ
ミッタがＮＰＮ　！・ランジスタ１１のコレクタ・エミ
ッタ通路と抵抗２６を介して接地ｉ　ｙ；ｉ；子１９に
接わ“じされる。

１）ＮＰ　ｌ・ランジスタ１２のエミッタが抵抗２７を
介して電源端子１８に接続され、そのベース及０・コレ
クタが互いに接続される。ｌ・ランシスタ１２０ベース
・コレクタ接続点が抵抗２８を介１−てＮＰＮ　トラン
ジスタ１３のコレクターベース接続点に接続される。こ
のトランジスタ１３のエミッタが抵抗２９を介して接地
端子１９に接続される。

トランジスタ１２のベース・コレクタ接続点がトランジ
スタ１及び］・トランジスタのベースに接続され、ベー
スバイアス電圧がトランジスタ１．２に供給される。ト
ランジスタ１１のベースカトランジスタ１３のベース・
コレクタ接続点に接続され、トランジスタ１０のエミッ
タ電流源が構成される。

十述のトランジスタ５．．６，７．８及び抵抗２３．２
４．２５は、カレントミラー回路を構成する。つ１す、
トランジスタγのエミッタ電流を■とすると、トランジ
スタ５に１の電流が流れ、トランジスタ６及び８にＩ’
（＝ｋＩ）の電流が流れる３、係数１＜　Ｉｔま抵抗２
３及び２５の値と抵抗２４の値との関係て一定斗る。、
そして、トランジスタ１及び］・ランジス々３のベース
−エミッタ接合を介して供給される電流とトランジスタ
６の一コレクタに入るｉ、Ｉｊ流、の差がコンデンサ１
４の一６二ガデ電流となる。

この発明の−・実施例の交流等価回路を第２図に示す。

この等価回路は、説明の簡単のため、岬想電流源とアー
リー効果によるコレクタ：１ンダクタンスとにより表現
されている。

第２図において、３１は、トランジスタ１により構成さ
れる信号電流Ｉ＋の入力信号電流源、Ｇ１ハ、トランジ
スタ１のコレクタコンダクタンス、３２は、トランジス
タ２により構成さＩ″する信号電流■２の入力信号電流
源、Ｇ＋は、トランジスタ２のコレクタコンダクタンス
（＋−ランジスタ１のそれと等しい）である。また、カ
レントミラー回路によって、ｌ−ランジスタ５，６．８
を夫々流れる電流が電流源３５，３６．３８で示される
。電流源３５の電流が■、電流源３６及び３８の電流が
１′とされ、トランジスタ３６及び３８のコレクタコン
ダクタンスが等しく　Ｇ２として示さ：ｊ′Ｌでいる。

更に、入力信号系電流を除いて帰還成分／こけを考える
と、第２図の等価回路は、第３図にン「ずものとなる。

第３図において、Ｄは、ｌ・ランジスク３０ベース・エ
ミッタ接合である。

／）、コンデンサ１４にある電荷が充電されて■２の電
位であったとすると、帰還電流源３６が々い場合は、コ
ンダクタンスＧ＋　、　Ｇ２の夫々を流れる電流が雪し
どなるまで、コンデンサ１４からの放電に変化する。

ここで、トランジスタ４のエミッタに流れ込む電流をΔ
■とすると、 ΔＩ＝Ｇ＋Ｖ＋　Ｇ２（Ｖ２＋ＶＢＥ）　・・・・　（
１）寸だ、トランジスタ４のベース側電位Ｖ２を保つだ
めには、同様にΔ■′の電流を流さなければならないか
ら、 ΔＩ′＝　Ｇ＋　ＶＩ　Ｇ２　Ｖ２　・　・（２）とな
る。ところが、（１）式で示されるｌ・ランジスタ４の
エミッタに流れ込む電流ΔＩは、カレントミラーにより
α（α°−１．α〈１）倍されて、ベースに入るから差
し、引き。

ΔＴ′−αΔ■−（１−α）Ｇ＋Ｖ＋　（］−α）　Ｇ
２Ｖ２　＋αＧ２Ｖｔ３Ｅ　・　・　（３） となる９、この（２）式及び（３）式を比較すると、α
Ｇ２ＶＢ９の項を除いて、トランジスタ１及び２の夫々
のコレクタコンダクタンスが（１−α）Ｇ＋、（］−ａ
）Ｇ２に小さくなることが分かる。っ寸り、帰還電流源
３６によって、コンダクタンスが小さく（抵抗値が犬き
く）される。また、αＧ２ＶＩ３Ｅの項ｄ１、コンデン
サの電位に関係ない電流値なので、交ｊｆ、的には、コ
ンダクタンス成分とはならない。

このように、帰還をかけるためには、トランジスタ１，
２，３，４，６．７が基本的に必要である。トランジス
タ８ば、トランジスタ４のベース及ヒエミッタの夫々に
接続されるコンダクタンスを共に（ＧＩ＋Ｇ２）に等し
くして、より抵抗値を大きくするだめのものである。ま
た、ｌ・ランジスタ１及びトランジスタ２の夫々のコレ
クタ電力「、が等シく、トランジスタ６及びトランジス
タ８の太夫のコレクタ電流も等しいものとする。と、ト
ランジスタ４に流す電流が無くなってしまうので、）・
ランジスタ４に流す分だけ、トランジスタ２の電流を多
くしなければなら々い。このため、Ｉ・ランジスタ５を
設け、トランジスタ１の電流値を小さくして、相対的に
トランジスタ２の電流値が大きくされている。

寸だ、この発明の一実施例は、第３図に示す等何回路か
ら明かなように、コンデンサ１４の値をＣとし、（Ｇｌ
　＋　Ｇ２　＝　Ｇｏ　）とし、出力電圧をＶ。

とすると、次式の伝達特性が得られる。

Ｔ、−１’＝１ 一一−−−”　Ｖｏ　−−−（４） ＳＣ４−Ｇ。

寸だ、トう／ジメタ４のコレクタに流れる電流■は、 Ｉ　−＝　１２−Ｉ′ＧＩＶｏ　−−−（５）（４）式
及び（５）式より、■及び１′を消去すれば、（５）式
より、（Ｉ’＋Ｉ　＝　ｌ２−ＶＯＧＯ）となる。これ
を（４）式に代入して となる。

」一連のこの発明の一実施例は、基本的に第４図に示す
ように、入力信号電流源■１及びコレクタコンダクタン
ス成分Ｇｏの並列回路がコンデンサ１４と並列に接続さ
れるものに対し、カレントミラー回路によって、帰還電
流源３６（コンダクタンスＧｏ）が更に並列に接続され
るものとして表わすことができる。この帰還電流源３６
によって、コレクタコンダクタンス成分Ｇ。を相殺する
ことができ、ロスの減少を図ることができる。

の−例を第５図に示す。理想積分器（ｙ−！！−）は、
−６ｄＢ　／　ｏｃｔの傾きの特性を持つが、この一実
施例は、（１’＋＝２１６Ｉ（ｚ）で（−３ｄＢ）　な
る特性を持つ。つまり、 で示す特性を持つ。コンデンサー４の値を１５ｐＦ、浮
遊容量２０（第１図参照）を１．５ｐＦ　とすると、ト
ランジスタ３のコレクタ電流が５ｏμＡの時の見かけ上
の並列抵抗値Ｒは となり、帰還をかけ々い値（２０ＯＫΩ〜３００■くΩ
）を比較すると、１００倍以上の向上が得られる。

「発明の効果」 この発明に依れば、コンデンサと並列に入る抵抗の値を
犬きくすることにょシ、ロスの頗る小さい積分回路を実
現することができ、アクティブフィルタに適用した場合
、Ｑの高いフィルタを構成することができる。

寸だ、この発明は、コレクタ抵抗分を大きくするのに、
エミッタ抵抗を大きくするのと異なシ、ダイナミックレ
ンジが狭くなる問題が生ぜず、低電圧電源の構成とでき
、ＩＣ化に好適な積分回路を実現できる。

更に、この発明は、トランジスタのコレクタコンダクタ
ンスそのものを利用した回路構成としているので、その
値が小さいにも拘らず、温度及びバラツキに対する相対
的変化が同じとなるので、非常に安定な回路構成を得る
ことができる利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の接続図、第２図及び第３
図はこの発明の一実施例の交流等価回路の接続図、第４
図はこの発明の一実施例の基本的構成を示す接続図、第
５図はこの発明の一実施例の入出力特性を示すグラフで
ある。 １　・　第１の々−ス接地型トランジスタ、２・・・・
−第２のベース接地型トランジスタ、４・・・・第３の
トランジスタ、１５．１６　・・　入力端子、１７　・
　・　出力端子、１８　電源端子、１９・・・　接地端
子。 代理人　杉　浦　正　知 第３図 １Ｒ ＋ｕｕ　ｔＩｏ　ＩＫ　ＩＯＫ　８４．６に１００Ｋ（
Ｈｚ）−１（

Claims (1)

【特許請求の範囲】
1. 第１の入力信号電流を第１のペース接地型トランジスタ
   ンジスタのエミッタ・コレクタ通路を介してコンデンサ
   に供給し、」二記第１の信号電流とは逆相の第２の人力
   信号電流を第２のベース接地型トランジスタのエミッタ
   ・コレクタ通路及び第３のトランジスタのエミッタ・コ
   レクタ通路を介してカレントミラー回路の入力回路側に
   供給し、このカレントミラー回路の出力回路を上記コン
   デンサに接続し、上記カレントミラー回路の出力電流を
   上記コンデンサに供給すると共に、上記コンデンサの両
   端に得られた電圧を上記第３のトランジスタのに一ス・
   エミッタ通路を介して出力端子に導出するようにした帰
   還型積分回路。