JPS6115632Y2 - - Google Patents

Info

Publication number
JPS6115632Y2
JPS6115632Y2 JP1036579U JP1036579U JPS6115632Y2 JP S6115632 Y2 JPS6115632 Y2 JP S6115632Y2 JP 1036579 U JP1036579 U JP 1036579U JP 1036579 U JP1036579 U JP 1036579U JP S6115632 Y2 JPS6115632 Y2 JP S6115632Y2
Authority
JP
Japan
Prior art keywords
resistor
operational amplifier
photocoupler
terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1036579U
Other languages
English (en)
Other versions
JPS55109930U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1036579U priority Critical patent/JPS6115632Y2/ja
Publication of JPS55109930U publication Critical patent/JPS55109930U/ja
Application granted granted Critical
Publication of JPS6115632Y2 publication Critical patent/JPS6115632Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【考案の詳細な説明】 本考案は、フオトカプラを用いたアイソレータ
の改良に関する。
従来フオトカプラを用いたアイソレータは第1
図に示すように、2個のフオトカプラを差動的に
構成し、フオトカプラ自体の非直線性とか温度特
性等を打消すようにしている。すなわち第1図に
おいては、Vi/R1なる電流Ic1が第1のフオトカ
プラPC1のフオトトランジスタTr1に流れるよう
に、演算増幅器のOP1が第1,第2のフオトカプ
ラPC1,PC2のフオトダイオードD1,D2に電流I
Fを流す。2個のフオトカプラPC1,PC2の特性の
マツチングが良ければ、PC2のフオトトランジス
タTr2にはPC1のフオトトランジスタTr1に流れる
電流Ic1と同じ電流Ic2が流れる。この電流を演算
増幅器OP2と抵抗R2により電圧Voに変換すれ
ば、R1=R2のときVo=Viとなる。しかし2個の
フオトカプラの特性をマツチングさせることは非
常に困難で、汎用のフオトカプラでは電流伝達率
に数十%の違いがある。このため第1図の回路に
おいては汎用のフオトカプラを使つて直線性が良
好で実用的なアイソレータを得ることは難しい。
本考案は、2個のフオトカプラの特性に差があ
つても直線性が良好で実用的なアイソレータを実
現することを目的としたものである。
第2図は本考案アイソレータの一実施例を示す
接続図である。第2図において、第1図の従来例
と異るところは、フオトカプラPC1のフオトダイ
オードD1に並列に適当な値の抵抗R3を接続した
点である。フオトカプラPC1,PC2の低電流領域
(IF<2mA)での順電流IF−コレクタ電流Ic特
性は第3図に示す如くなつており、いまPC2の方
がPC1より曲りが大きい。ところでフオトダイオ
ードは通常のダイオードと同じように順方向電圧
降下を示し、低電流域では流す電流に対して指数
関数的に変化する。このためフオトダイオード
D1に抵抗R3を並列に接続すれば、抵抗R3には非
線形の電流が流れる。すなわち、フオトダイオー
ドD1に流れる電流をi1とすれば、抵抗R3にはD1
順方向電圧eki1(k:物理定数)に比例した電流
i2(=eki1/R3)が流れる。この順方向電圧に基
づく非線形の電流i2がi1とともにフオトダイオー
ドD2に流れる。よつて、(i1+i2)によるPC2のコ
レクタ電流Ic2がi1のみによるPC1のコレクタ電
流Ic1と等しくなるように、非線形の電流i2を調
整すればPC1とPC2の特性の差の補償が可能とな
る。このことをさらに第4図を用いて説明する。
抵抗R3を流れる電流i2とフオトダイオードD1を流
れる電流i1の和(i1+i2)をフオトカプラPC1の順
電流IFとみなすと、フオトカプラPC1の特性は
第4図の実線に示すように抵抗R3がない場合
(第4図の鎖線)に比して曲りの大きな曲線とな
る。そしてその曲りは抵抗R3に流れる電流が大
きくなる程すなわち抵抗R3が小さくなる程大き
くなるので、抵抗R3の値を適当に選べばフオト
カプラPC1の特性をPC2の特性に見掛上揃えるこ
とができる。したがつて2個のフオトカプラ
PC1,PC2が汎用のもので特性のマツチングが良
くなくても非常に直線性の良い実用的なアイソレ
ータが得られる。実験によれば、PC1,PC2とし
て電流伝達率が90.8%と67.0%のものを用いた場
合、抵抗R3がないと第5図の点線に示すように
誤差が−0.8%もあつたものが、抵抗R3の値を適
当に選ぶことによつて、第5図の実線に示すよう
に誤差を±0.1%以内にすることができた。なお
フオトカプラが低電流領域で動作するように、抵
抗R1はVi/R1が低電流領域になるような値、例
えばViがDC1〜5VのときR1=10kΩに選ばれて
いる。
なお上述の説明では、PC1の方がPC2より曲り
が小さい場合を例示したが、PC1の方がPC2より
曲りが大きい場合にはPC2のフオトダイオードD2
に適当な値の抵抗を並列に接続することによつ
て、PC1,PC2の特性の差を有効に補正できる。
またPC1,PC2のフオトダイオードD1,D2に各々
並列に抵抗を接続して、各抵抗の値を適当に選ぶ
ことによつて、PC1,PC2の特性の差を補正する
ようにしてもよい。さらに第6図に示すようにボ
リユウム抵抗RVを用い、その両端を直列接続さ
れたフオトダイオードD1,D2の両端に接続し、
刷子をD1,D2の結合点に接続すれば、刷子を移
動することによつて、PC1,PC2の特性の差を容
易に補正できる。
以上説明したように本考案においては、簡単な
構成で2個のフオトカプラの特性の差を補正する
ことができるので、汎用のフオトカプラを用いて
直線性が良好で実用的なアイソレータが得られ
る。
【図面の簡単な説明】
第1図は従来のアイソレータの一例を示す接続
図、第2図は本考案アイソレータの一実施例を示
す接続図、第3図〜第5図はその動作説明図、第
6図は本考案アイソレータの他の実施例を示す接
続図である。 PC1,PC2……フオトカプラ、Tr1,Tr2……フ
オトトランジスタ、D1,D2……フオトダイオー
ド、OP1,OP2……演算増幅器、R1〜R4……抵
抗、RV……ボリユウム抵抗。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 直流入力電圧が抵抗を介して入力端子(+)
    に加えられ、入力端子(−)が第1の電源のコ
    モン端子に接続されている第1の演算増幅器
    と、この第1の演算増幅器の入力端子(+)と
    第1の電源との間に第1のフオトカプラのフオ
    トトランジスタを接続するとともに、第1の演
    算増幅器の出力端に抵抗を介して第1,第2の
    フオトカプラのフオトダイオードを直列に接続
    し、第1のフオトカプラにより第1の演算増幅
    器の出力を入力側に帰還して、第1のフオトカ
    プラのフオトトランジスタに前記直流入力電圧
    の大きさに応じた直流電流が流れるように第1
    の演算増幅器により前記第1,第2のフオトカ
    プラのフオトダイオードを流れる電流を制御す
    る手段と、第2のフオトカプラのフオトトラン
    ジスタを第2の電源と第2の演算増幅器の入力
    端子(−)間に接続するとともに、第2の演算
    増幅器の入力端子(+)を第2の電源のコモン
    端子に接続し、かつ第2の演算増幅器の出力を
    抵抗により入力側に帰還して、第2の演算増幅
    器の出力端に前記直流入力電圧に対応しかつ絶
    縁された直流出力電圧を得る出力回路とを有す
    るアイソレータであつて、前記直列接続した2
    個のフオトダイオードの少なくともいずれか一
    方に抵抗を並列に接続し、第1,第2のフオト
    カプラの特性の差による影響を補正するように
    したことを特徴とするアイソレータ。 (2) 第1の演算増幅器の出力端に抵抗を介して直
    列接続された第1,第2のフオトカプラのフオ
    トダイオードの両端にボリユウム抵抗の両端を
    それぞれ接続し、かつ前記2個のフオトダイオ
    ードの結合点に前記ボリユウム抵抗の刷子を接
    続したことを特徴とする実用新案登録請求の範
    囲第1項記載のアイソレータ。
JP1036579U 1979-01-30 1979-01-30 Expired JPS6115632Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1036579U JPS6115632Y2 (ja) 1979-01-30 1979-01-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1036579U JPS6115632Y2 (ja) 1979-01-30 1979-01-30

Publications (2)

Publication Number Publication Date
JPS55109930U JPS55109930U (ja) 1980-08-01
JPS6115632Y2 true JPS6115632Y2 (ja) 1986-05-15

Family

ID=28822831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1036579U Expired JPS6115632Y2 (ja) 1979-01-30 1979-01-30

Country Status (1)

Country Link
JP (1) JPS6115632Y2 (ja)

Also Published As

Publication number Publication date
JPS55109930U (ja) 1980-08-01

Similar Documents

Publication Publication Date Title
JPH06188649A (ja) 電圧を電流差に変換するための回路
JPH0152783B2 (ja)
JPS6148168B2 (ja)
US2813934A (en) Transistor amplifier
US4151482A (en) Folded-cascode amplifier stages
JPS6115632Y2 (ja)
JP2793194B2 (ja) 定電流回路
JPH0425724B2 (ja)
JPS59815Y2 (ja) 電圧・電流変換回路
JP3153569B2 (ja) 電圧電流変換回路
JP2723547B2 (ja) 定電流回路
JPS5922636Y2 (ja) 電圧−電流変換回路
JPH0224390B2 (ja)
JPH0342742Y2 (ja)
JPS58208621A (ja) 電圧電流変換回路
JP2565289B2 (ja) 指数アンプ
JP2688745B2 (ja) 半導体受光素子の電圧出力回路
JPS6224972Y2 (ja)
JPS5879312A (ja) カレントミラ−回路
JP2853485B2 (ja) 電圧電流変換回路
JP2776019B2 (ja) 定電圧回路
JPS6142239Y2 (ja)
JPS60111540A (ja) Apdの温度補償回路
JPS6218974Y2 (ja)
JPS6114173Y2 (ja)