JPH0342742Y2 - - Google Patents
Info
- Publication number
- JPH0342742Y2 JPH0342742Y2 JP1986005121U JP512186U JPH0342742Y2 JP H0342742 Y2 JPH0342742 Y2 JP H0342742Y2 JP 1986005121 U JP1986005121 U JP 1986005121U JP 512186 U JP512186 U JP 512186U JP H0342742 Y2 JPH0342742 Y2 JP H0342742Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- resistor
- capacitor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
（産業上の利用分野）
本考案は差動増幅器に関し、特に熱による直流
レベルの変動を抑えた差動増幅器に関する。
レベルの変動を抑えた差動増幅器に関する。
（従来技術）
従来の差動増幅器は、たとえば第４図に示する
如く、エミツタ抵抗R3，R6を介してエミツタが
電源−VEEに接続され、負荷抵抗R2，R5を介して
コレクタが電源＋VCCに接続され、入力信号Viを
抵抗R1を介してトランジスタQ1のベースに印加
し、トランジスタQ2のベースは抵抗R4を介して
アースして構成されている。さらにまた、トラン
ジスタQ1のエミツタとトランジスタQ2のエミツ
タとは差動増幅器の利得を決める抵抗R7で接続
してある。
如く、エミツタ抵抗R3，R6を介してエミツタが
電源−VEEに接続され、負荷抵抗R2，R5を介して
コレクタが電源＋VCCに接続され、入力信号Viを
抵抗R1を介してトランジスタQ1のベースに印加
し、トランジスタQ2のベースは抵抗R4を介して
アースして構成されている。さらにまた、トラン
ジスタQ1のエミツタとトランジスタQ2のエミツ
タとは差動増幅器の利得を決める抵抗R7で接続
してある。
上記の如く構成された差動増幅器においてステ
ツプ波形の入力信号をトランジスタQ1のベース
に印加すれば、トランジスタQ1の出力端Vo1とト
ランジスタQ2の出力端Vo2との間には抵抗R2，
R3.R5，R6およびR7により決る利得で増幅された
波形の出力が出力される。
ツプ波形の入力信号をトランジスタQ1のベース
に印加すれば、トランジスタQ1の出力端Vo1とト
ランジスタQ2の出力端Vo2との間には抵抗R2，
R3.R5，R6およびR7により決る利得で増幅された
波形の出力が出力される。
（考案が解決しようとする問題点）
上記した如き従来の差動増幅器において、トラ
ンジスタQ1，Q2の動作電流IC1，IC2はそれぞれ
の、動作電流に対する消費電力PC1，PC2特性曲線
の中央に滞位置するように設定されることが望ま
しい。第３図ａ，ｂの実線は動作電流に対する消
費電力特性（以下、単に消費電力特性と記す）を
示す。
ンジスタQ1，Q2の動作電流IC1，IC2はそれぞれ
の、動作電流に対する消費電力PC1，PC2特性曲線
の中央に滞位置するように設定されることが望ま
しい。第３図ａ，ｂの実線は動作電流に対する消
費電力特性（以下、単に消費電力特性と記す）を
示す。
しかし、差動増幅器の利得、電力、電源電圧等
によつて動作電流を消費電力特性の中央にもつて
来ることができず、たとえば第３図ａ，ｂにおい
て破線で示す如く動作電流ICP1，ICP2の位置に設
定される場合がある。
によつて動作電流を消費電力特性の中央にもつて
来ることができず、たとえば第３図ａ，ｂにおい
て破線で示す如く動作電流ICP1，ICP2の位置に設
定される場合がある。
かかる場合において、差動増幅器に直流信号を
入力させた場合には、この直流入力信号にともな
つてトランジスタQ1，Q2に流れる直流電流によ
つてトランジスタQ1の発熱は増加させられ、ト
ランジスタQ2の発熱は低減させられる。これに
より、トランジスタVBEの如く温度に敏感なパラ
メータが変化させられる。たとえばVBEは温度増
加で減少し、温度低減で増加させられる。このた
めさらにトランジスタQ1のコレクタ電流を増加
させ、トランジスタQ2のコレクタ電流を減少さ
せる。この結果、出力端Vo1とVo2間の差動出力
を第５図に示す如く変化させる問題点があつた。
入力させた場合には、この直流入力信号にともな
つてトランジスタQ1，Q2に流れる直流電流によ
つてトランジスタQ1の発熱は増加させられ、ト
ランジスタQ2の発熱は低減させられる。これに
より、トランジスタVBEの如く温度に敏感なパラ
メータが変化させられる。たとえばVBEは温度増
加で減少し、温度低減で増加させられる。このた
めさらにトランジスタQ1のコレクタ電流を増加
させ、トランジスタQ2のコレクタ電流を減少さ
せる。この結果、出力端Vo1とVo2間の差動出力
を第５図に示す如く変化させる問題点があつた。
上記の変化は数秒〜数十秒またはそれ以上の極
めて長い時定数Ｔを有するために、従来は見逃さ
れていたが、オツシロスコープ等の如く直流電圧
を測定する測定器の場合には数％の誤差を生ずる
原因になるという問題点があつた。
めて長い時定数Ｔを有するために、従来は見逃さ
れていたが、オツシロスコープ等の如く直流電圧
を測定する測定器の場合には数％の誤差を生ずる
原因になるという問題点があつた。
なお、第５図の破線は上記の変化がない場合の
差動出力を示している。
差動出力を示している。
本考案は上記の問題点を簡単な構成で解決した
差動増幅器を提供することを目的とする。
差動増幅器を提供することを目的とする。
（問題点を解決するための手段）
本考案は上記の問題点を解決するたに次の如く
構成した。
構成した。
すなわち、本考案は差動増幅器において熱によ
るドリフトを補正するために、差動増幅器を構成
するトランジスタのエミツタ間に抵抗とコンデン
サとの直列回路を接続した。
るドリフトを補正するために、差動増幅器を構成
するトランジスタのエミツタ間に抵抗とコンデン
サとの直列回路を接続した。
（作用）
差動増幅器を構成するトランジスタの熱の移動
は自然対関数的に行なわれる。したがつて、トラ
ンジスタのエミツタ間に抵抗とコンデンサとの直
列回路を接続することにより、熱による直流レベ
ルのドリフトが補正される。
は自然対関数的に行なわれる。したがつて、トラ
ンジスタのエミツタ間に抵抗とコンデンサとの直
列回路を接続することにより、熱による直流レベ
ルのドリフトが補正される。
（考案の実施例）
以下、本考案を実施例により説明する。
第１図は本考案の一実施例の構成を示す回路図
である。
である。
本考案の一実施例において、第４図に示た従来
例と同一構成要素には同一の符号を付して示し重
複を避けるためにその説明は省略する。
例と同一構成要素には同一の符号を付して示し重
複を避けるためにその説明は省略する。
本考案の一実施例においては、第４図に示する
従来例の差動増幅器にさらに、トランジスタQ1
とエミツタとトランジスタQ2のエミツタとに抵
抗REとコンデンサCEとの直列回路を接続する。
従来例の差動増幅器にさらに、トランジスタQ1
とエミツタとトランジスタQ2のエミツタとに抵
抗REとコンデンサCEとの直列回路を接続する。
上記の如く構成された本考案の一実施例におい
て、トランジスタQ1，Q2の熱の移動は自然対数
関数的に行なわれる。一方、トランジスタQ1エ
ミツタとトランジスタQ2のエミツタとの間に抵
抗REとコンデンサCEとの直列回路を接続し、こ
の時定数を適切に設定することによつて最適な時
定数でピーキングが施されて、自然対関数的に行
なわれるトランジスタQ1，Q2の熱の移動は補正
される。したがつて第２図に示す如く破線に示す
出力信号波形が実線に示す如く補正された出力ス
テツプ信号波形が出力されることになる。
て、トランジスタQ1，Q2の熱の移動は自然対数
関数的に行なわれる。一方、トランジスタQ1エ
ミツタとトランジスタQ2のエミツタとの間に抵
抗REとコンデンサCEとの直列回路を接続し、こ
の時定数を適切に設定することによつて最適な時
定数でピーキングが施されて、自然対関数的に行
なわれるトランジスタQ1，Q2の熱の移動は補正
される。したがつて第２図に示す如く破線に示す
出力信号波形が実線に示す如く補正された出力ス
テツプ信号波形が出力されることになる。
また、抵抗REとコンデンサCEとの直列回路に
よりなされる直流レベルのドリフト補正は抵抗
REとコンデンサCEとの直列回路を多段に接続し
て最適な補正をなしてもよい。
よりなされる直流レベルのドリフト補正は抵抗
REとコンデンサCEとの直列回路を多段に接続し
て最適な補正をなしてもよい。
（考案の効果）
以上説明した如く本考案によれば、電源電圧利
得、電力等により制約されて、トランジスタの動
作電流を消費電力特性の中心に位置せしめられな
い場合にも、トランジスタのエミツタ間に抵抗と
コンデンサとの直列回路を接続するという簡単な
構成で、熱による直流レベルのドリフトの補正が
できる。
得、電力等により制約されて、トランジスタの動
作電流を消費電力特性の中心に位置せしめられな
い場合にも、トランジスタのエミツタ間に抵抗と
コンデンサとの直列回路を接続するという簡単な
構成で、熱による直流レベルのドリフトの補正が
できる。
第１図は本考案の一実施例の構成を示す回路
図。第２図は本考案の一実施例の作用説明に供す
る出力信号波形図。第３図は消費電力特性線図。
第４図は従来例の構成を示す回路図。第５図は従
来例の作用説明に供する出力信号波形図。 Q1およびQ2……トランジスタ、RE……抵抗、
CE……コンデンサ。
図。第２図は本考案の一実施例の作用説明に供す
る出力信号波形図。第３図は消費電力特性線図。
第４図は従来例の構成を示す回路図。第５図は従
来例の作用説明に供する出力信号波形図。 Q1およびQ2……トランジスタ、RE……抵抗、
CE……コンデンサ。
Claims (1)
- 差動増幅器において、熱による直流レベルのド
リフトを補正するために、差動増幅器を構成する
トランジスタのエミツタ間に抵抗とコンデンサと
の直列回路を接続したことを特徴とする差動増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986005121U JPH0342742Y2 (ja) | 1986-01-20 | 1986-01-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986005121U JPH0342742Y2 (ja) | 1986-01-20 | 1986-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62125015U JPS62125015U (ja) | 1987-08-08 |
| JPH0342742Y2 true JPH0342742Y2 (ja) | 1991-09-06 |
Family
ID=30786412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986005121U Expired JPH0342742Y2 (ja) | 1986-01-20 | 1986-01-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0342742Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2749062B2 (ja) * | 1988-07-04 | 1998-05-13 | 株式会社日立製作所 | 半導体回路 |
| JP2002151985A (ja) * | 2000-11-13 | 2002-05-24 | Asahi Kasei Microsystems Kk | 可変利得増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609332B2 (ja) * | 1979-06-14 | 1985-03-09 | 株式会社東芝 | 誘導電器の油中リ−ド引出し装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609332U (ja) * | 1983-06-29 | 1985-01-22 | 株式会社東芝 | 平衡−不平衡変換器 |
-
1986
- 1986-01-20 JP JP1986005121U patent/JPH0342742Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609332B2 (ja) * | 1979-06-14 | 1985-03-09 | 株式会社東芝 | 誘導電器の油中リ−ド引出し装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62125015U (ja) | 1987-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720040B2 (ja) | 電圧−電流変換回路 | |
| JPH0342742Y2 (ja) | ||
| JPS5824042B2 (ja) | 電圧フオロワ回路 | |
| JPH0521445B2 (ja) | ||
| JP2542623B2 (ja) | カレントミラ−回路 | |
| TW416227B (en) | Level clamp circuit | |
| JP2812103B2 (ja) | スルーレート増大回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JPS6133710Y2 (ja) | ||
| JP3671519B2 (ja) | 電流供給回路 | |
| JPH0326435B2 (ja) | ||
| JPS6246326Y2 (ja) | ||
| JP2723547B2 (ja) | 定電流回路 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS59815Y2 (ja) | 電圧・電流変換回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2712310B2 (ja) | カレントミラー回路 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS6126848B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPS6047505A (ja) | 定電流回路 | |
| JPS5826362Y2 (ja) | 測温回路 |