JPS5879312A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS5879312A JPS5879312A JP56176934A JP17693481A JPS5879312A JP S5879312 A JPS5879312 A JP S5879312A JP 56176934 A JP56176934 A JP 56176934A JP 17693481 A JP17693481 A JP 17693481A JP S5879312 A JPS5879312 A JP S5879312A
- Authority
- JP
- Japan
- Prior art keywords
- current
- common
- terminal
- input
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はカレン）＜ラー刷路の改良に−する。
カレントミラー回路として、第１図にて全体としてＭで
示す如き、入力端Ａと、出力端Ｂと、それ等入力端Ａ及
び出力端Ｂに対して共通な共通端０とを有し、而して入
力端Ａ及び共通端Ｃ間に、入力端Ａ及び共通端Ｏを通る
電流によって制御されるトランジスタＱ１がそのコレク
タを入力端Ａ１エミッタを共通端Ｃに接続せる膝様を以
って接続され、又出力端Ｂ及び共通端０間に、入力端Ａ
及び共通端Ｃを通る電流によって制鉤されるトランジス
タＱ？がそのコレクタを出力端Ｂ１エミッタを共通端０
に接続せるｍ様を以って接続され、トランジスタＱ１及
びＱ２のベースか入力端Ａに接続されてなる構成のもの
、第２図に示す如き、第１図にて上述せる構成に於て、
そのトランジスタＱ２のエミッタ及び共通端Ｃ間に抵抗
Ｒ２が介挿されてなることを除いては′Ｉｓ１図の場合
と一１様の構成のもの、第５図に示す如き、第２１にて
上述せる構成に於て、そのトランジスタＱ１のエミッタ
及び共通端０間に抵抗Ｒ１が介挿されてなることを除い
ては第１図の場合と同様の構成のものが提案されている
。
示す如き、入力端Ａと、出力端Ｂと、それ等入力端Ａ及
び出力端Ｂに対して共通な共通端０とを有し、而して入
力端Ａ及び共通端Ｃ間に、入力端Ａ及び共通端Ｏを通る
電流によって制御されるトランジスタＱ１がそのコレク
タを入力端Ａ１エミッタを共通端Ｃに接続せる膝様を以
って接続され、又出力端Ｂ及び共通端０間に、入力端Ａ
及び共通端Ｃを通る電流によって制鉤されるトランジス
タＱ？がそのコレクタを出力端Ｂ１エミッタを共通端０
に接続せるｍ様を以って接続され、トランジスタＱ１及
びＱ２のベースか入力端Ａに接続されてなる構成のもの
、第２図に示す如き、第１図にて上述せる構成に於て、
そのトランジスタＱ２のエミッタ及び共通端Ｃ間に抵抗
Ｒ２が介挿されてなることを除いては′Ｉｓ１図の場合
と一１様の構成のもの、第５図に示す如き、第２１にて
上述せる構成に於て、そのトランジスタＱ１のエミッタ
及び共通端０間に抵抗Ｒ１が介挿されてなることを除い
ては第１図の場合と同様の構成のものが提案されている
。
所で勘るカレントミラー回路Ｍは、これを用いて例えば
電圧電流変換回路を構成し得るものである。即ち例えば
第４図に示す如く、カレントミラー回路−の入力端ム及
び共通端Ｃ間に入力抵抗ＲＯを通じて入力電圧源８をＷ
ｋ続し、又出力端Ｂ及び共通端Ｃ関に負荷りを通じて電
源Ｅを倣絖すれば、電圧電流変換回路を構成することが
出来るものである。尚この場合の電圧電流変換回路は、
入力電圧源Ｓより得られる入力電圧Ｖに基き、入力抵抗
ＲＯ，及びカレン）（ラー回路Ｍの入力端ム及び共通端
０を過って、カレントミラー回路Ｍ内に電Ｒ１，が流れ
、これにより電源Ｅより負荷Ｌ１及びカレントミラー回
路Ｍの出力端Ｂ及び共通端０を通ってカレン）（ラー回
路Ｍ内に電流が出力電流ｌ。とじて流れるという機構で
、入力電圧Ｖをそれに応じた出力電流ｌ。に変換するも
のである。
電圧電流変換回路を構成し得るものである。即ち例えば
第４図に示す如く、カレントミラー回路−の入力端ム及
び共通端Ｃ間に入力抵抗ＲＯを通じて入力電圧源８をＷ
ｋ続し、又出力端Ｂ及び共通端Ｃ関に負荷りを通じて電
源Ｅを倣絖すれば、電圧電流変換回路を構成することが
出来るものである。尚この場合の電圧電流変換回路は、
入力電圧源Ｓより得られる入力電圧Ｖに基き、入力抵抗
ＲＯ，及びカレン）（ラー回路Ｍの入力端ム及び共通端
０を過って、カレントミラー回路Ｍ内に電Ｒ１，が流れ
、これにより電源Ｅより負荷Ｌ１及びカレントミラー回
路Ｍの出力端Ｂ及び共通端０を通ってカレン）（ラー回
路Ｍ内に電流が出力電流ｌ。とじて流れるという機構で
、入力電圧Ｖをそれに応じた出力電流ｌ。に変換するも
のである。
然し乍ら、第１図のカレントミラー回路の場合、入力端
Ａ及び共通端０を通って流れる入力電流と出力端Ｂ及び
共通端Ｏを遡って流れる電流との比即ちミラー電流比を
トランジスタＱ１及びＱ２のエミッタの面積比によって
決めることか出来るので、トランジスタＱ１及びＱ２の
エミッタの面積比を大又は小とすることにより、ミラー
電流比を大又は小にすることが出来るか、トランジスタ
Ｑ１及びＱ２のエミッタの面積比を大又は小とするに一
定の＠度を有するので、ミラー電流比を大又は小とする
に一足の限度を有していた。
Ａ及び共通端０を通って流れる入力電流と出力端Ｂ及び
共通端Ｏを遡って流れる電流との比即ちミラー電流比を
トランジスタＱ１及びＱ２のエミッタの面積比によって
決めることか出来るので、トランジスタＱ１及びＱ２の
エミッタの面積比を大又は小とすることにより、ミラー
電流比を大又は小にすることが出来るか、トランジスタ
Ｑ１及びＱ２のエミッタの面積比を大又は小とするに一
定の＠度を有するので、ミラー電流比を大又は小とする
に一足の限度を有していた。
又第２図及び第３図のカレン）ミラー回路の場合、ミラ
ー電流比を夫々抵抗凡１及びＲ２の値によって決めるこ
とが出来るが、抵抗）ｔｌ及びＲ２に動作電流に依存す
る眸下電圧が生ずること、抵抗Ｒ１及びＲ２が温度依存
性を有すること等の為、所期のミラー電流比を安定に得
ることが出来ない等の欠点を有していた。
ー電流比を夫々抵抗凡１及びＲ２の値によって決めるこ
とが出来るが、抵抗）ｔｌ及びＲ２に動作電流に依存す
る眸下電圧が生ずること、抵抗Ｒ１及びＲ２が温度依存
性を有すること等の為、所期のミラー電流比を安定に得
ることが出来ない等の欠点を有していた。
依って本発明は上述せる欠点のないｔｒ規なカレントミ
ラー回路を提案せんとするもので、以下述べる所より明
らかとなるてあろう。
ラー回路を提案せんとするもので、以下述べる所より明
らかとなるてあろう。
第５１＠ｌは本発明によるカレントミラー回路の一例を
示し、第１１ｉとの対応部分には同一符号を附して詳細
説明はこれを省略するも、第１図にて上述せる構成に於
てそのトランジスタＱ１及びＱ２のベース間に％建う−
比設定用電庄源８がＩＩ続され、画してトランジスタＱ
１のベース及び電圧源８の接続中点が入力端ムに接続さ
れてなることを除いては、第１図の場合と同様の構成を
有する。
示し、第１１ｉとの対応部分には同一符号を附して詳細
説明はこれを省略するも、第１図にて上述せる構成に於
てそのトランジスタＱ１及びＱ２のベース間に％建う−
比設定用電庄源８がＩＩ続され、画してトランジスタＱ
１のベース及び電圧源８の接続中点が入力端ムに接続さ
れてなることを除いては、第１図の場合と同様の構成を
有する。
以上が本発明によるカレントミラー回路の一例構成であ
るが、斯る構成によれば、今トランジスタＱ１及びＱ２
のエンツタの面積の比Ｎ１トランジスタＱ１の飽和電流
ｌ １ トランジスりＱｌ及びＱ２のベース・エミッタ
関電流を夫々Ｖ 及びＶｔ−マルボルテージ電圧をＢ１
１ １１３１２ ％ ■、（例えば約２ ｍＶ）とすれば、トランジスタＱ１
及びＱ２のコレタタミ流ｌｃ１及びｌｃ！は、トランジ
スタＱ１及びＱのβが充分高いとして、Ｉｃｌ −Ｉ、
＠ＸＰ （Ｖｌｌｌ ／ Ｖｙ） −−”１１１１ｃ２
−Ｎｌ、ｅｘＰ（■Ｂ］！２／ｖ、）・−・・・・・・
・（２１で与えられるので、電圧源Ｓの両端電圧を基と
するとき、ミラー電流比りは、 で与えられるものである。
るが、斯る構成によれば、今トランジスタＱ１及びＱ２
のエンツタの面積の比Ｎ１トランジスタＱ１の飽和電流
ｌ １ トランジスりＱｌ及びＱ２のベース・エミッタ
関電流を夫々Ｖ 及びＶｔ−マルボルテージ電圧をＢ１
１ １１３１２ ％ ■、（例えば約２ ｍＶ）とすれば、トランジスタＱ１
及びＱ２のコレタタミ流ｌｃ１及びｌｃ！は、トランジ
スタＱ１及びＱのβが充分高いとして、Ｉｃｌ −Ｉ、
＠ＸＰ （Ｖｌｌｌ ／ Ｖｙ） −−”１１１１ｃ２
−Ｎｌ、ｅｘＰ（■Ｂ］！２／ｖ、）・−・・・・・・
・（２１で与えられるので、電圧源Ｓの両端電圧を基と
するとき、ミラー電流比りは、 で与えられるものである。
従ってミラー電流比を電圧源８の一端電圧バによって決
められたものとして得ることか出来そしてこの場合、Ｎ
−１であっても、Δ■ＡＴｓ＝４．６１とすることによ
りミラー電流比りを１／１００、ΔＶ７’Ｖ−ｒ −−
４，６１（電圧源Ｓの極性をΔＶ７’Ｖ ｔの場合より
変更して）とすることによりミラー電流比りを１００と
する仁とが出来るものである。
められたものとして得ることか出来そしてこの場合、Ｎ
−１であっても、Δ■ＡＴｓ＝４．６１とすることによ
りミラー電流比りを１／１００、ΔＶ７’Ｖ−ｒ −−
４，６１（電圧源Ｓの極性をΔＶ７’Ｖ ｔの場合より
変更して）とすることによりミラー電流比りを１００と
する仁とが出来るものである。
又電圧源８はこれを温度依存性のないものに容易にする
ことが出来るものである。
ことが出来るものである。
従って第５−に示す本発明によるカレン）（ラー回路に
よれば、ｊ１１１崗〜第３図につ１ｒ述べた従来のカレ
ントミラー回路の欠点を有することなしに、カレンＩｎ
シー比を所望に応じ大又は小なるものとすることが出来
る大なるＩｌ＃徴を有するものである。
よれば、ｊ１１１崗〜第３図につ１ｒ述べた従来のカレ
ントミラー回路の欠点を有することなしに、カレンＩｎ
シー比を所望に応じ大又は小なるものとすることが出来
る大なるＩｌ＃徴を有するものである。
次に第６１を伴なって本発明によるカレントミラー回路
の具体例を述べるに１第５図との対応部分には同一符号
を附して詳細説明はこれを１略するも、電圧Ｉ［８がト
ランジスタＱ１及びＱｌのベース間に接続せる抵抗Ｒ８
を具備する。
の具体例を述べるに１第５図との対応部分には同一符号
を附して詳細説明はこれを１略するも、電圧Ｉ［８がト
ランジスタＱ１及びＱｌのベース間に接続せる抵抗Ｒ８
を具備する。
而してその抵抗Ｒ８及びトランジスタＱ１の接続中点が
入力端ムにｗｉｌされ、抵抗Ｒ８及びトランジスタＱ２
の接続中点が、カレント建う−回１１８Ｍと同様の他の
カレントミラー回路Ｍ′の出力端Ｂに接続されている。
入力端ムにｗｉｌされ、抵抗Ｒ８及びトランジスタＱ２
の接続中点が、カレント建う−回１１８Ｍと同様の他の
カレントミラー回路Ｍ′の出力端Ｂに接続されている。
一方電源線り及び接地間に抵Ｋ Ｒａ及びＲｈが夫々ダ
イオードＤａ及びＤｂ（Ｉｔに於てはコレクタ及びペー
スが互にＩＩＩ続されたトランジスタを用いている）を
通じて接続され、抵抗ｈａ及びダイオードＤａの接続中
点に得られる電圧Ｖａと、抵抗Ｒｂ及びダイオードＤｂ
の接続中点より得られる電圧ｖｂが差動増＠＠ＡＭに供
給され、その出方端が抵ｍａｏを介してカレン）１ラ一
回路Ｍ′の入力端Ａに接続されている。
イオードＤａ及びＤｂ（Ｉｔに於てはコレクタ及びペー
スが互にＩＩＩ続されたトランジスタを用いている）を
通じて接続され、抵抗ｈａ及びダイオードＤａの接続中
点に得られる電圧Ｖａと、抵抗Ｒｂ及びダイオードＤｂ
の接続中点より得られる電圧ｖｂが差動増＠＠ＡＭに供
給され、その出方端が抵ｍａｏを介してカレン）１ラ一
回路Ｍ′の入力端Ａに接続されている。
以上が本発明によるカレントミラー回路の具体例である
が、斯る構成によれば、電圧Ｖａ及びｖｂの差に応じた
電流が抵抗Ｒ８に流れてその電流に電圧、Ｖａ及びｖｂ
の差に応じた電圧が電圧源Ｓの両端電圧ΔＶとして得ら
れるものである。
が、斯る構成によれば、電圧Ｖａ及びｖｂの差に応じた
電流が抵抗Ｒ８に流れてその電流に電圧、Ｖａ及びｖｂ
の差に応じた電圧が電圧源Ｓの両端電圧ΔＶとして得ら
れるものである。
依って第５図の場合とｆｊｌｌｌに所要のミラー電流比
を得ることが出来るものである。
を得ることが出来るものである。
然し乍ら、この場合、電圧Δ■が電圧Ｖａ及びｖｂの差
に応じて得られるので、抵抗凡１及びｆ’Ｌｂ、及びダ
イオードに温を値存性を有するとしても、電圧ノＶが温
度依存性のない安定なものとして得られ、依ってミラー
１１ｇ比を安定に得ることが出来る大なる特徴を有する
ものである。
に応じて得られるので、抵抗凡１及びｆ’Ｌｂ、及びダ
イオードに温を値存性を有するとしても、電圧ノＶが温
度依存性のない安定なものとして得られ、依ってミラー
１１ｇ比を安定に得ることが出来る大なる特徴を有する
ものである。
尚上述に於ては２個のトランジスタＱ１及びＱｌを用い
たカレントミラー回路に本発明を適用した場合の例を述
べたが、トランジスタＱ１及びＱｌに夫々直列に他のト
ランジスタ、抵抗等が介挿されてなる構成の他のカレン
トミラー回路にも本発明を適用し得、その他事発明の精
神を脱する仁となしに種々の変渥変更をなし得るであろ
う。
たカレントミラー回路に本発明を適用した場合の例を述
べたが、トランジスタＱ１及びＱｌに夫々直列に他のト
ランジスタ、抵抗等が介挿されてなる構成の他のカレン
トミラー回路にも本発明を適用し得、その他事発明の精
神を脱する仁となしに種々の変渥変更をなし得るであろ
う。
第１図、第２図及び第５図は恢米のカレントミラー回路
を示す接続図、第４図はカレン１−＜ラー回路を用いた
電圧電流変換回路を示す接続図、ｌｌＩ！５図は本発明
によるカレントミラー回路の一例を示す接続図、ｌＩ６
図はその具体例を示す接続図である。 Ｍ及びＭ′はカレントミラー回路、Ｑｌ及びＱｌはトラ
ンジスタ、８は電圧源、Ｒ８、Ｈ＆、Ｒｂ及びＲＯは抵
１１Ｅ、Ｄａ及びＤｂはダイオード、ＡＭは差動増幅器
を夫々示す。′″′出願人 日本電信電話公社 ＩＩＩ図 第２図 第３阿 第４図
を示す接続図、第４図はカレン１−＜ラー回路を用いた
電圧電流変換回路を示す接続図、ｌｌＩ！５図は本発明
によるカレントミラー回路の一例を示す接続図、ｌＩ６
図はその具体例を示す接続図である。 Ｍ及びＭ′はカレントミラー回路、Ｑｌ及びＱｌはトラ
ンジスタ、８は電圧源、Ｒ８、Ｈ＆、Ｒｂ及びＲＯは抵
１１Ｅ、Ｄａ及びＤｂはダイオード、ＡＭは差動増幅器
を夫々示す。′″′出願人 日本電信電話公社 ＩＩＩ図 第２図 第３阿 第４図
Claims (1)
- 【特許請求の範囲】 １、 入力端と、出力端と、上記入力端及び上記出力４
１に対して共通な共通端とを有し、上記入力端及び上記
共通端間に、％上記入力端及び上記共通端を通るｉｗｍ
によって制御される第１のトランジスタが接続され、上
記出力端及び上記共通端間に、上記入力端及び上記共通
端を通る成ｆｆ１Ｊこよって制御される第２のトランジ
スタが接続されてなるカレントミラー回路に於て、上記
第１及び第２のトランジスタのベース間にミラー比設定
用域源がＩＩ続されてなる事を特徴とするカレントミラ
ー−路。 ２ 入力端と、出力端と、上記入力端及び上記出力端に
対して共通な共通端とを有し、上記入力端及び上記共通
端間に、上記入力端及び上記共通端を通る電流によって
制御される嬉１のトランジスタが接続され、上記出力端
及端を通る電流によって制御されるＷ、２のトランジス
タが接続されてなるカレントミラー回路に於て、上記第
１及び第２のトランジスタのベース間にミラー比設定用
電圧源が接続され、威カレントミラー回路の上記入力端
及び上記共通端間に入力抵抗を通じて入力電圧源か接続
され、該ミラー比設定用電圧源が、上記第・１及び第２
のトランジスタのベース間に接続された抵抗をＪＡｃ偏
し、該抵抗に外部回路を造じて電流を流すことにより当
＃抵抗の両−閣にミラー比設定用電圧源を生じる様にな
された事を特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176934A JPS5879312A (ja) | 1981-11-04 | 1981-11-04 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56176934A JPS5879312A (ja) | 1981-11-04 | 1981-11-04 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5879312A true JPS5879312A (ja) | 1983-05-13 |
Family
ID=16022291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56176934A Pending JPS5879312A (ja) | 1981-11-04 | 1981-11-04 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5879312A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321732A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | カレントミラー回路および基準電流回路 |
| US5874852A (en) * | 1995-08-31 | 1999-02-23 | Sgs-Thomson Microelectronics, S.R.L. | Current generator circuit having a wide frequency response |
| JP2001175343A (ja) * | 1999-12-17 | 2001-06-29 | Asahi Kasei Microsystems Kk | カレントミラー回路及びその電流調整方法 |
-
1981
- 1981-11-04 JP JP56176934A patent/JPS5879312A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321732A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | カレントミラー回路および基準電流回路 |
| US5874852A (en) * | 1995-08-31 | 1999-02-23 | Sgs-Thomson Microelectronics, S.R.L. | Current generator circuit having a wide frequency response |
| US6072359A (en) * | 1995-08-31 | 2000-06-06 | Sgs-Thomson Microelectronics, S.R.L. | Current generator circuit having a wide frequency response |
| JP2001175343A (ja) * | 1999-12-17 | 2001-06-29 | Asahi Kasei Microsystems Kk | カレントミラー回路及びその電流調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095164A (en) | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| JPH0152783B2 (ja) | ||
| US4151482A (en) | Folded-cascode amplifier stages | |
| JPS5879312A (ja) | カレントミラ−回路 | |
| US4251778A (en) | Circuit with electrically controlled gain | |
| JPH0225561B2 (ja) | ||
| JPS6346845B2 (ja) | ||
| JPS5986316A (ja) | 差動増幅器対の切替回路 | |
| US4284945A (en) | Current dividers using emitter-coupled transistor pairs | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JP3076129B2 (ja) | 差動増幅装置 | |
| JPS5842886B2 (ja) | 定電圧装置 | |
| JPS62128204A (ja) | 定電流回路 | |
| JPS5831422A (ja) | トランジスタ回路 | |
| JPH0434567Y2 (ja) | ||
| JPS59104823A (ja) | 波形整形器 | |
| JP3063124B2 (ja) | 増幅回路 | |
| JPH0659015B2 (ja) | トランジスタ増幅回路 | |
| JP2776019B2 (ja) | 定電圧回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPS63292712A (ja) | 可変利得形差動増幅回路 |