JPS63292712A - 可変利得形差動増幅回路 - Google Patents
可変利得形差動増幅回路Info
- Publication number
- JPS63292712A JPS63292712A JP12776587A JP12776587A JPS63292712A JP S63292712 A JPS63292712 A JP S63292712A JP 12776587 A JP12776587 A JP 12776587A JP 12776587 A JP12776587 A JP 12776587A JP S63292712 A JPS63292712 A JP S63292712A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- differential amplifier
- amplifier circuit
- attenuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 21
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、可変利得形差動増幅回路に関する。
先股立韮韮
従来、第４図を伴って次に述べる可変利得形差動増幅回
路が提案されている。
路が提案されている。
すなわら、例えば、バイポーラ型であり且つ例えばＮＰ
Ｎ型である第１及び第２の増幅用トランジスタＱ１及び
Ｑ２と、第１及び第２の減衰用トランジスタＱ３及びＱ
４とを有する。
Ｎ型である第１及び第２の増幅用トランジスタＱ１及び
Ｑ２と、第１及び第２の減衰用トランジスタＱ３及びＱ
４とを有する。
しかして、増幅用トランジスタＱ１及びＱ２の第１の主
端子としてのコレクタが、それぞれ第１及び第２の負荷
抵抗ＲＬＩ及びＲＬ２を通じて、負極端を接地している
直流駆動電圧源１の正極端に接続されている。
端子としてのコレクタが、それぞれ第１及び第２の負荷
抵抗ＲＬＩ及びＲＬ２を通じて、負極端を接地している
直流駆動電圧源１の正極端に接続されている。
また、増幅用トランジスタＱ１及びＱ２の第２の主端子
としてのエミッタが、それぞれ第１及び第２の帰還用抵
抗ＲＥ１及びＲＥ２を通じて、次で、それらに共通の第
１の制御用トランジスタＱ５を通じて、一端を接地に接
続している直流バイアス用定電流源２の他端に接続され
ている。
としてのエミッタが、それぞれ第１及び第２の帰還用抵
抗ＲＥ１及びＲＥ２を通じて、次で、それらに共通の第
１の制御用トランジスタＱ５を通じて、一端を接地に接
続している直流バイアス用定電流源２の他端に接続され
ている。
さらに増幅用トランジスタＱ１及びＱ２の制御端子とし
てのベースが、それぞれ第１及び第２の信号入力線１１
及びＩ２に接続されている。
てのベースが、それぞれ第１及び第２の信号入力線１１
及びＩ２に接続されている。
また、増幅用トランジスタＱ１と負荷抵抗ＲＬ１との接
続中点、及び増幅用トランジスタＱ２と負荷抵抗ＲＬ２
との接続中点が、それぞれ第１及び第２の信号出力線０
１及び０２に接続されている。
続中点、及び増幅用トランジスタＱ２と負荷抵抗ＲＬ２
との接続中点が、それぞれ第１及び第２の信号出力線０
１及び０２に接続されている。
さらに、制御用トランジスタＱ５が、負極端を接地に接
続している可変直流電圧源３の正極端に接続されている
。
続している可変直流電圧源３の正極端に接続されている
。
また、減衰用トランジスタＱ３及びＱ４の第１の主端子
としてのコレクタが、上述した負荷抵抗ＲＬ１及びＲＬ
２を通じて、上述した直流駆動電圧源１の正極端に接続
されている。
としてのコレクタが、上述した負荷抵抗ＲＬ１及びＲＬ
２を通じて、上述した直流駆動電圧源１の正極端に接続
されている。
さらに、減衰用トランジスタＱ３及びＱ４の第２の主端
子としてのエミッタが、それぞれ第３及び第４の帰還用
抵抗ＲＥ３及びＲＥ４を通じて、次で、それらに共通の
第２の制御用トランジスタＱ６を通じて、上述した真流
バイアス用定電流源２に接続されている。
子としてのエミッタが、それぞれ第３及び第４の帰還用
抵抗ＲＥ３及びＲＥ４を通じて、次で、それらに共通の
第２の制御用トランジスタＱ６を通じて、上述した真流
バイアス用定電流源２に接続されている。
また、減衰用トランジスタＱ３及びＱ４の制御端子とし
てベースが、それぞれ信号入力線！１及びＩ２に接続さ
れている。
てベースが、それぞれ信号入力線！１及びＩ２に接続さ
れている。
さらに、制御用トランジスタＱ６の制御端子としてのベ
ースが、負極側を接地に接続している基準電圧源４の正
極端に接続されている。
ースが、負極側を接地に接続している基準電圧源４の正
極端に接続されている。
以上が、従来提案されている可変利得形差動増幅回路の
構成である。
構成である。
このような構成を有する従来の可変利得形差動増幅回路
の場合、いま、直流駆動電圧源１の電圧を■１、直流バ
イアス用定電流源２に流れる電流をＩ 、可変直流電圧
源３の電圧を■３、基準電圧源４の電圧をｖ４、制御用
トランジスタＱ５に流れる電流を１ 制御用トランジス
タに流れる電流を１ とした場合、電流Ｉ６が（Ｔ
−１，、）の値を有する。
の場合、いま、直流駆動電圧源１の電圧を■１、直流バ
イアス用定電流源２に流れる電流をＩ 、可変直流電圧
源３の電圧を■３、基準電圧源４の電圧をｖ４、制御用
トランジスタＱ５に流れる電流を１ 制御用トランジス
タに流れる電流を１ とした場合、電流Ｉ６が（Ｔ
−１，、）の値を有する。
この場合、電圧■５を電圧■４よりも高い値にすれば、
電流１ が、電流Ｉ６よりも大になる。
電流１ が、電流Ｉ６よりも大になる。
また、負荷抵抗ＲＬＩ及びＲＬ２、及び帰還用抵抗ＲＥ
１、ＲＥ２、ＲＥ３及びＲＥ４の値をそれぞれ’Ｌ１及
び’１２、及び’Ｅ１、’Ｅ２、ｒＥ３及び’Ｅ４とし
、そして、それら間に、’ １１” ’ Ｌ２°” °
°−°−−−−°−°−°°°−°°（１ａ ）’Ｅ１
””’Ｅ２°−−−−−°−°−°°°°−°−−−−
−°（１ｂ ）’Ｅ３＝’Ｅ４°−°°−°°−−−−
−−−−゛−−−− °−（１°）の関係を有せしめた
場合、信号入力線（１１，１２）と信号出力線（０１，
０２）との間でみた電圧利得（これを一般にＧとする）
が、Ｇ＝（ｒ−■）／（２Ｖ 十ｒ −１）１１
３ Ｔ Ｅｌ ３＋（ｒ −（
ｔｏ−１３＞）／（２Ｖ、＋’Ｅ３・（Ｉｏ−Ｉ３））
・・・・・・・・・・・・・・・（２）で与えられる。
１、ＲＥ２、ＲＥ３及びＲＥ４の値をそれぞれ’Ｌ１及
び’１２、及び’Ｅ１、’Ｅ２、ｒＥ３及び’Ｅ４とし
、そして、それら間に、’ １１” ’ Ｌ２°” °
°−°−−−−°−°−°°°−°°（１ａ ）’Ｅ１
””’Ｅ２°−−−−−°−°−°°°°−°−−−−
−°（１ｂ ）’Ｅ３＝’Ｅ４°−°°−°°−−−−
−−−−゛−−−− °−（１°）の関係を有せしめた
場合、信号入力線（１１，１２）と信号出力線（０１，
０２）との間でみた電圧利得（これを一般にＧとする）
が、Ｇ＝（ｒ−■）／（２Ｖ 十ｒ −１）１１
３ Ｔ Ｅｌ ３＋（ｒ −（
ｔｏ−１３＞）／（２Ｖ、＋’Ｅ３・（Ｉｏ−Ｉ３））
・・・・・・・・・・・・・・・（２）で与えられる。
ただし、Ｖ、＝ｋＴ／ｑ、にはボルツマン定数、ｑは単
位電荷、Ｔは絶対温度である。
位電荷、Ｔは絶対温度である。
一方、電流■５と電圧ｖ３との間には、１５ ＝ＩＱ
／ ［１＋Ｃ３Ｘ ｌ） （（Ｖ４−Ｖ３ ）／Ｖ、）
］・・・・・・・・・・・・・・・・・・制・・・・・
（３）の関係がある。
／ ［１＋Ｃ３Ｘ ｌ） （（Ｖ４−Ｖ３ ）／Ｖ、）
］・・・・・・・・・・・・・・・・・・制・・・・・
（３）の関係がある。
このため、電圧■３を変化させることによって、電流■
５を、１１の値から零の値までの間において、変化させ
ることができる。
５を、１１の値から零の値までの間において、変化させ
ることができる。
この場合、ｒ 及び’Ｅ３に、
ｒＥｌ＜ｒＥ３°°°°°°°°°°°゛°°°°°°
°°°°°°°°°（４）を有せしめれば、上述した電
圧和４！？Ｇを、Ｇ ＝（ｒ −１）／２Ｖ ＋
ｒ −１１１１１ＴＥ１１ ・・・・・・・・・・・・・・・・・・・・・・・・・
・・（５ａ）で表わされる最大電圧和１？Ｇ１から、Ｇ
＝（ｒ −１）／２Ｖ ＋ｒ Ｅ３”
１１２［１１丁 ・・・・・・・・・・・・・・・・・・・・・・・・・
・・ （５ｂ）で表わされる最小電圧利得Ｇ２までの間
において変化させることができるる。
°°°°°°°°°（４）を有せしめれば、上述した電
圧和４！？Ｇを、Ｇ ＝（ｒ −１）／２Ｖ ＋
ｒ −１１１１１ＴＥ１１ ・・・・・・・・・・・・・・・・・・・・・・・・・
・・（５ａ）で表わされる最大電圧和１？Ｇ１から、Ｇ
＝（ｒ −１）／２Ｖ ＋ｒ Ｅ３”
１１２［１１丁 ・・・・・・・・・・・・・・・・・・・・・・・・・
・・ （５ｂ）で表わされる最小電圧利得Ｇ２までの間
において変化させることができるる。
また、制御用トランジスタＱ５に流れる電流■５は、増
幅用トランジスタＱ１及びＧ２に分流して流れ、また、
制御用トランジスタＱ６に流れる電流■６も減衰用トラ
ンジスタＱ３及びＧ４に分流して流れるか、増幅用トラ
ンジスタＱ１に流れる分流電流と減衰用トランジスタＱ
３に流れる分流電流とは、負荷抵抗ＲＬ１に合流して流
れ、また増幅用トランジスタＱ２に流れる分流電流と減
衰用トランジスタＱ４に流れる分流電流とは、負荷抵抗
ＲＬ２に合流して流れる。
幅用トランジスタＱ１及びＧ２に分流して流れ、また、
制御用トランジスタＱ６に流れる電流■６も減衰用トラ
ンジスタＱ３及びＧ４に分流して流れるか、増幅用トラ
ンジスタＱ１に流れる分流電流と減衰用トランジスタＱ
３に流れる分流電流とは、負荷抵抗ＲＬ１に合流して流
れ、また増幅用トランジスタＱ２に流れる分流電流と減
衰用トランジスタＱ４に流れる分流電流とは、負荷抵抗
ＲＬ２に合流して流れる。
このため、信号出力線（０１，０２）には、ＶＳ ＝Ｖ
１− （ｒ −Ｉ ） ／２−−−−・−（６）［
１０ で与えられる一定値の出力電圧■８が得られる。
１− （ｒ −Ｉ ） ／２−−−−・−（６）［
１０ で与えられる一定値の出力電圧■８が得られる。
従って、第４図に示す従来の可変利得形差動増幅回路に
よれば、可変直流電圧源３の電圧Ｖ３を制御することに
よって、信号出力線（０１，０２）に得られる出力電圧
Ｖ８を一定値に保たせた状態で、電圧和ＩＩＧを可変す
ることができる。
よれば、可変直流電圧源３の電圧Ｖ３を制御することに
よって、信号出力線（０１，０２）に得られる出力電圧
Ｖ８を一定値に保たせた状態で、電圧和ＩＩＧを可変す
ることができる。
発明が解決しようとする問題
しかしながら、第４図に示す従来の可変利得形差動増幅
回路の場合、負荷抵抗ＲＬＩと帰還用抵抗ＲＥ１とのそ
れぞれにおける直流降下電圧の和でなる直流降下電圧ｖ
Ｒ１と、負荷抵抗ＲＬ１と帰還用抵抗ＲＥ３とのそれぞ
れにおける直流降下電圧の和でなる直流降下電圧ＶＲ３
と、負荷抵抗ＲＬ２と帰還用抵抗ＲＥ２とのそれぞれに
おける直流降下電圧の和でなる直流降下電圧ＶＲ２と、
負荷抵抗ＲＬ２と帰還用抵抗ＲＥ４とのそれぞれにおけ
る直流降下電圧の和でなる直流降下電圧ｖＲ４とが生ず
るが、いま、それら直流降下電圧■Ｒ１、ｖＲ３、ｖＲ
２及びｖＲ４が、上述した（１ａ）〜（１Ｃ）の関係か
ら、■Ｒ１＝■Ｒ２＝ｖＲａ・・・・・・・・・・・・
・・・・・・・・・・・・（７ａ）ｖＲ３” ｖＲ４”
Ｖ Ｒｂ・・・・・・・・・・・・・・・・・・・・
・・・・（７ｂ）であるとし、そして、■Ｒａ及びＶＲ
ｂ中、大きい方を電圧をｖＲとすれば、その電圧ｖＲは
、上述した（４）式の関係を有することから、■５が零
のとき、 ｙ −（ｒ ＋ｒ ）・■ｏ／２・・・・・・（
８）ＲＯＬＩ Ｅ３ で与えられ最大直流降下電圧ｖＲｏとなり、このため、
その最大直流降下電圧■Ｒｏと、上述した最大電圧利得
Ｇ と最小電圧利得Ｇ２との間に、Ｖ ＝１／２ （
（Ｇ１＋０１／Ｇ２）（２Ｏ Ｖ ＋ｒ −１）−ＶＴ Ｔ Ｅｌ １ ・・・・・・・・・・・・・・・・・・・・・・・・・
・・ （９）の関係を有する。
回路の場合、負荷抵抗ＲＬＩと帰還用抵抗ＲＥ１とのそ
れぞれにおける直流降下電圧の和でなる直流降下電圧ｖ
Ｒ１と、負荷抵抗ＲＬ１と帰還用抵抗ＲＥ３とのそれぞ
れにおける直流降下電圧の和でなる直流降下電圧ＶＲ３
と、負荷抵抗ＲＬ２と帰還用抵抗ＲＥ２とのそれぞれに
おける直流降下電圧の和でなる直流降下電圧ＶＲ２と、
負荷抵抗ＲＬ２と帰還用抵抗ＲＥ４とのそれぞれにおけ
る直流降下電圧の和でなる直流降下電圧ｖＲ４とが生ず
るが、いま、それら直流降下電圧■Ｒ１、ｖＲ３、ｖＲ
２及びｖＲ４が、上述した（１ａ）〜（１Ｃ）の関係か
ら、■Ｒ１＝■Ｒ２＝ｖＲａ・・・・・・・・・・・・
・・・・・・・・・・・・（７ａ）ｖＲ３” ｖＲ４”
Ｖ Ｒｂ・・・・・・・・・・・・・・・・・・・・
・・・・（７ｂ）であるとし、そして、■Ｒａ及びＶＲ
ｂ中、大きい方を電圧をｖＲとすれば、その電圧ｖＲは
、上述した（４）式の関係を有することから、■５が零
のとき、 ｙ −（ｒ ＋ｒ ）・■ｏ／２・・・・・・（
８）ＲＯＬＩ Ｅ３ で与えられ最大直流降下電圧ｖＲｏとなり、このため、
その最大直流降下電圧■Ｒｏと、上述した最大電圧利得
Ｇ と最小電圧利得Ｇ２との間に、Ｖ ＝１／２ （
（Ｇ１＋０１／Ｇ２）（２Ｏ Ｖ ＋ｒ −１）−ＶＴ Ｔ Ｅｌ １ ・・・・・・・・・・・・・・・・・・・・・・・・・
・・ （９）の関係を有する。
従って、第４図に示づ従来の可変利得形差動増幅回路の
場合、最大電圧和４１Ｇ１と最小電圧列４９Ｇ２との差
、すなわち、電圧利得可変幅を大にぜんとすれば、直流
駆動電圧源１として、その電圧ｖ１が、上述した最大直
流降下電圧ＶＲＯの見込まれている＾い値で得られるも
のを用意する必要がある、という欠点を有していた。
場合、最大電圧和４１Ｇ１と最小電圧列４９Ｇ２との差
、すなわち、電圧利得可変幅を大にぜんとすれば、直流
駆動電圧源１として、その電圧ｖ１が、上述した最大直
流降下電圧ＶＲＯの見込まれている＾い値で得られるも
のを用意する必要がある、という欠点を有していた。
口 １、を解決するための手段
よって、本発明は、上述した欠点のない、新規な可変利
得形差動増幅回路を提案せんとするものである。
得形差動増幅回路を提案せんとするものである。
本発明による可変利得形差動増幅回路は、第４図で上述
した従来の可変利得形差動増幅回路の場合と同様に、第
１及び第２の増幅用トランジスタと、第１及び第２の減
衰用トランジスタとを有し、そして第１及び第２の増幅
用トランジスタの第１の主端子が、それぞれ第１及び第
２の負荷抵抗を通じて直流駆動電圧源に接続され、また
、第１及び第２の増幅用トランジスタの第２の主端子が
、それぞれ第１及び第２の帰還用抵抗を通じてまたは通
ずることなしに、それらに共通の第１の制御用トランジ
スタを通じて、直流バイアス用定電流源に接続され、さ
らに、第１及び第２の増幅用トランジスタの制御端子が
、それぞれ第１及び第２の信号入力線に接続され、また
、第１の増幅用トランジスタと第１の負荷抵抗との接続
中点、及び第２の増幅用トランジスタと第２の負荷抵抗
との接続中点が、それぞれ第１、及び第２の信号出力線
に接続され、ざらに、第１の制御用トランジスタのｔＩ
ＩＪ御端子が、可変直流電圧源に接続され、また、第１
及び第２の減衰用トランジスタの第１の主端子が、第１
及び第２の負荷抵抗を通じて、直流駆動電圧源に接続さ
れ、さらに、第１及び第２の減衰用トランジスタの第２
の主端子が、それぞれ第３及び第４の帰還用抵抗を通じ
てまたは通ずることなしに、それらに共通の第２の制御
用トランジスタを通じて、直流バイアス用足ｆｆ１ｌ源
に接続され、また、第２の制御用トランジスタの制御端
子が、基準電圧源に接続されている、という構成を有す
る。
した従来の可変利得形差動増幅回路の場合と同様に、第
１及び第２の増幅用トランジスタと、第１及び第２の減
衰用トランジスタとを有し、そして第１及び第２の増幅
用トランジスタの第１の主端子が、それぞれ第１及び第
２の負荷抵抗を通じて直流駆動電圧源に接続され、また
、第１及び第２の増幅用トランジスタの第２の主端子が
、それぞれ第１及び第２の帰還用抵抗を通じてまたは通
ずることなしに、それらに共通の第１の制御用トランジ
スタを通じて、直流バイアス用定電流源に接続され、さ
らに、第１及び第２の増幅用トランジスタの制御端子が
、それぞれ第１及び第２の信号入力線に接続され、また
、第１の増幅用トランジスタと第１の負荷抵抗との接続
中点、及び第２の増幅用トランジスタと第２の負荷抵抗
との接続中点が、それぞれ第１、及び第２の信号出力線
に接続され、ざらに、第１の制御用トランジスタのｔＩ
ＩＪ御端子が、可変直流電圧源に接続され、また、第１
及び第２の減衰用トランジスタの第１の主端子が、第１
及び第２の負荷抵抗を通じて、直流駆動電圧源に接続さ
れ、さらに、第１及び第２の減衰用トランジスタの第２
の主端子が、それぞれ第３及び第４の帰還用抵抗を通じ
てまたは通ずることなしに、それらに共通の第２の制御
用トランジスタを通じて、直流バイアス用足ｆｆ１ｌ源
に接続され、また、第２の制御用トランジスタの制御端
子が、基準電圧源に接続されている、という構成を有す
る。
しかしながら、本発明による可変利得形差動増幅回路は
、このような構成を有する可変利得形差動増幅回路にお
いて、第１及び第２の減衰用トランジスタの制御端子が
、それらに共通の直流バイアス用定電圧源に接続されて
いる。
、このような構成を有する可変利得形差動増幅回路にお
いて、第１及び第２の減衰用トランジスタの制御端子が
、それらに共通の直流バイアス用定電圧源に接続されて
いる。
１匪二鬼」
このような構成を有する本発明による可変利得形差動増
幅回路は、第１及び第２の減衰用トランジスタ減衰用ト
ランジスタの制ｔｍ端子が、それぞれ第１及び第２の信
号入力線に接続されているのに代え、それらに共通の直
流バイアス用定電圧源に接続されていることを除いて、
第４図で上述した従来の可変利得形差動増幅回路の場合
と同様の構成を有するので、詳細説明は省略するが、第
４図で上述した従来の可変利得形差動増幅回路の場合と
同様に可変直流電圧源の電圧を制御することによって、
第１及び第２の信号出力線に得られる出力電圧を一定値
に保たせた状態で、電圧利得を可変することができる。
幅回路は、第１及び第２の減衰用トランジスタ減衰用ト
ランジスタの制ｔｍ端子が、それぞれ第１及び第２の信
号入力線に接続されているのに代え、それらに共通の直
流バイアス用定電圧源に接続されていることを除いて、
第４図で上述した従来の可変利得形差動増幅回路の場合
と同様の構成を有するので、詳細説明は省略するが、第
４図で上述した従来の可変利得形差動増幅回路の場合と
同様に可変直流電圧源の電圧を制御することによって、
第１及び第２の信号出力線に得られる出力電圧を一定値
に保たせた状態で、電圧利得を可変することができる。
しかしながら、本発明による可変利得形差動増幅回路の
場合、第４図で上述した最大地区流降上電圧ＶＲｏに対
応する最大直流降下電圧が、第３及び第４の帰還用抵抗
を有する場合でもその値を第１及び第２の帰還用抵抗の
値に比し十分小にすることができるので、第４図で上述
した最大電圧利得Ｇ１、及び最小電圧利得Ｇ２にそれぞ
れ対応ケる最大電圧利得及び最小電圧利得との関係から
みて、第４図で上述した従来の可変利得形差動増幅回路
の場合の最大直流降下電圧■Ｒｏに比し十分小さい値を
有する。
場合、第４図で上述した最大地区流降上電圧ＶＲｏに対
応する最大直流降下電圧が、第３及び第４の帰還用抵抗
を有する場合でもその値を第１及び第２の帰還用抵抗の
値に比し十分小にすることができるので、第４図で上述
した最大電圧利得Ｇ１、及び最小電圧利得Ｇ２にそれぞ
れ対応ケる最大電圧利得及び最小電圧利得との関係から
みて、第４図で上述した従来の可変利得形差動増幅回路
の場合の最大直流降下電圧■Ｒｏに比し十分小さい値を
有する。
従って、本発明による可変利得形差動増幅回路の場合、
最大電圧利得と最小電圧利得との差、すなわち電圧利得
可変幅を大にぜんとした場合でも、直流駆動電圧源とし
て、その電圧が、第４図で上述した従来の可変利得形差
動増幅回路の場合に比し低いものを用意すれば足りる。
最大電圧利得と最小電圧利得との差、すなわち電圧利得
可変幅を大にぜんとした場合でも、直流駆動電圧源とし
て、その電圧が、第４図で上述した従来の可変利得形差
動増幅回路の場合に比し低いものを用意すれば足りる。
実施例１
次に、第１図を伴って本発明による可変利得形差動増幅
回路の第１の実施例を述べよう。
回路の第１の実施例を述べよう。
第１図において、第４図との対応部分には同一符号と付
し、詳細説明を省略する。
し、詳細説明を省略する。
第１図に示す本発明による可変利得形差動増幅回路は、
次の事項を除いて、第４図で上述した従来の可変利得形
差動増幅回路の場合と同様の構成を有する。
次の事項を除いて、第４図で上述した従来の可変利得形
差動増幅回路の場合と同様の構成を有する。
すなわち、第３及び第４の帰還用抵抗ＲＥ３及びＲＥ４
が省略され、従って第１及び第２の減衰用トランジスタ
Ｑ３及びＱ４の第２の主端子としてのエミッタが帰還用
抵抗ＲＥ３及びＲＥ４を通ずることなしに、第２の制御
用トランジスタＱ６を通じて、直流バイアス用定電流源
２に接続されている。
が省略され、従って第１及び第２の減衰用トランジスタ
Ｑ３及びＱ４の第２の主端子としてのエミッタが帰還用
抵抗ＲＥ３及びＲＥ４を通ずることなしに、第２の制御
用トランジスタＱ６を通じて、直流バイアス用定電流源
２に接続されている。
また、第１及び第２の減衰用トランジスタＱ３及びＱ４
のＩＪＩＩＩ端子としてのゲートが、それぞれ第１及び
第２の信号入力線■１及びＩ２に接続されているのに代
え、それらに共通の、負極端を接地に接続している直流
バイアス用定電圧源５の正極端に接続されている。
のＩＪＩＩＩ端子としてのゲートが、それぞれ第１及び
第２の信号入力線■１及びＩ２に接続されているのに代
え、それらに共通の、負極端を接地に接続している直流
バイアス用定電圧源５の正極端に接続されている。
以上が、本発明による可変利得形差動増幅回路の第１の
実施例の構成である。
実施例の構成である。
このような構成を有する本発明による可変利得形差動増
幅回路によれば、上述した事項を除いて、第４図で上述
した従来の可変利得形差動増幅回路のの場合と同様の構
成を有するので、詳細説明は省略するが、減衰用トラン
ジスタＱ３及びＱ４に信号が入力されないので、第４図
で上述した従来の可変利得形差動増幅回路の場合の（２
）式に示されている電圧利得Ｇに対応する電圧利得（こ
れをＧ′とする）が、増幅用トランジスタＱ１及びＱ２
に流れる電流で決まり、減衰用トランジスタＱ３及びＱ
４に流れる電流に依存せず、 Ｇ’−（ｒ ”Ｉ ）／（２Ｖ１＋ｒＥ１−ｌ
５ Ｉ５）・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・（１０）で与えられる。
幅回路によれば、上述した事項を除いて、第４図で上述
した従来の可変利得形差動増幅回路のの場合と同様の構
成を有するので、詳細説明は省略するが、減衰用トラン
ジスタＱ３及びＱ４に信号が入力されないので、第４図
で上述した従来の可変利得形差動増幅回路の場合の（２
）式に示されている電圧利得Ｇに対応する電圧利得（こ
れをＧ′とする）が、増幅用トランジスタＱ１及びＱ２
に流れる電流で決まり、減衰用トランジスタＱ３及びＱ
４に流れる電流に依存せず、 Ｇ’−（ｒ ”Ｉ ）／（２Ｖ１＋ｒＥ１−ｌ
５ Ｉ５）・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・（１０）で与えられる。
従って、第４図で上述した従来の可変利得形差動増幅回
路の場合の（５ａ）式に示されている最大電圧利得Ｇ１
に対応する最大電圧利得（これを０１′とする）を、第
４図で上述した従来の可変利得形差動増幅回路の場７合
と等しい値にさせることができるが、第４図で上述した
従来の可変利得形差動増幅回路の場合の（５ｂ）式に示
されている最小電圧利得Ｇ２に対応する最小電圧利得（
これを０２′とする）を、はぼ零まで低減させることが
でき、よって、第４図で上述した従来の可変利得形差動
増幅回路の場合に比し小にさせることができる。
路の場合の（５ａ）式に示されている最大電圧利得Ｇ１
に対応する最大電圧利得（これを０１′とする）を、第
４図で上述した従来の可変利得形差動増幅回路の場７合
と等しい値にさせることができるが、第４図で上述した
従来の可変利得形差動増幅回路の場合の（５ｂ）式に示
されている最小電圧利得Ｇ２に対応する最小電圧利得（
これを０２′とする）を、はぼ零まで低減させることが
でき、よって、第４図で上述した従来の可変利得形差動
増幅回路の場合に比し小にさせることができる。
また、制御用トランジスタＱ５に流れる電流■５は、第
４図の場合と同様に増幅用トランジスタＱ１及びＱ２に
分流して流れ、また、制御用トランジスタＱ６に流れる
電流■６も、第４図の場合と同様に減衰用トランジスタ
Ｑ３及びＱ４に分流して流れるが、増幅用トランジスタ
Ｑ１及び減衰用トランジスタＱ３に流れる分流電流が、
第４図の場合と同様に負荷抵抗ＲＬＩに合流して流れ、
また、増幅用トランジスタＱ２及び減衰用トランジスタ
Ｑ４に流れる分流型−が、第４図の場合と同様に、負荷
抵抗ＲＬ２に合流して流れるので、信号出力線（０１，
０２）には、第４図で上述した従来の可変利得形差動増
幅回路の場合と同様に、上述した（４式で与える一定値
の出力電圧Ｖ、が得られる。
４図の場合と同様に増幅用トランジスタＱ１及びＱ２に
分流して流れ、また、制御用トランジスタＱ６に流れる
電流■６も、第４図の場合と同様に減衰用トランジスタ
Ｑ３及びＱ４に分流して流れるが、増幅用トランジスタ
Ｑ１及び減衰用トランジスタＱ３に流れる分流電流が、
第４図の場合と同様に負荷抵抗ＲＬＩに合流して流れ、
また、増幅用トランジスタＱ２及び減衰用トランジスタ
Ｑ４に流れる分流型−が、第４図の場合と同様に、負荷
抵抗ＲＬ２に合流して流れるので、信号出力線（０１，
０２）には、第４図で上述した従来の可変利得形差動増
幅回路の場合と同様に、上述した（４式で与える一定値
の出力電圧Ｖ、が得られる。
さらに、第１図に示す本発明の場合、第４図の場合の第
３及び第４の帰還用抵抗ＲＥ３及びＲＥ４を有しないの
で、第４図で上述した従来の可変利得形差動増幅回路の
場合の（８）式に示されている最大直流降下電圧ＶＲＯ
に対応する最大直流降下電圧（これをＶＲｏ′ とする
）が、ＶＲＯ’ ＝ （（ｒｔ１＋ｒ（１） −１１）
／２・・・・・・・・・・・・・・・・・・・・・・・
・・・・ （１１）で与えられ、このため、その最大直
流降下電圧ｖ ′と、上述した最大電圧利得０１′と最
小Ｏ 電圧利得Ｇ ′ （＝零）との間に、 ＶＲｏ’ −１／２ （（Ｇ１’ ＋１ ）（２Ｖ、＋
ｒ、１−１１’））−Ｇ１’ Ｖ。
３及び第４の帰還用抵抗ＲＥ３及びＲＥ４を有しないの
で、第４図で上述した従来の可変利得形差動増幅回路の
場合の（８）式に示されている最大直流降下電圧ＶＲＯ
に対応する最大直流降下電圧（これをＶＲｏ′ とする
）が、ＶＲＯ’ ＝ （（ｒｔ１＋ｒ（１） −１１）
／２・・・・・・・・・・・・・・・・・・・・・・・
・・・・ （１１）で与えられ、このため、その最大直
流降下電圧ｖ ′と、上述した最大電圧利得０１′と最
小Ｏ 電圧利得Ｇ ′ （＝零）との間に、 ＶＲｏ’ −１／２ （（Ｇ１’ ＋１ ）（２Ｖ、＋
ｒ、１−１１’））−Ｇ１’ Ｖ。
・・・・・・・・・・・・・・・・・・・・・・・・・
・・（１２）の関係を有する。
・・（１２）の関係を有する。
従って、最大直流降下電圧Ｖ ＲＯ’が、最大電圧ＩＪ
ｉｌＧ１Ｍ：１ｆｆｌ小電圧利１’ｉＧ ’ （Ｉ
？）！＝の関係からみて、第４図で上述した従来の可変
利得形差動増幅回路の場合の最大直流降下電圧ＶＲＯに
比し十分小さい値を有する。
ｉｌＧ１Ｍ：１ｆｆｌ小電圧利１’ｉＧ ’ （Ｉ
？）！＝の関係からみて、第４図で上述した従来の可変
利得形差動増幅回路の場合の最大直流降下電圧ＶＲＯに
比し十分小さい値を有する。
従って、第１図に示す本発明による可変利得形差動増幅
回路の場合、最大電圧利得０１′と最小電圧利得Ｇ２’
（＝零）との差、すなわち、電圧利得可変幅を、大
にぜんとする場合でも、直流駆動電圧源１として、その
電圧Ｖ１が、第４図で上述した従来の可変利得形差動増
幅回路の場合に比し低いものを用意すれば足りる。
回路の場合、最大電圧利得０１′と最小電圧利得Ｇ２’
（＝零）との差、すなわち、電圧利得可変幅を、大
にぜんとする場合でも、直流駆動電圧源１として、その
電圧Ｖ１が、第４図で上述した従来の可変利得形差動増
幅回路の場合に比し低いものを用意すれば足りる。
なお、第３図は、上述した電圧ｖ３とｖ４との差（Ｖ３
−Ｖ、’）にたいする、上述した電圧和！ｎＧとの関係
と、上述した直流降下電圧ｖＲとの関係を″、第４図に
示す従来の可変利得形差動増幅回路の場合と対比して示
し、これがらも、上述した本発明による可変利得形差動
増幅回路が、第４図で上述した従来の可変利得形差動増
幅回路に比し優れていることが明らかであろう。
−Ｖ、’）にたいする、上述した電圧和！ｎＧとの関係
と、上述した直流降下電圧ｖＲとの関係を″、第４図に
示す従来の可変利得形差動増幅回路の場合と対比して示
し、これがらも、上述した本発明による可変利得形差動
増幅回路が、第４図で上述した従来の可変利得形差動増
幅回路に比し優れていることが明らかであろう。
宋】１」２
次に、第２図を伴って、本発明による可変利１７形差初
増幅回路の第２の実施例を述べよう。
増幅回路の第２の実施例を述べよう。
第２図において、第１図との対応部分には、同一符号を
付して詳細説明を省略する。
付して詳細説明を省略する。
第２図に示す本発明による可変利得形差動増幅回路は、
第１及び第２の減衰用トランジスタの第２の主端子とし
てのエミッタが、直接的に、それらに共通の第２の制御
用トランジスタＱ６を通じて、直流バイアス用定電流源
２に接続されているのに代え、第４図で上述した従来の
可変利得形差動増幅回路の場合と同様に、それぞれ第３
及び第４の帰還用抵抗ＲＥ３及びＲＥ４を通じ、次に、
第２の制御用トランジスタＱ６を通じて、直流バイアス
用定電流源２に接続されていることを除いて、第１図で
上述した本発明による可変利得形差動増幅回路と同様の
構成を有する。
第１及び第２の減衰用トランジスタの第２の主端子とし
てのエミッタが、直接的に、それらに共通の第２の制御
用トランジスタＱ６を通じて、直流バイアス用定電流源
２に接続されているのに代え、第４図で上述した従来の
可変利得形差動増幅回路の場合と同様に、それぞれ第３
及び第４の帰還用抵抗ＲＥ３及びＲＥ４を通じ、次に、
第２の制御用トランジスタＱ６を通じて、直流バイアス
用定電流源２に接続されていることを除いて、第１図で
上述した本発明による可変利得形差動増幅回路と同様の
構成を有する。
以上が、本発明による可変利得形差動増幅回路の第２の
実施例の構成である。
実施例の構成である。
このような構成を有する本発明による可変利得形差動増
幅回路によれば、上述した事項を除いて、本発明による
可変利得形差初増幅回路の第１の実施例と同様の構成を
有し、そして、この場合、減衰用トランジスタＱ３及び
Ｑ４に製造上のばらつきがあっても、制御用トランジス
タＱ６に流れる電流が、減衰用トランジスタＱ３及びＱ
４にほぼ均等に分流して流れ、しかも、帰還用抵抗ＲＥ
３及びＲＥ４の値を十分小にして、それらでの降下電圧
を十分小にすることができるので、詳細説明は省略する
が、第１図の場合と、同様の作用効果を有する。
幅回路によれば、上述した事項を除いて、本発明による
可変利得形差初増幅回路の第１の実施例と同様の構成を
有し、そして、この場合、減衰用トランジスタＱ３及び
Ｑ４に製造上のばらつきがあっても、制御用トランジス
タＱ６に流れる電流が、減衰用トランジスタＱ３及びＱ
４にほぼ均等に分流して流れ、しかも、帰還用抵抗ＲＥ
３及びＲＥ４の値を十分小にして、それらでの降下電圧
を十分小にすることができるので、詳細説明は省略する
が、第１図の場合と、同様の作用効果を有する。
なお、上述においては、増幅用トランジスタＱ１及び２
、減衰用トランジスタＱ３及びＱ４、及び制御用トラン
ジスタＱ５及びＱ６が、ともにＮＰＮ型のバイポーラ型
トランジスタである場合につき述べたが、それらトラン
ジスタ０１〜Ｑ６を、ＰＮＰ型のバイポーラ型トランジ
スタに置換し、これに応じて、直流駆動電圧源１、直流
バイアス用定電流源２、可変直流電圧［３、基準電圧源
４、及び直流バイアス用定電圧源５の極性を上述した場
合とは逆にした構成とすることもでき、また、バイポー
ラ型トランジスタを電界効果型トランジスタに置換した
構成とすることもでき、その他本発明の精神を脱するこ
となしに、種々の変型変更をなし得るであろう。
、減衰用トランジスタＱ３及びＱ４、及び制御用トラン
ジスタＱ５及びＱ６が、ともにＮＰＮ型のバイポーラ型
トランジスタである場合につき述べたが、それらトラン
ジスタ０１〜Ｑ６を、ＰＮＰ型のバイポーラ型トランジ
スタに置換し、これに応じて、直流駆動電圧源１、直流
バイアス用定電流源２、可変直流電圧［３、基準電圧源
４、及び直流バイアス用定電圧源５の極性を上述した場
合とは逆にした構成とすることもでき、また、バイポー
ラ型トランジスタを電界効果型トランジスタに置換した
構成とすることもでき、その他本発明の精神を脱するこ
となしに、種々の変型変更をなし得るであろう。
第１図は、本発明による可変利得形差動増幅回路の第１
の実施例を示す接続図である。 第２図は、本発明による可変利得形差動増幅回路の第２
の実施例を示す接続図である。 第３図は、本発明による可変利得形差動増幅回路の動作
の説明を供する電圧利得特性及び降下電圧特性を示す図
である。 第４図は、従来の可変利得形差動増幅回路を示す接続図
である。 １・・・・・・・・・直流駆動電圧源 ２・・・・・・・・・直流バイアス用定電流源３・・・
・・・・・・可変直流電圧源 ４・・・・・・・・・基準電圧源 ５・・・・・・・・・直流バイアス用定電圧源Ｑ１、Ｑ
２ ・・・・・・・・・増幅用トランジスタＱ３、Ｑ４ ・・・・・・・・・減衰用トランジスタＱ５、Ｑ６ ・・・・・・・・・制御用トランジスタ０１．０２ ・・・・・・・・・信号出力線 １１、Ｉ２ ・・・・・・・・・信号入力線 ＲＬｌ、ＲＬ２ ・・・・・・・・・負荷抵抗 ＲＥＩ、ＲＥ２、ＲＥ３、ＲＥ４ ・・・・・・・・・帰還用抵抗 出願人 日本電信電話株式会社 第１ 〒 二 第２区 二 （７３−Ｖ、 ）−Ｖ
の実施例を示す接続図である。 第２図は、本発明による可変利得形差動増幅回路の第２
の実施例を示す接続図である。 第３図は、本発明による可変利得形差動増幅回路の動作
の説明を供する電圧利得特性及び降下電圧特性を示す図
である。 第４図は、従来の可変利得形差動増幅回路を示す接続図
である。 １・・・・・・・・・直流駆動電圧源 ２・・・・・・・・・直流バイアス用定電流源３・・・
・・・・・・可変直流電圧源 ４・・・・・・・・・基準電圧源 ５・・・・・・・・・直流バイアス用定電圧源Ｑ１、Ｑ
２ ・・・・・・・・・増幅用トランジスタＱ３、Ｑ４ ・・・・・・・・・減衰用トランジスタＱ５、Ｑ６ ・・・・・・・・・制御用トランジスタ０１．０２ ・・・・・・・・・信号出力線 １１、Ｉ２ ・・・・・・・・・信号入力線 ＲＬｌ、ＲＬ２ ・・・・・・・・・負荷抵抗 ＲＥＩ、ＲＥ２、ＲＥ３、ＲＥ４ ・・・・・・・・・帰還用抵抗 出願人 日本電信電話株式会社 第１ 〒 二 第２区 二 （７３−Ｖ、 ）−Ｖ
Claims (1)
- 【特許請求の範囲】 第１及び第２の増幅用トランジスタと、第１及び第２の
減衰用トランジスタとを有し、 上記第１及び第２の増幅用トランジスタの第１の主端子
が、それぞれ第１及び第２の負荷抵抗を通じて直流駆動
電圧源に接続され、 上記第１及び第２の増幅用トランジスタの第２の主端子
が、それぞれ第１及び第２の帰還用抵抗を通じてまたは
通ずることなしに、それらに共通の第１の制御用トラン
ジスタを通じて、直流バイアス用定電流源に接続され、 上記第１及び第２の増幅用トランジスタの制御端子が、
それぞれ第１及び第２の信号入力線に接続され、 上記第１の増幅用トランジスタと上記第１の負荷抵抗と
の接続中点、及び上記第２の増幅用トランジスタと上記
第２の負荷抵抗との接続中点が、それぞれ第１、及び第
２の信号出力線に接続され、 上記第１の制御用トランジスタの制御端子が、可変直流
電圧源に接続され、 上記第１及び第２の減衰用トランジスタの第１の主端子
が、上記第１及び第２の負荷抵抗を通じて、上記直流駆
動電圧源に接続され、 上記第１及び第２の減衰用トランジスタの第２の主端子
が、それぞれ第３及び第４の帰還用抵抗を通じてまたは
通ずることなしに、それらに共通の第２の制御用トラン
ジスタを通じて、上記直流バイアス用定電流源に接続さ
れ、 上記第２の制御用トランジスタの制御端子が、基準電圧
源に接続されている可変利得形差動増幅回路において、 上記第１及び第２の減衰用トランジスタの制御端子が、
それらに共通の直流バイアス用定電圧源に接続されてい
ることを特徴とする可変利得形差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12776587A JPS63292712A (ja) | 1987-05-25 | 1987-05-25 | 可変利得形差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12776587A JPS63292712A (ja) | 1987-05-25 | 1987-05-25 | 可変利得形差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63292712A true JPS63292712A (ja) | 1988-11-30 |
Family
ID=14968141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12776587A Pending JPS63292712A (ja) | 1987-05-25 | 1987-05-25 | 可変利得形差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63292712A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373337B1 (en) * | 1999-06-30 | 2002-04-16 | Infineon Technologies Ag | Differential amplifier |
| JP2014086833A (ja) * | 2012-10-23 | 2014-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得差動増幅器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298209A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 自動利得制御増幅器 |
-
1987
- 1987-05-25 JP JP12776587A patent/JPS63292712A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298209A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 自動利得制御増幅器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373337B1 (en) * | 1999-06-30 | 2002-04-16 | Infineon Technologies Ag | Differential amplifier |
| JP2014086833A (ja) * | 2012-10-23 | 2014-05-12 | Nippon Telegr & Teleph Corp <Ntt> | 可変利得差動増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1055576A (en) | Operational amplifier | |
| US4007427A (en) | Cascaded transistor amplifier stages | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US3723896A (en) | Amplifier system | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JPS63292712A (ja) | 可変利得形差動増幅回路 | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPH0340556A (ja) | 加重電流和形成回路 | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JP2513196B2 (ja) | 差動増幅回路 | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JPS61219208A (ja) | 利得可変増幅器 | |
| JP2000004135A (ja) | 可変利得増幅回路 | |
| JP2002057534A (ja) | 増幅回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS5879312A (ja) | カレントミラ−回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| JP2797322B2 (ja) | 増幅器 | |
| JPH0212049B2 (ja) | ||
| JPH0533563B2 (ja) |