JP2008505412A - 絶対温度に比例する電圧回路 - Google Patents
絶対温度に比例する電圧回路 Download PDFInfo
- Publication number
- JP2008505412A JP2008505412A JP2007519760A JP2007519760A JP2008505412A JP 2008505412 A JP2008505412 A JP 2008505412A JP 2007519760 A JP2007519760 A JP 2007519760A JP 2007519760 A JP2007519760 A JP 2007519760A JP 2008505412 A JP2008505412 A JP 2008505412A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- amplifier
- coupled
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Abstract
Description
I2r4−Voff=I1r3 (4)
r1の両端間に反映されるQ1とQ2のベース−エミッタ電圧の差ΔVbeは、次式で与えられる。
前記第1の入力に結合され、前記回路の第1のトランジスタおよび第2のトランジスタを有する第1のアームであって、前記第1のトランジスタおよび第2のトランジスタのそれぞれのベースは互いに結合され、前記第1のトランジスタは前記増幅器の出力にさらに結合されている第1のアームと、
前記第2の入力に結合され、前記回路の第3のトランジスタおよび第4のトランジスタおよび負荷抵抗器を有する第2のアームであって、前記第4のトランジスタは前記第2のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第3のトランジスタは前記増幅器の出力に結合されている第2のアームと
を備え、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第2のトランジスタと第4のトランジスタのベース−エミッタ電圧の適量の差ΔVbeを与え、さらに、
前記第1のトランジスタと第2のトランジスタの共通に結合されたベースは、前記第3のトランジスタのベースおよび前記増幅器の第2の入力にさらに結合されており、それによって、前記第1のアームと第2のアームを結合し、かつ3つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第1のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする。
第1の入力および第2の入力を有し、使用中に電圧基準を出力に発生する第1の増幅器を設けるステップと、
前記第1の入力に結合され、前記回路の第1のトランジスタおよび第2のトランジスタを有する第1のアームを設けるステップであって、前記第1のトランジスタおよび第2のトランジスタのそれぞれのベースは互いに結合され、前記第1のトランジスタは前記増幅器の出力にさらに結合されるステップと、
前記第2の入力に結合され、前記回路の第3のトランジスタおよび第4のトランジスタ、および負荷抵抗器を有する第2のアームを設けるステップであって、前記第4のトランジスタは前記第2のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第3のトランジスタは前記増幅器の出力に結合されるステップと
を含み、その結果、使用中に、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第2のトランジスタと第4のトランジスタのベース−エミッタ電圧の適量の差ΔVbeを与え、
前記第1のトランジスタと第2のトランジスタの共通に結合されたベースは、前記第3のトランジスタのベースおよび前記増幅器の第2の入力にさらに結合され、それによって、前記第1のアームと第2のアームを結合し、かつ3つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第1のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする。
Claims (43)
- 第1の入力と第2の入力を有し、かつカレントミラー回路を駆動する出力を有する第1の増幅器を備える電圧回路であって、前記カレントミラー回路からの出力は前記増幅器の前記第1の入力および第2の入力にそれぞれ結合された第1のトランジスタおよび第2のトランジスタを駆動し、前記増幅器が前記第1のトランジスタのベースおよびコレクタを同じ電位に保つように前記第1のトランジスタのベースは前記増幅器の前記第2の入力に結合され、さらに前記第1のトランジスタのコレクタは前記増幅器の前記第1の入力に結合されており、前記第2のトランジスタはダイオード構成で設けられており、さらに、前記第1のトランジスタおよび第2のトランジスタは、前記第1のトランジスタと前記第2のトランジスタのベース−エミッタ電圧の差が前記第2のトランジスタに結合された負荷抵抗の両端間に発生することができるように、異なる電流密度で動作するように構成されており、ベース−エミッタ電圧の前記差がPTAT電圧であることを特徴とする電圧回路。
- 前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第2のトランジスタに結合され、前記スレーブトランジスタは前記第1のトランジスタに結合されていることを特徴とする請求項1に記載の回路。
- 前記スレーブトランジスタおよび第1のトランジスタは、増幅器の第1段を形成していることを特徴とする請求項2に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタは、p型トランジスタとして設けられ、前記第1のトランジスタおよび第2のトランジスタは、n型トランジスタとして設けられていることを特徴とする請求項2に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタは、n型トランジスタとして設けられ、前記第1のトランジスタおよび第2のトランジスタは、p型トランジスタとして設けられていることを特徴とする請求項2に記載の回路。
- 前記負荷抵抗は、前記第1のトランジスタのベースと前記第2のトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項1に記載の回路。
- 前記第1のトランジスタのベースは、前記第2のトランジスタのコレクタに直接結合され、前記負荷抵抗は、前記第2のトランジスタのエミッタと前記第1のトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項1に記載の回路。
- 前記第1のトランジスタおよび第2のトランジスタのエミッタは、両方とも、第2の負荷抵抗を介して接地に結合されていることを特徴とする請求項1に記載の回路。
- 前記第1のトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的(CTAT)な電圧を与え、前記相補的な電圧は、前記増幅器によって前記PTAT電圧と組み合わされて前記増幅器の出力に電圧基準を与えることを特徴とする請求項2に記載の回路。
- 前記第1のトランジスタおよび第2のトランジスタのエミッタは、両方とも、第2の負荷抵抗を介して接地に結合され、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、CTAT電流源および第3の負荷抵抗を備え、前記第3の負荷抵抗は、前記第1のトランジスタおよび第2のトランジスタのエミッタに結合されており、それによって、前記第2の負荷抵抗および第3の負荷抵抗の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項9に記載の回路。
- 前記CTAT電流は、第2の組のカレントミラー回路によってミラーされ、前記第2の組のカレントミラー回路はマスタトランジスタとスレーブトランジスタを備え、さらに、前記第3の負荷抵抗の両端間にTlogTの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるCTAT電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは2つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第3の負荷抵抗は前記スレーブトランジスタに結合されていることを特徴とする請求項10に記載の回路。
- 前記CTAT電流源は、前記回路の外に設けられていることを特徴とする請求項10に記載の回路。
- 第4の負荷抵抗をさらに備え、前記第4の負荷抵抗は、前記増幅器の出力と前記第1のトランジスタと第2のトランジスタの共通に結合されたエミッタとの間に設けられ、前記第4の負荷抵抗を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項11に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタのエミッタ面積は、前記マスタトランジスタおよびスレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、異なっていることを特徴とする請求項2に記載の回路。
- 第1の入力と第2の入力を有し、かつ前記第1の入力および第2の入力にそれぞれ結合された第1のトランジスタおよび第2のトランジスタを有する第1の増幅器を備える電圧回路であって、前記第1のトランジスタは、前記増幅器が前記第1のトランジスタのベースノードとコレクタノードを同じ電位に保つように前記増幅器の前記第2の入力にさらに結合されており、前記第2のトランジスタは、前記2つのトランジスタのベース−エミッタ電圧の差が負荷の両端間に発生することができるように、前記第1のトランジスタの電流密度と比べてより高い電流密度で動作可能であり、さらに、前記回路は、前記増幅器の出力と前記第1のトランジスタおよび第2のトランジスタとの間のフィードバック経路に設けられたカレントミラー回路を備えるようにさらに構成されており、前記カレントミラーは、前記トランジスタの各々のベース−コレクタ電圧が最小限になるように前記第1のトランジスタおよび第2のトランジスタにベース電流を供給するように構成され、それによってアーリ効果を軽減させていることを特徴とする電圧回路。
- 前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第2のトランジスタに結合され、前記スレーブトランジスタは前記第1のトランジスタに結合されていることを特徴とする請求項15に記載の回路。
- 前記スレーブトランジスタおよび第1のトランジスタは、増幅器の第1段を形成していることを特徴とする請求項16に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタは、p型トランジスタとして設けられ、前記第1のトランジスタおよび第2のトランジスタは、n型トランジスタとして設けられていることを特徴とする請求項17に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタは、n型トランジスタとして設けられ、前記第1のトランジスタおよび第2のトランジスタは、p型トランジスタとして設けられていることを特徴とする請求項17に記載の回路。
- 前記負荷は、前記第1のトランジスタのベースと前記第2のトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項1に記載の回路。
- 前記第1のトランジスタのベースは、前記第2のトランジスタのコレクタに直接結合され、前記負荷は、前記第2のトランジスタのエミッタと前記第1のトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項15に記載の回路。
- 前記第1のトランジスタおよび第2のトランジスタのエミッタは、両方とも、第2の負荷を介して接地に結合されていることを特徴とする請求項15に記載の回路。
- 前記第1のトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的(CTAT)な電圧を与え、前記相補的な電圧は、前記増幅器によって、前記2つのトランジスタのベース−エミッタ電圧の差によってもたらされ前記負荷の両端間に発生したPTAT電圧と組み合わされて、前記増幅器の出力に電圧基準を与えることを特徴とする請求項16に記載の回路。
- 前記第1のトランジスタおよび第2のトランジスタのエミッタは、両方とも、第2の負荷を介して接地に結合され、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、CTAT電流源および第3の負荷を備え、前記第3の負荷は、前記第1のトランジスタおよび第2のトランジスタのエミッタに結合されており、それによって、前記第2の負荷および第3の負荷の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項23に記載の回路。
- 前記CTAT電流が、第2の組のカレントミラー回路によってミラーされ、前記第2の組のカレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、さらに、前記第3の負荷抵抗の両端間にTlogTの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるCTAT電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは2つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第3の負荷は前記スレーブトランジスタに結合されていることを特徴とする請求項24に記載の回路。
- 前記CTAT電流源は、前記回路の外に設けられていることを特徴とする請求項24に記載の回路。
- 第4の負荷をさらに備え、前記第4の負荷は、前記増幅器の出力と前記第1のトランジスタと第2のトランジスタの共通に結合されたエミッタとの間に設けられ、前記第4の負荷を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項24に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタのエミッタ面積は、前記マスタトランジスタおよびスレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、異なっていることを特徴とする請求項16に記載の回路。
- 増幅器に第1の入力および第2の入力を与える第1のアームおよび第2のアームを備えるトランジスタのブリッジ構成を備えた、前記増幅器が次いで出力として電圧基準を与えるバンドギャップ電圧基準回路であって、前記ブリッジの各アームはトランジスタを備え、前記第2のアームのトランジスタは前記第1のアームのトランジスタの電流密度と比べてより高い電流密度で動作可能であり、その結果、前記第1のトランジスタと第2のトランジスタのベース−エミッタ電圧の差を反映する電圧が前記第2のアームの一部として設けられた抵抗回路網の中の抵抗器の両端間に発生するようになり、さらに、前記第1のアームは、前記回路網の中の中間点で前記第2のアームに結合され、前記ブリッジは、前記増幅器が前記第1のアームのトランジスタのベース−コレクタ電圧を減少させるように前記増幅器の出力からの前記電圧基準に結合されていることを特徴とするバンドギャップ電圧基準回路。
- カレントミラー回路をさらに備え、前記カレントミラー回路はマスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第2のアームのトランジスタに結合され、前記スレーブトランジスタは前記第1のアームのトランジスタに結合されていることを特徴とする請求項29に記載の回路。
- 前記スレーブトランジスタおよび前記第1のアームのトランジスタは、増幅器の第1段を形成していることを特徴とする請求項30に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタは、p型トランジスタとして設けられ、前記第1のトランジスタおよび第2のトランジスタは、n型トランジスタとして設けられていることを特徴とする請求項30に記載の回路。
- 前記マスタトランジスタおよびスレーブトランジスタは、n型トランジスタとして設けられ、前記第1のトランジスタおよび第2のトランジスタは、p型トランジスタとして設けられていることを特徴とする請求項30に記載の回路。
- 前記抵抗器は、前記第1のアームのトランジスタのベースと前記第2のアームのトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項29に記載の回路。
- 前記第1のアームのトランジスタのベースは、前記第2のアームのトランジスタのコレクタに直接結合され、前記抵抗器は、前記第2のアームのトランジスタのエミッタと前記第1のアームのトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項29に記載の回路。
- 前記第1のアームのトランジスタおよび前記第2のアームのトランジスタのエミッタは、両方とも、前記回路網の第2の抵抗器を介して接地に結合されていることを特徴とする請求項29に記載の回路。
- 前記第1のアームのトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的(CTAT)な電圧を与え、前記相補的な電圧は、前記増幅器によって、前記2つのアームのトランジスタのベース−エミッタ電圧の差によってもたらされ前記抵抗器の両端間に発生したPTAT電圧と組み合わされて、前記増幅器の出力に電圧基準を与えることを特徴とする請求項30に記載の回路。
- 前記第1のアームのトランジスタおよび前記第2のアームのトランジスタのエミッタは、両方とも、前記回路網の第2の抵抗器を介して接地に結合されており、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、CTAT電流源および第3の抵抗器を備え、前記第3の抵抗器は、前記第1のアームのトランジスタおよび前記第2のアームのトランジスタのエミッタに結合されており、それによって、前記第2の抵抗器および第3の抵抗器の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項37に記載の回路。
- 前記CTAT電流は、一組のカレントミラー回路によってミラーされ、前記カレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、さらに、前記第3の抵抗器の両端間にTlogTの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるCTAT電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは2つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第3の抵抗器は前記スレーブトランジスタに結合されていることを特徴とする請求項38に記載の回路。
- 前記CTAT電流源は、前記回路の外に設けられていることを特徴とする請求項38に記載の回路。
- 第4の抵抗器をさらに備え、前記第4の抵抗器は、前記増幅器の出力と前記第1のアームのトランジスタおよび前記第2のアームのトランジスタの共通に結合されたエミッタとの間に設けられ、前記第4の抵抗器を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項38に記載の回路。
- 第1の入力および第2の入力を有しかつ出力に電圧基準を与える第1の増幅器を備えるバンドギャップ電圧基準回路であって、
前記第1の入力に結合され、前記回路の第1のトランジスタおよび第2のトランジスタを有する第1のアームであって、前記第1のトランジスタおよび第2のトランジスタの各々のベースは互いに結合され、前記第1のトランジスタは前記増幅器の出力にさらに結合されているものである第1のアームと、
前記第2の入力に結合され、前記回路の第3のトランジスタおよび第4のトランジスタ、および負荷抵抗器を有する第2のアームであって、前記第4のトランジスタは前記第2のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第3のトランジスタは前記増幅器の出力に結合されているものである第2のアームと
を備え、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第2のトランジスタと第4のトランジスタのベース−エミッタ電圧の適量の差ΔVbeを与え、
前記第1のトランジスタと第2のトランジスタの前記共通に結合されたベースは、前記第3のトランジスタのベースおよび前記増幅器の前記第2の入力にさらに結合され、それによって、前記第1のアームと第2のアームを結合し、かつ3つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第1のトランジスタのベースとコレクタを同じ電位に保つことを特徴とするバンドギャップ電圧基準回路。 - バンドギャップ基準回路を実現する方法であって、
第1の入力および第2の入力を有し、使用中に電圧基準を出力に発生する第1の増幅器を設けるステップと、
前記第1の入力に結合され、前記回路の第1のトランジスタおよび第2のトランジスタを有する第1のアームを設けるステップであって、前記第1のトランジスタおよび第2のトランジスタの各々のベースは互いに結合され、前記第1のトランジスタは前記増幅器の出力にさらに結合されるステップと、
前記第2の入力に結合され、前記回路の第3のトランジスタおよび第4のトランジスタ、および負荷抵抗器を有する第2のアームを設けるステップであって、前記第4のトランジスタは前記第2のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第3のトランジスタは前記増幅器の出力に結合されるステップと
を含み、その結果、使用中に、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第2のトランジスタと第4のトランジスタのベース−エミッタ電圧の適量の差ΔVbeを与えるようになり、さらに、
前記第1のトランジスタと第2のトランジスタの前記共通に結合されたベースは、前記第3のトランジスタのベースおよび前記増幅器の前記第2の入力にさらに結合され、それによって、前記第1のアームと第2のアームを結合し、かつ3つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第1のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/881,300 US7173407B2 (en) | 2004-06-30 | 2004-06-30 | Proportional to absolute temperature voltage circuit |
US10/881,300 | 2004-06-30 | ||
PCT/EP2005/052737 WO2006003083A1 (en) | 2004-06-30 | 2005-06-14 | A proportional to absolute temperature voltage circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008505412A true JP2008505412A (ja) | 2008-02-21 |
JP2008505412A5 JP2008505412A5 (ja) | 2008-08-07 |
JP4809340B2 JP4809340B2 (ja) | 2011-11-09 |
Family
ID=34970849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007519760A Expired - Fee Related JP4809340B2 (ja) | 2004-06-30 | 2005-06-14 | 絶対温度に比例する電圧回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7173407B2 (ja) |
EP (1) | EP1769301B1 (ja) |
JP (1) | JP4809340B2 (ja) |
CN (1) | CN100511083C (ja) |
AT (1) | ATE534066T1 (ja) |
TW (1) | TWI282050B (ja) |
WO (1) | WO2006003083A1 (ja) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7543253B2 (en) * | 2003-10-07 | 2009-06-02 | Analog Devices, Inc. | Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry |
US7256643B2 (en) * | 2005-08-04 | 2007-08-14 | Micron Technology, Inc. | Device and method for generating a low-voltage reference |
US7411380B2 (en) * | 2006-07-21 | 2008-08-12 | Faraday Technology Corp. | Non-linearity compensation circuit and bandgap reference circuit using the same |
US8102201B2 (en) | 2006-09-25 | 2012-01-24 | Analog Devices, Inc. | Reference circuit and method for providing a reference |
US7576598B2 (en) * | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
JP2008123480A (ja) * | 2006-10-16 | 2008-05-29 | Nec Electronics Corp | 基準電圧発生回路 |
US7486129B2 (en) * | 2007-03-01 | 2009-02-03 | Freescale Semiconductor, Inc. | Low power voltage reference |
US7714563B2 (en) * | 2007-03-13 | 2010-05-11 | Analog Devices, Inc. | Low noise voltage reference circuit |
US20080265860A1 (en) * | 2007-04-30 | 2008-10-30 | Analog Devices, Inc. | Low voltage bandgap reference source |
US7773446B2 (en) | 2007-06-29 | 2010-08-10 | Sandisk 3D Llc | Methods and apparatus for extending the effective thermal operating range of a memory |
US7656734B2 (en) * | 2007-06-29 | 2010-02-02 | Sandisk 3D Llc | Methods and apparatus for extending the effective thermal operating range of a memory |
US20090027030A1 (en) * | 2007-07-23 | 2009-01-29 | Analog Devices, Inc. | Low noise bandgap voltage reference |
US7605578B2 (en) * | 2007-07-23 | 2009-10-20 | Analog Devices, Inc. | Low noise bandgap voltage reference |
US7612606B2 (en) * | 2007-12-21 | 2009-11-03 | Analog Devices, Inc. | Low voltage current and voltage generator |
US7598799B2 (en) * | 2007-12-21 | 2009-10-06 | Analog Devices, Inc. | Bandgap voltage reference circuit |
CN101226414B (zh) * | 2008-01-30 | 2012-01-11 | 北京中星微电子有限公司 | 一种动态补偿基准电压的方法以及带隙基准电压源 |
US7880533B2 (en) * | 2008-03-25 | 2011-02-01 | Analog Devices, Inc. | Bandgap voltage reference circuit |
US7750728B2 (en) * | 2008-03-25 | 2010-07-06 | Analog Devices, Inc. | Reference voltage circuit |
US7902912B2 (en) * | 2008-03-25 | 2011-03-08 | Analog Devices, Inc. | Bias current generator |
US8710912B2 (en) * | 2008-11-24 | 2014-04-29 | Analog Device, Inc. | Second order correction circuit and method for bandgap voltage reference |
CN102246115B (zh) * | 2008-11-25 | 2014-04-02 | 凌力尔特有限公司 | 用于半导体芯片内金属电阻器的温度补偿的电路、调修和布图 |
US9004754B2 (en) * | 2009-04-22 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal sensors and methods of operating thereof |
US8475039B2 (en) | 2009-04-22 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Providing linear relationship between temperature and digital code |
US8207724B2 (en) * | 2009-09-16 | 2012-06-26 | Mediatek Singapore Pte. Ltd. | Bandgap voltage reference with dynamic element matching |
US8330445B2 (en) * | 2009-10-08 | 2012-12-11 | Intersil Americas Inc. | Circuits and methods to produce a VPTAT and/or a bandgap voltage with low-glitch preconditioning |
US8536854B2 (en) * | 2010-09-30 | 2013-09-17 | Cirrus Logic, Inc. | Supply invariant bandgap reference system |
US8378735B2 (en) * | 2010-11-29 | 2013-02-19 | Freescale Semiconductor, Inc. | Die temperature sensor circuit |
US9442508B2 (en) * | 2012-03-05 | 2016-09-13 | Freescale Semiconductor, Inc. | Reference voltage source and method for providing a curvature-compensated reference voltage |
US9448579B2 (en) * | 2013-12-20 | 2016-09-20 | Analog Devices Global | Low drift voltage reference |
US9658637B2 (en) * | 2014-02-18 | 2017-05-23 | Analog Devices Global | Low power proportional to absolute temperature current and voltage generator |
CA2974821A1 (en) | 2015-01-24 | 2016-07-28 | Circuit Seed, Llc | Passive phased injection locked circuit |
TWI564692B (zh) * | 2015-03-11 | 2017-01-01 | 晶豪科技股份有限公司 | 能隙參考電路 |
US10345346B2 (en) * | 2015-07-12 | 2019-07-09 | Skyworks Solutions, Inc. | Radio-frequency voltage detection |
WO2017019064A1 (en) | 2015-07-29 | 2017-02-02 | Schober Robert C | Complementary current field-effect transistor devices and amplifiers |
CN108141181A (zh) | 2015-07-30 | 2018-06-08 | 电路种子有限责任公司 | 多级式且前馈补偿的互补电流场效应晶体管放大器 |
WO2017019981A1 (en) * | 2015-07-30 | 2017-02-02 | Circuit Seed, Llc | Reference generator and current source transistor based on complementary current field-effect transistor devices |
US10476457B2 (en) | 2015-07-30 | 2019-11-12 | Circuit Seed, Llc | Low noise trans-impedance amplifiers based on complementary current field-effect transistor devices |
CN105204564A (zh) * | 2015-10-30 | 2015-12-30 | 无锡纳讯微电子有限公司 | 一种低温度系数基准源电路 |
CN111816610A (zh) | 2015-12-14 | 2020-10-23 | 电路种子有限责任公司 | 场效应晶体管 |
US10078016B2 (en) * | 2016-02-10 | 2018-09-18 | Nxp Usa, Inc. | On-die temperature sensor for integrated circuit |
JP6685168B2 (ja) * | 2016-04-15 | 2020-04-22 | 新日本無線株式会社 | 基準電圧回路 |
CN105955384B (zh) * | 2016-07-19 | 2018-02-23 | 南方科技大学 | 一种非带隙基准电压源 |
US10222817B1 (en) | 2017-09-29 | 2019-03-05 | Cavium, Llc | Method and circuit for low voltage current-mode bandgap |
US9864389B1 (en) * | 2016-11-10 | 2018-01-09 | Analog Devices Global | Temperature compensated reference voltage circuit |
CN106411127A (zh) * | 2016-11-22 | 2017-02-15 | 郑州搜趣信息技术有限公司 | 一种pwm调制转换电路 |
CN109002075B (zh) * | 2017-06-07 | 2021-07-23 | 苏州瀚宸科技有限公司 | 双极型晶体管的基极电流镜像电路、rssi电路及芯片 |
US10557894B2 (en) | 2017-08-07 | 2020-02-11 | Linear Technology Holding Llc | Reference signal correction circuit |
US10691156B2 (en) * | 2017-08-31 | 2020-06-23 | Texas Instruments Incorporated | Complementary to absolute temperature (CTAT) voltage generator |
IT201700117023A1 (it) * | 2017-10-17 | 2019-04-17 | St Microelectronics Srl | Circuito di riferimento bandgap, dispositivo e procedimento corrispondenti |
CN108614611A (zh) * | 2018-06-27 | 2018-10-02 | 上海治精微电子有限公司 | 低噪声带隙基准电压源、电子设备 |
US10409312B1 (en) * | 2018-07-19 | 2019-09-10 | Analog Devices Global Unlimited Company | Low power duty-cycled reference |
US10691155B2 (en) * | 2018-09-12 | 2020-06-23 | Infineon Technologies Ag | System and method for a proportional to absolute temperature circuit |
US10794761B2 (en) * | 2018-11-09 | 2020-10-06 | Linear Technology Holding Llc | Logarithmic scale analog to digital converter for wide dynamic range avalanche photodiode current companding |
US11068011B2 (en) * | 2019-10-30 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Signal generating device and method of generating temperature-dependent signal |
JP2022072600A (ja) * | 2020-10-30 | 2022-05-17 | エイブリック株式会社 | 基準電圧回路 |
CN112256078B (zh) * | 2020-10-30 | 2021-12-31 | 电子科技大学 | 一种正温系数电流源和一种零温度系数电流源 |
JP2022139688A (ja) * | 2021-03-12 | 2022-09-26 | 株式会社東芝 | バンドギャップ型基準電圧発生回路 |
US11429125B1 (en) | 2021-03-18 | 2022-08-30 | Texas Instruments Incorporated | Mitigation of voltage shift induced by mechanical stress in bandgap voltage reference circuits |
CN115328258A (zh) * | 2022-09-22 | 2022-11-11 | 武汉泽声微电子有限公司 | 带隙基准电路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4399398A (en) * | 1981-06-30 | 1983-08-16 | Rca Corporation | Voltage reference circuit with feedback circuit |
JP2695515B2 (ja) * | 1990-07-19 | 1997-12-24 | ローム株式会社 | 基準電圧発生回路 |
US5352973A (en) * | 1993-01-13 | 1994-10-04 | Analog Devices, Inc. | Temperature compensation bandgap voltage reference and method |
US5646518A (en) * | 1994-11-18 | 1997-07-08 | Lucent Technologies Inc. | PTAT current source |
JPH09330137A (ja) * | 1996-04-10 | 1997-12-22 | Toshiba Corp | 基準電圧発生回路及び基準電圧発生方法 |
US5796244A (en) * | 1997-07-11 | 1998-08-18 | Vanguard International Semiconductor Corporation | Bandgap reference circuit |
US6531857B2 (en) * | 2000-11-09 | 2003-03-11 | Agere Systems, Inc. | Low voltage bandgap reference circuit |
TW574782B (en) * | 2002-04-30 | 2004-02-01 | Realtek Semiconductor Corp | Fast start-up low-voltage bandgap voltage reference circuit |
US6737849B2 (en) * | 2002-06-19 | 2004-05-18 | International Business Machines Corporation | Constant current source having a controlled temperature coefficient |
FR2842317B1 (fr) * | 2002-07-09 | 2004-10-01 | Atmel Nantes Sa | Source de tension de reference, capteur de temperature, detecteur de seuil de temperature, puce et systeme correspondant |
US6664847B1 (en) * | 2002-10-10 | 2003-12-16 | Texas Instruments Incorporated | CTAT generator using parasitic PNP device in deep sub-micron CMOS process |
US6690228B1 (en) * | 2002-12-11 | 2004-02-10 | Texas Instruments Incorporated | Bandgap voltage reference insensitive to voltage offset |
US6885178B2 (en) * | 2002-12-27 | 2005-04-26 | Analog Devices, Inc. | CMOS voltage bandgap reference with improved headroom |
US6815941B2 (en) * | 2003-02-05 | 2004-11-09 | United Memories, Inc. | Bandgap reference circuit |
US7012416B2 (en) * | 2003-12-09 | 2006-03-14 | Analog Devices, Inc. | Bandgap voltage reference |
US7211993B2 (en) * | 2004-01-13 | 2007-05-01 | Analog Devices, Inc. | Low offset bandgap voltage reference |
-
2004
- 2004-06-30 US US10/881,300 patent/US7173407B2/en active Active
-
2005
- 2005-05-27 TW TW094117525A patent/TWI282050B/zh not_active IP Right Cessation
- 2005-06-14 JP JP2007519760A patent/JP4809340B2/ja not_active Expired - Fee Related
- 2005-06-14 CN CNB2005800218621A patent/CN100511083C/zh not_active Expired - Fee Related
- 2005-06-14 WO PCT/EP2005/052737 patent/WO2006003083A1/en active Application Filing
- 2005-06-14 AT AT05754213T patent/ATE534066T1/de active
- 2005-06-14 EP EP05754213A patent/EP1769301B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
TW200609704A (en) | 2006-03-16 |
TWI282050B (en) | 2007-06-01 |
US7173407B2 (en) | 2007-02-06 |
WO2006003083A1 (en) | 2006-01-12 |
CN1977225A (zh) | 2007-06-06 |
JP4809340B2 (ja) | 2011-11-09 |
CN100511083C (zh) | 2009-07-08 |
ATE534066T1 (de) | 2011-12-15 |
EP1769301A1 (en) | 2007-04-04 |
US20060001413A1 (en) | 2006-01-05 |
EP1769301B1 (en) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809340B2 (ja) | 絶対温度に比例する電圧回路 | |
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
JP3039454B2 (ja) | 基準電圧発生回路 | |
US7304466B1 (en) | Voltage reference circuit compensated for non-linearity in temperature characteristic of diode | |
JP4722502B2 (ja) | バンドギャップ回路 | |
US6885178B2 (en) | CMOS voltage bandgap reference with improved headroom | |
TWI459174B (zh) | 低雜訊電壓參考電路 | |
US6642699B1 (en) | Bandgap voltage reference using differential pairs to perform temperature curvature compensation | |
US7323857B2 (en) | Current source with adjustable temperature coefficient | |
US7612606B2 (en) | Low voltage current and voltage generator | |
US9740229B2 (en) | Curvature-corrected bandgap reference | |
JP2006512682A (ja) | 高電源電圧除去比(psrr)を有し曲線補正されたバンドギャップ型電圧基準回路 | |
US6118266A (en) | Low voltage reference with power supply rejection ratio | |
JP2014086000A (ja) | 基準電圧発生回路 | |
KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
JP5074139B2 (ja) | 基準電圧発生回路 | |
KR100599974B1 (ko) | 기준 전압 발생기 | |
JP2729001B2 (ja) | 基準電圧発生回路 | |
KR100724145B1 (ko) | 씨모스 레퍼런스 회로 | |
JP2022159875A (ja) | 定電流回路 | |
JP2004227584A (ja) | 温度補償されたバンドギャップ電圧基準回路 | |
US20150286238A1 (en) | Reference voltage generation circuit | |
JPH11161356A (ja) | 温度補償回路及びこれを用いた基準電圧発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |