CN1977225A - 与绝对温度成比例的电压的电路 - Google Patents

Abstract

提供了一种电压电路，其包括具有第一和第二输入并具有驱动电流镜电路的输出的第一放大器。来自所述电流镜电路的输出驱动分别耦接到所述放大器的第一和第二输入的第一和第二晶体管。所述第一晶体管的基极耦接到所述放大器的第二输入，并且所述第一晶体管的集电极耦接到所述放大器的第一输入，使得所述放大器将所述第一晶体管的基极和集电极保持在同一电位。所述第一和第二晶体管适于工作在不同的电流密度下，使得可以在耦接到所述第二晶体管的电阻性负载上生成所述第一和第二晶体管之间的基极发射极电压的差，基极发射极电压的差为PTAT电压。

Description

与绝对温度成比例的电压的电路

技术领域

本发明涉及电压电路，并且，更具体地，涉及适于提供与绝对温度成比例(PTAT)的输出的电路。根据优选实施例，本发明提供了使用带隙技术来实施并且合并了PTAT电压电路的电压基准电路。本发明的电压电路可容易地以电流电路等价物来提供。

背景技术

电压生成电路在本领域中是公知的，并被用来提供具有限定特性的电压输出。已知的例子包括适于提供电压基准的电路、具有与绝对温度成比例(PTAT)以便随着温度的增大而增大的输出的电路、以及具有与绝对温度互补(CTAT)以便随着温度的增大而减小的输出的电路。具有随着温度而可预测地变化的输出的那些电路被典型地用作温度传感器，而其输出与温度波动无关的那些电路被用作电压基准电路。对于本领域的技术人员来说应公知的是：可容易地将电压生成电路转换为电流生成电路，因此在本说明书内，为了易于说明，将以电压生成电路来描述所述电路。

一种特定种类的电压基准电路是称为带隙电路的电压基准电路。带隙电压基准电路基于具有等值且相反的温度系数的两个电压的相加。第一个电压是正向偏置的双极晶体管的基极-发射极电压。此电压具有大约-2.2mV/℃的负的TC，并通常称为与绝对温度互补的电压或CTAT电压。通过放大工作在不同电流密度下的双极晶体管的两个正向偏置的基极-发射极结的电压差(ΔVbe)而形成第二个电压，其为与绝对温度成比例的电压或PTAT电压。这些类型的电路是公知的，并且它们的工作的进一步细节在Gray等人的“Analysis and Design of Analog IntegratedCircuits”第四版的第四章中给出，通过引用而将其内容结合于此。

这样的电压基准电路的传统配置被称为“Brokaw单元”，图1中示出了其例子。第一和第二晶体管Q1、Q2使它们的集电极分别耦接到放大器A1的非反相输入和反相输入。每个晶体管的基极耦接在一起，并且此公共节点通过电阻器r5而耦接到该放大器的输出。耦接的基极和电阻器r5的此公共节点通过另一个电阻器r6而接地。Q2的发射极通过电阻器r1而耦接到与晶体管Q1的发射极的公共节点。随后，此公共节点通过第二电阻器r2而接地。从A1的输出节点开始的反馈环通过电阻器r3而提供到Q2的集电极、且通过电阻器r4而提供到Q1的集电极。

在图1中，晶体管Q2被提供有比晶体管Q1的发射极面积大的发射极面积，这样，两个双极晶体管Q1和Q2工作在不同的电流密度下。在电阻器r1上形成以下形式的电压ΔV_be：

${\mathrm{\ΔV}}_{\mathrm{be}}=\frac{\mathrm{KT}}{q}\ln \left(n\right)---\left(1\right)$

其中，K为玻尔兹曼常数，q为电子的电荷，T为以开氏温标表示的工作温度，n为两个双极晶体管的集电极电流密度比值。

通常，两个电阻器r3和r4选择为具有相等的值，并且集电极电流密度比值由Q2与Q1的发射极面积比值给出。为了减小由于工艺变化而造成的基准电压变化，可以以n个晶体管的阵列来提供Q2，其中每个晶体管具有与Q1相等的面积。

电压ΔV_be生成电流I1，其也为PTAT电流。Q1和Q2的公共基极节点的电压将为：

$V_b={2\mathrm{\ΔV}}_{\mathrm{be}}*\frac{r_2}{r_1}+V_{\mathrm{be}1}---\left(2\right)$

通过适当地缩放电阻器的比值和集电极电流密度，电压“Vb”在第一阶上对温度不敏感，并且除了由基极-发射极电压(V_be)产生的曲率之外，电压“Vb”可视为保持为经补偿的。以r5与r6比值来缩放电压“Vb”，缩放到作为基准电压V_ref的放大器输出：

$V_{\mathrm{ref}}=({2\mathrm{\ΔV}}_{\mathrm{be}}*\frac{r_2}{r_1}+V_{\mathrm{be}1})(1+\frac{r_5}{r_6})+(I_b\left(Q_1\right)+I_b\left(Q_2\right))r_5---\left(3\right)$

这里，I_b(Q₁)和I_b(Q₂)是Q1和Q2的基极电流。

尽管广泛地使用“Brokaw单元”，但其仍具有一些缺点。方程3中的第二项表示由于基极电流而造成的误差。为了减小此误差，r5必须尽可能地低。当r5的减小时，通过基准电压而从供给电压提取的电流增大，而这是一个缺点。另一个缺点与如下事实相关：当该单元的工作温度改变时，两个晶体管的集电极-基极电压也改变。由于厄利效应(Earlyeffect)(由于施加偏置而导致有效基极宽度变化的对晶体管工作的影响)，进入两个晶体管的电流受到影响。可在前述“Analysis and Designof Analog Integrated Circuits”第四版的第15页上找到有关厄利效应的进一步的信息，通过引用而将其内容结合于此。

Brokaw单元的一个非常重要的特征为：由于放大器控制两个双极晶体管的集电极电流，Brokaw单元对放大器的失调和噪声的敏感度降低。

图1中的放大器A1的输入处的失调电压Voff根据以下等式而具有对应的使电流I1和I2不均衡的效应：

                  I₂r₄-V_off＝I₁r₃         (4)

反映在r1上的Q1和Q2之间的基极-发射极电压差ΔV_be为：

${\mathrm{\ΔV}}_{\mathrm{be}}=\frac{\mathrm{KT}}{q}\ln \left(n\frac{I_2}{I_1}\right)---\left(5\right)$

对于r3＝r4，我们可得到：

${\mathrm{\ΔV}}_{\mathrm{be}}=\frac{\mathrm{KT}}{q}\ln \left(n\right)+\frac{\mathrm{KT}}{q}\ln (1+\frac{V_{\mathrm{off}}}{{\mathrm{\ΔV}}_{\mathrm{be}}}\frac{r_1}{r_4})---\left(6\right)$

(6)式的第二项表示由于失调电压而造成的基极-发射极电压差的误差。此项可通过使r₄相对于r₁更大而减小。然而，使r₄更大增大了不期望的厄利效应。合理的折衷可以是选择r₄和r₁的值，使得r₄＝4r₁。使用电压基准电路的典型值并假定r₄＝4r₁、Voff＝1mV且ΔV_be＝100mV(在25℃下)，由于方程(6)中的失调电压而造成的误差具有0.065mV的量级。此误差根据方程(3)而反映到基准电压中。假定r₂＝3r₁且r₅＝r₆，那么，1mV的失调电压反映到基准电压中为0.77mV。由于放大器控制集电极电流，所以，每毫伏失调电压反映到基准电压中为0.77mV的误差。以相同的方式，放大器的噪声反映到基准电压中，所述两者都是非期望的效应。

与所有未经补偿的基准电压相同，“Brokaw单元”也受到基极-发射极电压的“曲率”的影响。被用作带隙电压基准中的与绝对温度互补(CTAT)的电压、并且被与绝对温度成比例(PTAT)的集电极电流偏置的双极晶体管的基极-发射极电压如方程7所示的那样与温度相关：

$V_{\mathrm{be}}\left(T\right)=V_{G0}(1-\frac{T}{T_0})+V_{\mathrm{be}0}\frac{T}{T_0}-(\mathrm{\σ}-1)\frac{\mathrm{kT}}{q}\ln \left(\frac{T}{T_0}\right)---\left(7\right)$

其中：V_be(T)是工作温度下的双极晶体管的基极-发射极电压的温度依赖性，V_BE0是基准温度下的双极晶体管的基极-发射极电压，V_G0是0K温度下的带隙电压或基极-发射极电压，T₀是基准温度，σ是饱和电流温度指数(在添加了计算机的仿真器中有时称为XTI)。

图1中r2上形成的PTAT电压仅补偿方程7的前两项。对于工业温度范围(-40℃至85℃)提供大约2.5mV量级的“曲率”的最后项保持为未经补偿的，并且这也被增加到根据方程3的基准电压中。在图2中给出了为TlogT效应的这样的曲率的例子。

由于“Brokaw单元”是良好平衡的，所以，不易于在内部补偿“曲率”误差。在公同转让给本发明的受让人的美国专利No.5,352,973中提出了补偿此误差的一个尝试，通过引用而将其公开结合于此。在此美国专利中，尽管补偿了“曲率”误差，但在此方法中，通过使用利用恒定电流来偏置额外的双极晶体管的单独电路，其需要使用附加的电路。

带隙基准电路的其它公知例子包括转让给RCA公司的US4,399,398中描述的带隙基准电路，US 4,399,398描述了一种具有反馈的电压基准电路，该反馈适于响应于偏离预定值的基准电位而控制在第一和第二输出端子之间流动的电流。所述电路用来减小基极电流效应，但代价是功率高。因此，此电路仅适用于相对大电流的应用。

因此，应理解，尽管图1中描述的电路具有非常低的失调和噪声敏感度，但仍需要提供进一步减小的对失调和噪声的敏感度。

发明内容

通过提供改进的电压电路的本发明的第一实施例，而解决了本发明的这些和其它问题。

根据本发明，提供了一种电压电路，其包括具有第一和第二输入并具有驱动电流镜电路的输出的第一放大器。来自电流镜电路的输出适于驱动分别耦接到放大器的第一和第二输入的第一和第二晶体管，第一晶体管的基极耦接到放大器的第二输入，而第一晶体管的集电极耦接到放大器的第一输入，使得放大器将第一晶体管的基极和集电极保持在同一电位上。以二极管配置来提供第二晶体管，并且，第一和第二晶体管适于工作在不同的电流密度下，使得可以在耦接到第二晶体管的电阻性负载上生成第一和第二晶体管之间的基极发射极电压的差，该基极发射极电压的差为PTAT电压。

期望地，电流镜电路包括主晶体管和从属晶体管，主晶体管耦接到第二晶体管，而从属晶体管耦接到第一晶体管。从属晶体管和第一晶体管可构成放大器的第一级。

典型地，以p型晶体管来提供主晶体管和从属晶体管，而以n型晶体管来提供第一晶体管和第二晶体管。在可替换配置中，以n型晶体管来提供主晶体管和从属晶体管，而以p型晶体管来提供第一晶体管和第二晶体管。通常，以双极型晶体管来提供所述晶体管。

可在第一晶体管的基极和第二晶体管的集电极之间串联地提供电阻性负载。然而，在其它实施例中，第一晶体管的基极直接耦接到第二晶体管的集电极，在第二晶体管的发射极和第一晶体管的发射极之间串联地提供电阻性负载。

第一和第二晶体管的发射极均可通过第二电阻性负载耦接至地。

典型地，第一晶体管和从属晶体管的基极发射极电压被配置为提供与绝对温度互补(CTAT)的电压，放大器将该CTAT电压与PTAT电压组合以在放大器的输出提供电压基准。

在这样的实施例中，通常，第一和第二晶体管的发射极均通过第二电阻性负载耦接至地，该电路包括适于提供曲率校正的附加电路，该附加电路包括CTAT电流源和第三电阻性负载，第三电阻性负载耦接到第一和第二晶体管的发射极，并且由此可使用第二和第三电阻性负载的值的缩放来校正曲率。

可由第二套电流镜电路来镜像CTAT电流，第二套电流镜电路包括主晶体管和从属晶体管，并且其中从属晶体管通过两个二极管连接的晶体管而耦接到放大器的输出，第三电阻性负载耦接到从属晶体管，使得从放大器的输出拉取反映在从属晶体管的集电极上的CTAT电流，以便在第三电阻性负载上生成TlogT类型的信号，其中，T为绝对温度。

可从外部向该电路提供这样的CTAT电流源，或者，可替换地，在内部生成这样的CTAT电流源。可通过将该电路修改为包括第四电阻性负载来提供这样的后一实施例，其中，在放大器的输出与第一和第二晶体管的耦接在一起的发射极之间提供第四电阻性负载，第四电阻性负载的提供使得能够对在放大器的输出处提供的电压进行缩放。

在特定配置中，主晶体管和从属晶体管的发射极面积不同，使得主晶体管和从属晶体管工作在不同的电流密度下，由此增大了该电路的开环增益。

根据本发明的另一个实施例，提供了一种电压电路，其包括具有第一和第二输入的第一放大器，该放大器使第一和第二晶体管分别耦接到该放大器的第一和第二输入。在该实施例中，第一晶体管还耦接到该放大器的第二输入，使得该放大器使第一晶体管的基极和集电极节点保持在同一电位上。第二晶体管可工作在比第一晶体管的电流密度高的电流密度下，使得可在负载上生成所述两个晶体管之间的基极发射极电压的差。该电路可进一步配置为包括在放大器输出与第一和第二晶体管之间的反馈路径中提供的电流镜电路，该电流镜适于为第一和第二晶体管供给基极电流，使得每个晶体管的基极集电极电压最小化，由此减小了厄利效应。

本发明的又另一个实施例提供了一种带隙电压基准电路，其包括：晶体管的桥布置，包括向放大器提供第一和第二输入的第一和第二臂，该放大器又提供电压基准作为输出。该桥的每个臂包括一个晶体管，第二臂的晶体管可工作在比第一臂的晶体管的电流密度高的电流密度下，使得在作为第二臂的一部分提供的电阻器网络内的一电阻器上生成反映第一和第二晶体管之间的基极发射极电压的差的电压。第一臂在该网络内的中间点处耦接到第二臂，并且，该桥耦接到来自放大器输出的电压基准，使得放大器减小第一臂的晶体管的基极集电极电压。

根据又一个实施例，本发明提供了一种带隙电压基准电路，其包括具有第一和第二输入并在其输出处提供电压基准的第一放大器，该电路包括：

耦接到第一输入的第一臂，第一臂具有该电路的第一和第二晶体管，第一和第二晶体管中的每个的基极被耦接在一起，第一晶体管还耦接到放大器输出，

耦接到第二输入的第二臂，第二臂具有该电路的第三和第四晶体管以及负载电阻器，第四晶体管具有比第二晶体管的发射极面积大的发射极面积，第三晶体管耦接到放大器输出，并且其中：

负载电阻器在使用中提供用于形成带隙基准电压的第二和第四晶体管的基极发射极电压的差ΔVbe的测量，并且其中：

第一和第二晶体管的耦接在一起的基极还耦接到第三晶体管的基极和放大器的第二输入，由此耦接第一和第二臂并为所有三个晶体管提供基极电流，该放大器在使用中使第一晶体管的基极和集电极保持在同一电位。

本发明还提供了一种提供带隙基准电路的方法，该方法包括以下步骤：

提供具有第一和第二输入并在使用中在其输出处生成电压基准的第一放大器，

提供耦接到第一输入的第一臂，第一臂具有该电路的第一和第二晶体管，第一和第二晶体管中的每个的基极被耦接在一起，第一晶体管还耦接到放大器输出，

提供耦接到第二输入的第二臂，第二臂具有该电路的第三和第四晶体管以及负载电阻器，第四晶体管具有比第二晶体管的发射极面积大的发射极面积，第三晶体管耦接到放大器输出，使得在使用中：

负载电阻器在使用中提供用于形成带隙基准电压的第二和第四晶体管的基极发射极电压的差ΔVbe的测量，

第一和第二晶体管的耦接在一起的基极还耦接到第三晶体管的基极和放大器的第二输入，由此耦接第一和第二臂并为所有三个晶体管提供基极电流，该放大器在使用中使第一晶体管的基极和集电极保持在同一电位。

附图说明

通过参照附图，将更好地理解本发明的这些和其它特征。

图1为根据现有技术的实施的“Brokaw单元”的例子。

图2为带隙基准电路中固有存在的曲率的例子。

图3为根据本发明的第一实施例的PTAT电压生成电路的例子。

图4为根据本发明的包括图3的PTAT电路的基准电路的例子。

图5为修改图4的电路以便将输出基准电压平移到期望电平的例子。

图6为图4的电路的进一步修改，修改图4的电路以便为了校正放大器的输出处的曲率而在内部生成CTAT电流。

图7为示出图4至图6的电路的放大器的实施的示意图。

图8A为根据本发明的电路的仿真性能特性的例子，其示出了从-55℃到125℃的扩展的温度范围的基准电压。

图8B与图8A的仿真结果相对应，并示出了总供给电流。

图9A为根据本发明的电路的仿真性能特性的例子，其示出了qp3加qn3的基极-发射极电压的与直线的偏差(或曲率)，以及qp1加qn2的对应的电压偏差。

图9B对应于图9A的结果，但示出了电压差。

图10为根据本发明的电路的仿真性能特性的例子，其示出基准电压供给抑制或PSRR。

图11示出了对图6的电路的修改以便增大该电路的开环增益。

图12为根据本发明的使用双极/CMOS技术的电路的实施的例子。

具体实施方式

已参照现有技术而描述了图1和2。

图3提供了根据本发明的电压电路。该电路包括具有反相和非反相输入的放大器A。电流镜电路300被耦接在该放大器的输出处，并用来偏置两个双极晶体管QN1和QN2，所述双极晶体管QN1和QN2分别耦接到非反相输入和反相输入。QN2被提供有n倍于QN1的发射极面积的发射极面积，并且，在与QN2串联地提供的电阻器R1上生成代表所述两个晶体管之间的基极发射极电压的差的电压。以基极直接耦接到集电极的二级管连接的配置来提供QN2，并且，QN1的基极耦接到R1。这样，放大器的两个臂、即耦接到反相输入的第一臂和耦接到非反相输入的第二臂也被耦接。

由于QN2的基极和集电极彼此耦接，所以，在QN2上不生成基极集电极电压。QN1的集电极耦接到该放大器的非反相输入，而基极耦接到反相输入。根据将两个输入保持在同一电位的放大器的标准操作，基极和集电极二者都保持在同一电位。因此，在QN1上不生成基极集电极电压。QN1和QN2两者上的基极集电极电压的不存在减小了厄利效应。

将从以上方程1中理解，在R1上生成的电压是PTAT电压。这样，图3的电路提供了自偏置的PTAT电压生成器。此PTAT电压生成电路可用于包括例如温度基准的各种目的、或用作带隙基准电路内的部件单元。尽管通常使用电阻器作为可在其上生成电压的负载，但本领域的技术人员应理解，还可使用等价的负载器件，如晶体管配置。

图4呈现了根据本发明的带隙基准电压电路的第一实施例。该电路包括具有反相输入和非反相输入且在其输出处提供电压基准Vref的放大器A。耦接到该放大器的输入的是：两个PNP双极晶体管QP1、QP2，它们具有相同的发射极面积；两个NPN双极晶体管QN1和QN2，QN2具有n倍于QN1的发射极面积的发射极面积；以及两个电阻器R1和R2。在该电路的第一臂中，在该放大器的输出节点和反相输入之间以反馈配置来提供第一PNP晶体管QP1。QP1的基极耦接到第一NPN晶体管QN1的基极，并且还耦接到反相输入。晶体管QN1的集电极耦接到晶体管QP1的集电极，并且还耦接到该放大器的非反相输入。在该电路的第二臂中，以基极直接耦接到集电极并且还耦接到QP1和QN1的耦接在一起的基极的二级管配置来提供晶体管QP2，由此连接了该电路的第一和第二臂。发射极耦接到该放大器的输出节点。也以二级管配置来提供晶体管QN2，并且，集电极经过电阻器R1而耦接到QP2的基极。QN2的发射极经过电阻器R2而接地，并直接耦接到QN1的发射极。应理解，图4的部件QN1、QN2、R1和放大器为图3的PTAT单元的所有部件。由两个PNP双极晶体管QP1和QP2来提供图3的电流镜块：QP2为主晶体管，而QP1为从属晶体管。

如上所述，QN1和QN2工作在不同的集电极电流密度下，并且，在R1上形成了方程(1)的形式的PTAT电压。在图4的电路中，这导致从基准电压节点“Vref”通过QP2、R1、QN2、R2而流至地gnd的对应的PTAT电流。如果QP1被提供有与QP2相同的发射极面积，则从Vref通过QP1、QN1和R2而流至地的电流与从Vref节点通过QP2、R1、QN2、R2而流动的电流相同。根据公知的放大器特性而工作的、利用电流I1来偏置的放大器A适于将晶体管QP1和QN1的基极-集电极电压保持为接近0，并且还适于在节点Vref生成基准电压。因此，主单元中的所有4个晶体管QP1、QP2、QN1、QN2工作在零基极-集电极电压下，由此将厄利效应减小至0。

参照图4，基准电压Vref由在r2上形成的PTAT电压以及与QP1和QN1的基极-发射极电压相对应的两个CTAT电压组成。此电压为：

$V_{\mathrm{ref}}=({\mathrm{\ΔV}}_{\mathrm{be}}*\frac{r_2}{r_1}+V_{\mathrm{be}\left(\mathrm{QN}1\right)}+V_{\mathrm{be}\left(\mathrm{QP}2\right)})---\left(8\right)$

如果QP1和QP2具有相同的发射极面积并且因为它们具有相同的基极-发射极电压(两者均耦接到Vref)，则它们的集电极电流相同。QP1的集电极电流也流入QN1的集电极电流。因此，QP1、QP2和QN1全部具有相同的集电极电流Ip。QN2的集电极电流是不同的，这是由于QP2的偏置电流以及QP1和QN1的偏置电流差所导致的。这些偏置电流与通常所谓的“beta”因子或β(集电极电流与偏置电流的比值)相关。假定beta因子对于QP1为β1、对于QP2为β2、对于QN1为β3、且对于QN2为β4，那么，QN2的集电极电流(I_c(QN2))为：

$I_c\left({\mathrm{QN}}_2\right)=I_p\frac{1+\frac{1}{{\mathrm{\β}}_1}+\frac{1}{{\mathrm{\β}}_2}-\frac{1}{{\mathrm{\β}}_3}}{1+\frac{1}{{\mathrm{\β}}_4}}=I_p*\mathrm{Err}---\left(9\right)$

在r1上形成的基极-发射极电压差(ΔVbe)将为：

${\mathrm{\ΔV}}_{\mathrm{be}}=\frac{\mathrm{KT}}{q}\ln \left(n\frac{\mathrm{Ic}\left({\mathrm{QN}}_1\right)}{\mathrm{Ic}\left({\mathrm{QN}}_2\right)}\right)=\frac{\mathrm{KT}}{q}\ln \left(n\right)+\frac{\mathrm{KT}}{q}\ln \left[\mathrm{Err}\right]---\left(10\right)$

(10)的第二项为可通过适当地缩放4个双极晶体管QP1、QP2、QN1和QN2的发射极面积而被最小化的误差因子。然而，即使特别地选择了所述4个晶体管来使此beta因子误差的影响最小化，也存在特定的最小固有误差，其由于温度和工艺变化所造成的beta因子变化而导致将保持。对于典型的双极工艺来说，我们可假定beta因子大于100，并且，它们的相对变化在+/-15％的量级上。如果情况是这样，则双极晶体管的最差的beta变化反映到2.5V基准中将为小于1mV的电压变化。

如果基准电压未经曲率补偿，则在基准电压上存在典型的曲率电压，如先前参照图2而描述的那样。在特定实施例中，本发明提供了此固有电压曲率的补偿。为了进行此补偿，有必要提供与所生成的固有的TlogT信号符号相反的TlogT信号。本发明通过提供可根据这里描述的电路在外部生成的CTAT电流I2、并与第三电阻器R3相结合而使用此电流，来提供此TlogT信号的生成。通过二极管配置的晶体管QN5而将CTAT电流I2镜像到另一个NPN晶体管QN4，并且，从基准节点Vref通过两个双极晶体管(与QP1发射极面积相同的QP3和与QN1发射极面积相同的QN3)拉取反映在QN4的集电极上的CTAT电流。在耦接在一起的QN4的集电极/QN3的发射极与QN1的发射极之间提供电阻器R3。结果，在R3上形成了TlogT形式的电压曲率。通过适当地缩放R3与R2的比值，将电压曲率减小至零。

这里描述的电路的一个非常重要的特征与任何放大器误差对基准电压非常低的影响相关。这是因为，QP1和QN1的基极-集电极电压对它们各自的基极-发射极电压和集电极电流产生非常低的影响，并因此在放大器的输出处提供的基准电压不受放大器的误差的极大影响。应理解，QP1和QN1的对提供了在放大器A的放大效应之前的信号的预放大。实际上，它们起到放大器的第一级的作用，由此减小了实际放大器的误差贡献。换句话说，放大器控制对基准电压产生二阶影响的参数，但同时，其强制必要的基准电压。

可通过使用例如MOS输入部件以低增益的简单放大器来形成放大器A。这样的部件的使用将放大器所取的电流减小至零。由于总环路增益将非常高，所以，如仿真所示出的那样，线调节(line regulation)(或电源抑制比(power supply rejection ratio)(PSRR))和负载调节将非常高。

图4的电路提供了带隙电压单元，其将典型地使用标准部件来提供2.3V量级的基准电压。此电压可通过将该电路修改为插入单个电阻器R4来简单地缩放为2.5V的标准电压，如图5所示。该电阻器的一端耦接到放大器的输出，而另一端耦接到QN1的发射极和QN2的发射极之间的公共节点。在此电阻器R4上，反映纯CTAT电压，其生成流入R2的对应的平移CTAT电流。通过适当地缩放R2，基准电压可被提供有温度范围内的平坦响应。由于可将放大器的供给电流设置得非常低，并且因为不存在用来设置基准电压的任何电阻分压器的需要，所以，所得到的基准电压将具有非常低的供给电流。

图6示出了图4的电路的进一步修改，其中，在电阻器R4和放大器的输出之间串联地提供双极晶体管QP4。此晶体管的提供可通过另一个双极晶体管QP5而生成并镜像CTAT电流，以便在该电路内在内部生成偏置电压，由此消除了在图4和5中存在的、对在外部生成的电流I2的需要。

可以以两级MOS/双极放大器来提供图4至6中的放大器，并且，在图7中明确地详细示出了这样的部件。如图7所示，放大器具有两个输入，即非反相输入Inp和反相输入Inn。还提供了输出o。放大器的输入级基于两个pMOS器件，即利用电流I1偏置的mp1和mp2。在第一级中的负载是qn1和qn2。第二级是利用电流I2偏置的反相器qn3。晶体管器件qn5和qn6构成Darlington对，以提供所需的输出电流。

针对扩展的温度范围(从-55℃到125℃)以及总供给电流而进行了图4至7的电路的性能的仿真，并且在图8中示出了该仿真。如图8A所示，总电压变化约为20μv，其对应于0.05ppm。如图8B所示，总供给电流小于41μA。在典型的Brokaw单元(图1)中，当在放大器的输出处生成2.5V量级的基准电压时，在r5上的电压降约为1.25V。结果，仅流入电阻分压器r5、r6的电流就为100μA的量级，大于根据图4至7的电路的总供给电流的两倍。

图9A呈现了qp3加qn3(图6)的基极-发射极电压的与直线的偏差(或曲率)以及qp1加qn2的对应的电压偏差。在图9B中示出了它们的差ΔV。在r3上反映室温下的5mV量级的此曲率差。对应的电流将从r3流至r2，以便精确消除qp1加qn1的基极-发射极电压的曲率电压。

首先假定无失调并且其次假定在放大器的输入处存在5mV失调电压的基准电压的仿真表明：放大器的5mV失调电压反映到基准电压中为0.12mV。与可以在典型的Brokaw单元中实现的将失调输入电压减小2倍的量级相比，这对应于将失调输入电压减小大于40的倍数。

图10呈现了基准电压供给抑制或PSRR。这个非常高的PSRR的原因是主要由于QP1和QN1而导致的高开环增益。

还可以对线调节或基准电压变化与供给电压的关系进行仿真。在一个例子中，供给电压的7.5V的变化反映到基准电压中为7μv的变化，其对应于小于0.0001％的相对变化。

如图10所示，本发明的电路可提供高开环增益。如果例如通过使得QP1为多发射极器件并且如图11所示在基准电压节点与QP1的发射极之间插入电阻器，来将QP1和QP2设置为具有不同的电流密度，则可更大程度地增大此开环增益并且还可减小噪声。除了QP1和QP2的发射极之比为“n”(与QN2和QN1的对应比相同)以及在基准电压和QP1的发射极之间插入新的电阻器R5之外，图11的电路基本上与图6的电路相同。

还使用部件器件的典型值来对根据图11的电路进行仿真，并且发现使用此经修改的电路可实现的PSRR与图10相比增大了约10db。还发现根据图11的电路的总噪声为图10的电路的总噪声的一半，这主要是因为QP1具有较大的发射极面积并且其还具有退化电阻器(degeneration resistor)。

如应对于本领域的技术人员显而易见的那样，在图4-6和11的电路的每个臂上提供的两个PNP晶体管(QP1、QP2)有效地构成图3的电流镜电路300，其用来驱动耦接到放大器的输入的NPN晶体管。如图12所示，可以双极(如图4-6和11所示)或MOS配置来提供这样的电流镜300。如图12所示，可通过其栅极耦接到放大器的输出且其源极耦接到Vdd的MOS器件MP1和MP2(在此例子中示出为P型器件)，来提供向晶体管NP1和NP2提供的电流I1和I2。这样，该电路提供了耦接到放大器的第一和第二输入的晶体管的桥布置，其中，该桥的第一臂包括工作在第一电流密度下的晶体管，而该桥的第二臂工作在较高的第二电流密度下。通过耦接到第二臂的电阻器网络来提供两个晶体管之间的基极发射极电压的差的测量。第一臂耦接到电阻器网络的中间点，并且，所述两个臂通过电流镜而耦接到放大器的输出。这样的每个臂通过电流镜至输出的耦接用来以同一电压驱动每个晶体管的基极，并且由于它们的集电极也在同一电位(每个集电极耦接到放大器的相应输入)，所以该电路用来将晶体管的基极集电极电压减小至最小值，由此减小了厄利效应。

类似地，应理解，本发明提供了带隙电压基准电路，其利用具有反相输入和非反相输入并在其输出处提供电压基准的放大器。提供了该电路的第一和第二臂，每个臂耦接到放大器的限定的输入。通过在第一臂中提供NPN和PNP双极晶体管并将这两个晶体管的基极耦接在一起，可以连接放大器的两个臂。这提供了多个优点，包括：这些晶体管提供等价于放大器的第一级的放大功能的可能性。通过提供“第二”放大器，可以减小实际放大器的架构的复杂度并且还可以减小在放大器的输入处引入的误差。

应理解，已利用双极晶体管的特定的PNP和NPN配置而描述了本发明，但这些描述是本发明的示范实施例，而并非旨在使本发明的应用局限于任何这样的所说明的配置。应理解，在不背离本发明的精神和范围的情况下，可以在可替换实施中考虑或实现配置的很多修改和变化。已使用特定部件、特征和值来详细地描述电路，但并非旨在以任何方式限制本发明，除非根据所附权利要求而可能视为必需。还应理解，前面描述的电路的一些部件已参照了它们的传统信号，并且，已省略了例如放大器的内部架构和功能描述。本领域的技术人员均应知晓这样的功能，并且，在需要附加细节的情况下，可在众多标准文本书籍中的任一个中找到这样的功能。

类似地，当在说明书中使用时，词语包括/包含用来指定所述特征、整体、步骤或部件的存在，但不排除一个或多个附加特征、整体、步骤、部件或其组合的存在。

Claims (43)

1.一种电压电路，其包括具有第一和第二输入并具有驱动电流镜电路的输出的第一放大器，来自所述电流镜电路的输出驱动分别耦接到所述放大器的第一和第二输入的第一和第二晶体管，所述第一晶体管的基极耦接到所述放大器的第二输入，并且所述第一晶体管的集电极耦接到所述放大器的第一输入，使得所述放大器将所述第一晶体管的基极和集电极保持在同一电位，以二极管配置提供所述第二晶体管，并且其中所述第一和第二晶体管适于工作在不同的电流密度下，使得可以在耦接到所述第二晶体管的电阻性负载上生成所述第一和第二晶体管之间的基极发射极电压的差，基极发射极电压的差为PTAT电压。

2.如权利要求1所述的电路，其中，所述电流镜电路包括主晶体管和从属晶体管，所述主晶体管耦接到所述第二晶体管，而所述从属晶体管耦接到所述第一晶体管。

3.如权利要求2所述的电路，其中，所述从属晶体管和第一晶体管构成放大器的第一级。

4.如权利要求2所述的电路，其中，以p型晶体管来提供所述主晶体管和从属晶体管，并且以n型晶体管来提供所述第一和第二晶体管。

5.如权利要求2所述的电路，其中，以n型晶体管来提供所述主晶体管和从属晶体管，并且以p型晶体管来提供所述第一和第二晶体管。

6.如权利要求1所述的电路，其中，在所述第一晶体管的基极和所述第二晶体管的集电极之间串联地提供所述电阻性负载。

7.如权利要求1所述的电路，其中，所述第一晶体管的基极直接耦接到所述第二晶体管的集电极，在所述第二晶体管的发射极和所述第一晶体管的发射极之间串联地提供所述电阻性负载。

8.如权利要求1所述的电路，其中，所述第一和第二晶体管的发射极都通过第二电阻性负载而耦接至地。

9.如权利要求2所述的电路，其中，所述第一晶体管和所述从属晶体管的基极发射极电压提供与绝对温度互补(CTAT)的电压，所述放大器将该CTAT电压与PTAT电压组合以在所述放大器的输出处提供电压基准。

10.如权利要求9所述的电路，其中，所述第一和第二晶体管的发射极都通过第二电阻性负载而耦接至地，该电路包括适于提供曲率校正的附加电路，该附加电路包括CTAT电流源和第三电阻性负载，第三电阻性负载耦接到所述第一和第二晶体管的发射极，并且由此可使用所述第二和第三电阻性负载的值的缩放来校正曲率。

11.如权利要求10所述的电路，其中，由第二套电流镜电路来镜像所述CTAT电流，所述第二套电流镜电路包括主晶体管和从属晶体管，并且其中，所述从属晶体管通过两个二极管连接的晶体管而耦接到所述放大器的输出，所述第三电阻性负载耦接到所述从属晶体管，使得从所述放大器的输出拉取反映在所述从属晶体管的集电极上的CTAT电流，以便在所述第三电阻性负载上生成TlogT类型的信号。

12.如权利要求10所述的电路，其中，从外部向该电路提供所述CTAT电流源。

13.如权利要求11所述的电路，还包括第四电阻性负载，在所述放大器的输出与所述第一和第二晶体管的耦接在一起的发射极之间提供所述第四电阻性负载，所述第四电阻性负载的提供使得能够对在所述放大器的输出处提供的电压进行缩放。

14.如权利要求2所述的电路，其中，所述主晶体管和从属晶体管的发射极面积不同，使得所述主晶体管和从属晶体管工作在不同的电流密度下，由此增大了该电路的开环增益。

15.一种电压电路，其包括具有第一和第二输入并且使第一和第二晶体管分别耦接到所述第一和第二输入的第一放大器，所述第一晶体管还耦接到所述放大器的第二输入，使得所述放大器将所述第一晶体管的基极和集电极节点保持在同一电位，所述第二晶体管可工作在比所述第一晶体管的电流密度高的电流密度下，使得可以在负载上生成所述两个晶体管之间的基极发射极电压的差，并且其中，该电路还被配置为包括在所述放大器输出与所述第一和第二晶体管之间的反馈路径中提供的电流镜电路，所述电流镜适于为所述第一和第二晶体管供给基极电流，使得所述晶体管中的每个的基极集电极电压最小化，由此减小了厄利效应。

16.如权利要求15所述的电路，其中，所述电流镜电路包括主晶体管和从属晶体管，所述主晶体管耦接到所述第二晶体管，而所述从属晶体管耦接到所述第一晶体管。

17.如权利要求16所述的电路，其中，所述从属晶体管和第一晶体管构成放大器的第一级。

18.如权利要求17所述的电路，其中，以p型晶体管来提供所述主晶体管和从属晶体管，并且以n型晶体管来提供所述第一和第二晶体管。

19.如权利要求17所述的电路，其中，以n型晶体管来提供所述主晶体管和从属晶体管，并且以p型晶体管来提供所述第一和第二晶体管。

20.如权利要求1所述的电路，其中，在所述第一晶体管的基极和所述第二晶体管的集电极之间串联地提供所述负载。

21.如权利要求15所述的电路，其中，所述第一晶体管的基极直接耦接到所述第二晶体管的集电极，在所述第二晶体管的发射极和所述第一晶体管的发射极之间串联地提供负载。

22.如权利要求15所述的电路，其中，所述第一和第二晶体管的发射极都通过第二负载而耦接至地。

23.如权利要求16所述的电路，其中，所述第一晶体管和所述从属晶体管的基极发射极电压提供与绝对温度互补(CTAT)的电压，所述放大器将该CTAT电压与由在所述负载上生成的两个晶体管之间的基极发射极电压的差提供的PTAT电压组合，以在所述放大器的输出处提供电压基准。

24.如权利要求23所述的电路，其中，所述第一和第二晶体管的发射极都通过第二负载而耦接至地，该电路包括适于提供曲率校正的附加电路，该附加电路包括CTAT电流源和第三负载，所述第三负载耦接到所述第一和第二晶体管的发射极，并且由此可使用所述第二和第三负载的值的缩放来校正曲率。

25.如权利要求24所述的电路，其中，由第二套电流镜电路来镜像所述CTAT电流，所述第二套电流镜电路包括主晶体管和从属晶体管，并且其中，所述从属晶体管通过两个二极管连接的晶体管而耦接到所述放大器的输出，所述第三负载耦接到所述从属晶体管，使得从所述放大器的输出拉取反映在所述从属晶体管的集电极上的CTAT电流，以便在所述第三负载上生成TlogT类型的信号。

26.如权利要求24所述的电路，其中，从外部向该电路提供所述CTAT电流源。

27.如权利要求24所述的电路，还包括第四负载，在所述放大器的输出与所述第一和第二晶体管的耦接在一起的发射极之间提供所述第四负载，所述第四负载的提供使得能够对在所述放大器的输出处提供的电压进行缩放。

28.如权利要求16所述的电路，其中，所述主晶体管和从属晶体管的发射极面积不同，使得所述主晶体管和从属晶体管工作在不同的电流密度下，由此增大了该电路的开环增益。

29.一种带隙电压基准电路，其包括晶体管的桥布置，所述晶体管的桥布置包括向放大器提供第一和第二输入的第一和第二臂，所述放大器又提供电压基准作为输出，其中，该桥的每个臂包括一个晶体管，所述第二臂的晶体管可工作在比所述第一臂的晶体管的电流密度高的电流密度下，使得在作为所述第二臂的一部分提供的电阻器网络内的电阻器上生成反映所述第一和第二晶体管之间的基极发射极电压的差的电压，并且此外其中，所述第一臂在该网络内的中间点处耦接到所述第二臂，并且该桥耦接到来自所述放大器输出的电压基准，使得所述放大器减小所述第一臂的晶体管的基极集电极电压。

30.如权利要求29所述的电路，还包括电流镜电路，该电流镜电路包括主晶体管和从属晶体管，所述主晶体管耦接到所述第二臂的晶体管，而所述从属晶体管耦接到所述第一臂的晶体管。

31.如权利要求30所述的电路，其中，所述第一臂的晶体管和所述从属晶体管构成放大器的第一级。

32.如权利要求30所述的电路，其中，以p型晶体管来提供所述主晶体管和从属晶体管，并且，以n型晶体管来提供所述第一和第二晶体管。

33.如权利要求30所述的电路，其中，以n型晶体管来提供所述主晶体管和从属晶体管，并且，以p型晶体管来提供所述第一和第二晶体管。

34.如权利要求29所述的电路，其中，在所述第一臂的晶体管的基极和所述第二臂的晶体管的集电极之间串联地提供所述电阻器。

35.如权利要求29所述的电路，其中，所述第一臂的晶体管的基极直接耦接到所述第二臂的晶体管的集电极，在所述第二臂的晶体管的发射极和所述第一臂的晶体管的发射极之间串联地提供所述电阻器。

36.如权利要求29所述的电路，其中，所述第一和第二臂的晶体管的发射极都通过该网络的第二电阻器而耦接至地。

37.如权利要求30所述的电路，其中，所述第一臂的晶体管和所述从属晶体管的基极发射极电压提供与绝对温度互补(CTAT)的电压，所述放大器将该CTAT电压与由在所述电阻器上生成的所述两个臂的晶体管之间的基极发射极电压的差提供的PTAT电压组合，以在所述放大器的输出处提供电压基准。

38.如权利要求37所述的电路，其中，所述第一和第二臂的晶体管的发射极都通过该网络的第二电阻器而耦接至地，该电路包括适于提供曲率校正的附加电路，该附加电路包括CTAT电流源和第三电阻器，所述第三电阻器耦接到所述第一和第二臂的晶体管的发射极，并且由此可使用所述第二和第三电阻器的值的缩放来校正曲率。

39.如权利要求38所述的电路，其中，由一套电流镜电路来镜像所述CTAT电流，所述电流镜电路包括主晶体管和从属晶体管，并且其中，所述从属晶体管通过两个二极管连接的晶体管而耦接到所述放大器的输出，所述第三电阻器耦接到所述从属晶体管，使得从所述放大器的输出拉取反映在所述从属晶体管的集电极上的CTAT电流，以便在所述第三电阻器上生成TlogT类型的信号。

40.如权利要求38所述的电路，其中，从外部向该电路提供所述CTAT电流源。

41.如权利要求38所述的电路，还包括第四电阻器，在所述放大器的输出与所述第一和第二臂的晶体管的耦接在一起的发射极之间提供所述第四电阻器，所述第四电阻器的提供使得能够对在所述放大器的输出处提供的电压进行缩放。

42.一种带隙电压基准电路，其包括具有第一和第二输入并在其输出处提供电压基准的第一放大器，该电路包括：

耦接到所述第一输入的第一臂，所述第一臂具有该电路的第一和第二晶体管，所述第一和第二晶体管中的每个的基极被耦接在一起，所述第一晶体管还耦接到所述放大器输出，

耦接到所述第二输入的第二臂，所述第二臂具有该电路的第三和第四晶体管以及负载电阻器，所述第四晶体管具有比所述第二晶体管的发射极面积大的发射极面积，所述第三晶体管耦接到所述放大器输出，并且其中：

所述负载电阻器在使用中提供用于形成所述带隙基准电压的所述第二和第四晶体管的基极发射极电压的差ΔVbe的测量，

所述第一和第二晶体管的耦接在一起的基极还耦接到所述第三晶体管的基极和所述放大器的第二输入，由此耦接所述第一和第二臂并为所有三个晶体管提供基极电流，所述放大器在使用中将所述第一晶体管的基极和集电极保持在同一电位。

43.一种提供带隙基准电路的方法，该方法包括以下步骤：

提供具有第一和第二输入并在使用中在其输出处生成电压基准的第一放大器，

提供耦接到所述第一输入的第一臂，所述第一臂具有该电路的第一和第二晶体管，所述第一和第二晶体管中的每个的基极被耦接在一起，所述第一晶体管还耦接到所述放大器输出，

提供耦接到所述第二输入的第二臂，所述第二臂具有该电路的第三和第四晶体管以及负载电阻器，所述第四晶体管具有比所述第二晶体管的发射极面积大的发射极面积，所述第三晶体管耦接到所述放大器输出，使得在使用中：

所述负载电阻器在使用中提供用于形成所述带隙基准电压的所述第二和第四晶体管的基极发射极电压的差ΔVbe的测量，并且其中

所述第一和第二晶体管的耦接在一起的基极还耦接到所述第三晶体管的基极和所述放大器的第二输入，由此耦接所述第一和第二臂并为所有三个晶体管提供基极电流，所述放大器在使用中将所述第一晶体管的基极和集电极保持在同一电位。

Images