JP4719844B2 - 増幅器を有する受信機 - Google Patents

Description

開示の内容

本発明は、増幅器を有する受信機に関し、また、増幅器及び方法に関する。
かかる受信機の例は、無線受信機、無線送受信機、及び無線インターフェイスである。

先行技術の受信機が、米国特許出願公開第２００３／００４２９８３号明細書から知られており、この特許文献は、無線周波信号（アンテナ信号）を増幅する増幅器を有する受信機を開示している。増幅器は、２つのトランジスタと、増幅器入力及び増幅器出力とを有している。２つのトランジスタの第１の主電極は、増幅器入力を構成し、２つのトランジスタの第２の主電極は、増幅器出力を構成している。この増幅器入力は、差動入力であり、この増幅器出力は、差動出力である。

シングルエンド形アンテナを差動入力に結合するためには、バラン（balun）を用いなければならない。かかるバランは、チップ上に実装される場合、比較的広いチップ領域を必要とし、その結果、信号伝送損失が生じると共に雑音指数が増大する。かかるバランの使用を回避するためには、第１の主電極のうちの一方のみが、増幅器入力として使用されるべきである。この場合、この増幅器入力は、アンテナ信号を受信するシングルエンデッド入力である。増幅器入力がシングルエンデッド入力として用いられるということにより、幾分かのインピーダンス不整合が生じることになり、その結果、信号伝送損失が生じる。インピーダンス不整合を減少させるためには、インピーダンス整合用抵抗器を導入しなければならなかった。このインピーダンス整合用抵抗器は、比較的大きな雑音（ノイズ）を付加し、この抵抗器は、２つのトランジスタの第１の主電極に直列結合された２つのインダクタのうちの一方に並列に配置されている。

公知の受信機は、とりわけ、増幅器の雑音指数のレベルは比較的高いということにより、不利である。

本発明の目的は、とりわけ、シングルエンデッド入力及び差動出力を備え、雑音指数が比較的低レベルであり、それと同時に、入力電力整合を可能にする増幅器を有する受信機を提供することにある。

本発明の受信機は、アンテナ信号を増幅する増幅器を有し、増幅器は、増幅器入力及び増幅器出力を有し、増幅器入力は、アンテナ信号を受信するシングルエンデッド入力であり、増幅器出力は、差動出力であり、増幅器は、増幅器の同相モード入力インピーダンスを減少させる回路を有する。

増幅器の同相モード入力インピーダンスを減少させる回路を導入することにより、増幅器の入力インピーダンスは、ノイズ発生抵抗器を導入する必要なく、平衡がとられる。その結果、増幅器の雑音指数は、比較的低く且つ許容限度レベルにある。

本発明の受信機の実施形態では、増幅器は、第１のトランジスタ及び第２のトランジスタを有し、両方のトランジスタの制御電極が、第１の要素を介して互いに結合されており、両方のトランジスタの第１の主電極は、第２の要素を介して互いに結合されており、回路は、第１の要素を含む。これら第１及び第２のトランジスタは、第１のトランジスタ段、例えば共通エミッタ段を形成する。かかるトランジスタ段は、米国特許出願公開第２００３／００４２９８３号明細書に開示されている段よりも良好な増幅度を有する。第２の要素は、例えば、中央タップを備えた差動インダクタ又は米国特許出願公開第２００３／００４２９８３号明細書に記載されているものとちょうど同じ２つの直列インダクタを有している。米国特許出願公開第２００３／００４２９８３号明細書に記載されているこれら直列インダクタのうちの一方は、比較的大きな値を備えなければならず、それにより、このインダクタをチップ上に実装するのが困難になる。中央タップを備えた差動インダクタ又は協働して第２の要素を形成する２つの直列インダクタは、小さな値を有し、これらを容易にチップ上に実装できる。

本発明の受信機の実施形態では、第１の要素は、中央タップを備えると共に結合係数ｋを有する差動インダクタを含み、０．５≦ｋ≦１．０である。０．５≦ｋ≦１．０の場合、中央タップを備えた差動インダクタは、同相モード入力インピーダンスを減少させて入力電力整合を得る一方で、シングルエンデッド入力をもたらす。好ましくは、０．８≦ｋ≦１．０であり、ｋ＝１の場合、中央タップを備えた差動インダクタは、同相モード入力インピーダンスを最小限に抑えることになる。増幅器の同相モード入力インピーダンスを減少させる他の手段は、排除されるわけではない。

本発明の受信機の実施形態では、中央タップは、電圧源に結合される。これは、バイアス目的のために行われる。

本発明の受信機の実施形態は、両方のトランジスタの第２の主電極は、増幅器出力を有するカスコード回路に結合される。カスコード回路は、別のトランジスタを有し、第２のトランジスタ段、例えば共通ベース段を形成する。

本発明の受信機の実施形態は、第１のトランジスタの制御電極は、第１のキャパシタを介して増幅器入力に結合され、第２のトランジスタの制御電極は、第２のキャパシタを介してアースに結合される。この第１のキャパシタの機能は、先行技術のインピーダンス整合回路網中の先行技術の場所からその本発明の場所にシフトされている。この第２のキャパシタの機能は、先行技術のインピーダンス整合回路網中の先行技術の場所からその本発明の場所にシフトされている。この先行技術のインピーダンス整合回路網は、例えば、アンテナと差動入力を備える先行技術の増幅器との間に配置されている。

中央タップを備えた差動インダクタの機能は、先行技術のインピーダンス整合回路網中の先行技術の場所からその本発明の場所にシフトされている。結合係数ｋは、０．５≦ｋ≦１．０であり、この結合係数は、先行技術のインピーダンス整合回路網では不適切であり、同相モード入力インピーダンスの減少の要因となっている。

本発明の受信機の実施形態では、両方のキャパシタは、互いに異なる値を有する。特に両方のキャパシタが先行技術のインピーダンス整合回路網では存在していなかった一定の関係に基づいて互いに異なる値を持つ場合、増幅器は、良好に働くことになる。

本発明の増幅器及び本発明の方法の実施形態は、本発明の受信機の実施形態に対応している。

本発明は、とりわけ、先行技術の増幅器の雑音指数のレベルは比較的高いという知見に基づいている。本発明は、とりわけ、増幅器の同相モード入力インピーダンスを減少させる手段が導入されるべきであるという基本的な考え方に基づいている。

本発明は、とりわけ、シングルエンデッド入力及び差動出力を備え、雑音指数が比較的低レベルであり、それと同時に、入力電力整合を可能にする増幅器を有する受信機を提供することにより課題を解決する。本発明は、とりわけ、増幅器の雑音指数が比較的低く且つ許容限度のレベルにあるという利点を有している。

本発明の上記特徴及び他の特徴は、以下に説明する実施形態から明らかであり、かかる実施形態を参照して説明する。

図１に概略的に示された先行技術の受信機１は、先行技術のアンテナ段２及び先行技術の増幅段３を有している。先行技術のアンテナ段２は、バラン５の一方の側を介してアースに結合されたアンテナ４を有している。バラン５の他方の側は、キャパシタ６，７を介してアンテナ段出力に結合されている。このアンテナ段出力９ａ，９ｂは、差動出力を構成している。ポート９ａ，９ｂは、バイアス電圧Ｖ_ＣＭに結合された中央タップを備えたインダクタ８を介して相互に結合されている。キャパシタ６，７とインダクタ８は、一緒になって、先行技術のインピーダンス整合回路網を形成している。

先行技術の増幅段３は、先行技術の低雑音増幅器１０を有し、この増幅器は、増幅器入力を１１ａ，１１ｂ及び増幅器出力１２ａ，１２ｂを有している。増幅器入力１１ａ，１１ｂは、ポート１１ａ，１１ｂを有する差動入力を構成し、増幅器出力１２ａ，１２ｂは、ポート１２ａ，１２ｂを有する差動出力を構成している。

図２に細部が概略的に示されている先行技術の低雑音増幅器１０を有する先行技術の増幅段３は、２つのトランジスタ１３，１４を有し、これらトランジスタの制御電極（ベース）は、ポート１１ａ，１１ｂを形成し、これらトランジスタの第１の主電極（エミッタ）は、中央タップ１９を備えた差動インダクタ又は２つの直列インダクタにより互いに結合されている。差動インダクタ１９の中央タップ又は２つの直列インダクタの共通点は、電流源２２を介してアースに結合されている。トランジスタ１３，１４の第２の主電極（コレクタ）は、トランジスタ１５，１６の第１の主電極（エミッタ）に結合され、これらトランジスタ１５，１６の制御電極（ベース）は、互いに結合されると共に電圧源２１を介してアースに結合されている。トランジスタ１５，１６の第２の主電極（コレクタ）は、抵抗器１７，１８を介して電圧供給源２０に結合され、ポート１２ｂ，１２ａを形成している。

図１及び図２に示す低雑音増幅器１０は、差動入力である増幅器入力１１ａ，１１ｂを有している。かかる差動入力では、バラン５をアンテナ段２に用いる必要がある。これは、不利である。バランを回避するために、シングルエンデッド入力及び差動出力を備えた低雑音増幅器を有する増幅段を構成したが、これは例えば次の通りである。

図３に細部が概略的に示された本発明の増幅器（低雑音増幅器）３１〜３４は、第１のトランジスタ３１及び第２のトランジスタ３２を有している。両方のトランジスタ３１，３２の制御電極（ベース）は、第１の要素４１，４２を介して互いに結合されている。両方のトランジスタ３１，３２の第１の主電極（エミッタ）は、第２の要素４３，４４を介して互いに結合され、両方のトランジスタ３１，３２の第２の主電極（コレクタ）は、カスコード回路３３，３４に結合されている。これら第１のトランジスタ３１と第２のトランジスタ３２は、第１のトランジスタ段、例えば共通エミッタ段を形成している。カスコード回路３３，３４は、別のトランジスタ３３，３４を有し、第２のトランジスタ段、例えば共通ベース段を形成している。

トランジスタ３３，３４の第１の主電極（エミッタ）は、トランジスタ３１，３２の第２の主電極（コレクタ）に結合されている。トランジスタ３３，３４の制御電極（ベース）は、互いに結合されると共にバイアス目的で電圧源６１に結合されている。トランジスタ３３，３４の第２の主電極は、抵抗器３５，３６を介して電圧供給源６０に結合されると共にオプションとしての結合キャパシタ３７，３８を介してポート１２ｂ，１２ａに結合されている。第１のトランジスタ３１の制御電極（ベース）は、第１のキャパシタ４５を介してポート１１ａに結合されている。第２トランジスタ３２の制御電極（ベース）は、第２のキャパシタ４６を介してアースに結合されている。第１の要素４１，４２は、中央タップを備えると共に結合係数ｋを有する差動インダクタ４１，４２を有し、この場合、０．５≦ｋ≦１．０、好ましくは０．８≦ｋ≦１．０、より好ましくはｋ＝１である。差動インダクタ４１，４２の中央タップは、バイアス目的で電圧源６２に結合されている。第２の要素４３，４４は、中央タップを備えた差動インダクタ４３，４４又は２つの直列インダクタ４３，４４を有している。差動インダクタ４３，４４の中央タップ又は直列インダクタ４３，４４の共通点は、バイアス目的で電流源６３に結合されている。

第１のキャパシタ４５及び第２のキャパシタ４６の機能は、先行技術のインピーダンス整合回路網中のこれらの先行技術の場所（図１のキャパシタ６，７）からこれらの本発明の場所にシフトされている。先行技術のインピーダンス回路網では、キャパシタ６，７は、ポート１１ａ，１１ｂに結合され、したがって、通常、同一の値を有することになる。第１のキャパシタ４５がポート１１ａに結合され、第２のキャパシタ４６がアースに結合されているので、これら第１のキャパシタ４５と第２のキャパシタ４６は、通常、互いに異なる値を有するであろう。

差動インダクタ４１，４２の機能は、先行技術のインピーダンス整合回路網中の先行技術の場所（図１のインダクタ８）からその本発明の場所にシフトされている。差動インダクタ４１，４２に結合係数ｋであって０．５≦ｋ≦１．０を与えることにより、インダクタ８の機能を有する増幅器３１〜３４の同相モードインピーダンスが減少する。ｋ＝１の場合、インダクタ８の機能を有する増幅器３１〜３４のこの同相モード入力インピーダンスは、最小限に抑えられる。これについてインピーダンスモデルを用いて以下に説明する。

増幅器３１〜３４の第１のキャパシタ４５及び第２のキャパシタ４６のキャパシタンス値が、増幅器３１〜３４の入力インピーダンスの虚数部Ｘ１の関数として図４に示されている。この入力インピーダンスは、第１のトランジスタ３１及び第２のトランジスタ３２の制御電極に入ったとき又はこれをのぞき込んだときに存在するインピーダンスとして定義される。第１及び第２のキャパシタ４５，４６の第１のキャパシタンス値Ｃ３Ａ，Ｃ４Ａは、図４の上のグラフ図に示され、第１及び第２のキャパシタ４５，４６の第２のキャパシタンス値Ｃ３Ｂ，Ｃ４Ｂは、図４の下のグラフ図に示されている。明らかなこととして、両方の場合において、第１及び第２のキャパシタンス値と増幅器３１〜３４の入力インピーダンスの虚数部との間には一定の関係が存在する。上のグラフ図に示されている解決策が、好ましいというべきであり、その理由は、下のグラフ図に示されている解決策では、第２のキャパシタ４６が負の値を持つからである。負の値を持つキャパシタは、広いチップ領域を必要とするインダクタによって実現されることになる。

図１から低雑音増幅器１０及びインダクタ８を取り上げることにより、インピーダンスモデルを構築することができる。このインピーダンスモデルによれば、ポート１１ａは、値Ｚ_１を持つ第１のインピーダンス及び値Ｚ_１を持つ第２のインピーダンスの直列回路を介してポート１１ｂに結合されている。この直列回路の共通点は、値Ｚ_２を持つ第３のインピーダンスを介してアースに結合され、ポート１１ｂは、値Ｚ_３を持つ第４のインピーダンスを介してアースに結合されている。第１、第２及び第３のインピーダンスはそれぞれ値Ｚ_１，値Ｚ_１，値Ｚ_２を持つことにより、それぞれ電流Ｉ_１，Ｉ_３，Ｉ_２が流れ、したがって、Ｉ_１＝Ｉ_２＋Ｉ_３となる。それぞれのポート１１ａ，１１ｂのところでは、それぞれの電圧＋Ｖ_１及び電圧−Ｖ_１が、存在していると見なされる。この場合、差動入力インピーダンスは、Ｚ_ｄｉｆｆ＝２Ｚ_１であり、同相モード入力インピーダンスは、Ｚ_ＣＭ＝０．５Ｚ_１＋Ｚ_２であろう。

この場合、例えばＺ_１＝−２Ｚ_２であると計算できる。したがって、インダクタ８を有する低雑音増幅器１０に関する同相モード入力インピーダンスは、ゼロに等しくなければならない。Ｚ_２＝−０．５Ｚ_１をインピーダンスモデルに代入し、値Ｚ_４を持つ第４のインピーダンスを介してポート１１ａに結合されたアンテナ４をシミュレートし、値Ｚ_１を持つ第１のインピーダンスから共通点まで見たときに存在する値Ｚ_５を持つ第６のインピーダンスを定義し、ポート１１ａから値Ｚ_１を持つ第１のインピーダンスまで見たときに存在する値Ｚ_６を持つ第７のインピーダンスを定義し、Ｚ＝Ｒ＋ｊＸにより各インピーダンスの各値を変換し、そして、実現されるべき適正な目標（ターゲット）を定義することにより、方程式を計算することができる。これら方程式に基づくシミュレーションの結果として、図４に示されたグラフ図が得られ、差動インダクタ４１，４２について結合係数ｋが、０．５≦ｋ≦１．０を満たさなければならないことが確認される。２４ＧＨｚでは、４ｄＢ未満の雑音指数に達することができる。

バイポーラＮＰＮトランジスタが用いられているが、図示のトランジスタのうちの１つ又は２つ以上に関し、他の種類のトランジスタ、例えばバイポーラＰＮＰ及びＦＥＴ等も使用可能である。増幅器の同相モード入力インピーダンスを減少させるための中央タップを備えるとともに結合係数ｋ（０．５≦ｋ≦１．０）を有する差動インダクタの形態をした第１の手段以外の手段、例えば中央タップを備えると共に結合係数ｋ（０．５≦ｋ≦１．０）を有する差動インダクタをシミュレートする回路及びこれらと同等な回路は、排除されるというわけではない。

上述の実施形態は、本発明を限定するものではなく本発明を例示しており、当業者であれば、本願と同日に出願された欧州特許出願第０５１００９１２．４号明細書に添付された特許請求の範囲に記載された本発明の範囲から逸脱することなく、多くの変形実施形態を設計できることは注目されるべきである。原文の特許請求の範囲において、括弧に入れられた参照符号は、請求項に記載された本発明を制限するものとして解釈されてはならない。「〜を有する」という動詞及びその活用形を用いていることは、請求項に記載された要素又はステップ以外の要素又はステップの存在を排除するものではない。原文において要素の前に付けられた“ａ”又は“ａｎ”という冠詞は、かかる要素が複数存在することを排除するものではない。幾つかの手段を記載した受信機に関する請求項では、これら手段のうちの幾つかは、同一のハードウェア品目によって具体化できる。或る特定の手段が相互に異なる従属形式の請求項に記載されているという単なる事実によっては、これら手段の組み合わせを有利に使用することができないということを意味するものではない。

先行技術の増幅器を有する先行技術の増幅器を有する先行技術の受信機を概略的に示す図である。 差動入力及び差動出力を有する先行技術の増幅器の細部を概略的に示す図である。 シングルエンデッド入力及び差動出力を有する本発明の増幅器の細部を概略的に示す図である。 図３に示す増幅器のキャパシタのキャパシタンス値を増幅器の入力インピーダンスの虚数部の関数として示す図である。

Claims (5)

1. アンテナ信号を増幅する増幅器を有する受信機であって、前記増幅器は、増幅器入力及び増幅器出力を有し、前記増幅器入力は、前記アンテナ信号を受信するシングルエンデッド入力であり、前記増幅器出力は、差動出力であり、前記増幅器は、前記増幅器の同相モード入力インピーダンスを減少させる回路を有し、
   前記増幅器は、第１のトランジスタ及び第２のトランジスタを有し、両方の前記トランジスタの制御電極が、第１の要素を介して互いに結合されており、両方の前記トランジスタの第１の主電極は、第２の要素を介して互いに結合されており、前記回路は、前記第１の要素を含み、
   前記第１の要素は、中央タップを備えると共に結合係数ｋを有する差動インダクタを含み、０．５≦ｋ≦１．０であり、
   前記第１のトランジスタの制御電極は、第１のキャパシタを介して前記増幅器入力に結合され、前記第２のトランジスタの制御電極は、第２のキャパシタを介してアースに結合されており、それによって前記第１のトランジスタの前記制御電極は第１の要素の一端と前記第1のキャパシタの内側端に結合され、前記第２のトランジスタの前記制御電極は第１の要素の他端と前記第２のキャパシタの内側端に結合されている、
   受信機。
2. 前記中央タップは、電圧源に結合されている、請求項１記載の受信機。
3. 両方の前記トランジスタの第２の主電極は、前記増幅器出力を有するカスコード回路に結合されている、請求項１記載の受信機。
4. 両方の前記キャパシタは、互いに異なる値を有する、請求項１記載の受信機。
5. 受信機のアンテナ信号を増幅する増幅器であって、前記増幅器は、増幅器入力及び増幅器出力を有し、前記増幅器入力は、前記アンテナ信号を受信するシングルエンデッド入力であり、前記増幅器出力は、差動出力であり、前記増幅器は、前記増幅器の同相モード入力インピーダンスを減少させる回路を有し、
   前記増幅器は、第１のトランジスタ及び第２のトランジスタを有し、両方の前記トランジスタの制御電極が、第１の要素を介して互いに結合されており、両方の前記トランジスタの第１の主電極は、第２の要素を介して互いに結合されており、前記回路は、前記第１の要素を含み、
   前記第１の要素は、中央タップを備えると共に結合係数ｋを有する差動インダクタを含み、０．５≦ｋ≦１．０であり、
   前記第１のトランジスタの制御電極は、第１のキャパシタを介して前記増幅器入力に結合され、前記第２のトランジスタの制御電極は、第２のキャパシタを介してアースに結合されており、それによって前記第１のトランジスタの前記制御電極は第１の要素の一端と前記第1のキャパシタの内側端に結合され、前記第２のトランジスタの前記制御電極は第１の要素の他端と前記第２のキャパシタの内側端に結合されている、
   増幅器。

Images