JP2017085219A - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP2017085219A
JP2017085219A JP2015208561A JP2015208561A JP2017085219A JP 2017085219 A JP2017085219 A JP 2017085219A JP 2015208561 A JP2015208561 A JP 2015208561A JP 2015208561 A JP2015208561 A JP 2015208561A JP 2017085219 A JP2017085219 A JP 2017085219A
Authority
JP
Japan
Prior art keywords
impedance
input
output
circuit
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015208561A
Other languages
English (en)
Inventor
直樹 板橋
Naoki Itabashi
直樹 板橋
啓二 田中
Keiji Tanaka
啓二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015208561A priority Critical patent/JP2017085219A/ja
Priority to US15/299,288 priority patent/US9825602B2/en
Publication of JP2017085219A publication Critical patent/JP2017085219A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/54Amplifiers using transit-time effect in tubes or semiconductor devices
    • H03F3/55Amplifiers using transit-time effect in tubes or semiconductor devices with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42Modifications of amplifiers to extend the bandwidth
    • H03F1/48Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602Combinations of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605Distributed amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

【課題】前置増幅回路と進行波型増幅回路とを備える増幅回路において、入力信号の周波数帯域を損なわずに電圧利得を向上させる。
【解決手段】差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器1である。増幅器1は、差動入力信号を受け差動入力信号を増幅して第1の差動信号として第1の出力インピーダンスで出力する前置増幅部2と、第1の出力インピーダンスよりインピーダンスが大きい第1の入力インピーダンスで第1の差動信号を受け第1の差動信号を第2の差動信号に変換して第1の入力インピーダンスよりインピーダンスが小さい第2の出力インピーダンスで出力するインピーダンス変換部4と、第2の差動信号を受けて第2の差動信号を増幅して差動出力信号として出力する進行波型増幅器3とを備える。
【選択図】図1

Description

本発明は、光通信用ドライバIC等において用いられる増幅器に関する。
特許文献1には、分布定数型増幅器(以下、進行波型増幅器(TWA:Traveling Wave Amplifier)と称する場合がある)に係る技術が開示されている。分布定数型増幅器は、複数の増幅器を有する。複数の増幅器はそれぞれ、固有の遅延時間を持って一の信号源からの入力信号を受ける。また、複数の増幅器はそれぞれ、固有の遅延時間に対応する遅延時間をもって共通の負荷に出力信号を提供する。複数の増幅器それぞれに関して、一つの信号源から入力信号を受けるまでの固有の遅延時間と、それの入力信号に対応する出力信号が係る増幅器から共通の負荷まで伝達するのに要する遅延時間の和は等しく設定されている。複数の増幅器のそれぞれは、それぞれの一方の電流端子が互いに接続された一対のトランジスタ(以下、差動対という場合がある)と、該一対のトランジスタのそれぞれの他方の電流端子と当該増幅器の出力との間に直列に挿入された一対のカスコードトランジスタと、を含む。一対のトランジスタは、当該一対のトランジスタそれぞれのコレクタ−ベース間の接合容量が準飽和領域の接合容量となるように、バイアスされている。
特許文献2には、信号増幅器および集積回路に係る技術が開示されている。信号増幅器は、外部から信号が入力される前段回路と、入力された信号に応じて前段回路から出力される信号を増幅し出力する後段回路と、を備える。この信号増幅器は、1桁以上の周波数範囲で前段回路の入力インピーダンスおよび後段回路の出力インピーダンスが、それぞれ外部インピーダンスと整合するように設定されており、前段回路の出力インピーダンスと、後段回路の入力インピーダンスとが、後段回路の出力インピーダンスより低いインピーダンスで整合するように構成されている。
特許文献3には、進行波型増幅器に係る技術が開示されている。進行波型増幅器は、複数の差動増幅回路を有する。複数の差動増幅回路はそれぞれ入力端子を有し、それらの入力端子は、異なる遅延時間で入力信号を受けるように遅延線にそれぞれ接続されている。複数の差動増幅回路は、さらに出力端子を有し、それらの出力端子は、異なる遅延時間で出力信号を出力するように遅延線に接続されている。複数の差動増幅回路のそれぞれは、一対のトランジスタ(差動対)のそれぞれに直列に接続された一対のカスコードトランジスタと、一対のトランジスタのスイッチング状態に関わらず一対のカスコードトランジスタの電流端子にそれぞれ電流を供給する二つの電流源を有する。
特許文献4には、進行波型光変調器及び光変調方法に係る技術が開示されている。この進行波型光変調器は、光導波路と電極とを備える。光導波路は、電気光学効果を有する基板上に形成されている。電極は、光導波路の直上又は近傍に形成される。電気信号を電極に印加して光導波路の屈折率を変化させ、それによって光導波路中を進行する光が変調される。進行波型光変調器は、電極の終端部に接続した終端抵抗の抵抗値、あるいは電極パッドのインピーダンスを、電極の特性インピーダンスと異なる値とすることによって、電気信号(進行波)と逆向きの電気信号(反射波)を生じさせて両者を合成し、この合成した電気信号を用いて光変調を行う。
非特許文献1には、40G−b/ps駆動増幅器に係る技術が開示されている。この駆動増幅器は、InGaAs−InPのHBT(D−HBT:double heterojunction bipolar InP-based transistor)である。
特許第5617741号公報 特許第4075438号公報 特開2013−239952号公報 特許第3088988号公報
Y.Baeyens, et al.、"High Gain-Bandwidth Differential Distributed InP D-HBT Driver Amplifiers With Large (11.3Vpp) Output Swing at 40 Gb/s"、IEEE JOURNAL OF SOLID-STATE CIRCUITS、VOL.39、NO.10、pages:1697-1750、OCT.2004

光通信用ドライバIC等において用いられる従来の増幅器の構成の一例を説明する。図4は、従来の増幅器10の構成を示す図である。図4に示す増幅器10は、入力端子Dinaと入力端子Dinbと出力端子Doutaと出力端子Doutbと前置増幅部2(pre-buffer)と進行波型増幅器30とを備える。入力端子Dinaには外部機器から差動信号の正相成分が入力される。入力端子Dinaに入力された正相成分は、前置増幅回路21aによって増幅された後に進行波型増幅器30に入力される。前置増幅回路21aから進行波型増幅器30に入力された信号は、入力線路33aを介して複数の(N個の)増幅回路Cell_1〜Cell_Nに入力され、増幅回路Cell_1〜Cell_Nによって増幅された後に出力線路32aを介して出力端子Doutaから外部機器に出力される。入力端子Dinbには外部機器から差動信号の逆相成分が入力される。入力端子Dinbに入力された逆相成分は、前置増幅回路21bによって増幅された後に進行波型増幅器30に入力される。前置増幅回路21bから進行波型増幅器30に入力された信号は、入力線路33bを介して複数の(N個の)増幅回路Cell_1〜Cell_Nに入力され、増幅回路Cell_1〜Cell_Nによって増幅された後に出力線路32bを介して出力端子Doutbから外部機器に出力される。増幅器10は、入力端子Dinaに入力される差動信号の正相成分と入力端子Dinbに入力される差動信号の逆相成分との間の位相差(差動信号の位相)を維持しつつ、正相成分と逆相成分とを増幅し、増幅後の正相成分を出力端子Doutaから出力し、増幅後の逆相成分を出力端子Doutbから出力するように、設計されている。
増幅回路Cell_1〜Cell_Nは、差動信号を増幅して出力する差動増幅器である。差動信号の正相成分が入力される入力線路33aは、伝送線路Lina_0〜伝送線路Lina_Nと、入力線路33aの終端抵抗である抵抗素子33a1とを備える。差動信号の逆相成分が入力される入力線路33bは、伝送線路Linb_0〜伝送線路Linb_Nと、入力線路33bの終端抵抗である抵抗素子33b1とを備える。増幅回路Cell_1〜Cell_Nによって増幅された正相成分が出力される出力線路32aは、伝送線路Louta_0〜伝送線路Louta_Nと、出力線路32aの終端抵抗である抵抗素子32a1とを備える。増幅回路Cell_1〜Cell_Nによって増幅された逆相成分が出力される出力線路32bは、伝送線路Loutb_0〜伝送線路Loutb_Nと、出力線路32bの終端抵抗である抵抗素子32b1とを備える。抵抗素子32a1及び抵抗素子32b1は、それぞれの出力線路の特性インピーダンスに合わせて、共に、50[Ω]程度の値が使用される場合が多い。抵抗素子33a1には、例えば4〜8[V]程度の電源Vccが接続され、抵抗素子33b1にも、例えば4〜8[V]程度の電源Vccが接続されている。
伝送線路Lina_0〜伝送線路Lina_N、伝送線路Linb_0〜伝送線路Linb_N、伝送線路Louta_0〜伝送線路Louta_N、伝送線路Loutb_0〜伝送線路Loutb_Nのそれぞれは、分布定数線路であり、インダクタ、キャパシタ及び抵抗を備える。それぞれの伝送線路のキャパシタは、当該伝送線路に接続される増幅回路の寄生容量を含むものとする。よって、それぞれの伝送線路のキャパシタには下限(少なくとも当該伝送線路に接続される増幅回路の寄生容量よりも大きい値)がある。また、それぞれの伝送線路の抵抗値は、ここでは説明を簡単にするためゼロと仮定する。
前置増幅回路21aの電圧利得Gain(すなわち、前置増幅部2の電圧利得である。)は、前置増幅回路21aの出力抵抗の値の増減に応じて増減する。前置増幅回路21aの出力端子に接続されている抵抗素子21a2の抵抗値と入力線路33aの抵抗素子33a1の抵抗値とを同じ抵抗値RLとし、入力線路33aの伝送線路Lina_0〜伝送線路Lina_Nのそれぞれの抵抗値をゼロとすると、前置増幅回路21aが駆動する負荷抵抗の抵抗値は、RL/2となる。前置増幅回路21aが負荷抵抗を駆動するための駆動電流がほぼ一定である場合、駆動電流が負荷抵抗を流れることによって生じる電圧降下が出力電圧となるため、負荷抵抗の抵抗値を大きくすると出力電圧が大きくなって、電圧利得Gainは増加する。従って、前置増幅回路21aの電圧利得Gainを増加させるためには、前置増幅回路21aの出力抵抗の抵抗値を大きくすることが考えられる。しかしながら、前置増幅回路21aの電圧利得Gainを増加させるために前置増幅回路21aの出力抵抗の抵抗値を大きくする場合、前置増幅回路21aの出力抵抗の抵抗値と進行波型増幅器30の入力インピーダンスの値とを整合させるために、進行波型増幅器30の入力インピーダンスの値も大きくする必要がある。進行波型増幅器30の入力インピーダンスは、入力線路33aの伝送線路Lina_0等の分布定数線路それぞれが有する特性インピーダンス(Z=(L/C)1/2)とみなせるので、進行波型増幅器30の入力インピーダンスの値Zを大きくするには、それぞれの分布定数線路のキャパシタの値Cを小さくしたり、それぞれの分布定数線路のインダクタの値Lを大きくする必要がある。それぞれの分布定数線路のキャパシタの値Cには上記のように下限があるので、進行波型増幅器30の入力インピーダンスの値Zを大きくするには、主にそれぞれの分布定数線路のインダクタの値Lを大きくすることになる。しかしながら、それぞれの分布定数線路のインダクタの値Lを大きくすると、入力線路33aの伝送線路Lina_0等の分布定数線路それぞれの遮断周波数(f〜(L×C)−1/2)が低下するので、増幅器10の入力信号に対して十分な周波数帯域を確保することが困難となる。なお、差動信号の正相成分が入力する前置増幅回路21a及び入力線路33aについて上記した事情は、差動信号の逆相成分が入力する前置増幅回路21b及び入力線路33bにおいても同様である。
そこで、本発明は、前置増幅回路と進行波型増幅回路とを備える増幅回路において、入力信号の周波数帯域を損なわずに電圧利得を向上させることを目的とする。
本発明の一態様に係る増幅器は、差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器であって、前記差動入力信号を受け、前記差動入力信号を増幅して第1の差動信号として第1の出力インピーダンスで出力する前置増幅部と、前記第1の出力インピーダンスよりインピーダンスが大きい第1の入力インピーダンスで前記第1の差動信号を受け、前記第1の差動信号を第2の差動信号に変換して前記第1の入力インピーダンスよりインピーダンスが小さい第2の出力インピーダンスで出力するインピーダンス変換部と、前記第2の差動信号を受けて、前記第2の差動信号を増幅して前記差動出力信号として出力する進行波型増幅部と、を備える。
本発明によれば、前置増幅回路と進行波型増幅回路とを備える増幅回路において、入力信号の周波数帯域を損なわずに電圧利得を向上させることができる。
図1は、本願発明の実施形態に係る増幅器の回路構成を示す図である。 図2は、(A)部と(B)部とを有し、(A)部は、図4に示す従来の増幅器における電圧利得の周波数特性を示す図であり、(B)部は、図1に示す実施形態に係る増幅器における電圧利得の周波数特性を示す図である。 図3は、本願発明の実施形態に係る増幅器の主要な構成の具体的な一例を示す図である。 図4は、従来の増幅器の構成を示す図である。
[本願発明の実施形態の説明]
最初に本願発明の実施態様を列記して説明する。第一の実施態様に係る増幅器は、差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器であって、前記差動入力信号を受け、前記差動入力信号を増幅して第1の差動信号として第1の出力インピーダンスで出力する前置増幅部と、前記第1の出力インピーダンスよりインピーダンスが大きい第1の入力インピーダンスで前記第1の差動信号を受け、前記第1の差動信号を第2の差動信号に変換して前記第1の入力インピーダンスよりインピーダンスが小さい第2の出力インピーダンスで出力するインピーダンス変換部と、前記第2の差動信号を受けて、前記第2の差動信号を増幅して前記差動出力信号として出力する進行波型増幅部と、を備える。
前置増幅部の電圧利得は、前置増幅部の出力抵抗の抵抗値の増減に応じて増減する。従って、前置増幅部が進行波型増幅部に直接に接続されている従来の構成の増幅器の場合、前置増幅部の出力インピーダンスの値を増加させる場合に、前置増幅部の出力抵抗の抵抗値と進行波型増幅部の入力インピーダンスの値とを整合させるために、進行波型増幅部の入力インピーダンスの値も増加させる必要がある。進行波型増幅部の入力インピーダンスの値が増加されると、進行波型増幅部の入力インピーダンスに寄与するインダクタ及びキャパシタの各値も変更され、これらインダクタ及びキャパシタの各値によって規定される進行波型増幅部に対する入力信号の遮断周波数も変更され、進行波型増幅部に対する入力信号の周波数帯域が損なわれる可能性がある。しかしながら、第一の実施態様に係る増幅器によれば、インピーダンス変換部が前置増幅部と進行波型増幅部との間に設けられており、このインピーダンス変換部が、前置増幅部の第1の出力インピーダンスよりインピーダンスが大きい第1の入力インピーダンスで前置増幅部から出力される第1の差動信号を受け、第1の差動信号を第2の差動信号に変換して第1の入力インピーダンスよりインピーダンスが小さい第2の出力インピーダンスで出力するので、前置増幅部の出力抵抗の値と進行波型増幅部の入力インピーダンスの値との整合を考慮することなく、前置増幅部の出力抵抗の抵抗値の増減が可能となり、前置増幅部の電圧利得を増加させることができる。従って、前置増幅部の電圧利得を増加させる場合に進行波型増幅部の入力インピーダンスの値を変更させる必要がないので、進行波型増幅部に対する入力信号の周波数帯域を損なわずに前置増幅部の電圧利得を柔軟に向上させることができる。
第二の実施態様に係る増幅器では、第一の実施態様において、前記前置増幅部は、前記第1の差動信号の正相成分を出力する第1の正相出力端子と、該第1の正相出力端子と電源との間に接続された第1の抵抗素子と、を有する正相前置回路と、前記第1の差動信号の逆相成分を出力する第1の逆相出力端子と、該第1の逆相出力端子と該電源との間に接続された第2の抵抗素子と、を有する逆相前置回路と、を備え、前記インピーダンス変換部は、前記第1の差動信号の正相成分を受ける第1の正相入力端子と、前記第1の差動信号の逆相成分を受ける第1の逆相入力端子と、を備え、前記第1の抵抗素子のインピーダンスは、前記第1の正相入力端子の入力インピーダンスより小さく、前記第2の抵抗素子のインピーダンスは、前記第1の逆相入力端子の入力インピーダンスよりも小さい。このように、正相前置回路の第1の抵抗素子のインピーダンスがインピーダンス変換部の第1の正相入力端子の入力インピーダンスより小さく、逆相前置回路の第2の抵抗素子のインピーダンスがインピーダンス変換部の第1の逆相入力端子の入力インピーダンスよりも小さいことにより、インピーダンス変換部の第1の入力インピーダンスが前置増幅部の第1の出力インピーダンスよりも大きいものとなる。
第三の実施態様に係る増幅器では、第二の実施態様において、前記インピーダンス変換部は、前記第1の差動信号の正相成分を前記第1の正相入力端子で受けて、前記第2の差動信号の正相成分を第2の正相出力端子から出力する正相変換回路と、前記第1の差動信号の逆相成分を前記第1の逆相入力端子で受けて、前記第2の差動信号の逆相成分を第2の逆相出力端子から出力する逆相変換回路と、を備え、前記第1の正相入力端子の入力インピーダンスは、前記第2の正相出力端子の出力インピーダンスより大きく、前記第1の逆相入力端子の入力インピーダンスは、前記第2の逆相出力端子の出力インピーダンスより大きい。このように、インピーダンス変換部において、第1の正相入力端子の入力インピーダンスが第2の正相出力端子の出力インピーダンスより大きく、第1の逆相入力端子の入力インピーダンスが第2の逆相出力端子の出力インピーダンスより大きいので、インピーダンス変換部は正相成分および逆相成分の何れにおいても好適なインピーダンスを有することとなる。
第四の実施態様に係る増幅器では、第三の実施態様において、前記進行波型増幅部は、前記第2の差動信号の正相成分を受ける第2の正相入力端子と、該第2の正相入力端子が一端に接続される正相入力線路と、前記第2の差動信号の逆相成分を受ける第2の逆相入力端子と、該第2の逆相入力端子が一端に接続される逆相入力線路と、を備え、前記正相変換回路は、前記第1の正相入力端子に制御端子が接続されると共に前記第2の正相出力端子に一方の電流端子が接続された正相トランジスタを備え、前記逆相変換回路は、前記第1の逆相入力端子に制御端子が接続されると共に前記第2の逆相出力端子に一方の電流端子が接続された前記正相トランジスタと同じ構成の逆相トランジスタを備え、前記第2の正相出力端子の出力インピーダンスは、前記正相入力線路の特性インピーダンスより小さく、前記第2の逆相出力端子の出力インピーダンスは、前記逆相入力線路の特性インピーダンスより小さい。このように、インピーダンス変換部の第2の正相出力端子の出力インピーダンスが正相入力線路の特性インピーダンスより小さく、インピーダンス変換部の第2の逆相出力端子の出力インピーダンスが逆相入力線路の特性インピーダンスより小さいので、インピーダンス変換部から正相入力線路及び逆相入力線路への差動信号の入力がより好適に行われる。
第五の実施態様に係る増幅器では、第四の実施態様において、前記第1の抵抗素子のインピーダンスは、前記第2の正相出力端子の出力インピーダンスより大きく、前記第2の抵抗素子のインピーダンスは、前記第2の逆相出力端子の出力インピーダンスより大きい。
このように、正相前置回路の第1の抵抗素子のインピーダンスはインピーダンス変換部の第2の正相出力端子の出力インピーダンスより大きく、逆相前置回路の第2の抵抗素子のインピーダンスはインピーダンス変換部4の第2の逆相出力端子の出力インピーダンスより大きいので、正相前置回路及び逆相前置回路それぞれの電圧利得を増加させるとともに、正相入力線路及び逆相入力線路に入力する差動信号の出力インピーダンスが前置増幅部の第1の出力インピーダンスよりも小さいものとなり、よってインピーダンス変換部から正相入力線路及び逆相入力線路への差動信号の出力がより好適に行われる。
第六の実施態様に係る増幅器では、第二〜五の実施態様の何れか一の態様において、前記正相前置回路の電圧利得は、前記第1の抵抗素子の抵抗値に比例し、前記逆相前置回路の電圧利得は、前記第2の抵抗素子の抵抗値に比例する。従って、正相前置回路の第1の抵抗素子の抵抗値を調整することによって正相前置回路の電圧利得が容易に調整可能であり、逆相前置回路の第2の抵抗素子の抵抗値を調整することによって逆相前置回路の電圧利得が容易に調整可能である。
第七の実施態様に係る増幅器では、第二〜六の実施態様の何れか一の態様において、前記正相前置回路と前記逆相前置回路は、同一の回路構成によってそれぞれ構成され、前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値は、同じ値に設定されている。
正相前置回路と逆相前置回路とに同じ回路定数を持つ同じ回路構成の回路を使用することで、差動信号の正相成分及び差動信号の逆相成分がそれぞれ同じ電圧利得によって増幅されるとともに、差動信号の正相成分が正相前置回路に入力されてから正相前置回路を通過してインピーダンス変換部の第1の正相入力端子に入力されるまでの遅延時間と、差動信号の逆相成分が逆相前置回路に入力されてから逆相前置回路を通過してインピーダンス変換部の第1の逆相入力端子に入力されるまでの遅延時間とをほぼ同じにすることができる。
[本願発明の実施形態の詳細]
本願発明に係る増幅器の具体例を、添付図面を参照しつつ説明する。なお、本願発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。また、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。図1は、本願発明の実施形態に係る増幅器1の回路構成を示す図である。増幅器1は、差動入力信号を受けて、この差動入力信号に応じて差動出力信号を生成する。増幅器1は、入力端子Dinaと入力端子Dinbと出力端子Doutaと出力端子Doutbと前置増幅部2(pre-buffer)と進行波型増幅器3(進行波型増幅部)とインピーダンス変換部4とを備える。前置増幅部2とインピーダンス変換部4と進行波型増幅器3とは、この順に差動信号が増幅されると共に伝達されて行くように縦続に接続されている。インピーダンス変換部4は、前置増幅部2と進行波型増幅器3との間に設けられている。インピーダンス変換部4の入力インピーダンスの値は、インピーダンス変換部4の出力インピーダンスの値よりも大きく、前置増幅部2の出力インピーダンスの値よりも充分に大きく設定されている。
入力端子Dinaと入力端子Dinbとは、外部機器からの差動信号(差動入力信号)を受ける一対の入力端子である。出力端子Doutaと出力端子Doutbとは、増幅器1によって増幅された差動信号を外部機器(例えば、半導体レーザーを内蔵した光送信モジュールや光変調器等)に出力する一対の出力端子である。入力端子Dinaには外部機器から差動信号の正相成分が入力される。入力端子Dinbには外部機器から差動信号の逆相成分が入力される。差動信号は、一対の正相成分と逆相成分とによって構成され、その正相成分及び逆相成分は互いに位相が180°異なる(互いに位相が逆の)相補信号となっている。正相成分及び逆相成分は、それぞれ物理的には単一の信号として扱われるが、通常はそれぞれが単独で情報を伝達することはない。例えば、正相成分から逆相成分を減算した差分が差動信号となり、その差動信号が情報を伝達する。出力端子Doutaからは、増幅器1によって増幅された差動信号の正相成分が外部機器に出力される。出力端子Doutbからは、増幅器1によって増幅された差動信号の逆相成分が外部機器に出力される。増幅器1から出力される差動信号の正相成分及び逆相成分は、互いに位相が逆の(位相が180°異なる)相補信号となっており、差動信号を構成する。より詳細には、例えば、出力端子Doutaから出力される正相成分から、出力端子Doutbから出力される逆相成分を減算した差分が差動出力信号として半導体レーザーを内蔵した光送信モジュールや光変調器等に入力される。なお、光送信モジュールや光変調器には、例えば、それらを駆動するときに片方の正相成分のみを使用する場合もあり、そういった場合には、出力端子Doutbから出力される逆相成分は終端抵抗等に接続されて駆動信号として使用されない場合もある。このように増幅器の出力信号が光素子を駆動する駆動信号として扱われる場合には、正相成分及び逆相成分の一方のみで情報を伝送することもある。
前置増幅部2は、差動入力信号を受け、この差動入力信号を増幅して差動信号(第1の差動信号)として所定の出力インピーダンス(第1の出力インピーダンス)で出力する。このように、前置増幅部2は、入力端子Dina及び入力端子Dinbから前置増幅部2に入力される差動信号を増幅する。すなわち、入力端子Dinaには差動信号の正相成分が入力され、入力端子Dinbには差動信号の逆相成分が入力され、それぞれが増幅されて前置増幅部2の2つの出力端子21a3,21b3(それぞれ第1の正相出力端子、第1の逆相出力端子)に差動信号(第1の差動信号)として出力される。前置増幅部2の2つの出力端子21a3,21b3に出力される差動信号も正相成分と逆相成分とから成り、それらの正相成分と逆相成分とは互いに位相が逆の(位相が180°異なる)相補信号となっている。出力端子21a3は、差動信号(第1の差動信号)の正相成分を出力し、出力端子21b3は、この差動信号の逆相成分を出力する。前置増幅部2は、前置増幅回路21a(正相前置回路)と前置増幅回路21b(逆相前置回路)とを備える。前置増幅回路21aと前置増幅回路21bとは同一の回路構成によってそれぞれ構成される。前置増幅回路21aは、増幅回路21a1と、前置増幅回路21aの出力抵抗である抵抗素子21a2(第1の抵抗素子)とを備える。抵抗素子21a2は、出力端子21a3と電源Vccとの間に接続される。また、前置増幅回路21bは、増幅回路21b1と、前置増幅回路21bの出力抵抗である抵抗素子21b2(第2の抵抗素子)とを備える。抵抗素子21b2は、出力端子21b3と電源Vccとの間に接続される。
前置増幅回路21aの入力インピーダンス(増幅器1の入力インピーダンス)の値は、例えば、入力端子Dinaに接続される外部機器の出力インピーダンスの値、あるいは伝送線路を介して信号が入力される場合には伝送線路の特性インピーダンスに整合するよう設定される。前置増幅回路21bの入力インピーダンス(増幅器1の入力インピーダンス)の値は、例えば、入力端子Dinbに接続される外部機器の出力インピーダンスの値、あるいは伝送線路を介して信号が入力される場合には伝送線路の特性インピーダンスに整合するよう設定される。前置増幅回路21aの出力インピーダンス(前置増幅部2の出力インピーダンス(第1の出力インピーダンス))の値は、インピーダンス変換部4のインピーダンス変換回路41aの入力インピーダンスを十分に大きい値に設定することで、実質的に出力抵抗(抵抗素子21a2)の抵抗値となる。前置増幅回路21bの出力インピーダンス(前置増幅部2の出力インピーダンス(第1の出力インピーダンス))の値は、インピーダンス変換部4のインピーダンス変換回路41bの入力インピーダンスを十分に大きい値に設定することで、実質的に出力抵抗(抵抗素子21b2)の抵抗値となる。すなわち、前置増幅回路21aの抵抗素子21a2のインピーダンスは、インピーダンス変換部4の入力端子41a3の入力インピーダンスより小さく、インピーダンス変換部4の出力端子41a4(第2の正相出力端子)の出力インピーダンスより大きい。前置増幅回路21bの抵抗素子21b2のインピーダンスは、インピーダンス変換部4の入力端子41b3の入力インピーダンスよりも小さく、インピーダンス変換部4の出力端子41b4(第2の逆相出力端子)の出力インピーダンスより大きい。なお、ここで、増幅回路21a1、21b1の出力端子が、前置増幅回路21a、21bの出力端子21a3,21b3にそれぞれ接続されているが、それらの増幅回路21a1、21b1の出力端子の出力インピーダンスは、それぞれに係る出力抵抗の抵抗値よりも十分に大きい。
前置増幅回路21aの抵抗素子21a2の抵抗値と前置増幅回路21bの抵抗素子21b2の抵抗値は、同じ抵抗値RLに設定し、共に50[Ω]程度とすることができる。差動信号の正相成分と逆相成分とは互いに位相が逆の(位相が180°異なる)相補信号であるため、それぞれの成分の増幅に係る回路構成および回路定数等はそれぞれの成分間の大小関係及び位相関係を維持するよう同じにすることが好ましい。上述したように、例えば、増幅回路21a1が負荷回路を駆動するために出力する電流(駆動電流)がほぼ一定となる場合には、駆動電流が負荷回路(抵抗素子21a2)を流れることによって生じる電圧降下が出力電圧となるため、負荷回路(抵抗素子21a2)の抵抗値を大きくすると出力電圧が大きくなって、電圧利得Gainは増加する。従って、前置増幅回路21aの電圧利得Gainは、抵抗素子21a2の抵抗値RLの増減に応じて、増減する。同様に、前置増幅回路21bの電圧利得Gainは、抵抗素子21b2の抵抗値RLの増減に応じて、増減する。前置増幅回路21aの電圧利得Gainは、抵抗素子21a2の抵抗値RLに比例し、前置増幅回路21bの電圧利得Gainは、抵抗素子21b2の抵抗値RLに比例する。なお、本実施形態においては、前置増幅回路21a,21bの電圧利得を特に電圧利得Gainと記す。
増幅回路21a1の入力端子は、入力端子Dinaに接続される。増幅回路21a1の入力端子には、入力端子Dinaを介して、外部機器から出力される差動信号の正相成分が入力される。増幅回路21a1の出力端子は、前置増幅回路21aの出力端子21a3と一致しており、インピーダンス変換部4のインピーダンス変換回路41aの入力端子41a3(第1の正相入力端子)に接続される。増幅回路21a1の出力端子は、前置増幅回路21aの内部において、抵抗素子21a2を介して電源Vccに接続される。増幅回路21a1に入力された正相成分は、増幅回路21a1によって増幅されてインピーダンス変換回路41aに出力される。電源Vccは、例えば4[V]程度とすることができる。
増幅回路21b1の入力端子は、入力端子Dinbに接続される。増幅回路21b1の入力端子には、入力端子Dinbを介して、外部機器から出力される差動信号の逆相成分が入力される。増幅回路21b1の出力端子は、前置増幅回路21bの出力端子21b3と一致しており、インピーダンス変換部4のインピーダンス変換回路41bの入力端子41b3(第1の逆相入力端子)に接続される。増幅回路21b1の出力端子は、前置増幅回路21bの内部において、抵抗素子21b2を介して電源Vccに接続される。増幅回路21b1に入力された逆相成分は、増幅回路21b1によって増幅されてインピーダンス変換回路41bに出力される。
なお、増幅回路21a1と増幅回路21b1とに同じ回路定数を持つ同じ回路構成の増幅回路を使用することで、差動信号の正相成分が入力端子Dinaに入力されてから前置増幅回路21aを通過してインピーダンス変換部4の入力端子41a3に入力されるまでの遅延時間と、差動信号の逆相成分が入力端子Dinbに入力されてから前置増幅回路21bを通過してインピーダンス変換部4の入力端子41b3に入力されるまでの遅延時間とをほぼ同じにすることができる。また、入力端子Dina、Dinbに入力される差動信号の正相成分及び逆相成分が同じ電圧振幅を持つときには、それぞれが同じ電圧利得Gainによって増幅されるので、前置増幅部から出力される差動信号の正相成分及び逆相成分も同じ電圧振幅を持つ。
インピーダンス変換部4は、前置増幅部2の出力インピーダンス(第1の出力インピーダンス)よりインピーダンスが大きい入力インピーダンス(第1の入力インピーダンス)で前置増幅部2から出力される差動信号(第1の差動信号)を受け、この差動信号を、別の差動信号(第2の差動信号)に変換し、この別の差動信号を、入力インピーダンスよりインピーダンスが小さい出力インピーダンス(第2の出力インピーダンス)で、進行波型増幅器3に出力する。すなわち、インピーダンス変換部4は、前置増幅部2によって増幅された差動信号(第1の差動信号)を前置増幅部2の出力インピーダンスとは異なる出力インピーダンスで進行波型増幅器3に出力する。インピーダンス変換部4は、インピーダンス変換回路41a(正相変換回路)とインピーダンス変換回路41b(逆相変換回路)とを備える。インピーダンス変換部4は、入力端子41a3,41b3、および、出力端子41a4,41b4(それぞれ、第2の正相出力端子、第2の逆相出力端子)を備える。インピーダンス変換回路41aには、前置増幅回路21aによって増幅された正相成分が入力され、インピーダンス変換回路41bには、前置増幅回路21bによって増幅された逆相成分が入力される。インピーダンス変換回路41aの入力端子41a3は、前置増幅回路21aの出力端子21a3に接続される。インピーダンス変換部4の入力端子41a3は、出力端子21a3から出力される差動信号(第1の差動信号)の正相成分を受ける。インピーダンス変換回路41aの出力端子41a4は、進行波型増幅器3の入力線路31aの入力端子(伝送線路Lina_0の一端)に接続される。インピーダンス変換回路41bの入力端子41b3は、前置増幅回路21bの出力端子21b3に接続される。インピーダンス変換部4の入力端子41b3は、出力端子21b3から出力される差動信号(第1の差動信号)の逆相成分を受ける。インピーダンス変換回路41bの出力端子41b4は、進行波型増幅器3の入力線路31bの入力端子(伝送線路Linb_0の一端)に接続される。上記の構成を有するインピーダンス変換部4は、前置増幅部2から出力される差動信号(第1の差動信号)を受け、この差動信号を別の差動信号(第2の差動信号)に変換し、この別の差動信号をインピーダンス変換部4の出力端子41a4,41b4から進行波型増幅器3に出力する。インピーダンス変換回路41aは、前置増幅部2の出力端子21a3から出力される差動信号(第1の差動信号)の正相成分を入力端子41a3で受けて、上記の別の差動信号(第2の差動信号)の正相成分を出力端子41a4から出力する。インピーダンス変換回路41bは、前置増幅部2の出力端子21b3から出力される差動信号(第1の差動信号)の逆相成分を入力端子41b3で受けて、上記の別の差動信号(第2の差動信号)の逆相成分を出力端子41b4から出力する。
インピーダンス変換部4において、入力端子41a3の入力インピーダンスは、出力端子41a4の出力インピーダンスより大きく、入力端子41b3の入力インピーダンスは、出力端子41b4の出力インピーダンスより大きい。すなわち、インピーダンス変換回路41aの入力インピーダンス(インピーダンス変換部4の入力インピーダンス(第1の入力インピーダンス))の値は、インピーダンス変換回路41aの出力インピーダンス(インピーダンス変換部4の出力インピーダンス(第2の出力インピーダンス))の値よりも大きく、前置増幅回路21aの出力インピーダンス(前置増幅部2の出力インピーダンス)の値よりも大きく設定される。インピーダンス変換回路41bの入力インピーダンス(インピーダンス変換部4の入力インピーダンス(第1の入力インピーダンス))の値は、インピーダンス変換回路41bの出力インピーダンス(インピーダンス変換部4の出力インピーダンス(第2の出力インピーダンス))の値よりも大きく、前置増幅回路21bの出力インピーダンス(前置増幅部2の出力インピーダンス)の値よりも大きく設定される。なお、インピーダンス変換回路41aとインピーダンス変換回路41bとに同じ回路定数を持つ同じ回路構成のインピーダンス変換回路を使用することで、差動信号の正相成分がインピーダンス変換回路41aを通過するのに要する遅延時間と、差動信号の逆相成分がインピーダンス変換回路41bを通過するのに要する遅延時間とをほぼ同じにすることができる。
進行波型増幅器3(進行波型増幅部)は、インピーダンス変換部4から出力される差動信号(第2の差動信号)を受けて、この差動信号を増幅して差動出力信号として出力する。すなわち、進行波型増幅器3は、インピーダンス変換部4を介して前置増幅部2から出力される差動信号を受けて、上記の位相差(差動信号が入力端子Dina及び入力端子Dinbに入力される時の正相成分と逆相成分との位相差)を維持しつつ差動信号を増幅し、差動出力信号として出力する。進行波型増幅器3は、分布定数型増幅器と称される場合がある。進行波型増幅器3は、正相側回路3aと逆相側回路3bとを備える。正相側回路3aは、入力端子3a1(第2の正相入力端子)と入力線路31a(正相入力線路)と出力線路32aとを備える。正相側回路3aの入力端子3a1は、インピーダンス変換部4の出力端子41a4から出力される差動信号(第2の差動信号)の正相成分を受け、正相側回路3aの入力線路31aは、正相側回路3aの入力端子3a1が一端に接続される。逆相側回路3bは、入力端子3b1(第2の逆相入力端子)と入力線路31b(逆相入力線路)と出力線路32bとを備える。逆相側回路3bの入力端子3b1は、インピーダンス変換部4の出力端子41b4から出力される差動信号(第2の差動信号)の逆相成分を受け、逆相側回路3bの入力線路31bは、逆相側回路3bの入力端子3b1が一端に接続される。
進行波型増幅器3は、増幅回路Cell_1、増幅回路Cell_2〜増幅回路Cell_N(Nは2以上の整数であり、以下同様。)を備える。増幅回路Cell_1〜Cell_Nは、差動増幅器である。増幅回路Cell_1〜増幅回路Cell_Nは、何れも、差動信号の正相成分及び逆相成分が入力され、増幅された差動信号の正相成分及び逆相成分が出力される。増幅回路Cell_1〜増幅回路Cell_Nは、一対の正相成分と逆相成分とによって構成される差動信号を増幅する増幅器なので、正相側回路3a及び逆相側回路3bの両方に含まれる。
入力線路31aは、伝送線路Lina_0、伝送線路Lina_1、伝送線路Lina_2〜伝送線路Lina_(N−1)、伝送線路Lina_Nと、入力線路31aの終端抵抗である抵抗素子31a1と、キャパシタ31a2とを備える。入力線路31aは、差動信号の正相成分がインピーダンス変換回路41aから入力される。入力線路31bは、伝送線路Linb_0、伝送線路Linb_1、伝送線路Linb_2〜伝送線路Linb_Nと、入力線路31bの終端抵抗である抵抗素子31b1と、キャパシタ31b2とを備える。入力線路31bは、差動信号の逆相成分がインピーダンス変換回路41bから入力される。出力線路32aは、出力線路32aの終端抵抗である抵抗素子32a1と、伝送線路Louta_0、伝送線路Louta_1、伝送線路Louta_2〜伝送線路Louta_(N−1)、伝送線路Louta_Nとを備える。出力線路32aは、後述する増幅回路Cell_1〜増幅回路Cell_Nのそれぞれから出力された差動信号の正相成分を出力端子Doutaに向けて伝達する。それらの差動信号の正相成分は、出力端子Doutaから一つの差動出力信号の正相成分として外部機器(光送信モジュールや光変調器等)に出力される。出力線路32bは、出力線路32bの終端抵抗である抵抗素子32b1と、伝送線路Loutb_0、伝送線路Loutb_1,伝送線路Loutb_2〜伝送線路Loutb_(N−1)、伝送線路Loutb_Nとを備える。出力線路32bは、後述する増幅回路Cell_1〜増幅回路Cell_Nのそれぞれから出力された差動信号の逆相成分を出力端子Doutbに向けて伝達する。それらの差動信号の逆相成分は、出力端子Doutbから一つの差動出力信号の逆相成分として外部機器(光送信モジュールや光変調器等)に出力される。
伝送線路Lina_0、伝送線路Lina_1、伝送線路Lina_2〜伝送線路Lina_(N−1)、伝送線路Lina_N、抵抗素子31a1及びキャパシタ31a2は、この順に差動信号の正相成分が伝送されるように縦続に接続されている。伝送線路Linb_0、伝送線路Linb_1、伝送線路Linb_2〜伝送線路Linb_(N−1)、伝送線路Linb_N、抵抗素子31b1及びキャパシタ31b2は、この順に差動信号の逆相成分が伝送されるように縦続に接続されている。抵抗素子32a1、伝送線路Louta_0、伝送線路Louta_1、伝送線路Louta_2〜伝送線路Louta_(N−1)、伝送線路Louta_Nは、この順に増幅された差動信号の正相成分が伝送されるように縦続に接続されている。抵抗素子32b1、伝送線路Loutb_0、伝送線路Loutb_1、伝送線路Loutb_2〜伝送線路Loutb_(N−1)、伝送線路Loutb_Nは、この順に増幅された差動信号の逆相成分が伝送されるように縦続に接続されている。
伝送線路Lina_0は、一端がインピーダンス変換回路41aの出力端子41a4に接続される。伝送線路Linb_0は、一端がインピーダンス変換回路41bの出力端子41b4に接続される。キャパシタ31a2の一端は、抵抗素子31a1に接続される。キャパシタ31a2の他端は、接地される。キャパシタ31b2の一端は、抵抗素子31b1に接続される。キャパシタ31b2の他端は、接地される。抵抗素子32a1の一端は、電源V1aに接続される。電源V1aは、例えば4〜8[V]程度であり、例えば電源Vccであっても良い。抵抗素子32a1の他端は、伝送線路Louta_0に接続される。抵抗素子32b1の一端は、電源V1bに接続される。電源V1bは、例えば4〜8[V]程度であり、例えば電源Vccであっても良い。抵抗素子32b1の他端は、伝送線路Loutb_0に接続される。伝送線路Louta_Nの一端は、伝送線路Louta_(N−1)に接続される。伝送線路Louta_Nの他端は、出力端子Doutaに接続される。伝送線路Loutb_Nの一端は、伝送線路Loutb_(N−1)に接続される。伝送線路Loutb_Nの他端は、出力端子Doutbに接続される。
入力線路31aの伝送線路Lina_0等の分布定数線路の特性インピーダンスの値と、抵抗素子31a1の抵抗値とは同じ値に設定される。入力線路31bの伝送線路Linb_0等の分布定数線路の特性インピーダンスの値と、抵抗素子31b1の抵抗値とは同じ値に設定される。出力線路32aの伝送線路Louta_0等の分布定数線路の特性インピーダンスの値と、抵抗素子32a1の抵抗値とは同じ値に設定される。出力線路32bの伝送線路Loutb_0等の分布定数線路の特性インピーダンスの値と、抵抗素子32b1の抵抗値とは同じ値に設定される。差動信号の正相成分と逆相成分とは互いに位相が180°異なる相補信号であるため、それぞれの成分に係る入力線路についてそれぞれ同様に信号伝送が行われるように抵抗素子31a1の抵抗値と抵抗素子31b1の抵抗値とは同じ値、例えば共に50[Ω]程度、に設定される。同様に、出力線路についても抵抗素子32a1の抵抗値と抵抗素子32b1の抵抗値とは同じ値、例えば共に50[Ω]程度、に設置される。
出力線路32aの出力インピーダンス(増幅器1の出力インピーダンス)の値は、出力端子Doutaに接続される外部機器の入力インピーダンスか、あるいはその前に伝送線路を配置して出力信号を伝達する場合にはその伝送線路の特性インピーダンスの値に整合するように設定される。出力線路32bの出力インピーダンス(増幅器1の出力インピーダンス)の値は、出力端子Doutbに接続される外部機器の入力インピーダンスか、あるいはその前に伝送線路を配置して出力信号を伝達する場合にはその伝送線路の特性インピーダンスの値に整合するように設定される。
増幅回路Cell_1〜増幅回路Cell_Nは、それぞれ正相入力端子(非反転入力端子)、逆相入力端子(反転入力端子)、正相出力端子(非反転出力端子)および逆相出力端子(反転出力端子)を備え、それぞれ入力線路31a、入力線路31b、出力線路32aおよび出力線路32bと順に並列に接続される。より詳細には、増幅回路Cell_1の正相入力端子は、伝送線路Lina_0と伝送線路Lina_1との間において入力線路31aに接続される。増幅回路Cell_1の逆相入力端子は、伝送線路Linb_0と伝送線路Linb_1との間において入力線路31bに接続される。増幅回路Cell_1の正相出力端子は、伝送線路Louta_0と伝送線路Louta_1との間において出力線路32aに接続される。増幅回路Cell_1の逆相出力端子は、伝送線路Loutb_0と伝送線路Loutb_1との間において出力線路32bに接続される。増幅回路Cell_2の正相入力端子は、伝送線路Lina_1と伝送線路Lina_2との間において入力線路31aに接続される。増幅回路Cell_2の逆相入力端子は、伝送線路Linb_1と伝送線路Linb_2との間において入力線路31bに接続される。増幅回路Cell_2の正相出力端子は、伝送線路Louta_1と伝送線路Louta_2との間において出力線路32aに接続される。増幅回路Cell_2の逆相出力端子は、伝送線路Loutb_1と伝送線路Loutb_2との間において出力線路32bに接続される。更に、増幅回路Cell_Nの正相入力端子は、伝送線路Lina_(N−1)と伝送線路Lina_Nとの間において入力線路31aに接続される。増幅回路Cell_Nの逆相入力端子は、伝送線路Linb_(N−1)と伝送線路Linb_Nとの間において入力線路31bに接続される。増幅回路Cell_Nの正相出力端子は、伝送線路Louta_(N−1)と伝送線路Louta_Nとの間において出力線路32aに接続される。増幅回路Cell_Nの逆相出力端子は、伝送線路Loutb_(N−1)と伝送線路Loutb_Nとの間において出力線路32bに接続される。なお、増幅回路Cell_3からCell_N−1についても、上記と同様に、それぞれの正相入力端子が入力線路31aに、それぞれの逆相入力端子が入力線路31bに、それぞれの正相出力端子が出力線路32aに、およびそれぞれの逆相出力端子が出力線路32bに接続される。
伝送線路Lina_0〜伝送線路Lina_N、伝送線路Linb_0〜伝送線路Linb_N、伝送線路Louta_0〜伝送線路Louta_N、伝送線路Loutb_0〜伝送線路Loutb_Nのそれぞれは、分布定数線路であり、インダクタ、キャパシタ及び抵抗を備える。それぞれの伝送線路のキャパシタは、当該伝送線路に接続される増幅回路の静電容量(入力容量又は出力容量)を含むものとする。より詳細には、伝送線路Lina_i(iは1以上N以下の整数であり、以下同様。)のキャパシタは、増幅回路Cell_iの正相入力端子の入力容量を含む。伝送線路Linb_iのキャパシタは、増幅回路Cell_iの逆相入力端子の入力容量を含む。伝送線路Louta_iのキャパシタは、増幅回路Cell_iの正相出力端子の出力容量を含む。伝送線路Loutb_iのキャパシタは、増幅回路Cell_iの逆相出力端子の出力容量を含む。よって、それぞれの伝送線路のキャパシタには下限(少なくとも当該伝送線路に接続される増幅回路の入力容量以上あるいは出力容量以上の値)がある。なお、それぞれのキャパシタには増幅回路の入力端子の入力容量あるいは出力端子の出力容量以外にもそれらを接続する電気配線等の寄生容量を含む場合があり、必要に応じてそれらの値も考慮される。また、ここでは、それぞれの伝送線路の抵抗値はゼロと仮定する。
伝送線路Lina_i、伝送線路Louta_i、伝送線路Linb_i及び伝送線路Loutb_iの特性インピーダンスの値Zは、Z=(L/C)1/2となる(ここでL、Cは、それぞれ、伝送線路のインダクタ、キャパシタであり、伝送線路Lina_i、伝送線路Louta_i、伝送線路Linb_i及び伝送線路Loutb_iのそれぞれに応じて個別に設定されるが、本実施形態では例えば、それぞれの伝送線路がいずれも同じ形状の配線によって構成される場合に伝送線路Lina_i、伝送線路Louta_i、伝送線路Linb_i及び伝送線路Loutb_iの全てにおいて同一と考えることにする。以下の遮断周波数と位相速度についても同様に考える。)。伝送線路Lina_i、伝送線路Louta_i、伝送線路Linb_i及び伝送線路Loutb_iの遮断周波数fは、f〜(L×C)−1/2となる。また、伝送線路Lina_i、伝送線路Louta_i、伝送線路Linb_i及び伝送線路Loutb_iの位相速度vは、v=(L×C)1/2である。
入力端子Dinaから入力された差動信号の正相成分は、前置増幅部2の前置増幅回路21aによって増幅された後にインピーダンス変換部4のインピーダンス変換回路41aと進行波型増幅器3の入力線路31aとを介して進行波型増幅器3のN個の増幅回路Cell_1〜Cell_Nのそれぞれの正相入力端子に入力される。そして増幅回路Cell_1〜Cell_Nによって増幅された差動信号の正相成分は、それぞれの正相出力端子から出力され、進行波型増幅器3の出力線路32aを介して出力端子Doutaから外部機器に出力される。入力端子Dinbから入力された差動信号の逆相成分は、前置増幅部2の前置増幅回路21bによって増幅された後にインピーダンス変換部4のインピーダンス変換回路41bと進行波型増幅器3の入力線路31bとを介して進行波型増幅器3のN個の増幅回路Cell_1〜Cell_Nに入力される。そして増幅回路Cell_1〜Cell_Nによって増幅された差動信号の逆相成分は、それぞれの逆相出力端子から出力され、進行波型増幅器3の出力線路32bを介して出力端子Doutbから外部機器に出力される。
伝送線路Lina_(i−1)から出力された正相成分が伝送線路Lina_i及び増幅回路Cell_(i+1)を通過する時間と、伝送線路Lina_(i−1)から出力された正相成分が増幅回路Cell_i及び伝送線路Louta_iを通過する時間とは等しく設定される。これは、例えば、正相成分が伝送線路Lina_iを通過する時間と正相成分が伝送線路Louta_iを通過する時間とを等しくすると共に、増幅回路Cell_iと増幅回路Cell_(i+1)とに同じ回路定数を有する同じ回路構成の差動増幅器を使用することで行われる。上述した通り、各伝送線路の位相速度を同じにすることで正相成分が伝送線路Lina_iを通過する時間と伝送線路Louta_iを通過する時間とは等しくなる。また、それぞれ同じ差動増幅器の入力端子から出力端子まで信号が通過する時間は同じとなるからである。伝送線路Linb_(i−1)から出力された逆相成分が伝送線路Linb_i及び増幅回路Cell_(i+1)を通過する時間と、伝送線路Linb_(i−1)から出力された逆相成分が増幅回路Cell_i及び伝送線路Loutb_iを通過する時間とは等しく設定される。これは、例えば、逆相成分が伝送線路Linb_iを通過する時間と伝送線路Loutb_iを通過する時間とを等しくすると共に、増幅回路Cell_iと増幅回路Cell_(i+1)とに同じ回路定数を有する同じ回路構成の差動増幅器を使用することで行われる。上述した通り、各伝送線路の位相速度を同じにすることで逆相成分が伝送線路Linb_iを通過する時間と逆相成分が伝送線路Loutb_iを通過する時間とは等しくなる。また、それぞれ同じ差動増幅器の入力端子から出力端子まで信号が通過する時間は同じとなるからである。これらはi=1〜N−1について行うことができる。更に、正相成分が伝送線路Lina_Nを通過する時間と正相成分が伝送線路Louta_Nを通過する時間とは等しく設定され、逆相成分が伝送線路Linb_Nを通過する時間と逆相成分が伝送線路Loutb_Nを通過する時間とは等しく設定される。このため、増幅器1によって増幅された後に出力端子Doutaから出力される正相成分と増幅器1によって増幅された後に出力端子Doutbから出力される逆相成分との間の位相差は、入力端子Dinaに入力される正相成分と入力端子Dinbに入力される逆相成分との間の位相差と同一となる(増幅器1に入力される時の正相成分と逆相成分との間の位相差が、増幅器1から出力される時まで保持される)。すなわち、増幅器1は、入力端子Dinaに入力される差動信号の正相成分と入力端子Dinbに入力される差動信号の逆相成分との間の位相差(差動信号の位相差)を維持しつつ差動信号を増幅し、増幅後の差動信号の正相成分を出力端子Doutaから出力し、増幅後の差動信号の逆相成分を出力端子Doutbから出力するように、設計されている。これは、例えば、前置増幅部2、インピーダンス変換部4、進行波型増幅器3のそれぞれにおいて、差動信号の位相差が維持されるように上述した設定を行うことで可能となる。
上記の構成を有する増幅器1の正相側回路3aにおいて(正相側回路3aについての下記の事項は、逆相側回路3bにおいても同様に成り立つ)、前置増幅部2の電圧利得は、前置増幅部2の出力抵抗の抵抗値を増減させることで増減することができる。具体的には、例えば、増幅回路21a1の電圧利得(前置増幅回路21aの電圧利得Gain)は、前置増幅回路21aの出力抵抗(抵抗素子21a2)の抵抗値RLの増減に応じて増減するので、増幅回路21a1の電圧利得を増加させるためには、抵抗素子21a2の抵抗値RLを大きくすれば良い。抵抗素子21a2の抵抗値RLは、インピーダンス変換回路41aの入力インピーダンスの値が十分に大きいので、インピーダンス変換回路41aの入力インピーダンスの値を越えない範囲で、前置増幅部2の後段の進行波型増幅器3の入力線路31aのインピーダンス(進行波型増幅器3の入力インピーダンス)の値に依らずに設定できる。すなわち、前置増幅回路21aの出力抵抗(抵抗素子21a2)の抵抗値RLは、進行波型増幅器3の入力線路31aの特性インピーダンスの値と整合させなければならないという制約を受けずに設定することができる。
また、図4に示すような、インピーダンス変換部4を設けずに前置増幅部2が進行波型増幅器30に直接に接続される従来の構成の増幅器10において、前置増幅回路21aの出力抵抗(抵抗素子21a2)の抵抗値RLを増加させる場合に、抵抗素子21a2の抵抗値RLと進行波型増幅器30の入力インピーダンス(入力線路33aの伝送線路Lina_0等の分布定数線路それぞれの特性インピーダンス)の値とを整合させるために、進行波型増幅器30の入力インピーダンスの値も増加させる必要があり、よって、進行波型増幅器30の伝送線路Lina_0等の分布定数線路それぞれの特性インピーダンスに寄与するインダクタの値Lを大きくする必要があるが、インダクタの値Lを大きくすると当該分布定数線路に対する入力信号の遮断周波数fが低下することとなり、進行波型増幅器30に対する入力信号の周波数帯域が損なわれ光信号の変調に十分な周波数帯域を確保することが困難となる。これに対し、本願発明の実施形態に係る増幅器1の場合には、インピーダンス変換回路41aが前置増幅回路21aと入力線路31aとの間に設けられているので、前置増幅回路21aの出力抵抗(抵抗素子21a2)の抵抗値RLと進行波型増幅器3の入力インピーダンスの値とを整合させることなく、抵抗素子21a2の抵抗値RLの増減が可能となり、前置増幅回路21aの電圧利得Gainの調整が広い範囲で自由に行うことが出来る。従って、増幅器1の場合には、前置増幅回路21aの電圧利得Gainを調整する場合に進行波型増幅器3の入力インピーダンスの値を変更させる必要がないので、進行波型増幅器3に対する入力信号の周波数帯域を損なわずに前置増幅回路21aの電圧利得Gainを向上させることができる。それにより、増幅器1の電圧利得を向上することができる。なお、ここで、増幅回路21a1、21b1のぞれぞれの出力端子の出力インピーダンスは、それぞれに係る出力抵抗の抵抗値よりも十分に大きい。
また、増幅器1では、抵抗素子21b2の抵抗値を大きくしても進行波型増幅器3の入力インピーダンスの値を維持できるので、入力線路31aの伝送線路Lina_0等の分布定数線路のインダクタの値L及びキャパシタの値Cも維持できる。このため、入力線路31aのそれぞれの分布定数線路における位相速度vも維持できるので、出力線路32aの伝送線路Louta_0等の分布定数線路における位相速度との整合も維持でき、従って、入力線路31aと出力線路32aとの間における位相速度の整合性の低下に起因する帯域制限も回避できる。上述した通り、各伝送線路の位相速度を同じに設定しておくことで、例えば、正相成分が伝送線路Lina_iを通過する時間と、正相成分が伝送線路Louta_iを通過する時間とを等しくすることができる。
次に、図2を参照して、本願発明の実施形態に係る増幅器1の効果の一例を説明する。図2の(A)部は、図4に示す従来の増幅器10の入力信号(差動信号の正相成分)に係る電圧利得の周波数特性を示す図である。図2の(B)部は、図1に示す本願発明の実施形態に係る増幅器1の入力信号(差動信号の正相成分)に係る電圧利得の周波数特性を示す図である。図2の(A)部の横軸及び(B)部の横軸は、増幅器10または増幅器1に入力される正相成分の周波数[GHz]であり、図2の(A)部の縦軸及び(B)部の縦軸は、増幅器10または増幅器1の電圧利得[dB]である。なお、図2に示す結果は、進行波型増幅器3及び進行波型増幅器30の増幅回路Cell_iの数Nが5で、それぞれ差動増幅器の個数が5の場合に得られる結果である。
図2の(A)部に示す曲線G1は、入力線路33aの分布定数線路の特性インピーダンスの値Zが50[Ω]であり、抵抗素子21a2の抵抗値RLと入力線路33aの終端抵抗である抵抗素子33a1の抵抗値とが等しく共に50[Ω]である場合に得られる結果である(上述したように、ここでは差動信号の正相成分と逆相成分とについてそれぞれに係る回路定数等は同じに設定している。従って、抵抗素子21b2の抵抗値は抵抗素子21a2の抵抗値RLと同じにし、抵抗素子33b1の抵抗値は抵抗素子33a1の抵抗値と同じ50[Ω]にしている。しかし、以下では(A)部についても(B)部についても正相成分に係る条件についてのみ述べ、逆相成分に係る条件については省略する。特にことわらない限り、正相成分に係る回路定数等の設定と逆相成分に係る回路定数等の設定は同じとする)。図2の(A)部に示す曲線G2は、入力線路33aの分布定数線路の特性インピーダンスの値Zが50[Ω]であり、抵抗素子21a2と抵抗素子33a1の抵抗値とが等しく共に100[Ω]である場合に得られる結果である。図2の(B)部に示す曲線G3は、入力線路31aの分布定数線路の特性インピーダンスの値Zが50[Ω]であり、抵抗素子21a2の抵抗値RLと入力線路31aの終端抵抗である抵抗素子31a1の抵抗値とが等しく共に50[Ω]である場合に得られる結果である。図2の(B)部に示す曲線G4は、入力線路31aの分布定数線路のインピーダンスの値Zが50[Ω]であり、抵抗素子21a2の抵抗値RLが100[Ω]であり、抵抗素子31a1の抵抗値が50[Ω]である場合に得られる結果である。曲線G1に示す結果〜曲線G4に示す結果では、抵抗素子21a2の抵抗値RLが変更されても、入力線路33aの分布定数線路の特性インピーダンスの値Z及び入力線路31aの分布定数線路の特性インピーダンスの値Zは、変更されず同一である。
曲線G2は、曲線G1に対し、抵抗素子21a2の抵抗値RLが2倍になっているので、前置増幅回路21aの電圧利得Gainが2倍となることが期待される。実際、周波数がゼロのときには、曲線G1の電圧利得は16[dB]程度であり、曲線G2の電圧利得が22[dB]程度であるので、曲線G2は、曲線G1と比較して電圧利得が6dB(2倍に相当する)程度増えている(これは、前置増幅部2の電圧利得が2倍増えたことで増幅器1の電圧利得が2倍増えたことを示している)。しかし、周波数が高くなると、曲線G1及び曲線G2の何れにおいても、電圧利得が右下がりに低下して行き、特に、曲線G2の方が曲線G1よりも電圧利得の低下の度合いが大きくなる。例えば、周波数が20[GHz]付近では、曲線G1と曲線G2とでは、電圧利得が同程度(15〜16dB)となっているが、周波数がゼロのときには曲線G2の方が曲線G1よりも電圧利得が大きかったので、曲線G2の方が曲線G1よりも電圧利得の低下の度合いが大きいことが分かる。これは、前置増幅回路21aの電圧利得Gainを増加させるために抵抗素子21a2の抵抗値RLを増加させても、入力線路33aの伝送線路Lina_iの特性インピーダンスの値Zを増加させなかったためにインピーダンスの不整合が生じ、それによって高周波になるほど信号を劣化させるようになり増幅器10の電圧利得を低下させたことが主たる原因と考えられる。
これに対し、曲線G3は、インピーダンス変換回路41a作用によって前置増幅回路21aの出力抵抗の値が抵抗素子21a2の抵抗値RLのみによって決まる(進行波型増幅器3の入力線路31aの抵抗素子31a1は前置増幅回路21aの出力抵抗に影響しなくなる)、曲線G3における前置増幅回路21aの出力抵抗の値(抵抗値RL)は曲線G1における前置増幅回路21aの出力抵抗の値(抵抗値RLの1/2)の2倍となり、曲線G3は、曲線G1に比較して電圧利得が2倍となることが期待される。実際、周波数がゼロのときには、曲線G1の電圧利得は16[dB]程度であり、曲線G3の電圧利得は20[dB]程度であるので、増幅器1の電圧利得は、増幅器10の電圧利得の約1.6倍(前置増幅回路21aの電圧利得Gainが2倍になっても、インピーダンス変換回路41aの影響によって増幅器1の電圧利得は増幅器10の電圧利得の2倍未満となる)となっている。更に、曲線G4は、曲線G3に比較して、抵抗素子21a2の抵抗値RLが2倍になっているので、さらに電圧利得が2倍となることが期待される。実際、周波数がゼロのときには、曲線G3の電圧利得は20[dB]程度であり、曲線G4の電圧利得が26[dB]程度であるので、増幅器1においては、曲線G4は曲線G3に比較して電圧利得は6[dB](2倍に相当する)程度増えている。
次に、図3に示す前置増幅回路21aとインピーダンス変換回路41aとの具体的な構成を用いて、増幅器1の効果の他の一例を説明する。増幅器1は、図2(特に図2の(B)部)に示す上記の効果を奏すると共に、例えば以下に示す効果を奏することができる。なお、以下では特にことわらない限り、前置増幅回路21bの構成を図3に示す前置増幅回路21aの構成と同様の構成とすると共に、インピーダンス変換回路41bの構成を図3に示すインピーダンス変換回路41aの構成と同様の構成とするものとする。すなわち、前置増幅回路21a及びインピーダンス変換回路41aについての以下の説明は、前置増幅回路21b及びインピーダンス変換回路41bにおいても同様であるとする。
図3は、本願発明の実施形態における前置増幅回路21aの増幅回路21a1及び前置増幅回路21bの増幅回路21b1の具体的な構成の一例と、インピーダンス変換回路41a,41bの具体的な構成の一例とを示す図である(なお、簡略化のため、図3には、正相側回路3aの入力線路31a及び出力線路32aの表示と、逆相側回路3bの入力線路31b及び出力線路32bの表示とが省略されている。)。
図3に示す増幅回路21a1は、トランジスタ22a1及び抵抗素子22a2を備え、図3に示す増幅回路21b1は、トランジスタ22b1及び抵抗素子22b2を備える。図3に示すインピーダンス変換回路41aは、トランジスタ41a1(正相トランジスタ)及び抵抗素子41a2を備え、図3に示すインピーダンス変換回路41bは、トランジスタ41b1(逆相トランジスタ)及び抵抗素子41b2を備える。なお、増幅回路21b1のトランジスタ22b1及び抵抗素子22b2のそれぞれの構成は増幅回路21a1のトランジスタ22a1及び抵抗素子22a2のそれぞれの構成と同様であり、インピーダンス変換回路41bのトランジスタ41b1及び抵抗素子41b2のそれぞれの構成はインピーダンス変換回路41aのトランジスタ41a1及び抵抗素子41a2のそれぞれの構成と同様であるので、以下、簡略化のため、トランジスタ22b1、抵抗素子22b2、入力端子41b3及び抵抗素子41b2についての説明を省略する。
図3に示すトランジスタ22a1は、NPN型のバイポーラトランジスタ(bipolar transistor)である。トランジスタ22a1のベース(b)(制御端子)は、入力端子Dinaに接続される。なお、図示していないが、入力端子Dinaには、外部機器の出力端子の出力インピーダンスあるいは伝送線路の特性インピーダンスとインピーダンス整合をとるために、終端抵抗が接続されていても良い。トランジスタ22a1のコレクタ(c)(他方の電流端子)は、前置増幅回路21aの内部で抵抗素子21a2の一端に接続され、抵抗素子21a2の他端は電源Vccに接続されている。トランジスタ22a1のコレクタ(c)は、前置増幅回路21aの出力端子21a3に一致し、トランジスタ41a1のベース(b)(制御端子)に接続される。トランジスタ22a1のエミッタ(e)(一方の電流端子)は、抵抗素子22a2を介して接地されている。
図3に示すインピーダンス変換回路41aは、エミッタフォロワ回路である。トランジスタ41a1のベース(b)(制御端子)は入力端子41a3に接続され、この入力端子41a3を介して前置増幅部2の前置増幅回路21aの出力端子21a3(トランジスタ22a1のコレクタ(c))に接続される。トランジスタ41a1のエミッタ(e)(一方の電流端子)は出力端子41a4に接続される。トランジスタ41a1のエミッタ(e)は抵抗素子41a2を介して接地される。トランジスタ41a1のエミッタ(e)は、インピーダンス変換回路41aの出力端子41a4に一致し、進行波型増幅器3の正相側回路3aの入力端子3a1(入力線路31aの伝送線路Lina_0の一端)に接続される。トランジスタ41a1のコレクタ(c)は、電源Vccに接続されている。
インピーダンス変換回路41aの出力端子41a4の出力インピーダンスは、エミッタフォロワ回路の出力インピーダンスに等しくなる。エミッタフォロワ回路の出力インピーダンスは、主にトランジスタ41a1の特性に依存する。エミッタフォロワ回路の電圧利得は1以下であり、出力インピーダンスを小さくしても電圧利得はほとんど変わらない。そのため、寄生容量等の影響によって入力線路31aの周波数帯域が低下するような場合に、必要に応じて出力インピーダンスを入力線路31aの特性インピーダンスよりも小さくして入力線路31aの周波数帯域を向上するように調整することができる。なお、インピーダンス変換部4の出力端子41a4の出力インピーダンスは、進行波型増幅器3の入力線路31aの特性インピーダンスよりも小さく、インピーダンス変換部4の出力端子41b4の出力インピーダンスは、進行波型増幅器3の入力線路31bの特性インピーダンスよりも小さい。
なお、トランジスタ41a1として、n型のMOSトランジスタ(metal-oxide-semiconductor field-effect transistor)が用いられてもよく、インピーダンス変換回路41aとして、ダーリントン接続(Darlington transistor)が用いられてもよい。また、前置増幅回路21a及び前置増幅回路21bは、図3に示す構成の他に、より複雑な構成として例えばカスコード構成、Cherry−Hooper構成を取っても良い。
増幅器1の前置増幅部2及びインピーダンス変換部4に図3に示す構成が適用される場合、増幅器1の入力線路31aのキャパシタ31a2に印加される電圧値は、(電源Vccの電圧)−RL×I1−Vbc、となる。ここで、RLは、抵抗素子21a2の抵抗値、I1は、抵抗素子21a2を流れる電流の電流値であり、Vbcは、トランジスタ22a1のベース−エミッタ間の電圧である。
増幅器1,10の何れも、前置増幅回路21aの電圧利得Gainは、前置増幅回路21aの出力抵抗の抵抗値の増減に応じて増減する。また、増幅器1,10の何れも、前置増幅回路21aの電圧利得Gainは、抵抗素子22a2の抵抗値Reの増減とは逆向きに増減する。従来の増幅器10の増幅回路21a1に対して図3に示す構成を適用した場合には、増幅器10にはインピーダンス変換部4が設けられていないので前置増幅回路21aの出力抵抗としては互いに並列接続された抵抗素子21a2と抵抗素子33a1とが共に寄与することから(抵抗素子21a2と抵抗素子33a1とは共に抵抗値RLを有し、入力線路33aの分布定数線路それぞれの抵抗値はゼロである)、増幅器10の前置増幅回路21aの電圧利得Gainは、(前置増幅回路21aの出力抵抗の抵抗値)/(増幅回路21a1の抵抗素子22a2の抵抗値Re)=(RL/2)/Reとなる。これに対し、本願発明の実施形態に係る増幅器1の場合、インピーダンス変換部4が設けられていることから前置増幅回路21aの出力抵抗としては、抵抗素子21a2の抵抗値RLのみが寄与することになるので、増幅器1の前置増幅回路21aの電圧利得Gainは、(前置増幅回路21aの出力抵抗の抵抗値)/(増幅回路21a1の抵抗素子22a2の抵抗値Re)=RL/Reとなる。
そこで、前置増幅回路21aの電圧利得Gainを増加させるためには、まず、前置増幅回路21aの出力抵抗の抵抗値RLを大きくすることが考えられる。従来の増幅器10の場合において、前置増幅回路21aの出力抵抗の抵抗値を大きくする場合、前置増幅回路21aの出力抵抗の抵抗値と進行波型増幅器30の入力インピーダンスの値とを整合させるために、進行波型増幅器30の入力インピーダンスの値も大きくする必要がある(なお、前置増幅回路21aの出力抵抗の抵抗値を変更しても進行波型増幅器30の入力インピーダンスを変更させない場合には、上記した図2の(A)部の曲線G2に示すように、インピーダンスの不整合によって、前置増幅回路21aの電圧利得Gainの周波数特性に大きなリプル(ripple)が生じる。)。進行波型増幅器30の入力インピーダンスは、入力線路33aの伝送線路Lina_0等の分布定数線路それぞれが有する特性インピーダンス(Z=(L/C)1/2)とみなせるので、進行波型増幅器30の入力インピーダンスの値(特性インピーダンスの値Z)を大きくするには、それぞれの分布定数線路のキャパシタの値Cを小さくしたり、それぞれの分布定数線路のインダクタの値Lを大きくする必要がある。それぞれの分布定数線路のキャパシタの値Cには上述した通り下限があるので、進行波型増幅器30の入力インピーダンスの値を大きくするには、主にそれぞれの分布定数線路のインダクタの値Lを大きくすることになる。しかしながら、それぞれの分布定数線路のインダクタの値Lを大きくすると、入力線路33aの伝送線路Lina_0等の分布定数線路それぞれの遮断周波数(f〜(L×C)−1/2)が低下するので、入力信号に対して十分な周波数帯域を確保することが困難となる。それにより、例えば、光信号の変調に必要な高速動作を十分に行えなくなるといった不都合を生じる。更に、入力線路33aのそれぞれの分布定数線路のL,Cが変更されることによって、入力線路33aのそれぞれの分布定数線路の位相速度vも変更されるので、入力線路33aにおける位相速度vと出力線路32aにおける位相速度vとの整合性が低下し、それによって、このような位相速度vの整合性の低下に起因した帯域制限が生じる場合もある。
これに対し、本願発明の実施形態に係る増幅器1の場合、前置増幅回路21aの出力抵抗の抵抗値を大きくしても、前置増幅部2と進行波型増幅器3との間にインピーダンス変換部4が設けられているため、進行波型増幅器3の入力インピーダンスの値を前置増幅回路21aの出力抵抗の抵抗値の大きさに合わせて変更する必要がない。従って、増幅器1において、入力線路31aの分布定数線路のそれぞれにおける遮断周波数fの低下を回避することができる。更に、増幅器1において、入力線路31aと出力線路32aとの間の位相速度vの整合性の低下をも回避できる。
また、前置増幅回路21aの出力抵抗の抵抗値を大きくせずに前置増幅回路21aの電圧利得Gainを増加させるためには、増幅回路21a1の抵抗素子22a2の抵抗値Reを小さくすることも考えられる。増幅器1,10の何れも、前置増幅回路21aに入力可能な最大電圧値VinLimit[V]は、Re×I1+Vbeである(Vbeはトランジスタ22a1のベース-エミッタ間の電圧)。従って、抵抗素子22a2の抵抗値Reを小さくした場合に前置増幅回路21aの入力信号の最大振幅に対して同じ最大電圧値VinLimitを維持するためには、I1を大きくする必要がある。しかし、I1を大きくすれば、前置増幅回路21aの消費電力も増加し、低消費電力化という点で好ましくない。
これに対し、本願発明の実施形態に係る増幅器1において、インピーダンス変換部4が前置増幅部2と進行波型増幅器3との間に設けられているので、増幅回路21a1の抵抗素子22a2の抵抗値Reを小さくし消費電力を増加させなくとも(さらに上記したように進行波型増幅器3の入力インピーダンスとの整合性をとることもなく)、前置増幅回路21aの出力抵抗の抵抗値を大きくすれば前置増幅回路21aの電圧利得Gainを増加させることができる。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
例えば、光通信用ドライバIC等において用いられ、前置増幅回路と進行波型増幅回路とを備える増幅回路に対し、周波数帯域を損なわずに電圧利得を向上させる場合に適用できる。
1,10…増幅器、2…前置増幅部、21a,21b…前置増幅回路、21a1,21b1,Cell_1,Cell_2,Cell_N…増幅回路、22a1,22b1,41a1,41b1…トランジスタ、21a2,21b2,22a2,22b2,31a1,31b1,32a1,32b1,33a1,33b1,41a2,41b2…抵抗素子、3,30…進行波型増幅器、3a…正相側回路、3b…逆相側回路、31a,31b,33a,33b…入力線路、32a,32b…出力線路、31a2,31b2…キャパシタ、4…インピーダンス変換部、41a,41b…インピーダンス変換回路、3a1,3b1,41a3,41b3,Dina,Dinb…入力端子、21a3,21b3,41a4,41b4,Douta,Doutb…出力端子、G1,G2,G3,G4…曲線、Lina_0,Lina_1,Lina_2,Lina_(N−1),Lina_N,Linb_0,Linb_1,Linb_2,Linb_(N−1),Linb_N,Louta_0,Louta_1,Louta_2,Louta_(N−1),Louta_N,Loutb_0,Loutb_1,Loutb_2,Loutb_(N−1),Loutb_N…伝送線路、V1a,V1b、Vcc…電源。

Claims (7)

  1. 差動入力信号を受けて、該差動入力信号に応じて差動出力信号を生成する増幅器であって、
    前記差動入力信号を受け、前記差動入力信号を増幅して第1の差動信号として第1の出力インピーダンスで出力する前置増幅部と、
    前記第1の出力インピーダンスよりインピーダンスが大きい第1の入力インピーダンスで前記第1の差動信号を受け、前記第1の差動信号を第2の差動信号に変換して前記第1の入力インピーダンスよりインピーダンスが小さい第2の出力インピーダンスで出力するインピーダンス変換部と、
    前記第2の差動信号を受けて、前記第2の差動信号を増幅して前記差動出力信号として出力する進行波型増幅部と、
    を備える増幅器。
  2. 前記前置増幅部は、
    前記第1の差動信号の正相成分を出力する第1の正相出力端子と、該第1の正相出力端子と電源との間に接続された第1の抵抗素子と、を有する正相前置回路と、
    前記第1の差動信号の逆相成分を出力する第1の逆相出力端子と、該第1の逆相出力端子と該電源との間に接続された第2の抵抗素子と、を有する逆相前置回路と、
    を備え、
    前記インピーダンス変換部は、
    前記第1の差動信号の正相成分を受ける第1の正相入力端子と、
    前記第1の差動信号の逆相成分を受ける第1の逆相入力端子と、
    を備え、
    前記第1の抵抗素子のインピーダンスは、前記第1の正相入力端子の入力インピーダンスより小さく、
    前記第2の抵抗素子のインピーダンスは、前記第1の逆相入力端子の入力インピーダンスよりも小さい、
    請求項1に記載の増幅器。
  3. 前記インピーダンス変換部は、
    前記第1の差動信号の正相成分を前記第1の正相入力端子で受けて、前記第2の差動信号の正相成分を第2の正相出力端子から出力する正相変換回路と、
    前記第1の差動信号の逆相成分を前記第1の逆相入力端子で受けて、前記第2の差動信号の逆相成分を第2の逆相出力端子から出力する逆相変換回路と、
    を備え、
    前記第1の正相入力端子の入力インピーダンスは、前記第2の正相出力端子の出力インピーダンスより大きく、
    前記第1の逆相入力端子の入力インピーダンスは、前記第2の逆相出力端子の出力インピーダンスより大きい、
    請求項2に記載の増幅器。
  4. 前記進行波型増幅部は、
    前記第2の差動信号の正相成分を受ける第2の正相入力端子と、該第2の正相入力端子が一端に接続される正相入力線路と、前記第2の差動信号の逆相成分を受ける第2の逆相入力端子と、該第2の逆相入力端子が一端に接続される逆相入力線路と、
    を備え、
    前記正相変換回路は、前記第1の正相入力端子に制御端子が接続されると共に前記第2の正相出力端子に一方の電流端子が接続された正相トランジスタを備え、
    前記逆相変換回路は、前記第1の逆相入力端子に制御端子が接続されると共に前記第2の逆相出力端子に一方の電流端子が接続された前記正相トランジスタと同じ構成の逆相トランジスタを備え、
    前記第2の正相出力端子の出力インピーダンスは、前記正相入力線路の特性インピーダンスより小さく、
    前記第2の逆相出力端子の出力インピーダンスは、前記逆相入力線路の特性インピーダンスより小さい、
    請求項3に記載の増幅器。
  5. 前記第1の抵抗素子のインピーダンスは、前記第2の正相出力端子の出力インピーダンスより大きく、
    前記第2の抵抗素子のインピーダンスは、前記第2の逆相出力端子の出力インピーダンスより大きい、
    請求項4に記載の増幅器。
  6. 前記正相前置回路の電圧利得は、前記第1の抵抗素子の抵抗値に比例し、
    前記逆相前置回路の電圧利得は、前記第2の抵抗素子の抵抗値に比例する、
    請求項2〜5のいずれか1項に記載の増幅器。
  7. 前記正相前置回路と前記逆相前置回路は、同一の回路構成によってそれぞれ構成され、
    前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値は、同じ値に設定されている、
    請求項2〜6のいずれか1項に記載の増幅器。
JP2015208561A 2015-10-23 2015-10-23 増幅器 Pending JP2017085219A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015208561A JP2017085219A (ja) 2015-10-23 2015-10-23 増幅器
US15/299,288 US9825602B2 (en) 2015-10-23 2016-10-20 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015208561A JP2017085219A (ja) 2015-10-23 2015-10-23 増幅器

Publications (1)

Publication Number Publication Date
JP2017085219A true JP2017085219A (ja) 2017-05-18

Family

ID=58562048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015208561A Pending JP2017085219A (ja) 2015-10-23 2015-10-23 増幅器

Country Status (2)

Country Link
US (1) US9825602B2 (ja)
JP (1) JP2017085219A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10554176B2 (en) * 2015-10-27 2020-02-04 Telefonaktiebolaget Lm Ericsson (Publ) Distributed power amplifiers
WO2020172848A1 (zh) * 2019-02-28 2020-09-03 深圳市傲科光电子有限公司 行波放大器和信息收发设备
JP2022115310A (ja) * 2021-01-28 2022-08-09 セイコーエプソン株式会社 集積回路
US20230053023A1 (en) * 2021-08-13 2023-02-16 Globalfoundries U.S. Inc. Amplifier having distributed differential positive feedback

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284004A (ja) * 1990-03-30 1991-12-13 Toshiba Corp エミッタフォロア回路
JP2006054765A (ja) * 2004-08-16 2006-02-23 Fujitsu Ltd 増幅器及び差動型分布増幅器
WO2009069814A1 (ja) * 2007-11-30 2009-06-04 Nec Corporation 光受信回路および信号処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088988B2 (ja) 1997-12-24 2000-09-18 住友大阪セメント株式会社 進行波型光変調器及び光変調方法
JP4075438B2 (ja) 2002-04-08 2008-04-16 日本電気株式会社 信号増幅器および集積回路
US7227878B1 (en) * 2002-04-23 2007-06-05 Vitesse Semiconductor Corporation Differential opto-electronics transmitter
US7088179B2 (en) * 2003-09-15 2006-08-08 Analog Devices, Inc. Single-ended input, differential output low noise amplifier
US8150270B2 (en) * 2008-03-31 2012-04-03 Kitel Technologies Llc Compact high-speed modulator driver method and apparatus
JP5617741B2 (ja) 2011-03-31 2014-11-05 住友電気工業株式会社 分布定数型増幅器
US9306541B2 (en) * 2011-04-11 2016-04-05 Nec Corporation Semiconductor integrated circuit
JP2013239952A (ja) 2012-05-16 2013-11-28 Sumitomo Electric Ind Ltd 進行波型増幅器
US20150070097A1 (en) * 2012-09-23 2015-03-12 Dsp Group, Ltd. Configurable multimode multiband integrated distributed power amplifier
JP2017017411A (ja) * 2015-06-29 2017-01-19 住友電気工業株式会社 進行波型増幅器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284004A (ja) * 1990-03-30 1991-12-13 Toshiba Corp エミッタフォロア回路
JP2006054765A (ja) * 2004-08-16 2006-02-23 Fujitsu Ltd 増幅器及び差動型分布増幅器
WO2009069814A1 (ja) * 2007-11-30 2009-06-04 Nec Corporation 光受信回路および信号処理方法

Also Published As

Publication number Publication date
US20170117860A1 (en) 2017-04-27
US9825602B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
US8150270B2 (en) Compact high-speed modulator driver method and apparatus
JP2017085219A (ja) 増幅器
CN114762249A (zh) 电放大器
US20110227675A1 (en) High Bandwidth Programmable Transmission Line Equalizer
JP6102198B2 (ja) 増幅回路
JP3399329B2 (ja) 演算増幅器
JPWO2020110252A1 (ja) アクティブサーキュレータ
TWI721932B (zh) 多級放大電路
US9641127B1 (en) Operational transconductance amplifier of improved linearity
JP5120157B2 (ja) 増幅回路および光変調器用ドライバ回路
JP5418162B2 (ja) トランスインピーダンスアンプ
US9985589B2 (en) System and method for improving total harmonic distortion of an amplifier
JP7497316B2 (ja) 周波数特性可変差動リニアアンプ
JP6615408B1 (ja) 可変利得増幅器
US10116269B1 (en) Differential amplifier with extended bandwidth and THD reduction
JP5302356B2 (ja) 差動トランスインピーダンス増幅器
WO2023100225A1 (ja) 単相差動変換回路
JP5144474B2 (ja) 加算器並びにそれを用いた電力合成器、直交変調器、直交復調器、電力増幅器、送信機、及び無線通信機
JP2010205747A (ja) レーザダイオード駆動回路
US6281750B1 (en) Transistor amplifier
CN111434033B (zh) 一种用于光通信设备中的放大器及其方法
JP5571732B2 (ja) 差動増幅器
US8299854B2 (en) Circuit for power amplification of an input signal and signal emission system incorporating such a circuit
US20100052790A1 (en) Amplifier circuit
CN117837080A (zh) 多赫蒂放大电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190806