JP5338810B2 - ドライバー回路、及び信号入力方法 - Google Patents
ドライバー回路、及び信号入力方法 Download PDFInfo
- Publication number
- JP5338810B2 JP5338810B2 JP2010509242A JP2010509242A JP5338810B2 JP 5338810 B2 JP5338810 B2 JP 5338810B2 JP 2010509242 A JP2010509242 A JP 2010509242A JP 2010509242 A JP2010509242 A JP 2010509242A JP 5338810 B2 JP5338810 B2 JP 5338810B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- input
- voltage
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
また、差動アンプ構成の回路として特許文献1〜特許文献3に記載される回路が知られている。図13は、特許文献1に記載された差動アンプ構成を採用したドライバー回路を示す回路図である。このドライバー回路は、2段の入力バッファ回路2、3と1段の出力回路1から構成されている。GNDは接地端子、VEEは電源電圧、IN0は入力端子、R1、R2は負荷抵抗、Q1〜Q4はトランジスタ、CSは定電流源、VCASは電圧端子、Iは電流源CSを流れる電流、OUTとOUTBは差動出力端子である。この特許文献1に記載されたドライバー回路の動作を簡単に説明する。単相信号である入力信号が入力端子IN0に加えられ、入力バッファ回路2で単相信号が差動の両相信号に変換される。入力バッファ回路2の出力信号は、差動アンプであるバッファ回路3において増幅され、エミッタフォロワ回路等を介して最終出力段の出力回路1へ受け渡される。出力回路1は、スイッチングするトランジスタQ1、Q2のミラー容量を低減し帯域を向上させるために、スイッチングするトランジスタQ1、Q2のコレクタ側にベースを接地したトランジスタQ3、Q4を縦積みにしたカスコード型アンプである。
光変調器を駆動するドライバー回路では、構成する半導体デバイスの特性には高速化と共に、高振幅化の観点から高耐圧が要求される。10Gb/s以上のドライバー回路は、現在、耐圧が4V以上あるGaAs系のHEMT (High Electron Mobility Transistor) やHBT、InP系のダブルHBTに限定されて使用されている。
図14にカスコード接続を有しない通常の差動アンプで構成された変調器ドライバー回路の出力回路1aを示す。図15A〜図15Bは、出力回路1aの各端子の信号波形を示している。図14において、Q1とQ2はスイッチングするトランジスタである。抵抗R1、R2は出力振幅を生成するための負荷抵抗で、これらの負荷抵抗と外部負荷(変調器の内部抵抗)及び定電流源CSの電流Iとで出力振幅がきまる。図14のドライバー回路の出力回路1aにおいて、必要な出力振幅を4.9V以上とすると、出力端子OUTB側(図15A参照)がHIGHレベルになるとスイッチングトランジスタQ1のエミッタ−コレクタ間の電圧(VCE)として6Vの電位が印加される(図15B参照)。従って、スイッチングトランジスタQ1、Q2には6V以上のVCE耐圧が必要となる。
前記第1のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値VE、オフするときのエミッタ-コレクタ間電圧を電圧値VEOとすると、前記入力信号がHIGHレベルのときは当該HIGHレベルの電圧値と前記電圧値VEとの差分に対応する電圧レベルの信号、前記入力信号がLOWレベルのときは当該LOWレベルの電圧値と前記電圧値VEOとの差分に対応する電圧レベルの信号を入力するドライバー回路である。
また、本発明は、入力信号をスイッチングトランジスタへ加え、前記スイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、前記第1のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値VE、オフするときのエミッタ-コレクタ間電圧を電圧値VEOとすると、前記入力信号がHIGHレベルのときは当該HIGHレベルの電圧値と前記電圧値VEとの差分に対応する電圧レベルの信号、前記入力信号がLOWレベルのときは当該LOWレベルの電圧値と前記電圧値VEOとの差分に対応する電圧レベルの信号を前記スイッチングトランジスタに縦列接続されたトランジスタの入力へ加える信号入力方法である。
(第1実施形態)
図1は本発明の第1実施形態に従ったドライバー回路11の構成を示す回路図である。この図に示すドライバー回路11は差動回路を用いて構成されている。GNDは接地端子、VEEは電源電圧、IN、INBは入力端子、OUTとOUTBは変調器(図示せず)を駆動する振幅を持つ信号を出力する差動出力端子である。Q1とQ2(本発明における第1のスイッチングトランジスタおよび第2のスイッチングトランジスタ)はスイッチングするトランジスタ対で、Q3とQ4(本発明における第1のトランジスタおよび第2のトランジスタ)はそれぞれトランジスタQ1,Q2にカスコード接続されたトランジスタである。CSは定電流源であり、トランジスタQ1、Q2のエミッタと電源電圧VEEとの間に接続されており、Iは定電流源CSを流れる電流である。トランジスタQ3、Q4の各コレクタと接地端子GNDとの間に接続された抵抗R1、R2は出力振幅を持つ信号を生成するための負荷抵抗である。これらの負荷抵抗と外部負荷(変調器の内部抵抗)及び定電流源CSに流れる電流Iとで出力振幅がきまる。INCASとINCASBはカスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子である。スイッチングトランジスタQ1とQ2のベースに接続される入力端子INとINBには、変調器を駆動するデータ信号が入力される。これらのデータ信号と同期してレベルが反転された信号が、カスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子INCASとINCASBに入力される。
VA=VEE+VCSとなる。トランジスタがONとなるエミッタ-ベース間電圧をVB、エミッタ-コレクタ間電圧をVEとし、トランジスタがOFFになるエミッタ-ベース間電圧をVBO、エミッタ-コレクタ間電圧をVEOとし、トランジスタQ1,Q3(Q2、Q4)がONの時の抵抗R1(R2)の両端電圧をVRとすると、
2×VE=-VA-VR、2×VEO=-VAなる関係式が成り立つ。
端子INにかかる電圧は、VA-VB
端子INCASにかかる電圧は、VA-VE-VB
端子INBにかかる電圧は、VA-VBO
端子INCASBにかかる電圧は、VA-VEO-VBOとなる。以上が成り立つように端子IN、端子INBと端子INCAS、端子INCASBのHIGHレベルとLOWレベルの電圧を設定すれば、出力がHIGHレベルの時に、電圧VAがスイッチングトランジスタQ1(Q2)のエミッタ−コレクタ間とカスコード接続されたトランジスタQ3(Q4)のエミッタ−コレクタ間に均等にかかる。
図3に本発明の第2実施形態にかかるドライバー回路12の回路図を示す。また、図4A〜図4Dには、動作を説明するための各端子の波形を示す。図3に示すドライバー回路12は、入力バッファ回路2(本発明における第1の増幅手段)と、2つのバッファ回路3、4(本発明における第2の増幅手段および第3の増幅手段)及び差動回路を用いて構成された出力回路13で構成されている。入力バッファ回路2では、入力端子IN0に入力された単相のデータ信号が両相の差動データ信号に変換されて、2つのバッファ回路3、4に入力される。出力回路13は、差動回路で構成されており、スイッチングトランジスタ対Q1、Q2、これらのスイッチングトランジスタQ1,Q2にそれぞれカスコード接続されたトランジスQ3、Q4、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、トランジスタQ3、Q4のコレクタおよび接地端子GND間に接続された負荷抵抗R1、R2、トランジスタQ1、Q2のエミッタと電源電圧VEEの間に接続された定電流源CSから構成されている。
図5に本発明の第3実施形態にかかるドライバー回路14を示す。また、図6A〜図6D、図7A〜図7Cには、動作を説明するための各端子の波形を示す。図5に示すドライバー回路14は、差動回路で構成されており、スイッチングトランジスタ対Q1、Q2、これらのトランジスタ対Q1、Q2にカスコード接続された2つのトランジス対Q3、Q4およびQ5、Q6、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、負荷抵抗R1、R2、定電流源CSから構成されている。また、INCASとINCASBはカスコード接続されたトランジスタQ5とQ6の各ベースに接続された入力端子、INCAS1、INCAS1Bは、カスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子、INとINBは、スイッチングトランジスタQ1とQ2の各ベースに入力される入力信号が加えられる端子である。
なお、上述した説明では、スイッチングトランジスタにカスコード接続されたトランジスタの数を2としたが、これ以外の数のトランジスタをスイッチングトランジスタにカスコード接続しても良い。
図8に、本発明の第4実施形態にかかるドライバー回路を示す。図8に示すドライバー回路は、エミッタフォロワ回路5a、5b(本発明における第1の増幅手段および第2の増幅手段)と、出力回路15から構成されている。出力回路15は、差動回路を用いて構成されており、スイッチングトランジスタ対Q1、Q2(本発明における第1のスイッチングトランジスタおよび第2のスイッチングトランジスタ)、カスコード接続されたトランジス対Q3、Q4、Q5、Q6、Q7、Q8(本発明における第1のトランジスタおよび第2のトランジスタ)、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、負荷抵抗R1、R2、定電流源CSから構成されている。エミッタフォロワ回路5aは、入力端子IN、入力トランジスタQ9、Q11と、レベルシフトのダイオード(トランジスタをダイオード接続したもの)D1、D3、D5、D7、D9と、電流源抵抗R3、R5で構成される。また、エミッタフォロワ回路5bは、入力端子INB、入力トランジスタQ10、Q12と、レベルシフトのダイオードD2、D4、D6、D8、D10と、電流源抵抗R4、R6で構成されている。
図9は、本発明の第5実施形態によるドライバー回路16の構成を示す回路図である。この図に示すドライバー回路16は分布型回路によって構成されている。具体的には、ドライバー回路16は、入力端子IN、入力端子INCAS、入力側分布定数伝送線路19(本発明における入力側伝送線路)、入力終端抵抗Rin(本発明における入力側終端回路)、入力側バイアス回路18a、エミッタ接地トランジスタQ9(本発明における増幅回路)、トランジスタQ9にカスコード接続されたトランジスタQ10、トランジスタQ10の入力側分布定数伝送線路21、入力側分布定数伝送線路21の終端回路(終端抵抗)Rincas、トランジスタQ10のバイアス回路18b、出力側分布定数伝送線路20(本発明における出力側伝送線路)、出力終端抵抗Rout(本発明における出力側終端回路)、出力側バイアス回路18c、出力端子OUTから構成される。なお、Vbin1およびVbin2はバイアス電圧であり、VEEは電源電圧である。
出力端子OUTには4.0Vの振幅を持つ信号(図10A参照)が現れている。一方、エミッタ接地トランジスタQ9のエミッタ-コレクタ間電圧VCEは、最大2.6Vになっている(図10E参照)。また、カスコード接続されたトランジスタQ10のエミッタ-コレクタ間電圧VCEも最大2.6V以下になっている(図10D参照)。従って、使用するトランジスタQ9、Q10として、3VのVCE耐圧を有するものを適用することができる。
図11に本発明の第6実施形態にかかるドライバー回路22の回路図を示す。また、図12A〜図12Cには、動作を説明するための各端子の波形を示す。図11に示すドライバー回路は、差動回路23(本発明における第1の増幅手段)と、分布型回路によって構成された出力回路17で構成されている。差動回路23では、入力端子INとINBに差動のデータ信号が入力され、出力回路17を駆動するための利得と振幅を持った差動のデータ信号(本発明における第1の信号、第2の信号)が出力される。ここで、差動回路23の前段に単相のデータ信号を差動のデータ信号に変換する入力バッファ回路を設けても良い。なお、差動回路23において、R1、R2は負荷抵抗、Q1、Q2はトランジスタ、CSは定電流源である。
図12A〜図12Cに各端子の波形を示している。出力回路17の出力端子OUTには、4V振幅の出力波形が得られている(図12A参照)。一方、エミッタ接地トランジスタQ9のエミッタ-コレクタ間にかかる電圧VCE(図12C参照)と、カスコード接続されたトランジスタQ10のエミッタ-コレクタ間にかかる電圧VCE(図12B参照)は、3V以下になっている。
13、15、17…出力回路
18a、18b、18c…バイアス回路
19…入力側分布定数伝送線路
20…出力側分布定数伝送線路
21…カスコード接続トランジスタの入力側分布定数線路
Q1、Q2、Q9…スイッチングトランジスタ
Q3、Q4、Q5、Q6、Q7、Q8、Q10…トランジスタ
R1、R2…負荷抵抗
Rin、Rout、Rincas…終端抵抗
CS…定電流源
VEE…電源電圧
Vbin1、Vbin2…バイアス電圧
IN、INB、INCAS、INCASB、INCAS1、INCAS1B…入力端子
OUT、OUTB…出力端子
GND…接地
Claims (9)
- 入力信号が加えられる第1のスイッチングトランジスタと、
前記第1のスイッチングトランジスタに縦列接続された第1のトランジスタと
を具備し、
前記第1のトランジスタの入力に前記第1のスイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第1のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値VE、オフするときのエミッタ-コレクタ間電圧を電圧値VEOとすると、
前記入力信号がHIGHレベルのときは当該HIGHレベルの電圧値と前記電圧値VEとの差分に対応する電圧レベルの信号、
前記入力信号がLOWレベルのときは当該LOWレベルの電圧値と前記電圧値VEOとの差分に対応する電圧レベルの信号を入力するドライバー回路。 - 請求項1記載のドライバー回路において、
前記第1のスイッチングトランジスタのエミッタ-コレクタ間電圧が最大時において、
前記第1のスイッチングトランジスタと前記第1のトランジスタからなる回路の両端にかかる電圧が、前記第1のスイッチングトランジスタの前記エミッタ−コレクタ間電圧と前記第1のトランジスタのエミッタ-コレクタ間電圧に分割されるドライバー回路。 - 請求項1または2記載のドライバー回路において、
前記ドライバー回路は差動回路を用いて構成されたドライバー回路であって、
入力信号が加えられ、前記第1のスイッチングトランジスタとスイッチングトランジスタ対を構成する第2のスイッチングトランジスタと、
前記第2のスイッチングトランジスタに縦列接続された第2のトランジスタと
をさらに具備し、
前記第1のトランジスタおよび前記第2のトランジスタからなるトランジスタ対を少なくとも一対具備し、
前記トランジスタ対の入力に前記スイッチングトランジスタ対への前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第1のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値VE、オフするときのエミッタ-コレクタ間電圧を電圧値VEOとすると、
前記入力信号がHIGHレベルのときは当該HIGHレベルの電圧値と前記電圧値VEとの差分に対応する電圧レベルの信号、
前記入力信号がLOWレベルのときは当該LOWレベルの電圧値と前記電圧値VEOとの差分に対応する電圧レベルの信号を入力するドライバー回路。 - 請求項3記載のドライバー回路において、
入力信号を増幅する第1の増幅手段と、
前記第1の増幅手段の出力を増幅して、互いに位相が反転した第1の信号、第2の信号を出力する第2の増幅手段と、
前記第1の増幅手段の前記出力を増幅して、前記第1の信号と位相が反転した第3の信号と前記第1の信号と同相の第4の信号とを出力する第3の増幅手段と
をさらに具備し、
前記第1の信号、前記第2の信号がそれぞれ前記第1のスイッチングトランジスタ、前記第2のスイッチングトランジスタに加えられ、前記第3の信号、前記第4の信号がそれぞれ前記第1のトランジスタ、前記第2のトランジスタに加えられるドライバー回路。 - 請求項3または請求項4記載のドライバー回路において、
前記少なくとも一対のトランジスタ対は複数のトランジスタ対であって、前記スイッチングトランジスタ対への前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第1のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値VE、オフするときのエミッタ-コレクタ間電圧を電圧値VEOとすると、
前記入力信号がHIGHレベルのときは当該HIGHレベルの電圧値と前記電圧値VEとの差分に対応する電圧レベルの信号、
前記入力信号がLOWレベルのときは当該LOWレベルの電圧値と前記電圧値VEOとの差分に対応する電圧レベルの信号を前記複数のトランジスタ対の入力に異なったレベルで入力するドライバー回路。 - 請求項3記載のドライバー回路において、
入力信号を増幅して第1信号を出力すると共に、前記入力信号に同期し、互いにレベルが異なる複数の第2信号を出力する第1の増幅手段と、
前記入力信号の反転信号を増幅して第3信号を出力すると共に、前記反転信号に同期し、互いにレベルが異なる複数の第4信号を出力する第2の増幅手段と
をさらに具備し、
前記少なくとも一対のトランジスタ対は複数のトランジスタ対であって、前記第1信号、前記第3信号がそれぞれ前記第1のスイッチングトランジスタ、前記第2のスイッチングトランジスタに入力信号として加えられ、前記複数の第4信号、前記複数の第3信号がそれぞれ前記複数のトランジスタ対を構成する前記第1のトランジスタのトランジスタ列、前記第2のトランジスタのトランジスタ列に入力信号として加えられるドライバー回路。 - 請求項1または2記載のドライバー回路において、
前記ドライバー回路は、分布型回路を用いて構成されたドライバー回路であって、
前記分布型回路は、
入力側伝送線路と、
出力側伝送線路と、
前記入力側伝送線路と前記出力側伝送線路との間に順方向に接続された複数の増幅回路と、
前記入力側伝送線路の信号入力端と反対側に接続された入力側終端回路と、
前記出力側伝送線路の信号出力端と反対側に接続された出力側終端回路と
を具備し、
前記複数の増幅回路のそれぞれは前記第1のスイッチングトランジスタを含み、複数の前記第1のトランジスタが前記複数の増幅回路に含まれる複数の前記第1のスイッチングトランジスタに対応して備えられ、
前記入力側伝送線路を通して前記複数の増幅回路に前記入力信号が加えられ、前記複数の第1のトランジスタの入力が伝送線路で接続されたドライバー回路。 - 請求項7記載のドライバー回路において、
前記入力信号を増幅して互いに位相が反転した第1の信号、第2の信号を出力する第1の増幅手段をさらに具備し、
前記第1の信号が前記入力側伝送線路を通して前記第1のスイッチングトランジスタに加えられ、前記第2の信号が前記伝送線路を通して前記第1のトランジスタに加えられるドライバー回路。 - 入力信号をスイッチングトランジスタへ加え、
前記スイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第1のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値VE、オフするときのエミッタ-コレクタ間電圧を電圧値VEOとすると、
前記入力信号がHIGHレベルのときは当該HIGHレベルの電圧値と前記電圧値VEとの差分に対応する電圧レベルの信号、
前記入力信号がLOWレベルのときは当該LOWレベルの電圧値と前記電圧値VEOとの差分に対応する電圧レベルの信号を前記スイッチングトランジスタに縦列接続されたトランジスタの入力へ加える信号入力方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010509242A JP5338810B2 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路、及び信号入力方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115845 | 2008-04-25 | ||
JP2008115845 | 2008-04-25 | ||
JP2009099967 | 2009-04-16 | ||
JP2009099967 | 2009-04-16 | ||
PCT/JP2009/058171 WO2009131215A1 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路 |
JP2010509242A JP5338810B2 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路、及び信号入力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009131215A1 JPWO2009131215A1 (ja) | 2011-08-25 |
JP5338810B2 true JP5338810B2 (ja) | 2013-11-13 |
Family
ID=41216941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010509242A Expired - Fee Related JP5338810B2 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路、及び信号入力方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5338810B2 (ja) |
WO (1) | WO2009131215A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5848679B2 (ja) * | 2012-09-04 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
JP5667613B2 (ja) * | 2012-09-27 | 2015-02-12 | 旭化成エレクトロニクス株式会社 | 演算増幅器及びそれを備えたパイプライン型a/dコンバータ |
JP6042962B2 (ja) * | 2015-11-27 | 2016-12-14 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
US11290073B1 (en) * | 2020-11-20 | 2022-03-29 | Synaptics Incorporated | Self-biased differential transmitter |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228430A (ja) * | 1983-06-10 | 1984-12-21 | Hitachi Ltd | 半導体回路 |
JPH03270408A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体集積回路 |
JPH05291844A (ja) * | 1992-04-10 | 1993-11-05 | Olympus Optical Co Ltd | レベルシフト回路 |
JP2004297165A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | アナログ/ディジタル変換回路および通信装置 |
JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
-
2009
- 2009-04-24 WO PCT/JP2009/058171 patent/WO2009131215A1/ja active Application Filing
- 2009-04-24 JP JP2010509242A patent/JP5338810B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59228430A (ja) * | 1983-06-10 | 1984-12-21 | Hitachi Ltd | 半導体回路 |
JPH03270408A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体集積回路 |
JPH05291844A (ja) * | 1992-04-10 | 1993-11-05 | Olympus Optical Co Ltd | レベルシフト回路 |
JP2004297165A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | アナログ/ディジタル変換回路および通信装置 |
JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
Also Published As
Publication number | Publication date |
---|---|
WO2009131215A1 (ja) | 2009-10-29 |
JPWO2009131215A1 (ja) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7321242B2 (en) | Integrated circuit with breakdown voltage multiplier | |
JP5338810B2 (ja) | ドライバー回路、及び信号入力方法 | |
US5754059A (en) | Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry | |
US20090243717A1 (en) | Compact high-speed modulator driver method and apparatus | |
JP2014220770A (ja) | 進行波型増幅器 | |
US10574023B2 (en) | CMOS externally modulated laser driver | |
US20090245813A1 (en) | Modulator driver with multi-channel active alignment | |
US7342418B2 (en) | Low voltage differential signal receiver | |
US9350343B2 (en) | Multiplex circuit and drive unit using the same | |
US20080253414A1 (en) | Vcsel driver | |
US6778569B2 (en) | Optical source driver with improved input stage | |
JP3492891B2 (ja) | 出力回路装置 | |
JP6046288B1 (ja) | 電流出力回路及び光送信器 | |
US9270378B2 (en) | CML output driver | |
US20090243718A1 (en) | High-speed modulator driver circuit with enhanced drive capability | |
JPH05275987A (ja) | ドライバ回路に対する回路装置 | |
US8593201B2 (en) | Signal output circuit | |
US9018984B2 (en) | Driver for high speed electrical-optical modulator interface | |
US6798802B2 (en) | High-speed laser driver including wave-shaping circuits | |
CN220985646U (zh) | 大输出摆幅驱动电路和通信集成电路 | |
JP2970601B2 (ja) | 光変調器ドライバ回路 | |
JP5487580B2 (ja) | 増幅回路 | |
CN115021694B (zh) | 一种大输出摆幅驱动电路 | |
CN111434033B (zh) | 一种用于光通信设备中的放大器及其方法 | |
JP3578740B2 (ja) | レベル変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |