JP5338810B2 - ドライバー回路、及び信号入力方法 - Google Patents
ドライバー回路、及び信号入力方法 Download PDFInfo
- Publication number
- JP5338810B2 JP5338810B2 JP2010509242A JP2010509242A JP5338810B2 JP 5338810 B2 JP5338810 B2 JP 5338810B2 JP 2010509242 A JP2010509242 A JP 2010509242A JP 2010509242 A JP2010509242 A JP 2010509242A JP 5338810 B2 JP5338810 B2 JP 5338810B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- input
- voltage
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018514—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
本発明は、光送信回路において使用されるドライバー回路に係わるものである。特に、本発明は、LiNbO3等の誘電体導波路を用いた誘電体変調器や、半導体の光吸収を利用した電界吸収型半導体変調器などの外部変調器を数V程度の電圧で駆動するドライバー回路に関するものである。
光通信システムにおいては、伝送路の大容量化に伴い変調速度の増大が急務である。レーザダイオードの直接変調では、比較的大きな波長チャーピングが伝送距離及び変調速度を制限するため、10Gb/s以上の高速通信や数ｋｍの通信には、高速チャーピングを生じさせにくい外部変調器が使用されている。外部光変調器として、LiNbO3や半導体を用いたマッハツェンダ光変調器（MZ光変調器）や電界吸収型変調器（EA光変調器）が使用されている。EA光変調器はMZ光変調器（駆動電圧４Ｖpp以上）よりも低電圧駆動が可能で小型化に適した光変調器であるものの、駆動電圧は２Vpp以上が必要である。従って、これらの変調器を駆動するドライバー回路には、高速動作と共に高い振幅出力が必要となる。
光変調器を駆動するドライバー回路としては、一般には図１３に示すようなECL(Emitter-coupled logic)やSCFL（Source-coupled FET (Field Effect Transistor) logic）の差動アンプ構成が知られている。
また、差動アンプ構成の回路として特許文献１〜特許文献３に記載される回路が知られている。図１３は、特許文献１に記載された差動アンプ構成を採用したドライバー回路を示す回路図である。このドライバー回路は、2段の入力バッファ回路2、3と1段の出力回路1から構成されている。GNDは接地端子、VEEは電源電圧、IN0は入力端子、R1、R2は負荷抵抗、Q1〜Q4はトランジスタ、CSは定電流源、VCASは電圧端子、Iは電流源CSを流れる電流、OUTとOUTBは差動出力端子である。この特許文献１に記載されたドライバー回路の動作を簡単に説明する。単相信号である入力信号が入力端子IN0に加えられ、入力バッファ回路2で単相信号が差動の両相信号に変換される。入力バッファ回路2の出力信号は、差動アンプであるバッファ回路3において増幅され、エミッタフォロワ回路等を介して最終出力段の出力回路1へ受け渡される。出力回路1は、スイッチングするトランジスタQ1、Q2のミラー容量を低減し帯域を向上させるために、スイッチングするトランジスタQ1、Q2のコレクタ側にベースを接地したトランジスタQ3、Q4を縦積みにしたカスコード型アンプである。
また、差動アンプ構成の回路として特許文献１〜特許文献３に記載される回路が知られている。図１３は、特許文献１に記載された差動アンプ構成を採用したドライバー回路を示す回路図である。このドライバー回路は、2段の入力バッファ回路2、3と1段の出力回路1から構成されている。GNDは接地端子、VEEは電源電圧、IN0は入力端子、R1、R2は負荷抵抗、Q1〜Q4はトランジスタ、CSは定電流源、VCASは電圧端子、Iは電流源CSを流れる電流、OUTとOUTBは差動出力端子である。この特許文献１に記載されたドライバー回路の動作を簡単に説明する。単相信号である入力信号が入力端子IN0に加えられ、入力バッファ回路2で単相信号が差動の両相信号に変換される。入力バッファ回路2の出力信号は、差動アンプであるバッファ回路3において増幅され、エミッタフォロワ回路等を介して最終出力段の出力回路1へ受け渡される。出力回路1は、スイッチングするトランジスタQ1、Q2のミラー容量を低減し帯域を向上させるために、スイッチングするトランジスタQ1、Q2のコレクタ側にベースを接地したトランジスタQ3、Q4を縦積みにしたカスコード型アンプである。
ところで、集積回路に使用される半導体デバイスでは微細化が進み、MOS (Metal Oxide Semiconductor) の電流利得遮断周波数は100GHz以上にも達している。また、SiGe HBT (Hetero-junction Bipolar Transistor) やInP系デバイスでは、300GHz以上のfTが実現されており、集積回路の高速化が図られている。しかしながらその反面、デバイスの耐圧は低下しており、デバイスの高速化と高耐圧はトレードオフの関係にある。
光変調器を駆動するドライバー回路では、構成する半導体デバイスの特性には高速化と共に、高振幅化の観点から高耐圧が要求される。10Gb/s以上のドライバー回路は、現在、耐圧が4V以上あるGaAs系のHEMT (High Electron Mobility Transistor) やHBT、InP系のダブルHBTに限定されて使用されている。
光変調器を駆動するドライバー回路では、構成する半導体デバイスの特性には高速化と共に、高振幅化の観点から高耐圧が要求される。10Gb/s以上のドライバー回路は、現在、耐圧が4V以上あるGaAs系のHEMT (High Electron Mobility Transistor) やHBT、InP系のダブルHBTに限定されて使用されている。
ここで、ドライバー回路のデバイスにかかる電圧と耐圧の関係を説明する。
図１４にカスコード接続を有しない通常の差動アンプで構成された変調器ドライバー回路の出力回路１ａを示す。図１５Ａ〜図１５Ｂは、出力回路１ａの各端子の信号波形を示している。図１４において、Ｑ１とＱ２はスイッチングするトランジスタである。抵抗R1、R2は出力振幅を生成するための負荷抵抗で、これらの負荷抵抗と外部負荷（変調器の内部抵抗）及び定電流源CSの電流Iとで出力振幅がきまる。図１４のドライバー回路の出力回路１ａにおいて、必要な出力振幅を4.9V以上とすると、出力端子OUTB側（図１５Ａ参照）がHIGHレベルになるとスイッチングトランジスタＱ1のエミッタ−コレクタ間の電圧(VCE)として6Ｖの電位が印加される（図１５Ｂ参照）。従って、スイッチングトランジスタＱ１、Ｑ２には6V以上のVCE耐圧が必要となる。
図１４にカスコード接続を有しない通常の差動アンプで構成された変調器ドライバー回路の出力回路１ａを示す。図１５Ａ〜図１５Ｂは、出力回路１ａの各端子の信号波形を示している。図１４において、Ｑ１とＱ２はスイッチングするトランジスタである。抵抗R1、R2は出力振幅を生成するための負荷抵抗で、これらの負荷抵抗と外部負荷（変調器の内部抵抗）及び定電流源CSの電流Iとで出力振幅がきまる。図１４のドライバー回路の出力回路１ａにおいて、必要な出力振幅を4.9V以上とすると、出力端子OUTB側（図１５Ａ参照）がHIGHレベルになるとスイッチングトランジスタＱ1のエミッタ−コレクタ間の電圧(VCE)として6Ｖの電位が印加される（図１５Ｂ参照）。従って、スイッチングトランジスタＱ１、Ｑ２には6V以上のVCE耐圧が必要となる。
図１６のカスコード型の回路１においても、4.7Vの出力振幅を得るためには、カスコード接続されたトランジスタＱ３、Ｑ４のベース電位は-4.4V程度（出力振幅程度）に接地する。そのために出力端子OUTB（図１７Ａ参照）側がHIGHレベルになると、スイッチングトランジスタQ1のVCE（図１７Ｃ参照）は1.1V程度であるのに対し、カスコード接続されたトランジスタQ3にはVCEとして5Ｖの電位が印加される（図１７Ｂ参照）。従ってカスコード接続されたトランジスタQ3、Q4には5V以上のVCE耐圧が必要となる。
本発明は、このような事情に鑑みてなされたもので、その目的は、耐圧の低いデバイスを使用し、しかも高出力振幅を得ることができるドライバー回路を提供することにある。
上述した課題を解決するために、本発明は、入力信号が加えられる第１のスイッチングトランジスタと、前記第１のスイッチングトランジスタに縦列接続された第１のトランジスタとを具備し、前記第１のトランジスタの入力に前記第１のスイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を入力するドライバー回路である。
また、本発明は、入力信号をスイッチングトランジスタへ加え、前記スイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を前記スイッチングトランジスタに縦列接続されたトランジスタの入力へ加える信号入力方法である。
前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を入力するドライバー回路である。
また、本発明は、入力信号をスイッチングトランジスタへ加え、前記スイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を前記スイッチングトランジスタに縦列接続されたトランジスタの入力へ加える信号入力方法である。
以上説明したように、この発明によれば、出力振幅に相当する電圧が、スイッチングトランジスタのエミッタ-コレクタ間電圧とこのスイッチングトランジスタにカスコード接続されたトランジスタのエミッタ-コレクタ間電圧とに分割される。これにより、耐圧の低いデバイスを使用し、しかも高出力振幅を得ることができる。
以下、図面を参照し、本発明の実施形態について説明する。
（第1実施形態）
図１は本発明の第1実施形態に従ったドライバー回路１１の構成を示す回路図である。この図に示すドライバー回路１１は差動回路を用いて構成されている。GNDは接地端子、VEEは電源電圧、IN、INBは入力端子、OUTとOUTBは変調器（図示せず）を駆動する振幅を持つ信号を出力する差動出力端子である。Q1とQ2（本発明における第１のスイッチングトランジスタおよび第２のスイッチングトランジスタ）はスイッチングするトランジスタ対で、Q3とQ4（本発明における第１のトランジスタおよび第２のトランジスタ）はそれぞれトランジスタQ1，Q2にカスコード接続されたトランジスタである。CSは定電流源であり、トランジスタQ1、Q2のエミッタと電源電圧VEEとの間に接続されており、Iは定電流源CSを流れる電流である。トランジスタQ3、Q4の各コレクタと接地端子GNDとの間に接続された抵抗R1、R2は出力振幅を持つ信号を生成するための負荷抵抗である。これらの負荷抵抗と外部負荷（変調器の内部抵抗）及び定電流源CSに流れる電流Iとで出力振幅がきまる。INCASとINCASBはカスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子である。スイッチングトランジスタQ1とQ2のベースに接続される入力端子INとINBには、変調器を駆動するデータ信号が入力される。これらのデータ信号と同期してレベルが反転された信号が、カスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子INCASとINCASBに入力される。
（第1実施形態）
図１は本発明の第1実施形態に従ったドライバー回路１１の構成を示す回路図である。この図に示すドライバー回路１１は差動回路を用いて構成されている。GNDは接地端子、VEEは電源電圧、IN、INBは入力端子、OUTとOUTBは変調器（図示せず）を駆動する振幅を持つ信号を出力する差動出力端子である。Q1とQ2（本発明における第１のスイッチングトランジスタおよび第２のスイッチングトランジスタ）はスイッチングするトランジスタ対で、Q3とQ4（本発明における第１のトランジスタおよび第２のトランジスタ）はそれぞれトランジスタQ1，Q2にカスコード接続されたトランジスタである。CSは定電流源であり、トランジスタQ1、Q2のエミッタと電源電圧VEEとの間に接続されており、Iは定電流源CSを流れる電流である。トランジスタQ3、Q4の各コレクタと接地端子GNDとの間に接続された抵抗R1、R2は出力振幅を持つ信号を生成するための負荷抵抗である。これらの負荷抵抗と外部負荷（変調器の内部抵抗）及び定電流源CSに流れる電流Iとで出力振幅がきまる。INCASとINCASBはカスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子である。スイッチングトランジスタQ1とQ2のベースに接続される入力端子INとINBには、変調器を駆動するデータ信号が入力される。これらのデータ信号と同期してレベルが反転された信号が、カスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子INCASとINCASBに入力される。
ここで、動作について説明する。図2A〜図2Eは各端子における信号波形を示す。電源電圧VEEを-7Vとする。スイッチングトランジスタQ1とQ2に接続された入力端子INとINBに、HIGHレベル-5.1V、LOWレベル-5.5V、かつ、互いに位相が反転した信号を与える（図2B参照）。また、カスコード接続されたトランジスタQ3とQ4に接続された入力端子INCASとINCASBには、それぞれ入力端子INとINBに与えられる信号に同期してレベルが反転したHIGHレベル-2.4V、LOWレベル-4.2Vの信号を与える（図2C参照）。出力端子OUTB（OUT）には4.6Vの振幅を持つ信号（図2A参照）が現れている。一方、スイッチングトランジスタQ1とQ2のエミッタ-コレクタ間電圧VCEは、最大3.0Vになっている（図2D参照）。また、カスコード接続されたトランジスタQ3とQ4のエミッタ-コレクタ電圧VCEも最大2.9Vになっている（図2E参照）。従って、使用するトランジスタQ1〜Q4として、3VのVCE耐圧を有するものを適用することができる。
ここで、端子IN、INB、INCAS、INCASBの電圧の関係を求める。端子INにHIGHレベルの信号が入力され、端子INBにLOWレベルの信号が入力される場合を考える。定電流源CSにかかる電圧をVCSとし、出力振幅をVRとする。トランジスタQ1とQ2のエミッタの電圧VAは、
VA=VEE+VCSとなる。トランジスタがONとなるエミッタ-ベース間電圧をVB、エミッタ-コレクタ間電圧をVEとし、トランジスタがOFFになるエミッタ-ベース間電圧をVBO、エミッタ-コレクタ間電圧をVEOとし、トランジスタQ1,Q3（Q2、Q4）がONの時の抵抗R1(R2)の両端電圧をVRとすると、
2×VE=-VA-VR、2×VEO=-VAなる関係式が成り立つ。
VA=VEE+VCSとなる。トランジスタがONとなるエミッタ-ベース間電圧をVB、エミッタ-コレクタ間電圧をVEとし、トランジスタがOFFになるエミッタ-ベース間電圧をVBO、エミッタ-コレクタ間電圧をVEOとし、トランジスタQ1,Q3（Q2、Q4）がONの時の抵抗R1(R2)の両端電圧をVRとすると、
2×VE=-VA-VR、2×VEO=-VAなる関係式が成り立つ。
また、
端子INにかかる電圧は、VA-VB
端子INCASにかかる電圧は、VA-VE-VB
端子INBにかかる電圧は、VA-VBO
端子INCASBにかかる電圧は、VA-VEO-VBOとなる。以上が成り立つように端子IN、端子INBと端子INCAS、端子INCASBのHIGHレベルとLOWレベルの電圧を設定すれば、出力がHIGHレベルの時に、電圧VAがスイッチングトランジスタQ1(Q2)のエミッタ−コレクタ間とカスコード接続されたトランジスタQ3(Q4)のエミッタ−コレクタ間に均等にかかる。
端子INにかかる電圧は、VA-VB
端子INCASにかかる電圧は、VA-VE-VB
端子INBにかかる電圧は、VA-VBO
端子INCASBにかかる電圧は、VA-VEO-VBOとなる。以上が成り立つように端子IN、端子INBと端子INCAS、端子INCASBのHIGHレベルとLOWレベルの電圧を設定すれば、出力がHIGHレベルの時に、電圧VAがスイッチングトランジスタQ1(Q2)のエミッタ−コレクタ間とカスコード接続されたトランジスタQ3(Q4)のエミッタ−コレクタ間に均等にかかる。
以上、説明したように、カスコード接続されたトランジスタQ3、Q4を設ける。また、スイッチングトランジスタQ1、Q2に入力される信号と同期してレベルが反転した信号をトランジスタQ3およびQ4に入力する。さらに、出力がHIGHレベルの時（すなわち、スイッチングトランジスタQ1(Q2)のエミッターコレクタ間電圧が最大時）に、スイッチングトランジスタQ1(Q2)とカスコード接続したトランジスタQ3(Q4)にかかる電圧がスイッチングトランジスタのエミッタ−コレクタ間電圧とカスコード接続されたトランジスタのエミッタ−コレクタ間電圧に均等に分割されるように、カスコード接続されたトランジスタ対のベースへの入力信号レベルを設定する。これによって、出力振幅より低い耐圧をもつトランジスタを適用することができる。
（第２実施形態）
図3に本発明の第２実施形態にかかるドライバー回路１２の回路図を示す。また、図4A〜図4Dには、動作を説明するための各端子の波形を示す。図3に示すドライバー回路１２は、入力バッファ回路2（本発明における第１の増幅手段）と、２つのバッファ回路3、4（本発明における第２の増幅手段および第３の増幅手段）及び差動回路を用いて構成された出力回路１３で構成されている。入力バッファ回路2では、入力端子IN0に入力された単相のデータ信号が両相の差動データ信号に変換されて、２つのバッファ回路3、4に入力される。出力回路1３は、差動回路で構成されており、スイッチングトランジスタ対Q1、Q2、これらのスイッチングトランジスタQ1,Q2にそれぞれカスコード接続されたトランジスQ3、Q4、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、トランジスタQ3、Q4のコレクタおよび接地端子GND間に接続された負荷抵抗R1、R2、トランジスタQ1、Q2のエミッタと電源電圧VEEの間に接続された定電流源CSから構成されている。
図3に本発明の第２実施形態にかかるドライバー回路１２の回路図を示す。また、図4A〜図4Dには、動作を説明するための各端子の波形を示す。図3に示すドライバー回路１２は、入力バッファ回路2（本発明における第１の増幅手段）と、２つのバッファ回路3、4（本発明における第２の増幅手段および第３の増幅手段）及び差動回路を用いて構成された出力回路１３で構成されている。入力バッファ回路2では、入力端子IN0に入力された単相のデータ信号が両相の差動データ信号に変換されて、２つのバッファ回路3、4に入力される。出力回路1３は、差動回路で構成されており、スイッチングトランジスタ対Q1、Q2、これらのスイッチングトランジスタQ1,Q2にそれぞれカスコード接続されたトランジスQ3、Q4、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、トランジスタQ3、Q4のコレクタおよび接地端子GND間に接続された負荷抵抗R1、R2、トランジスタQ1、Q2のエミッタと電源電圧VEEの間に接続された定電流源CSから構成されている。
スイッチングトランジスタ対Q1、Q2のベースには、バッファ回路3の差動出力（本発明における第１の信号および第２の信号）が接続されている。また、カスコード接続されたトランジスタ対Q3、Q4のベースには、バッファ回路3の差動出力とはそれぞれレベルが反転したバッファ回路4の差動出力（本発明における第３の信号および第４の信号）が接続されている。ここで、例えば4.6V以上の出力振幅を出力する場合について、動作を説明する。出力回路1３の電源電圧VEEを-7Vとする。入力バッファ回路2の入力端にHIGHレベルが0V、LOWレベル-0.5Vの信号が入力される（図4B参照）と、出力回路１３のスイッチングトランジスタ対Q1、Q2には、HIGHレベルが-5.1V、LOWレベルが-5.5Vの信号が、バッファ回路3を通して入力される。一方、出力回路1３のカスコード接続されたトランジスタ対Q3、Q4には、HIGHレベルが-2.4V、LOWレベルが-4.2Vの信号が、バッファ回路4を通して増幅されて入力される。この場合、スイッチングトランジスタQ1（Q2）への入力信号と、カスコード接続されたトランジスタQ3（Q4）への入力信号は、それぞれ論理が反転しているが同期が取られている。図4A〜図4Dは各端子の波形を示している。出力回路１３の出力端子OUTBには、4.6V振幅の出力波形が得られている（図4A参照）。一方、スイッチングトランジスタQ1のエミッタ-コレクタ間にかかる電圧VCEと、カスコード接続されたトランジスタQ3のエミッタ-コレクタ間にかかる電圧VCEは、3V以下になっている（図4C及び図4D参照）。
以上、説明したように、カスコード接続されたトランジスタを出力回路に設ける。また、出力回路の前段にあるバッファ回路で、スイッチングトランジスタに入力される信号と同期してレベルが反転した信号を生成してカスコード接続されたトランジスタに入力する。その際、スイッチングトランジスタの入力レベルがLOWレベルの時（すなわち、スイッチングトランジスタQ1(Q2)のエミッターコレクタ間電圧が最大時）に、スイッチングトランジスタのエミッタ−コレクタ間電圧VCEとカスコード接続されたトランジスタのエミッタ−コレクタ間電圧VCEが均等になるように、カスコード接続されたトランジスタのベースへの入力信号レベルを設定する。これによって、出力振幅より低い耐圧のトランジスタを適用することができる。
（第３実施形態）
図5に本発明の第3実施形態にかかるドライバー回路１４を示す。また、図6A〜図6D、図7A〜図7Cには、動作を説明するための各端子の波形を示す。図5に示すドライバー回路１４は、差動回路で構成されており、スイッチングトランジスタ対Q1、Q2、これらのトランジスタ対Q1、Q2にカスコード接続された2つのトランジス対Q3、Q4およびQ5、Q6、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、負荷抵抗R1、R2、定電流源CSから構成されている。また、INCASとINCASBはカスコード接続されたトランジスタQ5とQ6の各ベースに接続された入力端子、INCAS1、INCAS1Bは、カスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子、INとINBは、スイッチングトランジスタQ1とQ2の各ベースに入力される入力信号が加えられる端子である。
図5に本発明の第3実施形態にかかるドライバー回路１４を示す。また、図6A〜図6D、図7A〜図7Cには、動作を説明するための各端子の波形を示す。図5に示すドライバー回路１４は、差動回路で構成されており、スイッチングトランジスタ対Q1、Q2、これらのトランジスタ対Q1、Q2にカスコード接続された2つのトランジス対Q3、Q4およびQ5、Q6、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、負荷抵抗R1、R2、定電流源CSから構成されている。また、INCASとINCASBはカスコード接続されたトランジスタQ5とQ6の各ベースに接続された入力端子、INCAS1、INCAS1Bは、カスコード接続されたトランジスタQ3とQ4の各ベースに接続された入力端子、INとINBは、スイッチングトランジスタQ1とQ2の各ベースに入力される入力信号が加えられる端子である。
これらの入力信号（図６Ｂ参照）と同期してレベルが反転された信号が、カスコード接続されたトランジスタ対Q5とQ6に接続された入力端子INCASおよびINCASBに加えられる（図6C参照）。また、入力端子INCAS、INCASBに加えられる信号と同期し、同相で、レベルが異なる信号が、カスコード接続されたトランジスタ対Q3とQ4に接続された入力端子INCAS1、INCAS1Bに加えられる（図６Ｄ参照）。
ここで、例えば3.5V以上の出力振幅を出力する場合について、動作を説明する。電源電圧VEEを-7Vとする。スイッチングトランジスタQ1とQ2に接続された入力端子INとINBに、HIGHレベル-5.1V、LOWレベル-5.4Vの信号を与える（図６Ｂ参照）。また、カスコード接続されたトランジスタ対Q5とQ6に接続された入力端子INCASとINCASBにそれぞれ入力端子INとINBへ与えられる信号に同期してレベルが反転したHIGHレベル-1.4V、LOWレベル-3.3Vの信号を与える（図６Ｃ参照）。また、カスコード接続されたトランジスタ対Q3とQ4に接続された入力端子INCAS1とINCAS1Bには、同じく入力端子INとINBへ与えられる信号に同期してレベルが反転したHIGHレベル-3.4V、LOWレベル-4.6Vの信号を与える（図６Ｄ参照）。図6A〜図6D、図7A〜図7Cに各端子における信号波形を示す。出力端子OUT（OUTB）には3.5Vの振幅を持つ信号が現れている（図6A参照）。一方、スイッチングトランジスタQ1とQ2のエミッタ-コレクタ間電圧VCEは、2V以下になっている（図7A参照）。また、カスコード接続されたトランジスタQ5とQ6のエミッタ-コレクタ間電圧VCEも2V以下になっており（図7B参照）、カスコード接続されたトランジスタQ3とQ4のエミッタ-コレクタ間電圧VCEも２V以下になっている（図7C参照）。従って、使用するトランジスタとしては、2VのVCE耐圧を有するものを適用することができる。
以上、説明したように、２つのカスコード接続されたトランジスタ対を設ける。また、スイッチングトランジスタ対に入力される信号と同期してレベルが反転した信号をカスコード接続されたトランジスタ対に入力する。さらに、出力がHIGHレベルの時（すなわち、スイッチングトランジスタQ1(Q2)のエミッターコレクタ間電圧が最大時）に、スイッチングトランジスタとこのスイッチングトランジスタにカスコード接続した２個のトランジスタにかかる電圧が、スイッチングトランジスタのエミッタ-コレクタ間電圧VCEと２つのカスコード接続されたトランジスタのエミッタ-コレクタ間電圧VCEに均等に分割されるように、カスコード接続されたトランジスタ対への入力信号レベルを設定する。これによって、出力振幅より低い耐圧をもつトランジスタを適用することができる。
なお、上述した説明では、スイッチングトランジスタにカスコード接続されたトランジスタの数を２としたが、これ以外の数のトランジスタをスイッチングトランジスタにカスコード接続しても良い。
なお、上述した説明では、スイッチングトランジスタにカスコード接続されたトランジスタの数を２としたが、これ以外の数のトランジスタをスイッチングトランジスタにカスコード接続しても良い。
（第４実施形態）
図8に、本発明の第４実施形態にかかるドライバー回路を示す。図8に示すドライバー回路は、エミッタフォロワ回路5a、5b（本発明における第１の増幅手段および第２の増幅手段）と、出力回路１５から構成されている。出力回路１５は、差動回路を用いて構成されており、スイッチングトランジスタ対Q1、Q2（本発明における第１のスイッチングトランジスタおよび第２のスイッチングトランジスタ）、カスコード接続されたトランジス対Q3、Q4、Q5、Q6、Q7、Q8（本発明における第１のトランジスタおよび第２のトランジスタ）、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、負荷抵抗R1、R2、定電流源CSから構成されている。エミッタフォロワ回路5aは、入力端子IN、入力トランジスタQ9、Q11と、レベルシフトのダイオード（トランジスタをダイオード接続したもの）D1、D3、D5、D7、D9と、電流源抵抗R3、R5で構成される。また、エミッタフォロワ回路5bは、入力端子INB、入力トランジスタQ10、Q12と、レベルシフトのダイオードD2、D4、D6、D8、D10と、電流源抵抗R4、R6で構成されている。
図8に、本発明の第４実施形態にかかるドライバー回路を示す。図8に示すドライバー回路は、エミッタフォロワ回路5a、5b（本発明における第１の増幅手段および第２の増幅手段）と、出力回路１５から構成されている。出力回路１５は、差動回路を用いて構成されており、スイッチングトランジスタ対Q1、Q2（本発明における第１のスイッチングトランジスタおよび第２のスイッチングトランジスタ）、カスコード接続されたトランジス対Q3、Q4、Q5、Q6、Q7、Q8（本発明における第１のトランジスタおよび第２のトランジスタ）、接地端子GND、電源電圧VEE、変調器を駆動する振幅を持つ信号を出力する差動出力端子OUT、OUTB、負荷抵抗R1、R2、定電流源CSから構成されている。エミッタフォロワ回路5aは、入力端子IN、入力トランジスタQ9、Q11と、レベルシフトのダイオード（トランジスタをダイオード接続したもの）D1、D3、D5、D7、D9と、電流源抵抗R3、R5で構成される。また、エミッタフォロワ回路5bは、入力端子INB、入力トランジスタQ10、Q12と、レベルシフトのダイオードD2、D4、D6、D8、D10と、電流源抵抗R4、R6で構成されている。
出力回路１５のスイッチングトランジスタ対Q1、Q2のベースには、エミッタフォロワ回路5a、5bの出力（本発明における第１信号および第３信号）が接続されている。また、出力回路１５のカスコード接続されたトランジスタQ3、Q5、Q7には、エミッタフォロワ回路5bのレベルシフトのダイオードD8、D6、D4のエミッタの信号（本発明における複数の第４信号）が加えられる。さらに、出力回路１５のカスコード接続されたトランジスタQ4、Q6、Q8には、エミッタフォロワ回路5aのレベルシフトのダイオードD7、D5、D3のエミッタの信号（本発明における複数の第２信号）が加えられる。これにより、スイッチングトランジスタQ1に入力される信号とレベルが反転した信号がトランジスタQ3、Q5、Q7へ加えられる。同様に、スイッチングトランジスタQ2に入力される信号とレベルが反転した信号がトランジスタQ4、Q6、Q8へ加えられる。また、出力回路1５のスイッチングトランジスタ対Q1、Q2の入力信号とカスコード接続されたトランジスタ対Q3、Q4、Q5、Q6、Q7、Q8の入力信号は配線長を調整するなどで同期をとっている。
ここで、各トランジスタの動作を説明する。出力回路１５のスイッチングトランジスタ対Q1、Q2は、定電流源CSの電流を切り替えるように働く。一方、カスコード接続されたトランジスタQ3、Q5、Q7（Q4、Q6、Q8）の入力信号は、スイッチングトランジスタQ1（Q2）の入力信号と同期しているが論理レベルが反転している。また、トランジスタQ3、Q5、Q7（Q4、Q6、Q8）の入力信号は、エミッタフォロワ回路5b(5a)のダイオードD4、D6、D8、D10(D3、D5、D7、D9)を用いて入力信号レベルが決定される。それゆえ、トランジスタQ1の入力信号がLOWレベルの場合（すなわち、トランジスタQ2のベースへの入力信号がHIGHレベルの場合）には、差動出力端子OUTBがHIGHレベルになると共に、トランジスタQ1、Q3、Q5、Q7にはVCEとしてダイオードD4、D6、D8、D10を用いて分割された均等の電圧がかかることになる。従って、必要な出力振幅に対して、より低い電圧（出力振幅の約１／４の電圧）がトランジスタQ1、Q3、Q5、Q7のエミッタ−コレクタ間にかかることになる。
以上、説明したように、カスコード接続されたトランジスタ対を出力回路に複数設ける。また、出力回路の前段にあるエミッタフォロワ回路のレベルシフトダイオードでレベルを変えた信号を生成して、スイッチングトランジスタ対に入力される信号と同期してレベルが反転した信号をスイッチングトランジスタ対にカスコード接続されたトランジスタ対に入力する。こうした構成を採ることによって、スイッチングトランジスタの入力レベルがLOWレベルの時（すなわち、スイッチングトランジスタQ1(Q2)のエミッターコレクタ間電圧が最大時）に、スイッチングトランジスタのVCEとスイッチングトランジスタにカスコード接続されたトランジスタのVCEが均等になり、出力振幅より低い耐圧をもつトランジスタを適用することができる。
なお、ここではカスコード接続された複数のトランジスタの入力レベルを変えるために、複数のレベルシフトダイオードを持つエミッタフォロワ回路を用いたが、その他の方法でも良い。また、上述した説明では、スイッチングトランジスタにカスコード接続されたトランジスタの数を３としたが、これ以外の数のトランジスタをスイッチングトランジスタにカスコード接続しても良い。その場合、レベルシフトダイオードの数もスイッチングトランジスタにカスコード接続されたトランジスタの数に合わせて適宜変更する。
（第５実施形態）
図９は、本発明の第５実施形態によるドライバー回路１６の構成を示す回路図である。この図に示すドライバー回路１６は分布型回路によって構成されている。具体的には、ドライバー回路１６は、入力端子IN、入力端子INCAS、入力側分布定数伝送線路19（本発明における入力側伝送線路）、入力終端抵抗Rin（本発明における入力側終端回路）、入力側バイアス回路18a、エミッタ接地トランジスタQ9（本発明における増幅回路）、トランジスタQ9にカスコード接続されたトランジスタQ10、トランジスタQ10の入力側分布定数伝送線路21、入力側分布定数伝送線路２１の終端回路（終端抵抗）Rincas、トランジスタQ10のバイアス回路18b、出力側分布定数伝送線路20（本発明における出力側伝送線路）、出力終端抵抗Rout（本発明における出力側終端回路）、出力側バイアス回路18c、出力端子OUTから構成される。なお、Vbin1およびVbin2はバイアス電圧であり、VEEは電源電圧である。
図９は、本発明の第５実施形態によるドライバー回路１６の構成を示す回路図である。この図に示すドライバー回路１６は分布型回路によって構成されている。具体的には、ドライバー回路１６は、入力端子IN、入力端子INCAS、入力側分布定数伝送線路19（本発明における入力側伝送線路）、入力終端抵抗Rin（本発明における入力側終端回路）、入力側バイアス回路18a、エミッタ接地トランジスタQ9（本発明における増幅回路）、トランジスタQ9にカスコード接続されたトランジスタQ10、トランジスタQ10の入力側分布定数伝送線路21、入力側分布定数伝送線路２１の終端回路（終端抵抗）Rincas、トランジスタQ10のバイアス回路18b、出力側分布定数伝送線路20（本発明における出力側伝送線路）、出力終端抵抗Rout（本発明における出力側終端回路）、出力側バイアス回路18c、出力端子OUTから構成される。なお、Vbin1およびVbin2はバイアス電圧であり、VEEは電源電圧である。
このような分布型回路（分布型増幅器）においては、入力端子INから入力された信号は、入力側分布定数伝送線路１９を入力終端抵抗Rinの方向（順方向）に伝搬していく。このように伝搬していく信号の大部分はトランジスタQ9に順々に分配され、増幅される。各トランジスタQ9に入力された信号は、各トランジスタに流れる電流に応じて増幅され、出力側分布定数伝送線路20を経て出力端子OUTの方向に伝搬していく。また、入力端子INから出力端子OUTまでのそれぞれの伝搬経路における電気長が等しくなるように選ばれるため、各トランジスタQ9で増幅された信号は上記出力側分布定数伝送線路20で順々に合成され、出力端子OUTから増幅した信号が出力される。一方、トランジスタQ9にカスコード接続されたトランジスタQ10には、入力端子INから入力される信号と同期して論理が反転した信号が入力端子INCASから入力される。ここで、カスコード接続されたトランジスタQ10の入力側分布定数伝送線路21は、各エミッタ接地トランジスタQ9に入力される信号とトランジスタQ10に入力される信号が同期して分配されるように設定される。
次に、本発明の第５実施形態の動作について説明する。図１０Ａ〜図１０Ｅは、各端子における信号波形を示す。電源電圧VEEを5Vとする。また、エミッタ接地トランジスタQ9側の入力端子INに、HIGHレベル1.0V、LOWレベル0.5Vの信号を与える（図１０Ｃ参照）。さらに、カスコード接続されたトランジスタQ10側の入力端子INCASに対して、入力端子INに与えられる信号と同期して位相が反転したHIGHレベル2.8V、LOWレベル1.6Vの信号を与える（図１０Ｂ参照）。
出力端子OUTには4.0Vの振幅を持つ信号（図１０Ａ参照）が現れている。一方、エミッタ接地トランジスタQ9のエミッタ-コレクタ間電圧VCEは、最大2.6Vになっている（図１０Ｅ参照）。また、カスコード接続されたトランジスタQ10のエミッタ-コレクタ間電圧VCEも最大2.6V以下になっている（図１０Ｄ参照）。従って、使用するトランジスタQ9、Q10として、3VのVCE耐圧を有するものを適用することができる。
出力端子OUTには4.0Vの振幅を持つ信号（図１０Ａ参照）が現れている。一方、エミッタ接地トランジスタQ9のエミッタ-コレクタ間電圧VCEは、最大2.6Vになっている（図１０Ｅ参照）。また、カスコード接続されたトランジスタQ10のエミッタ-コレクタ間電圧VCEも最大2.6V以下になっている（図１０Ｄ参照）。従って、使用するトランジスタQ9、Q10として、3VのVCE耐圧を有するものを適用することができる。
以上説明したように、分布型回路によって構成されたドライバー回路において、カスコード接続されたトランジスタQ10を設ける。また、エミッタ接地トランジスタQ9に入力される信号と同期して位相が反転した信号をトランジスタQ10へ入力する。さらに、出力がHIGHレベルの時に、エミッタ接地トランジスタQ9とカスコード接続したトランジスタQ10にかかる電圧が、エミッタ接地トランジスタQ9のエミッタ−コレクタ間電圧とカスコード接続されたトランジスタQ10のエミッタ−コレクタ間電圧に均等に分割されるように、カスコード接続されたトランジスタの入力信号レベルを設定する。これによって、出力振幅より低い耐圧をもつトランジスタを適用することができる。
（第６実施形態）
図１１に本発明の第６実施形態にかかるドライバー回路22の回路図を示す。また、図１２Ａ〜図１２Ｃには、動作を説明するための各端子の波形を示す。図１１に示すドライバー回路は、差動回路23（本発明における第１の増幅手段）と、分布型回路によって構成された出力回路17で構成されている。差動回路23では、入力端子INとINBに差動のデータ信号が入力され、出力回路17を駆動するための利得と振幅を持った差動のデータ信号（本発明における第１の信号、第２の信号）が出力される。ここで、差動回路23の前段に単相のデータ信号を差動のデータ信号に変換する入力バッファ回路を設けても良い。なお、差動回路23において、R1、R2は負荷抵抗、Q1、Q2はトランジスタ、CSは定電流源である。
図１１に本発明の第６実施形態にかかるドライバー回路22の回路図を示す。また、図１２Ａ〜図１２Ｃには、動作を説明するための各端子の波形を示す。図１１に示すドライバー回路は、差動回路23（本発明における第１の増幅手段）と、分布型回路によって構成された出力回路17で構成されている。差動回路23では、入力端子INとINBに差動のデータ信号が入力され、出力回路17を駆動するための利得と振幅を持った差動のデータ信号（本発明における第１の信号、第２の信号）が出力される。ここで、差動回路23の前段に単相のデータ信号を差動のデータ信号に変換する入力バッファ回路を設けても良い。なお、差動回路23において、R1、R2は負荷抵抗、Q1、Q2はトランジスタ、CSは定電流源である。
出力回路17は、分布型回路で構成されている。具体的には、出力回路１７は、入力側分布定数伝送線路19、入力終端抵抗Rin、入力側バイアス回路18a、エミッタ接地トランジスタQ9、エミッタ接地トランジスタQ9にカスコード接続されたトランジスタQ10、トランジスタQ10の入力側分布定数伝送線路21、トランジスタQ10の入力側分布定数伝送線路21の終端回路（終端抵抗）Rincas、トランジスタQ10のバイアス回路18b、出力側分布定数伝送線路20、出力終端抵抗Rout、出力側バイアス回路18ｃ、出力端子OUTから構成されている。
エミッタ接地トランジスタ（スイッチングトランジスタ）Q9の入力には、差動回路23の出力の一方がバイアス回路18ａと入力側分布定数伝送線路19を介して接続されている。また、カスコード接続されたトランジスタ対Q10の入力には、差動回路23の出力の他方がバイアス回路18ｂと入力側分布定数伝送線路21を介して接続されている。出力回路17のエミッタ接地トランジスタ（スイッチングトランジスタ）Q9とカスコード接続されたトランジスタ対Q10には、それぞれ位相が反転した信号が入力される。
ここで、例えば4.0Vの出力振幅を出力する場合について、動作を説明する。差動回路23の負荷抵抗R1、R2と定電流源CSを調整して、差動回路23の出力端からHIGHレベルが0V、LOWレベル-1.0Vの信号が出力されるように設定する。出力回路17の電源電圧VEEを5Vとし、エミッタ接地トランジスタQ9の入力側のバイアス回路１８ａのバイアス電圧Vbin1を0.5Vに設定すると、エミッタ接地トランジスタQ9にはHIGHレベル1.0V、LOWレベル0Vの信号が入力される。一方、エミッタ接地トランジスタQ9にカスコード接続されたトランジスタQ10の入力側のバイアス回路１８ｂにおけるバイアス電圧Vbin2を2.2Vに設定すると、カスコード接続されたトランジスタQ10にはHIGHレベル2.7V、LOWレベル1.7Vの信号が入力される。この場合、エミッタ接地トランジスタQ9の入力信号と、カスコード接続されたトランジスタQ10の入力信号は、それぞれ位相が反転し同期が取られた信号である。
図１２Ａ〜図１２Ｃに各端子の波形を示している。出力回路17の出力端子OUTには、4V振幅の出力波形が得られている（図１２Ａ参照）。一方、エミッタ接地トランジスタQ9のエミッタ-コレクタ間にかかる電圧VCE（図１２Ｃ参照）と、カスコード接続されたトランジスタQ10のエミッタ-コレクタ間にかかる電圧VCE（図１２Ｂ参照）は、3V以下になっている。
図１２Ａ〜図１２Ｃに各端子の波形を示している。出力回路17の出力端子OUTには、4V振幅の出力波形が得られている（図１２Ａ参照）。一方、エミッタ接地トランジスタQ9のエミッタ-コレクタ間にかかる電圧VCE（図１２Ｃ参照）と、カスコード接続されたトランジスタQ10のエミッタ-コレクタ間にかかる電圧VCE（図１２Ｂ参照）は、3V以下になっている。
以上、説明したように、分布型回路によって構成された出力回路にカスコード接続されたトランジスタを設ける。また、出力回路の前段にある差動回路から出力される信号は、エミッタ接地トランジスタに入力される信号と位相が反転した信号をカスコード接続されたトランジスタに入力するように設定する。さらに、エミッタ接地トランジスタの入力レベルがLOWレベルの時に、スイッチングトランジスタのエミッタ−コレクタ間電圧VCEとカスコード接続されたトランジスタのエミッタ−コレクタ間電圧VCEが均等になるように、カスコード接続されたトランジスタの入力信号レベルを設定する。これによって、出力振幅より低い耐圧のトランジスタを適用することができる。
なお、上記各実施形態では、トランジスタをバイポーラトランジスタで構成したが、MOS等のFETで構成しても良い。また、上記各実施形態では光通信の送信器で用いられる変調器を駆動するドライバー回路について述べたが、出力振幅に対して耐圧の小さいトランジスタを使用する論理回路や、無線装置の送信器に用いられる電力増幅器にも適用することができる。
また、上記各実施形態によるドライバー回路は、次のような共通の概念を有している。すなわち、入力信号が入力されるトランジスタにカスコード接続されたトランジスタを設ける。また、カスコード接続されたトランジスタの入力に前記トランジスタの入力信号に同期し、かつ、位相が反転した信号を入力する。また、前記トランジスタのエミッタ-コレクタ電圧が最大時において（出力がHIGHレベルの時）、前記トランジスタとカスコード接続したトランジスタからなる回路の両端にかかる電圧が、前記トランジスタのエミッタ−コレクタ間電圧とカスコード接続したトランジスタのエミッタ-コレクタ間電圧に分割される。そして、こうした共通の概念を差動回路によって構成されたドライバー回路や分布型回路によって構成されたドライバー回路に適用している。
以上、実施形態を参照して本発明を説明したが、本発明は上述した実施形態に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更を加えることができる。
この出願は、２００８年４月２５日に出願された日本出願特願２００８−１１５８４５号および２００９年４月１６日に出願された日本出願特願２００９−９９９６７号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本発明は、誘電体導波路を用いた誘電体変調器や、半導体の光吸収を利用した電界吸収型半導体変調器などの外部変調器を駆動するドライバー回路に用いられる。
１１、１２、１４、１６、２２…ドライバー回路
１３、１５、１７…出力回路
１８ａ、１８ｂ、１８ｃ…バイアス回路
１９…入力側分布定数伝送線路
２０…出力側分布定数伝送線路
２１…カスコード接続トランジスタの入力側分布定数線路
Q1、Q2、Q9…スイッチングトランジスタ
Q3、Q4、Q5、Q6、Q7、Q8、Q10…トランジスタ
R1、R2…負荷抵抗
Rin、Rout、Rincas…終端抵抗
CS…定電流源
VEE…電源電圧
Vbin1、Vbin2…バイアス電圧
IN、INB、INCAS、INCASB、INCAS１、INCAS１B…入力端子
OUT、OUTB…出力端子
GND…接地
１３、１５、１７…出力回路
１８ａ、１８ｂ、１８ｃ…バイアス回路
１９…入力側分布定数伝送線路
２０…出力側分布定数伝送線路
２１…カスコード接続トランジスタの入力側分布定数線路
Q1、Q2、Q9…スイッチングトランジスタ
Q3、Q4、Q5、Q6、Q7、Q8、Q10…トランジスタ
R1、R2…負荷抵抗
Rin、Rout、Rincas…終端抵抗
CS…定電流源
VEE…電源電圧
Vbin1、Vbin2…バイアス電圧
IN、INB、INCAS、INCASB、INCAS１、INCAS１B…入力端子
OUT、OUTB…出力端子
GND…接地
Claims (9)
- 入力信号が加えられる第１のスイッチングトランジスタと、
前記第１のスイッチングトランジスタに縦列接続された第１のトランジスタと
を具備し、
前記第１のトランジスタの入力に前記第１のスイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、
前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、
前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を入力するドライバー回路。 - 請求項１記載のドライバー回路において、
前記第１のスイッチングトランジスタのエミッタ-コレクタ間電圧が最大時において、
前記第１のスイッチングトランジスタと前記第１のトランジスタからなる回路の両端にかかる電圧が、前記第１のスイッチングトランジスタの前記エミッタ−コレクタ間電圧と前記第１のトランジスタのエミッタ-コレクタ間電圧に分割されるドライバー回路。 - 請求項１または２記載のドライバー回路において、
前記ドライバー回路は差動回路を用いて構成されたドライバー回路であって、
入力信号が加えられ、前記第１のスイッチングトランジスタとスイッチングトランジスタ対を構成する第２のスイッチングトランジスタと、
前記第２のスイッチングトランジスタに縦列接続された第２のトランジスタと
をさらに具備し、
前記第１のトランジスタおよび前記第２のトランジスタからなるトランジスタ対を少なくとも一対具備し、
前記トランジスタ対の入力に前記スイッチングトランジスタ対への前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、
前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、
前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を入力するドライバー回路。 - 請求項３記載のドライバー回路において、
入力信号を増幅する第１の増幅手段と、
前記第１の増幅手段の出力を増幅して、互いに位相が反転した第１の信号、第２の信号を出力する第２の増幅手段と、
前記第１の増幅手段の前記出力を増幅して、前記第１の信号と位相が反転した第３の信号と前記第１の信号と同相の第４の信号とを出力する第３の増幅手段と
をさらに具備し、
前記第１の信号、前記第２の信号がそれぞれ前記第１のスイッチングトランジスタ、前記第２のスイッチングトランジスタに加えられ、前記第３の信号、前記第４の信号がそれぞれ前記第１のトランジスタ、前記第２のトランジスタに加えられるドライバー回路。 - 請求項３または請求項４記載のドライバー回路において、
前記少なくとも一対のトランジスタ対は複数のトランジスタ対であって、前記スイッチングトランジスタ対への前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、
前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、
前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を前記複数のトランジスタ対の入力に異なったレベルで入力するドライバー回路。 - 請求項３記載のドライバー回路において、
入力信号を増幅して第１信号を出力すると共に、前記入力信号に同期し、互いにレベルが異なる複数の第２信号を出力する第１の増幅手段と、
前記入力信号の反転信号を増幅して第３信号を出力すると共に、前記反転信号に同期し、互いにレベルが異なる複数の第４信号を出力する第２の増幅手段と
をさらに具備し、
前記少なくとも一対のトランジスタ対は複数のトランジスタ対であって、前記第１信号、前記第３信号がそれぞれ前記第１のスイッチングトランジスタ、前記第２のスイッチングトランジスタに入力信号として加えられ、前記複数の第４信号、前記複数の第３信号がそれぞれ前記複数のトランジスタ対を構成する前記第１のトランジスタのトランジスタ列、前記第２のトランジスタのトランジスタ列に入力信号として加えられるドライバー回路。 - 請求項１または２記載のドライバー回路において、
前記ドライバー回路は、分布型回路を用いて構成されたドライバー回路であって、
前記分布型回路は、
入力側伝送線路と、
出力側伝送線路と、
前記入力側伝送線路と前記出力側伝送線路との間に順方向に接続された複数の増幅回路と、
前記入力側伝送線路の信号入力端と反対側に接続された入力側終端回路と、
前記出力側伝送線路の信号出力端と反対側に接続された出力側終端回路と
を具備し、
前記複数の増幅回路のそれぞれは前記第１のスイッチングトランジスタを含み、複数の前記第１のトランジスタが前記複数の増幅回路に含まれる複数の前記第１のスイッチングトランジスタに対応して備えられ、
前記入力側伝送線路を通して前記複数の増幅回路に前記入力信号が加えられ、前記複数の第１のトランジスタの入力が伝送線路で接続されたドライバー回路。 - 請求項７記載のドライバー回路において、
前記入力信号を増幅して互いに位相が反転した第１の信号、第２の信号を出力する第１の増幅手段をさらに具備し、
前記第１の信号が前記入力側伝送線路を通して前記第１のスイッチングトランジスタに加えられ、前記第２の信号が前記伝送線路を通して前記第１のトランジスタに加えられるドライバー回路。 - 入力信号をスイッチングトランジスタへ加え、
前記スイッチングトランジスタへの前記入力信号に同期し、かつ、論理が反転した信号であって、
前記第１のスイッチングトランジスタがオンするときのエミッタ-コレクタ間電圧を電圧値ＶＥ、オフするときのエミッタ-コレクタ間電圧を電圧値ＶＥＯとすると、
前記入力信号がＨＩＧＨレベルのときは当該ＨＩＧＨレベルの電圧値と前記電圧値ＶＥとの差分に対応する電圧レベルの信号、
前記入力信号がＬＯＷレベルのときは当該ＬＯＷレベルの電圧値と前記電圧値ＶＥＯとの差分に対応する電圧レベルの信号を前記スイッチングトランジスタに縦列接続されたトランジスタの入力へ加える信号入力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010509242A JP5338810B2 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路、及び信号入力方法 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008115845 | 2008-04-25 | ||
| JP2008115845 | 2008-04-25 | ||
| JP2009099967 | 2009-04-16 | ||
| JP2009099967 | 2009-04-16 | ||
| JP2010509242A JP5338810B2 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路、及び信号入力方法 |
| PCT/JP2009/058171 WO2009131215A1 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009131215A1 JPWO2009131215A1 (ja) | 2011-08-25 |
| JP5338810B2 true JP5338810B2 (ja) | 2013-11-13 |
Family
ID=41216941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010509242A Expired - Fee Related JP5338810B2 (ja) | 2008-04-25 | 2009-04-24 | ドライバー回路、及び信号入力方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5338810B2 (ja) |
| WO (1) | WO2009131215A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5848679B2 (ja) * | 2012-09-04 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
| JP5667613B2 (ja) * | 2012-09-27 | 2015-02-12 | 旭化成エレクトロニクス株式会社 | 演算増幅器及びそれを備えたパイプライン型ａ／ｄコンバータ |
| JP6042962B2 (ja) * | 2015-11-27 | 2016-12-14 | ルネサスエレクトロニクス株式会社 | 差動出力回路および半導体装置 |
| US11290073B1 (en) * | 2020-11-20 | 2022-03-29 | Synaptics Incorporated | Self-biased differential transmitter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228430A (ja) * | 1983-06-10 | 1984-12-21 | Hitachi Ltd | 半導体回路 |
| JPH03270408A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体集積回路 |
| JPH05291844A (ja) * | 1992-04-10 | 1993-11-05 | Olympus Optical Co Ltd | レベルシフト回路 |
| JP2004297165A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | アナログ／ディジタル変換回路および通信装置 |
| JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
-
2009
- 2009-04-24 WO PCT/JP2009/058171 patent/WO2009131215A1/ja active Application Filing
- 2009-04-24 JP JP2010509242A patent/JP5338810B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59228430A (ja) * | 1983-06-10 | 1984-12-21 | Hitachi Ltd | 半導体回路 |
| JPH03270408A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体集積回路 |
| JPH05291844A (ja) * | 1992-04-10 | 1993-11-05 | Olympus Optical Co Ltd | レベルシフト回路 |
| JP2004297165A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | アナログ／ディジタル変換回路および通信装置 |
| JP2007180797A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2009131215A1 (ja) | 2011-08-25 |
| WO2009131215A1 (ja) | 2009-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7321242B2 (en) | Integrated circuit with breakdown voltage multiplier | |
| JP5338810B2 (ja) | ドライバー回路、及び信号入力方法 | |
| US5754059A (en) | Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry | |
| US20090243717A1 (en) | Compact high-speed modulator driver method and apparatus | |
| JP2014220770A (ja) | 進行波型増幅器 | |
| US10574023B2 (en) | CMOS externally modulated laser driver | |
| US20090245813A1 (en) | Modulator driver with multi-channel active alignment | |
| US7342418B2 (en) | Low voltage differential signal receiver | |
| US9350343B2 (en) | Multiplex circuit and drive unit using the same | |
| US20080253414A1 (en) | Vcsel driver | |
| US6778569B2 (en) | Optical source driver with improved input stage | |
| US20090243718A1 (en) | High-speed modulator driver circuit with enhanced drive capability | |
| JP3492891B2 (ja) | 出力回路装置 | |
| JP6046288B1 (ja) | 電流出力回路及び光送信器 | |
| US9270378B2 (en) | CML output driver | |
| JPH05275987A (ja) | ドライバ回路に対する回路装置 | |
| JPH02500238A (ja) | カスコード構成の高速電子回路 | |
| CN111434035B (zh) | 用于驱动电光调制器的设备 | |
| US8593201B2 (en) | Signal output circuit | |
| US9018984B2 (en) | Driver for high speed electrical-optical modulator interface | |
| CN220985646U (zh) | 大输出摆幅驱动电路和通信集成电路 | |
| JP2970601B2 (ja) | 光変調器ドライバ回路 | |
| JP5487580B2 (ja) | 増幅回路 | |
| CN115021694B (zh) | 一种大输出摆幅驱动电路 | |
| CN111434033B (zh) | 一种用于光通信设备中的放大器及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |