JP3578740B2 - レベル変換回路 - Google Patents
レベル変換回路 Download PDFInfo
- Publication number
- JP3578740B2 JP3578740B2 JP2001299503A JP2001299503A JP3578740B2 JP 3578740 B2 JP3578740 B2 JP 3578740B2 JP 2001299503 A JP2001299503 A JP 2001299503A JP 2001299503 A JP2001299503 A JP 2001299503A JP 3578740 B2 JP3578740 B2 JP 3578740B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- emitter
- bipolar transistor
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レベル変換回路に係り、特に、ＣＭＯＳ回路の出力レベルを他のレベルに変換するレベル変換回路に関する。
【０００２】
【従来の技術】
従来のレベル変換回路は、例えば、特開平３−１３５２２０号公報に記載のように構成されている。即ち、例えば、同公報の第２図若しくは第３図に記載されているように、入力電圧をＣＭＯＳロジック４によりインバートし、ＣＭＯＳロジック４の出力をトランジスタ３を介してダイオード１ａ，１ｂ及び１ｃ若しくは抵抗１，２によって構成される分圧回路によりレベルを変換して、ＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）を構成する差動増幅器６に入力する構成となっている。
【０００３】
【発明が解決しようとする課題】
このようなレベル変換回路においては、ＣＭＯＳロジック４の入力電圧が、Ｈｉｇｈレベルの時、ＣＭＯＳロジック４の中のＮＭＯＳ４ｂがオンして、トランジスタ３のベース電圧がＬｏｗとなり、トランジスタ３はオフするが、この時、エミッタフォロアのバイポーラトランジスタ３のベース・エミッタ間が逆バイアスとなる。従って、トランジスタ３のベースに電荷が蓄積するため、ＣＭＯＳロジック４の入力電圧が、ＨｉｇｈレベルからＬｏｗレベルに変化したとき、この蓄積された電荷の影響で、信号伝達速度が遅くなり、デユーテイ変動が発生するという問題があった。
【０００４】
特に、かかるレベル変換回路を数百ＭＨｚ〜数ＧＨｚの光送信モジュールに採用する場合には、かかる信号伝達速度の遅れの影響が大きいという問題がある。さらに、光送信モジュールでは、レベル変換回路に入力する入力信号は、正相の入力信号と逆相の入力信号の２相を用いるのが一般的であり、２相入力をそれぞれレベル変換し、このレベル変換された２相の信号に基づいて、フォトダイオードを駆動する信号を生成するようにしている。従って、かかる２相入力の場合には、例えば、正相の信号がＨｉｇｈからＬｏｗレベルに変化するときに、信号伝達の遅れがあり、また、逆相の信号がＨｉｇｈからＬｏｗレベルに変化するときに、信号伝達の遅れがあるため、信号伝達の遅れの影響が２倍になるという問題があった。
【０００５】
本発明の目的は、デユーテイ変動の少ないレベル変換回路を提供するにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ＣＭＯＳレベルの入力を受けて反転出力を出力するＣＭＯＳインバータと、このＣＭＯＳインバータの出力のレベルをシフトするエミッタフォロアと、上記ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するバイアス手段とを備え、上記ＣＭＯＳレベルの入力は、正相と逆相の２入力からなり、上記ＣＭＯＳインバータは、ＣＭＯＳレベルの正相入力を受けて反転出力を出力する正相ＣＭＯＳインバータと、ＣＭＯＳレベルの逆相入力を受けて反転出力を出力する逆相ＣＭＯＳインバータとから構成され、上記エミッタフォロアは、上記正相ＣＭＯＳインバータの出力のレベルをシフトする正相エミッタフォロアと、上記逆相ＣＭＯＳインバータの出力のレベルをシフトする逆相エミッタフォロアとから構成され、上記バイアス手段は、上記正相ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記逆相ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記正相エミッタフォロアのエミッタ抵抗と上記逆相エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するものであり、かかる構成とすることにより、エミッタフォロアを構成するトランジスタを逆バイアスすることをなくし得るものとなる。
【０００７】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続されたダイオードから構成するようにしたものである。
【０００８】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続された抵抗から構成するようにしたものである。
【０００９】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続された電流源から構成するようにしたものである。
【００１１】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。
【００１２】
図１は、本発明の一実施の形態によるレベル変換回路を用いた光送信モジュールのブロック図である。
【００１３】
ＣＭＯＳバッファ１０に入力したパルス状の入力信号Ｖは、ＣＭＯＳバッファ１０により、正逆２相の信号として出力する。ＣＭＯＳバッファ１０の出力は、例えば、Ｈｉｇｈレベルが３．３Ｖで、Ｌｏｗレベルが０Ｖのパルス状の信号であり、この信号がレベル変換回路２０に入力する。レベル変換回路２０は、Ｈｉｇｈレベルが３．３Ｖで、Ｌｏｗレベルが０Ｖの信号を、例えば、Ｈｉｇｈレベルが１．６Ｖで、Ｌｏｗレベルが０．８Ｖの２相の信号にレベル変換する。さらに、この信号は、ＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）回路３０に入力し、例えば、Ｈｉｇｈレベルが２．５Ｖで、Ｌｏｗレベルが１．７Ｖの２相の信号に変換する。ＥＣＬ回路３０の出力は、カレントスイッチ回路４０に入力し、このカレントスイッチ回路４０に接続されたフォトダイオード５０を駆動する電流を出力する。以上のような構成によって、フォトダイオード５０は、パルス状の入力信号Ｖに同期して、発光・停止を繰り返して、光情報を伝送する。 なお、ここで、レベル変換回路２０は、３．３Ｖ／０Ｖの信号を、１．６Ｖ／０．８Ｖの信号に変換しているが、これは、後段に接続されるＥＣＬ回路３０との関係において、このようなレベル変換としているが、ＣＭＯＳバッファ１０の出力である３．３Ｖ／０Ｖの信号を、カレントスイッチ４０の入力信号である２．５Ｖ／１．７Ｖの信号に直接変換するようにしてもよい。即ち、破線で図示したレベル変換回路とＥＣＬ回路の機能を、レベル変換回路により実現してもよい。
【００１４】
次に、図２を用いて、レベル変換回路の構成について説明する。
図２は、本発明の一実施の形態によるレベル変換回路の回路図である。
【００１５】
正相入力信号は、ＰＭＯＳ２１とＮＭＯＳ２２のゲートに入力する。ＰＭＯＳ２１とＮＭＯＳ２２により、正相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２１のソースとＮＭＯＳ２２のドレインを共通接続し、これをバイポーラトランジスタ２３のベースに接続する。バイポーラトランジスタ２３と抵抗２４によりエミッタフォロアを構成している。バイポーラトランジスタ２３のエミッタに抵抗２４の一端を接続し、抵抗２４の他端とＮＭＯＳ２２のソースは、バイアス源６０に共通接続する。そして、バイポーラトランジスタ２３のエミッタと抵抗２４の接続点から正相出力を得るようにしている。得られた正相出力は、ＥＣＬ回路３０に入力する。
【００１６】
また、逆相入力信号は、ＰＭＯＳ２５とＮＭＯＳ２のゲートに入力する。ＰＭＯＳ２５とＮＭＯＳ２６により、逆相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２５のソースとＮＭＯＳ２６のドレインを共通接続し、これをバイポーラトランジスタ２７のベースに接続する。バイポーラトランジスタ２７と抵抗２８によりエミッタフォロアを構成している。バイポーラトランジスタ２７のエミッタに抵抗２８の一端を接続し、抵抗２８の他端とＮＭＯＳ２６のソースは、バイアス源６０に共通接続する。そして、バイポーラトランジスタ２７のエミッタと抵抗２８の接続点から逆相出力を得るようにしている。得られた逆相出力は、ＥＣＬ回路３０に入力する。
【００１７】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ２３のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与え、また、逆相入力用のバイポーラトランジスタ２７のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与えるようにしたことにある。ここで、バイアス源６０としては、ダイオード，抵抗や停電流源などを用いることができるが、その詳細については、後述する。
【００１８】
次に、かかる回路の動作について説明する。正相入力がＨｉｇｈレベル（＝ＶＣＣ）となると、ＰＭＯＳ２１がオフとなり、ＮＭＯＳ２２がオンとなる。ＮＭＯＳ２２がオンとなるため、バイポーラトランジスタ２３のベース電位は、バイアス源６０の電圧Ｖ１となり、バイポーラトランジスタ２３はオフする。従って、バイポーラトランジスタ２３のエミッタ電流がオフとなるため、バイポーラトランジスタ２３のエミッタ電位，即ち、正相出力は、Ｖ１となる。従って、バイポーラトランジスタ２３のベース・エミッタ間が逆バイアスになることを防止できる。
【００１９】
また、この時、逆相入力はＬｏｗレベル（＝ＶＥＥ）であるため、ＰＭＯＳ２５がオンとなり、ＮＭＯＳ２６がオフとなる。ＰＭＯＳ２５がオンとなるため、バイポーラトランジスタ２７のベースには、ＶＣＣが印加され、バイポーラトランジスタ２７はオンする。従って、バイポーラトランジスタ２７のエミッタ電流が流れ、バイポーラトランジスタ２７のエミッタの電位，即ち、逆相出力は、バイアス源６０の電圧Ｖ１に、抵抗２８の両端電圧Ｖ（２８）を加えた値となる。この時も、バイポーラトランジスタ２７のベース・エミッタ間は、逆バイアスとはなっていない。
【００２０】
以上のようにして、正相入力がＨｉｇｈレベルのＶＣＣの時、正相出力は、ＬｏｗレベルのＶ１となり、また、同時に逆相入力は、ＬｏｗレベルのＶＥＥであるため、逆相出力は、ＨｉｇｈレベルのＶ１＋Ｖ（２８）となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【００２１】
また、正相入力がＨｉｇｈレベルからＬｏｗレベルに変化すると、ＰＭＯＳ２１がオンとなり、ＮＭＯＳ２２がオフとなる。ＰＭＯＳ２１がオンとなるため、バイポーラトランジスタ２３のベースには、ＶＣＣが印加され、バイポーラトランジスタ２３はオンする。従って、バイポーラトランジスタ２３のエミッタ電流が流れ、バイポーラトランジスタ２３のエミッタの電位，即ち、正相出力は、バイアス源６０の電圧Ｖ１に、抵抗２４の両端電圧Ｖ（２４）を加えた値となる。この時も、バイポーラトランジスタ２３のベース・エミッタ間は、逆バイアスとはなっていない。
【００２２】
また、同時に、逆相入力がＬｏｗレベルからＨｉｇｈレベルに変化すると、ＰＭＯＳ２５がオフとなり、ＮＭＯＳ２６がオンとなる。ＮＭＯＳ２６がオンとなるため、バイポーラトランジスタ２７のベース電位は、バイアス源６０の電圧Ｖ１となり、バイポーラトランジスタ２７はオフする。従って、バイポーラトランジスタ２７のエミッタ電流がオフとなるため、バイポーラトランジスタ２７のエミッタ電位，即ち、正相出力は、Ｖ１となる。従って、バイポーラトランジスタ２７のベース・エミッタ間が逆バイアスになることを防止できる。
【００２３】
以上のようにして、正相入力がＬｏｗレベルのＶＥＥの時、正相出力は、ＥＣＬレベルのＨｉｇｈレベルのＶ１＋Ｖ（２４）となり、また、同時に逆相入力は、ＨｉｇｈレベルのＶＣＣであるため、逆相出力は、ＥＣＬレベルのＬｏｗレベルのＶ１となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【００２４】
次に、図３を用いて、レベル変換回路のより具体的な構成について説明する。図３は、本発明の一実施の形態によるレベル変換回路の回路図である。
【００２５】
正相入力信号Ｖｉｎは、ＰＭＯＳ２１とＮＭＯＳ２２のゲートに入力する。ＰＭＯＳ２１とＮＭＯＳ２２により、正相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２１のソースとＮＭＯＳ２２のドレインを共通接続し、これをバイポーラトランジスタ２３のベースに接続する。バイポーラトランジスタ２３と抵抗２４によりエミッタフォロアを構成している。バイポーラトランジスタ２３のエミッタに抵抗２４の一端を接続し、抵抗２４の他端とＮＭＯＳ２２のソースは、バイアス源であるダイオード６１に共通接続する。そして、バイポーラトランジスタ２３のエミッタと抵抗２４の接続点から正相出力Ｖｏｕｔ１を得るようにしている。得られた正相出力Ｖｏｕｔ１は、ＥＣＬ回路３０に入力する。
【００２６】
また、逆相入力信号Ｖｉｎ２は、ＰＭＯＳ２５とＮＭＯＳ２のゲートに入力する。ＰＭＯＳ２５とＮＭＯＳ２６により、逆相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２５のソースとＮＭＯＳ２６のドレインを共通接続し、これをバイポーラトランジスタ２７のベースに接続する。バイポーラトランジスタ２７と抵抗２８によりエミッタフォロアを構成している。バイポーラトランジスタ２７のエミッタに抵抗２８の一端を接続し、抵抗２８の他端とＮＭＯＳ２６のソースは、バイアス源であるダイオード６１に共通接続する。そして、バイポーラトランジスタ２７のエミッタと抵抗２８の接続点から逆相出力Ｖｏｕｔ２を得るようにしている。得られた逆相出力Ｖｏｕｔ２は、ＥＣＬ回路３０に入力する。
【００２７】
さらに、レベル変換回路２０に接続されたＥＣＬ回路３０の構成は、図示するように、バイポーラトランジスタ３２，３４による差動増幅器の構成となっている。バイポーラトランジスタ３２のコレクタには、コレクタ負荷抵抗３１の一端が接続され、コレクタ負荷抵抗３１の他端は、ＶＣＣに接続されている。また、バイポーラトランジスタ３４のコレクタには、コレクタ負荷抵抗３３の一端が接続され、コレクタ負荷抵抗３３の他端は、ＶＣＣに接続されている。バイポーラトランジスタ３２のエミッタ及びバイポーラトランジスタ３４のエミッタは、電流源３５に共通接続されている。また、レベル変換回路２０の正相出力Ｖｏｕｔ１は、バイポーラトランジスタ３２のベースに入力し、レベル変換回路２０の出力Ｖｏｕｔ２は、バイポーラトランジスタ３４のベースに入力する。ＥＣＬ回路３０の一つの出力ＥＣＬｏｕｔ１は、バイポーラトランジスタ３２のコレクタから取り出され、もう一つの逆相出力ＥＣＬｏｕｔ２は、バイポーラトランジスタ３４のコレクタから取り出される。
【００２８】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ２３のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じダイオード６１によってバイアスを与え、また、逆相入力用のバイポーラトランジスタ２７のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与えるようにしたことにある。また、ＥＣＬ回路３０に用いているバイポーラトランジスタ３２，３４のエミッタ側も、電流源によってバイアスを与えるようにしていることにある。
【００２９】
次に、かかる回路の動作について、図４に示す波形図を合わせて用いて、説明する。
【００３０】
図４（ａ）に示すように、正相入力ＶｉｎがＨｉｇｈレベル（＝ＶＣＣ）となると、ＰＭＯＳ２１がオフとなり、ＮＭＯＳ２２がオンとなる。ここで、ＶＣＣは、例えば、３．３Ｖである。ＮＭＯＳ２２がオンとなるため、バイポーラトランジスタ２３のベース電位は、バイアス源であるダイオードの電圧Ｖ１となり、バイポーラトランジスタ２３はオフする。ここで、ダイオードの両端電圧Ｖ１は、ほぼ０．８Ｖである。従って、バイポーラトランジスタ２３のエミッタ電流がオフとなるため、バイポーラトランジスタ２３のエミッタ電位，即ち、正相出力Ｖｏｕｔ１は、図４（ｃ）に示すように、Ｖ１（＝０．８Ｖ）となる。従って、バイポーラトランジスタ２３のベース・エミッタ間が逆バイアスになることを防止できる。
【００３１】
また、この時、図４（ｂ）に示すように、逆相入力Ｖｉｎ２はＬｏｗレベル（＝ＶＥＥ）であるため、ＰＭＯＳ２５がオンとなり、ＮＭＯＳ２６がオフとなる。ここで、ＶＥＥは、例えば、０Ｖである。ＰＭＯＳ２５がオンとなるため、バイポーラトランジスタ２７のベースには、ＶＣＣが印加され、バイポーラトランジスタ２７はオンする。従って、バイポーラトランジスタ２７のエミッタ電流が流れ、バイポーラトランジスタ２７のエミッタの電位，即ち、逆相出力Ｖｏｕｔ２は、バイアス源であるダイオード６１の電圧Ｖ１に、抵抗２８の両端電圧Ｖ（２８）を加えた値となる。この時も、バイポーラトランジスタ２７のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２８の値を適当に選べば、図４（ｄ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００３２】
以上のようにして、正相入力ＶｉｎがＨｉｇｈレベルのＶＣＣ（３．３Ｖ）の時、正相出力Ｖｏｕｔ１は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＬｏｗレベルのＶＥＥ（０Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＨｉｇｈレベルのＶ１＋Ｖ（２８）（＝１．６Ｖ）となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【００３３】
また、図４（ａ）に示すように、正相入力Ｖｉｎ１がＨｉｇｈレベルからＬｏｗレベルに変化すると、ＰＭＯＳ２１がオンとなり、ＮＭＯＳ２２がオフとなる。ＰＭＯＳ２１がオンとなるため、バイポーラトランジスタ２３のベースには、ＶＣＣが印加され、バイポーラトランジスタ２３はオンする。従って、バイポーラトランジスタ２３のエミッタ電流が流れ、バイポーラトランジスタ２３のエミッタの電位，即ち、正相出力は、バイアス源であるダイオード６１の電圧Ｖ１に、抵抗２４の両端電圧Ｖ（２４）を加えた値となる。この時も、バイポーラトランジスタ２３のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２４の値を抵抗２８と同じように選べば、図４（ｃ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００３４】
また、同時に、図４（ｂ）に示すように、逆相入力Ｖｉｎ２がＬｏｗレベルからＨｉｇｈレベルに変化すると、ＰＭＯＳ２５がオフとなり、ＮＭＯＳ２６がオンとなる。ＮＭＯＳ２６がオンとなるため、バイポーラトランジスタ２７のベース電位は、バイアス源であるダイオード６１の電圧Ｖ１となり、バイポーラトランジスタ２７はオフする。従って、バイポーラトランジスタ２７のエミッタ電流がオフとなるため、バイポーラトランジスタ２７のエミッタ電位，即ち、正相出力Ｖｏｕｔ２は、図４（ｄ）に示すように、Ｖ１となる。従って、バイポーラトランジスタ２７のベース・エミッタ間が逆バイアスになることを防止できる。
【００３５】
以上のようにして、正相入力Ｖｉｎ１がＬｏｗレベルのＶＥＥ（＝０Ｖ）の時、正相出力Ｖｏｕｔ１は、ＨｉｇｈレベルのＶ１＋Ｖ（２４）（＝１．６Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＨｉｇｈレベルのＶＣＣ（＝３．３Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【００３６】
また、正相出力Ｖｏｕｔ１が、Ｌｏｗレベル（０．８Ｖ）であり、逆相出力Ｖｏｕｔ２が、Ｈｉｇｈレベル（１．６Ｖ）の時、バイポーラトランジスタ３２はオフであり、バイポーラトランジスタ３４がオンとなる。従って、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、ＶＣＣから抵抗３１によって電圧降下した電圧となり、図４（ｅ）に示すように、Ｈｉｇｈレベルの信号となる。ここで、抵抗３１の値を適当に選ぶことによって、正相出力ＥＣＬｏｕｔ１は、２．５Ｖとすることができる。また、バイポーラトランジスタ３２の入力がＬｏｗレベル（＝０．８Ｖ）の時、バイポーラトランジスタ３２が、逆バイアスとならないように、電流源３５の電圧Ｖ４は、０．８Ｖとなるようにしてある。
【００３７】
一方、バイポーラトランジスタ３４がオンしていることから、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｖｃｃから抵抗３３によって電圧降下した電圧となり、図４（ｆ）に示すように、Ｌｏｗレベルの信号となる。ここで、抵抗３３を適当に選ぶことによって、逆相出力ＥＣｌｏｕｔ２は、１．７Ｖとすることができる。
【００３８】
また、正相出力Ｖｏｕｔ１が、Ｈｉｇｈレベル（＝１．７Ｖ）となると、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、Ｌｏｗレベル（＝１．７Ｖ）となり、逆相出力Ｖｏｕｔ２が、Ｌｏｗレベル（＝０．８Ｖ）となると、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｈｉｇｈレベル（＝２．５Ｖ）となる。
【００３９】
本実施の形態によれば、バイアス源としてダイオードを用いることにより、バイポーラトランジスタ２３，２７が逆バイアスとなることを防止でき、信号伝達の遅れがなくなる。即ち、逆バイアスになると、バイポーラトランジスタ２３，２７のベースに電荷が蓄積するので、Ｖｉｎ１若しくはＶｉｎ２が、ＨｉｇｈレベルからＬｏｗレベルに変化するとき、この蓄積された電荷の影響で、出力Ｖｏｕｔ１，Ｖｏｕｔ２が、図４（ｃ），（ｄ）に破線で示すように、信号伝達に遅れを生じるが、かかる信号伝達の遅れが発生しなくなる。この信号伝達の遅れは、２００ＭＨｚの信号伝送に対して、数％程度の大きな遅れとして発生し、また、この遅れによって、デユーテイが変動するが、かかるデユーテイ変動も少なくすることができる。
【００４０】
また、ＥＣＬ回路においても、バイポーラトランジスタ３２，３４のエミッタ側にバイアス源を接続することにより、このトランジスタを逆バイアスとすることを防止できる。バイポーラトランジスタ３２，３４が逆バイアスとなると、図４（ｅ），（ｆ）に破線で図示するように、信号の伝達遅れが発生するが、これを防止できる。
【００４１】
次に、図５を用いて、レベル変換回路のより具体的な別の構成について説明する。
図５は、本発明の他の実施の形態によるレベル変換回路の回路図である。
【００４２】
正相入力信号Ｖｉｎは、ＰＭＯＳ２１とＮＭＯＳ２２のゲートに入力する。ＰＭＯＳ２１とＮＭＯＳ２２により、正相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２１のソースとＮＭＯＳ２２のドレインを共通接続し、これをバイポーラトランジスタ２３のベースに接続する。バイポーラトランジスタ２３と抵抗２４’によりエミッタフォロアを構成している。バイポーラトランジスタ２３のエミッタに抵抗２４’の一端を接続し、抵抗２４’の他端とＮＭＯＳ２２のソースは、バイアス源である抵抗６２に共通接続する。そして、バイポーラトランジスタ２３のエミッタと抵抗２４’の接続点から正相出力Ｖｏｕｔ１を得るようにしている。得られた正相出力Ｖｏｕｔ１は、ＥＣＬ回路３０に入力する。
【００４３】
また、逆相入力信号Ｖｉｎ２は、ＰＭＯＳ２５とＮＭＯＳ２のゲートに入力する。ＰＭＯＳ２５とＮＭＯＳ２６により、逆相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２５のソースとＮＭＯＳ２６のドレインを共通接続し、これをバイポーラトランジスタ２７のベースに接続する。バイポーラトランジスタ２７と抵抗２８’によりエミッタフォロアを構成している。バイポーラトランジスタ２７のエミッタに抵抗２８’の一端を接続し、抵抗２８’の他端とＮＭＯＳ２６のソースは、バイアス源である抵抗６２に共通接続する。そして、バイポーラトランジスタ２７のエミッタと抵抗２８’の接続点から逆相出力Ｖｏｕｔ２を得るようにしている。得られた逆相出力Ｖｏｕｔ２は、ＥＣＬ回路３０に入力する。
【００４４】
さらに、レベル変換回路２０に接続されたＥＣＬ回路３０の構成は、図示するように、バイポーラトランジスタ３２，３４による差動増幅器の構成となっている。バイポーラトランジスタ３２のコレクタには、コレクタ負荷抵抗３１の一端が接続され、コレクタ負荷抵抗３１の他端は、ＶＣＣに接続されている。また、バイポーラトランジスタ３４のコレクタには、コレクタ負荷抵抗３３の一端が接続され、コレクタ負荷抵抗３３の他端は、ＶＣＣに接続されている。バイポーラトランジスタ３２のエミッタ及びバイポーラトランジスタ３４のエミッタは、電流源３５に共通接続されている。また、レベル変換回路２０の正相出力Ｖｏｕｔ１は、バイポーラトランジスタ３２のベースに入力し、レベル変換回路２０の出力Ｖｏｕｔ２は、バイポーラトランジスタ３４のベースに入力する。ＥＣＬ回路３０の一つの出力ＥＣＬｏｕｔ１は、バイポーラトランジスタ３２のコレクタから取り出され、もう一つの逆相出力ＥＣＬｏｕｔ２は、バイポーラトランジスタ３４のコレクタから取り出される。
【００４５】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ２３のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じ抵抗６２によってバイアスを与え、また、逆相入力用のバイポーラトランジスタ２７のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与えるようにしたことにある。また、ＥＣＬ回路３０に用いているバイポーラトランジスタ３２，３４のエミッタ側も、電流源によってバイアスを与えるようにしていることにある。
【００４６】
次に、かかる回路の動作について説明する。なお、各入出力信号の波形は、図４に示すとおりである。
【００４７】
図４（ａ）に示すように、正相入力ＶｉｎがＨｉｇｈレベル（＝ＶＣＣ）となると、ＰＭＯＳ２１がオフとなり、ＮＭＯＳ２２がオンとなる。ここで、ＶＣＣは、例えば、３．３Ｖである。ＮＭＯＳ２２がオンとなるため、バイポーラトランジスタ２３のベース電位は、バイアス源である抵抗の電圧Ｖ１となり、バイポーラトランジスタ２３はオフする。ここで、抵抗の両端電圧Ｖ１は、ほぼ０．８Ｖとなるように抵抗値が選ばれている。従って、バイポーラトランジスタ２３のエミッタ電流がオフとなるため、バイポーラトランジスタ２３のエミッタ電位，即ち、正相出力Ｖｏｕｔ１は、図４（ｃ）に示すように、Ｖ１（＝０．８Ｖ）となる。従って、バイポーラトランジスタ２３のベース・エミッタ間が逆バイアスになることを防止できる。
【００４８】
また、この時、図４（ｂ）に示すように、逆相入力Ｖｉｎ２はＬｏｗレベル（＝ＶＥＥ）であるため、ＰＭＯＳ２５がオンとなり、ＮＭＯＳ２６がオフとなる。ここで、ＶＥＥは、例えば、０Ｖである。ＰＭＯＳ２５がオンとなるため、バイポーラトランジスタ２７のベースには、ＶＣＣが印加され、バイポーラトランジスタ２７はオンする。従って、バイポーラトランジスタ２７のエミッタ電流が流れ、バイポーラトランジスタ２７のエミッタの電位，即ち、逆相出力Ｖｏｕｔ２は、バイアス源である抵抗６２の電圧Ｖ１に、抵抗２８’の両端電圧Ｖ（２８）を加えた値となる。この時も、バイポーラトランジスタ２７のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２８’の値を適当に選べば、図４（ｄ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００４９】
以上のようにして、正相入力ＶｉｎがＨｉｇｈレベルのＶＣＣ（３．３Ｖ）の時、正相出力Ｖｏｕｔ１は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＬｏｗレベルのＶＥＥ（０Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＨｉｇｈレベルのＶ１＋Ｖ（２８）（＝１．６Ｖ）となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【００５０】
また、図４（ａ）に示すように、正相入力Ｖｉｎ１がＨｉｇｈレベルからＬｏｗレベルに変化すると、ＰＭＯＳ２１がオンとなり、ＮＭＯＳ２２がオフとなる。ＰＭＯＳ２１がオンとなるため、バイポーラトランジスタ２３のベースには、ＶＣＣが印加され、バイポーラトランジスタ２３はオンする。従って、バイポーラトランジスタ２３のエミッタ電流が流れ、バイポーラトランジスタ２３のエミッタの電位，即ち、正相出力は、バイアス源である抵抗６２の電圧Ｖ１に、抵抗２４’の両端電圧Ｖ（２４）を加えた値となる。この時も、バイポーラトランジスタ２３のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２４’の値を抵抗２８’と同じように選べば、図４（ｃ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００５１】
また、同時に、図４（ｂ）に示すように、逆相入力Ｖｉｎ２がＬｏｗレベルからＨｉｇｈレベルに変化すると、ＰＭＯＳ２５がオフとなり、ＮＭＯＳ２６がオンとなる。ＮＭＯＳ２６がオンとなるため、バイポーラトランジスタ２７のベース電位は、バイアス源である抵抗６２の電圧Ｖ１となり、バイポーラトランジスタ２７はオフする。従って、バイポーラトランジスタ２７のエミッタ電流がオフとなるため、バイポーラトランジスタ２７のエミッタ電位，即ち、正相出力Ｖｏｕｔ２は、図４（ｄ）に示すように、Ｖ１となる。従って、バイポーラトランジスタ２７のベース・エミッタ間が逆バイアスになることを防止できる。
【００５２】
以上のようにして、正相入力Ｖｉｎ１がＬｏｗレベルのＶＥＥ（＝０Ｖ）の時、正相出力Ｖｏｕｔ１は、ＨｉｇｈレベルのＶ１＋Ｖ（２４）（＝１．６Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＨｉｇｈレベルのＶＣＣ（＝３．３Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【００５３】
また、正相出力Ｖｏｕｔ１が、Ｌｏｗレベル（０．８Ｖ）であり、逆相出力Ｖｏｕｔ２が、Ｈｉｇｈレベル（１．６Ｖ）の時、バイポーラトランジスタ３２はオフであり、バイポーラトランジスタ３４がオンとなる。従って、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、ＶＣＣから抵抗３１によって電圧降下した電圧となり、図４（ｅ）に示すように、Ｈｉｇｈレベルの信号となる。ここで、抵抗３１の値を適当に選ぶことによって、正相出力ＥＣＬｏｕｔ１は、２．５Ｖとすることができる。また、バイポーラトランジスタ３２の入力がＬｏｗレベル（＝０．８Ｖ）の時、バイポーラトランジスタ３２が、逆バイアスとならないように、電流源３５の電圧Ｖ４は、０．８Ｖとなるようにしてある。
【００５４】
一方、バイポーラトランジスタ３４がオンしていることから、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｖｃｃから抵抗３３によって電圧降下した電圧となり、図４（ｆ）に示すように、Ｌｏｗレベルの信号となる。ここで、抵抗３３を適当に選ぶことによって、逆相出力ＥＣｌｏｕｔ２は、１．７Ｖとすることができる。
【００５５】
また、正相出力Ｖｏｕｔ１が、Ｈｉｇｈレベル（＝１．７Ｖ）となると、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、Ｌｏｗレベル（＝１．７Ｖ）となり、逆相出力Ｖｏｕｔ２が、Ｌｏｗレベル（＝０．８Ｖ）となると、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｈｉｇｈレベル（＝２．５Ｖ）となる。
【００５６】
また、抵抗２４’，２８’及び６２の値を適当に選ぶことによって、Ｖｏｕｔ１及びＶｏｕｔ２を、それぞれ、２．５Ｖ及び１．７Ｖの２値を得るようにもすることができ、かかる場合には、ＥＣＬ回路を用いなくとも、このＥＣＬ回路に接続されるカレントスイッチを駆動する出力を得ることができる。
【００５７】
本実施の形態によれば、バイアス源として抵抗を用いることにより、バイポーラトランジスタ２３，２７が逆バイアスとなることを防止でき、信号伝達の遅れがなくなる。即ち、逆バイアスになると、バイポーラトランジスタ２３，２７のベースに電荷が蓄積するので、Ｖｉｎ１若しくはＶｉｎ２が、ＨｉｇｈレベルからＬｏｗレベルに変化するとき、この蓄積された電荷の影響で、出力Ｖｏｕｔ１，Ｖｏｕｔ２が、図４（ｃ），（ｄ）に破線で示すように、信号伝達に遅れを生じるが、かかる信号伝達の遅れが発生しなくなる。この信号伝達の遅れは、２００ＭＨｚの信号伝送に対して、数％程度の大きな遅れとして発生し、また、この遅れによって、デユーテイが変動するが、かかるデユーテイ変動も少なくすることができる。
【００５８】
また、ＥＣＬ回路においても、バイポーラトランジスタ３２，３４のエミッタ側にバイアス源を接続することにより、このトランジスタを逆バイアスとすることを防止できる。バイポーラトランジスタ３２，３４が逆バイアスとなると、図４（ｅ），（ｆ）に破線で図示するように、信号の伝達遅れが発生するが、これを防止できる。
【００５９】
また、抵抗値を適当に選択することによって、ＥＣＬ回路を省略することも可能となる。
【００６０】
以上の説明では、バイアス源として、ダイオード若しくは抵抗を用いるものについて説明したが、バイアス源としては、図３のＥＣＬ回路において、説明した電流源３５を用いることも可能である。いづれにしても、バイポーラトランジスタのエミッタフォロアとＣＭＯＳインバータのＮＭＯＳのソース側に同じバイアスを与えることにより、バイポーラトランジスタの逆バイアスを防止でき、信号の伝達遅れを防止して、デユーテイ変動を少なくすることが可能となるものである。また、バイポーラトランジスタの代わりに、電界効果トランジスタを用いても、同じ効果が得られる。
【００６１】
【発明の効果】
本発明によれば、レベル変換回路におけるデユーテイ変動を少なくすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるレベル変換回路を用いた光送信モジュールのブロック図である。
【図２】本発明の一実施の形態によるレベル変換回路のブロック図である。
【図３】本発明の一実施の形態によるレベル変換回路の回路図である。
【図４】本発明の一実施の形態によるレベル変換回路の波形図である。
【図５】本発明の他の実施の形態によるレベル変換回路の回路図である。
【符号の説明】
１０…ＣＭＯＳバファ
２０…レベル変換回路
２１，２５…ＰＭＯＳ
２２，２６…ＮＭＯＳ
２３，２７，３２，３４…バイポ−ラトランジスタ
２４，２４’，２８，２８’，３１，３３…抵抗
３０…ＥＣＬ回路
３５…電流源
４０…カレントスイッチ
５０…フォトダイオード
６０…バイアス源
６１…ダイオード
６２…抵抗
【発明の属する技術分野】
本発明は、レベル変換回路に係り、特に、ＣＭＯＳ回路の出力レベルを他のレベルに変換するレベル変換回路に関する。
【０００２】
【従来の技術】
従来のレベル変換回路は、例えば、特開平３−１３５２２０号公報に記載のように構成されている。即ち、例えば、同公報の第２図若しくは第３図に記載されているように、入力電圧をＣＭＯＳロジック４によりインバートし、ＣＭＯＳロジック４の出力をトランジスタ３を介してダイオード１ａ，１ｂ及び１ｃ若しくは抵抗１，２によって構成される分圧回路によりレベルを変換して、ＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）を構成する差動増幅器６に入力する構成となっている。
【０００３】
【発明が解決しようとする課題】
このようなレベル変換回路においては、ＣＭＯＳロジック４の入力電圧が、Ｈｉｇｈレベルの時、ＣＭＯＳロジック４の中のＮＭＯＳ４ｂがオンして、トランジスタ３のベース電圧がＬｏｗとなり、トランジスタ３はオフするが、この時、エミッタフォロアのバイポーラトランジスタ３のベース・エミッタ間が逆バイアスとなる。従って、トランジスタ３のベースに電荷が蓄積するため、ＣＭＯＳロジック４の入力電圧が、ＨｉｇｈレベルからＬｏｗレベルに変化したとき、この蓄積された電荷の影響で、信号伝達速度が遅くなり、デユーテイ変動が発生するという問題があった。
【０００４】
特に、かかるレベル変換回路を数百ＭＨｚ〜数ＧＨｚの光送信モジュールに採用する場合には、かかる信号伝達速度の遅れの影響が大きいという問題がある。さらに、光送信モジュールでは、レベル変換回路に入力する入力信号は、正相の入力信号と逆相の入力信号の２相を用いるのが一般的であり、２相入力をそれぞれレベル変換し、このレベル変換された２相の信号に基づいて、フォトダイオードを駆動する信号を生成するようにしている。従って、かかる２相入力の場合には、例えば、正相の信号がＨｉｇｈからＬｏｗレベルに変化するときに、信号伝達の遅れがあり、また、逆相の信号がＨｉｇｈからＬｏｗレベルに変化するときに、信号伝達の遅れがあるため、信号伝達の遅れの影響が２倍になるという問題があった。
【０００５】
本発明の目的は、デユーテイ変動の少ないレベル変換回路を提供するにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、ＣＭＯＳレベルの入力を受けて反転出力を出力するＣＭＯＳインバータと、このＣＭＯＳインバータの出力のレベルをシフトするエミッタフォロアと、上記ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するバイアス手段とを備え、上記ＣＭＯＳレベルの入力は、正相と逆相の２入力からなり、上記ＣＭＯＳインバータは、ＣＭＯＳレベルの正相入力を受けて反転出力を出力する正相ＣＭＯＳインバータと、ＣＭＯＳレベルの逆相入力を受けて反転出力を出力する逆相ＣＭＯＳインバータとから構成され、上記エミッタフォロアは、上記正相ＣＭＯＳインバータの出力のレベルをシフトする正相エミッタフォロアと、上記逆相ＣＭＯＳインバータの出力のレベルをシフトする逆相エミッタフォロアとから構成され、上記バイアス手段は、上記正相ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記逆相ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記正相エミッタフォロアのエミッタ抵抗と上記逆相エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するものであり、かかる構成とすることにより、エミッタフォロアを構成するトランジスタを逆バイアスすることをなくし得るものとなる。
【０００７】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続されたダイオードから構成するようにしたものである。
【０００８】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続された抵抗から構成するようにしたものである。
【０００９】
上記レベル変換回路において、好ましくは、上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続された電流源から構成するようにしたものである。
【００１１】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。
【００１２】
図１は、本発明の一実施の形態によるレベル変換回路を用いた光送信モジュールのブロック図である。
【００１３】
ＣＭＯＳバッファ１０に入力したパルス状の入力信号Ｖは、ＣＭＯＳバッファ１０により、正逆２相の信号として出力する。ＣＭＯＳバッファ１０の出力は、例えば、Ｈｉｇｈレベルが３．３Ｖで、Ｌｏｗレベルが０Ｖのパルス状の信号であり、この信号がレベル変換回路２０に入力する。レベル変換回路２０は、Ｈｉｇｈレベルが３．３Ｖで、Ｌｏｗレベルが０Ｖの信号を、例えば、Ｈｉｇｈレベルが１．６Ｖで、Ｌｏｗレベルが０．８Ｖの２相の信号にレベル変換する。さらに、この信号は、ＥＣＬ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）回路３０に入力し、例えば、Ｈｉｇｈレベルが２．５Ｖで、Ｌｏｗレベルが１．７Ｖの２相の信号に変換する。ＥＣＬ回路３０の出力は、カレントスイッチ回路４０に入力し、このカレントスイッチ回路４０に接続されたフォトダイオード５０を駆動する電流を出力する。以上のような構成によって、フォトダイオード５０は、パルス状の入力信号Ｖに同期して、発光・停止を繰り返して、光情報を伝送する。 なお、ここで、レベル変換回路２０は、３．３Ｖ／０Ｖの信号を、１．６Ｖ／０．８Ｖの信号に変換しているが、これは、後段に接続されるＥＣＬ回路３０との関係において、このようなレベル変換としているが、ＣＭＯＳバッファ１０の出力である３．３Ｖ／０Ｖの信号を、カレントスイッチ４０の入力信号である２．５Ｖ／１．７Ｖの信号に直接変換するようにしてもよい。即ち、破線で図示したレベル変換回路とＥＣＬ回路の機能を、レベル変換回路により実現してもよい。
【００１４】
次に、図２を用いて、レベル変換回路の構成について説明する。
図２は、本発明の一実施の形態によるレベル変換回路の回路図である。
【００１５】
正相入力信号は、ＰＭＯＳ２１とＮＭＯＳ２２のゲートに入力する。ＰＭＯＳ２１とＮＭＯＳ２２により、正相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２１のソースとＮＭＯＳ２２のドレインを共通接続し、これをバイポーラトランジスタ２３のベースに接続する。バイポーラトランジスタ２３と抵抗２４によりエミッタフォロアを構成している。バイポーラトランジスタ２３のエミッタに抵抗２４の一端を接続し、抵抗２４の他端とＮＭＯＳ２２のソースは、バイアス源６０に共通接続する。そして、バイポーラトランジスタ２３のエミッタと抵抗２４の接続点から正相出力を得るようにしている。得られた正相出力は、ＥＣＬ回路３０に入力する。
【００１６】
また、逆相入力信号は、ＰＭＯＳ２５とＮＭＯＳ２のゲートに入力する。ＰＭＯＳ２５とＮＭＯＳ２６により、逆相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２５のソースとＮＭＯＳ２６のドレインを共通接続し、これをバイポーラトランジスタ２７のベースに接続する。バイポーラトランジスタ２７と抵抗２８によりエミッタフォロアを構成している。バイポーラトランジスタ２７のエミッタに抵抗２８の一端を接続し、抵抗２８の他端とＮＭＯＳ２６のソースは、バイアス源６０に共通接続する。そして、バイポーラトランジスタ２７のエミッタと抵抗２８の接続点から逆相出力を得るようにしている。得られた逆相出力は、ＥＣＬ回路３０に入力する。
【００１７】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ２３のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与え、また、逆相入力用のバイポーラトランジスタ２７のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与えるようにしたことにある。ここで、バイアス源６０としては、ダイオード，抵抗や停電流源などを用いることができるが、その詳細については、後述する。
【００１８】
次に、かかる回路の動作について説明する。正相入力がＨｉｇｈレベル（＝ＶＣＣ）となると、ＰＭＯＳ２１がオフとなり、ＮＭＯＳ２２がオンとなる。ＮＭＯＳ２２がオンとなるため、バイポーラトランジスタ２３のベース電位は、バイアス源６０の電圧Ｖ１となり、バイポーラトランジスタ２３はオフする。従って、バイポーラトランジスタ２３のエミッタ電流がオフとなるため、バイポーラトランジスタ２３のエミッタ電位，即ち、正相出力は、Ｖ１となる。従って、バイポーラトランジスタ２３のベース・エミッタ間が逆バイアスになることを防止できる。
【００１９】
また、この時、逆相入力はＬｏｗレベル（＝ＶＥＥ）であるため、ＰＭＯＳ２５がオンとなり、ＮＭＯＳ２６がオフとなる。ＰＭＯＳ２５がオンとなるため、バイポーラトランジスタ２７のベースには、ＶＣＣが印加され、バイポーラトランジスタ２７はオンする。従って、バイポーラトランジスタ２７のエミッタ電流が流れ、バイポーラトランジスタ２７のエミッタの電位，即ち、逆相出力は、バイアス源６０の電圧Ｖ１に、抵抗２８の両端電圧Ｖ（２８）を加えた値となる。この時も、バイポーラトランジスタ２７のベース・エミッタ間は、逆バイアスとはなっていない。
【００２０】
以上のようにして、正相入力がＨｉｇｈレベルのＶＣＣの時、正相出力は、ＬｏｗレベルのＶ１となり、また、同時に逆相入力は、ＬｏｗレベルのＶＥＥであるため、逆相出力は、ＨｉｇｈレベルのＶ１＋Ｖ（２８）となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【００２１】
また、正相入力がＨｉｇｈレベルからＬｏｗレベルに変化すると、ＰＭＯＳ２１がオンとなり、ＮＭＯＳ２２がオフとなる。ＰＭＯＳ２１がオンとなるため、バイポーラトランジスタ２３のベースには、ＶＣＣが印加され、バイポーラトランジスタ２３はオンする。従って、バイポーラトランジスタ２３のエミッタ電流が流れ、バイポーラトランジスタ２３のエミッタの電位，即ち、正相出力は、バイアス源６０の電圧Ｖ１に、抵抗２４の両端電圧Ｖ（２４）を加えた値となる。この時も、バイポーラトランジスタ２３のベース・エミッタ間は、逆バイアスとはなっていない。
【００２２】
また、同時に、逆相入力がＬｏｗレベルからＨｉｇｈレベルに変化すると、ＰＭＯＳ２５がオフとなり、ＮＭＯＳ２６がオンとなる。ＮＭＯＳ２６がオンとなるため、バイポーラトランジスタ２７のベース電位は、バイアス源６０の電圧Ｖ１となり、バイポーラトランジスタ２７はオフする。従って、バイポーラトランジスタ２７のエミッタ電流がオフとなるため、バイポーラトランジスタ２７のエミッタ電位，即ち、正相出力は、Ｖ１となる。従って、バイポーラトランジスタ２７のベース・エミッタ間が逆バイアスになることを防止できる。
【００２３】
以上のようにして、正相入力がＬｏｗレベルのＶＥＥの時、正相出力は、ＥＣＬレベルのＨｉｇｈレベルのＶ１＋Ｖ（２４）となり、また、同時に逆相入力は、ＨｉｇｈレベルのＶＣＣであるため、逆相出力は、ＥＣＬレベルのＬｏｗレベルのＶ１となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【００２４】
次に、図３を用いて、レベル変換回路のより具体的な構成について説明する。図３は、本発明の一実施の形態によるレベル変換回路の回路図である。
【００２５】
正相入力信号Ｖｉｎは、ＰＭＯＳ２１とＮＭＯＳ２２のゲートに入力する。ＰＭＯＳ２１とＮＭＯＳ２２により、正相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２１のソースとＮＭＯＳ２２のドレインを共通接続し、これをバイポーラトランジスタ２３のベースに接続する。バイポーラトランジスタ２３と抵抗２４によりエミッタフォロアを構成している。バイポーラトランジスタ２３のエミッタに抵抗２４の一端を接続し、抵抗２４の他端とＮＭＯＳ２２のソースは、バイアス源であるダイオード６１に共通接続する。そして、バイポーラトランジスタ２３のエミッタと抵抗２４の接続点から正相出力Ｖｏｕｔ１を得るようにしている。得られた正相出力Ｖｏｕｔ１は、ＥＣＬ回路３０に入力する。
【００２６】
また、逆相入力信号Ｖｉｎ２は、ＰＭＯＳ２５とＮＭＯＳ２のゲートに入力する。ＰＭＯＳ２５とＮＭＯＳ２６により、逆相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２５のソースとＮＭＯＳ２６のドレインを共通接続し、これをバイポーラトランジスタ２７のベースに接続する。バイポーラトランジスタ２７と抵抗２８によりエミッタフォロアを構成している。バイポーラトランジスタ２７のエミッタに抵抗２８の一端を接続し、抵抗２８の他端とＮＭＯＳ２６のソースは、バイアス源であるダイオード６１に共通接続する。そして、バイポーラトランジスタ２７のエミッタと抵抗２８の接続点から逆相出力Ｖｏｕｔ２を得るようにしている。得られた逆相出力Ｖｏｕｔ２は、ＥＣＬ回路３０に入力する。
【００２７】
さらに、レベル変換回路２０に接続されたＥＣＬ回路３０の構成は、図示するように、バイポーラトランジスタ３２，３４による差動増幅器の構成となっている。バイポーラトランジスタ３２のコレクタには、コレクタ負荷抵抗３１の一端が接続され、コレクタ負荷抵抗３１の他端は、ＶＣＣに接続されている。また、バイポーラトランジスタ３４のコレクタには、コレクタ負荷抵抗３３の一端が接続され、コレクタ負荷抵抗３３の他端は、ＶＣＣに接続されている。バイポーラトランジスタ３２のエミッタ及びバイポーラトランジスタ３４のエミッタは、電流源３５に共通接続されている。また、レベル変換回路２０の正相出力Ｖｏｕｔ１は、バイポーラトランジスタ３２のベースに入力し、レベル変換回路２０の出力Ｖｏｕｔ２は、バイポーラトランジスタ３４のベースに入力する。ＥＣＬ回路３０の一つの出力ＥＣＬｏｕｔ１は、バイポーラトランジスタ３２のコレクタから取り出され、もう一つの逆相出力ＥＣＬｏｕｔ２は、バイポーラトランジスタ３４のコレクタから取り出される。
【００２８】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ２３のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じダイオード６１によってバイアスを与え、また、逆相入力用のバイポーラトランジスタ２７のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与えるようにしたことにある。また、ＥＣＬ回路３０に用いているバイポーラトランジスタ３２，３４のエミッタ側も、電流源によってバイアスを与えるようにしていることにある。
【００２９】
次に、かかる回路の動作について、図４に示す波形図を合わせて用いて、説明する。
【００３０】
図４（ａ）に示すように、正相入力ＶｉｎがＨｉｇｈレベル（＝ＶＣＣ）となると、ＰＭＯＳ２１がオフとなり、ＮＭＯＳ２２がオンとなる。ここで、ＶＣＣは、例えば、３．３Ｖである。ＮＭＯＳ２２がオンとなるため、バイポーラトランジスタ２３のベース電位は、バイアス源であるダイオードの電圧Ｖ１となり、バイポーラトランジスタ２３はオフする。ここで、ダイオードの両端電圧Ｖ１は、ほぼ０．８Ｖである。従って、バイポーラトランジスタ２３のエミッタ電流がオフとなるため、バイポーラトランジスタ２３のエミッタ電位，即ち、正相出力Ｖｏｕｔ１は、図４（ｃ）に示すように、Ｖ１（＝０．８Ｖ）となる。従って、バイポーラトランジスタ２３のベース・エミッタ間が逆バイアスになることを防止できる。
【００３１】
また、この時、図４（ｂ）に示すように、逆相入力Ｖｉｎ２はＬｏｗレベル（＝ＶＥＥ）であるため、ＰＭＯＳ２５がオンとなり、ＮＭＯＳ２６がオフとなる。ここで、ＶＥＥは、例えば、０Ｖである。ＰＭＯＳ２５がオンとなるため、バイポーラトランジスタ２７のベースには、ＶＣＣが印加され、バイポーラトランジスタ２７はオンする。従って、バイポーラトランジスタ２７のエミッタ電流が流れ、バイポーラトランジスタ２７のエミッタの電位，即ち、逆相出力Ｖｏｕｔ２は、バイアス源であるダイオード６１の電圧Ｖ１に、抵抗２８の両端電圧Ｖ（２８）を加えた値となる。この時も、バイポーラトランジスタ２７のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２８の値を適当に選べば、図４（ｄ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００３２】
以上のようにして、正相入力ＶｉｎがＨｉｇｈレベルのＶＣＣ（３．３Ｖ）の時、正相出力Ｖｏｕｔ１は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＬｏｗレベルのＶＥＥ（０Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＨｉｇｈレベルのＶ１＋Ｖ（２８）（＝１．６Ｖ）となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【００３３】
また、図４（ａ）に示すように、正相入力Ｖｉｎ１がＨｉｇｈレベルからＬｏｗレベルに変化すると、ＰＭＯＳ２１がオンとなり、ＮＭＯＳ２２がオフとなる。ＰＭＯＳ２１がオンとなるため、バイポーラトランジスタ２３のベースには、ＶＣＣが印加され、バイポーラトランジスタ２３はオンする。従って、バイポーラトランジスタ２３のエミッタ電流が流れ、バイポーラトランジスタ２３のエミッタの電位，即ち、正相出力は、バイアス源であるダイオード６１の電圧Ｖ１に、抵抗２４の両端電圧Ｖ（２４）を加えた値となる。この時も、バイポーラトランジスタ２３のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２４の値を抵抗２８と同じように選べば、図４（ｃ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００３４】
また、同時に、図４（ｂ）に示すように、逆相入力Ｖｉｎ２がＬｏｗレベルからＨｉｇｈレベルに変化すると、ＰＭＯＳ２５がオフとなり、ＮＭＯＳ２６がオンとなる。ＮＭＯＳ２６がオンとなるため、バイポーラトランジスタ２７のベース電位は、バイアス源であるダイオード６１の電圧Ｖ１となり、バイポーラトランジスタ２７はオフする。従って、バイポーラトランジスタ２７のエミッタ電流がオフとなるため、バイポーラトランジスタ２７のエミッタ電位，即ち、正相出力Ｖｏｕｔ２は、図４（ｄ）に示すように、Ｖ１となる。従って、バイポーラトランジスタ２７のベース・エミッタ間が逆バイアスになることを防止できる。
【００３５】
以上のようにして、正相入力Ｖｉｎ１がＬｏｗレベルのＶＥＥ（＝０Ｖ）の時、正相出力Ｖｏｕｔ１は、ＨｉｇｈレベルのＶ１＋Ｖ（２４）（＝１．６Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＨｉｇｈレベルのＶＣＣ（＝３．３Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【００３６】
また、正相出力Ｖｏｕｔ１が、Ｌｏｗレベル（０．８Ｖ）であり、逆相出力Ｖｏｕｔ２が、Ｈｉｇｈレベル（１．６Ｖ）の時、バイポーラトランジスタ３２はオフであり、バイポーラトランジスタ３４がオンとなる。従って、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、ＶＣＣから抵抗３１によって電圧降下した電圧となり、図４（ｅ）に示すように、Ｈｉｇｈレベルの信号となる。ここで、抵抗３１の値を適当に選ぶことによって、正相出力ＥＣＬｏｕｔ１は、２．５Ｖとすることができる。また、バイポーラトランジスタ３２の入力がＬｏｗレベル（＝０．８Ｖ）の時、バイポーラトランジスタ３２が、逆バイアスとならないように、電流源３５の電圧Ｖ４は、０．８Ｖとなるようにしてある。
【００３７】
一方、バイポーラトランジスタ３４がオンしていることから、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｖｃｃから抵抗３３によって電圧降下した電圧となり、図４（ｆ）に示すように、Ｌｏｗレベルの信号となる。ここで、抵抗３３を適当に選ぶことによって、逆相出力ＥＣｌｏｕｔ２は、１．７Ｖとすることができる。
【００３８】
また、正相出力Ｖｏｕｔ１が、Ｈｉｇｈレベル（＝１．７Ｖ）となると、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、Ｌｏｗレベル（＝１．７Ｖ）となり、逆相出力Ｖｏｕｔ２が、Ｌｏｗレベル（＝０．８Ｖ）となると、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｈｉｇｈレベル（＝２．５Ｖ）となる。
【００３９】
本実施の形態によれば、バイアス源としてダイオードを用いることにより、バイポーラトランジスタ２３，２７が逆バイアスとなることを防止でき、信号伝達の遅れがなくなる。即ち、逆バイアスになると、バイポーラトランジスタ２３，２７のベースに電荷が蓄積するので、Ｖｉｎ１若しくはＶｉｎ２が、ＨｉｇｈレベルからＬｏｗレベルに変化するとき、この蓄積された電荷の影響で、出力Ｖｏｕｔ１，Ｖｏｕｔ２が、図４（ｃ），（ｄ）に破線で示すように、信号伝達に遅れを生じるが、かかる信号伝達の遅れが発生しなくなる。この信号伝達の遅れは、２００ＭＨｚの信号伝送に対して、数％程度の大きな遅れとして発生し、また、この遅れによって、デユーテイが変動するが、かかるデユーテイ変動も少なくすることができる。
【００４０】
また、ＥＣＬ回路においても、バイポーラトランジスタ３２，３４のエミッタ側にバイアス源を接続することにより、このトランジスタを逆バイアスとすることを防止できる。バイポーラトランジスタ３２，３４が逆バイアスとなると、図４（ｅ），（ｆ）に破線で図示するように、信号の伝達遅れが発生するが、これを防止できる。
【００４１】
次に、図５を用いて、レベル変換回路のより具体的な別の構成について説明する。
図５は、本発明の他の実施の形態によるレベル変換回路の回路図である。
【００４２】
正相入力信号Ｖｉｎは、ＰＭＯＳ２１とＮＭＯＳ２２のゲートに入力する。ＰＭＯＳ２１とＮＭＯＳ２２により、正相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２１のソースとＮＭＯＳ２２のドレインを共通接続し、これをバイポーラトランジスタ２３のベースに接続する。バイポーラトランジスタ２３と抵抗２４’によりエミッタフォロアを構成している。バイポーラトランジスタ２３のエミッタに抵抗２４’の一端を接続し、抵抗２４’の他端とＮＭＯＳ２２のソースは、バイアス源である抵抗６２に共通接続する。そして、バイポーラトランジスタ２３のエミッタと抵抗２４’の接続点から正相出力Ｖｏｕｔ１を得るようにしている。得られた正相出力Ｖｏｕｔ１は、ＥＣＬ回路３０に入力する。
【００４３】
また、逆相入力信号Ｖｉｎ２は、ＰＭＯＳ２５とＮＭＯＳ２のゲートに入力する。ＰＭＯＳ２５とＮＭＯＳ２６により、逆相入力信号を反転出力するＣＭＯＳインバーターを構成している。ＰＭＯＳ２５のソースとＮＭＯＳ２６のドレインを共通接続し、これをバイポーラトランジスタ２７のベースに接続する。バイポーラトランジスタ２７と抵抗２８’によりエミッタフォロアを構成している。バイポーラトランジスタ２７のエミッタに抵抗２８’の一端を接続し、抵抗２８’の他端とＮＭＯＳ２６のソースは、バイアス源である抵抗６２に共通接続する。そして、バイポーラトランジスタ２７のエミッタと抵抗２８’の接続点から逆相出力Ｖｏｕｔ２を得るようにしている。得られた逆相出力Ｖｏｕｔ２は、ＥＣＬ回路３０に入力する。
【００４４】
さらに、レベル変換回路２０に接続されたＥＣＬ回路３０の構成は、図示するように、バイポーラトランジスタ３２，３４による差動増幅器の構成となっている。バイポーラトランジスタ３２のコレクタには、コレクタ負荷抵抗３１の一端が接続され、コレクタ負荷抵抗３１の他端は、ＶＣＣに接続されている。また、バイポーラトランジスタ３４のコレクタには、コレクタ負荷抵抗３３の一端が接続され、コレクタ負荷抵抗３３の他端は、ＶＣＣに接続されている。バイポーラトランジスタ３２のエミッタ及びバイポーラトランジスタ３４のエミッタは、電流源３５に共通接続されている。また、レベル変換回路２０の正相出力Ｖｏｕｔ１は、バイポーラトランジスタ３２のベースに入力し、レベル変換回路２０の出力Ｖｏｕｔ２は、バイポーラトランジスタ３４のベースに入力する。ＥＣＬ回路３０の一つの出力ＥＣＬｏｕｔ１は、バイポーラトランジスタ３２のコレクタから取り出され、もう一つの逆相出力ＥＣＬｏｕｔ２は、バイポーラトランジスタ３４のコレクタから取り出される。
【００４５】
ここで、本実施の形態における特徴的な点は、正相入力用のバイポーラトランジスタ２３のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じ抵抗６２によってバイアスを与え、また、逆相入力用のバイポーラトランジスタ２７のエミッタフォロア及びＣＭＯＳインバータのＮＭＯＳのソースに同じバイアスを与えるようにしたことにある。また、ＥＣＬ回路３０に用いているバイポーラトランジスタ３２，３４のエミッタ側も、電流源によってバイアスを与えるようにしていることにある。
【００４６】
次に、かかる回路の動作について説明する。なお、各入出力信号の波形は、図４に示すとおりである。
【００４７】
図４（ａ）に示すように、正相入力ＶｉｎがＨｉｇｈレベル（＝ＶＣＣ）となると、ＰＭＯＳ２１がオフとなり、ＮＭＯＳ２２がオンとなる。ここで、ＶＣＣは、例えば、３．３Ｖである。ＮＭＯＳ２２がオンとなるため、バイポーラトランジスタ２３のベース電位は、バイアス源である抵抗の電圧Ｖ１となり、バイポーラトランジスタ２３はオフする。ここで、抵抗の両端電圧Ｖ１は、ほぼ０．８Ｖとなるように抵抗値が選ばれている。従って、バイポーラトランジスタ２３のエミッタ電流がオフとなるため、バイポーラトランジスタ２３のエミッタ電位，即ち、正相出力Ｖｏｕｔ１は、図４（ｃ）に示すように、Ｖ１（＝０．８Ｖ）となる。従って、バイポーラトランジスタ２３のベース・エミッタ間が逆バイアスになることを防止できる。
【００４８】
また、この時、図４（ｂ）に示すように、逆相入力Ｖｉｎ２はＬｏｗレベル（＝ＶＥＥ）であるため、ＰＭＯＳ２５がオンとなり、ＮＭＯＳ２６がオフとなる。ここで、ＶＥＥは、例えば、０Ｖである。ＰＭＯＳ２５がオンとなるため、バイポーラトランジスタ２７のベースには、ＶＣＣが印加され、バイポーラトランジスタ２７はオンする。従って、バイポーラトランジスタ２７のエミッタ電流が流れ、バイポーラトランジスタ２７のエミッタの電位，即ち、逆相出力Ｖｏｕｔ２は、バイアス源である抵抗６２の電圧Ｖ１に、抵抗２８’の両端電圧Ｖ（２８）を加えた値となる。この時も、バイポーラトランジスタ２７のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２８’の値を適当に選べば、図４（ｄ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００４９】
以上のようにして、正相入力ＶｉｎがＨｉｇｈレベルのＶＣＣ（３．３Ｖ）の時、正相出力Ｖｏｕｔ１は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＬｏｗレベルのＶＥＥ（０Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＨｉｇｈレベルのＶ１＋Ｖ（２８）（＝１．６Ｖ）となり、反転し、しかも、レベルシフトされた電圧を得ることができる。
【００５０】
また、図４（ａ）に示すように、正相入力Ｖｉｎ１がＨｉｇｈレベルからＬｏｗレベルに変化すると、ＰＭＯＳ２１がオンとなり、ＮＭＯＳ２２がオフとなる。ＰＭＯＳ２１がオンとなるため、バイポーラトランジスタ２３のベースには、ＶＣＣが印加され、バイポーラトランジスタ２３はオンする。従って、バイポーラトランジスタ２３のエミッタ電流が流れ、バイポーラトランジスタ２３のエミッタの電位，即ち、正相出力は、バイアス源である抵抗６２の電圧Ｖ１に、抵抗２４’の両端電圧Ｖ（２４）を加えた値となる。この時も、バイポーラトランジスタ２３のベース・エミッタ間は、逆バイアスとはなっていない。ここで、抵抗２４’の値を抵抗２８’と同じように選べば、図４（ｃ）に示すように、逆相出力Ｖｏｕｔ２を、１．６ＶのＨｉｇｈレベルの信号とすることができる。
【００５１】
また、同時に、図４（ｂ）に示すように、逆相入力Ｖｉｎ２がＬｏｗレベルからＨｉｇｈレベルに変化すると、ＰＭＯＳ２５がオフとなり、ＮＭＯＳ２６がオンとなる。ＮＭＯＳ２６がオンとなるため、バイポーラトランジスタ２７のベース電位は、バイアス源である抵抗６２の電圧Ｖ１となり、バイポーラトランジスタ２７はオフする。従って、バイポーラトランジスタ２７のエミッタ電流がオフとなるため、バイポーラトランジスタ２７のエミッタ電位，即ち、正相出力Ｖｏｕｔ２は、図４（ｄ）に示すように、Ｖ１となる。従って、バイポーラトランジスタ２７のベース・エミッタ間が逆バイアスになることを防止できる。
【００５２】
以上のようにして、正相入力Ｖｉｎ１がＬｏｗレベルのＶＥＥ（＝０Ｖ）の時、正相出力Ｖｏｕｔ１は、ＨｉｇｈレベルのＶ１＋Ｖ（２４）（＝１．６Ｖ）となり、また、同時に逆相入力Ｖｉｎ２は、ＨｉｇｈレベルのＶＣＣ（＝３．３Ｖ）であるため、逆相出力Ｖｏｕｔ２は、ＬｏｗレベルのＶ１（＝０．８Ｖ）となり、反転し、さらに、レベルシフトされた電圧を得ることができる。
【００５３】
また、正相出力Ｖｏｕｔ１が、Ｌｏｗレベル（０．８Ｖ）であり、逆相出力Ｖｏｕｔ２が、Ｈｉｇｈレベル（１．６Ｖ）の時、バイポーラトランジスタ３２はオフであり、バイポーラトランジスタ３４がオンとなる。従って、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、ＶＣＣから抵抗３１によって電圧降下した電圧となり、図４（ｅ）に示すように、Ｈｉｇｈレベルの信号となる。ここで、抵抗３１の値を適当に選ぶことによって、正相出力ＥＣＬｏｕｔ１は、２．５Ｖとすることができる。また、バイポーラトランジスタ３２の入力がＬｏｗレベル（＝０．８Ｖ）の時、バイポーラトランジスタ３２が、逆バイアスとならないように、電流源３５の電圧Ｖ４は、０．８Ｖとなるようにしてある。
【００５４】
一方、バイポーラトランジスタ３４がオンしていることから、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｖｃｃから抵抗３３によって電圧降下した電圧となり、図４（ｆ）に示すように、Ｌｏｗレベルの信号となる。ここで、抵抗３３を適当に選ぶことによって、逆相出力ＥＣｌｏｕｔ２は、１．７Ｖとすることができる。
【００５５】
また、正相出力Ｖｏｕｔ１が、Ｈｉｇｈレベル（＝１．７Ｖ）となると、ＥＣＬ回路３０の正相出力ＥＣＬｏｕｔ１は、Ｌｏｗレベル（＝１．７Ｖ）となり、逆相出力Ｖｏｕｔ２が、Ｌｏｗレベル（＝０．８Ｖ）となると、ＥＣＬ回路３０の逆相出力ＥＣＬｏｕｔ２は、Ｈｉｇｈレベル（＝２．５Ｖ）となる。
【００５６】
また、抵抗２４’，２８’及び６２の値を適当に選ぶことによって、Ｖｏｕｔ１及びＶｏｕｔ２を、それぞれ、２．５Ｖ及び１．７Ｖの２値を得るようにもすることができ、かかる場合には、ＥＣＬ回路を用いなくとも、このＥＣＬ回路に接続されるカレントスイッチを駆動する出力を得ることができる。
【００５７】
本実施の形態によれば、バイアス源として抵抗を用いることにより、バイポーラトランジスタ２３，２７が逆バイアスとなることを防止でき、信号伝達の遅れがなくなる。即ち、逆バイアスになると、バイポーラトランジスタ２３，２７のベースに電荷が蓄積するので、Ｖｉｎ１若しくはＶｉｎ２が、ＨｉｇｈレベルからＬｏｗレベルに変化するとき、この蓄積された電荷の影響で、出力Ｖｏｕｔ１，Ｖｏｕｔ２が、図４（ｃ），（ｄ）に破線で示すように、信号伝達に遅れを生じるが、かかる信号伝達の遅れが発生しなくなる。この信号伝達の遅れは、２００ＭＨｚの信号伝送に対して、数％程度の大きな遅れとして発生し、また、この遅れによって、デユーテイが変動するが、かかるデユーテイ変動も少なくすることができる。
【００５８】
また、ＥＣＬ回路においても、バイポーラトランジスタ３２，３４のエミッタ側にバイアス源を接続することにより、このトランジスタを逆バイアスとすることを防止できる。バイポーラトランジスタ３２，３４が逆バイアスとなると、図４（ｅ），（ｆ）に破線で図示するように、信号の伝達遅れが発生するが、これを防止できる。
【００５９】
また、抵抗値を適当に選択することによって、ＥＣＬ回路を省略することも可能となる。
【００６０】
以上の説明では、バイアス源として、ダイオード若しくは抵抗を用いるものについて説明したが、バイアス源としては、図３のＥＣＬ回路において、説明した電流源３５を用いることも可能である。いづれにしても、バイポーラトランジスタのエミッタフォロアとＣＭＯＳインバータのＮＭＯＳのソース側に同じバイアスを与えることにより、バイポーラトランジスタの逆バイアスを防止でき、信号の伝達遅れを防止して、デユーテイ変動を少なくすることが可能となるものである。また、バイポーラトランジスタの代わりに、電界効果トランジスタを用いても、同じ効果が得られる。
【００６１】
【発明の効果】
本発明によれば、レベル変換回路におけるデユーテイ変動を少なくすることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるレベル変換回路を用いた光送信モジュールのブロック図である。
【図２】本発明の一実施の形態によるレベル変換回路のブロック図である。
【図３】本発明の一実施の形態によるレベル変換回路の回路図である。
【図４】本発明の一実施の形態によるレベル変換回路の波形図である。
【図５】本発明の他の実施の形態によるレベル変換回路の回路図である。
【符号の説明】
１０…ＣＭＯＳバファ
２０…レベル変換回路
２１，２５…ＰＭＯＳ
２２，２６…ＮＭＯＳ
２３，２７，３２，３４…バイポ−ラトランジスタ
２４，２４’，２８，２８’，３１，３３…抵抗
３０…ＥＣＬ回路
３５…電流源
４０…カレントスイッチ
５０…フォトダイオード
６０…バイアス源
６１…ダイオード
６２…抵抗
Claims (4)
- ＣＭＯＳレベルの入力を受けて反転出力を出力するＣＭＯＳインバータと、
このＣＭＯＳインバータの出力のレベルをシフトするエミッタフォロアと、
上記ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗にバイアス電圧を印加するバイアス手段とを備え、
上記ＣＭＯＳレベルの入力は、正相と逆相の２入力からなり、
上記ＣＭＯＳインバータは、ＣＭＯＳレベルの正相入力を受けて反転出力を出力する正相ＣＭＯＳインバータと、ＣＭＯＳレベルの逆相入力を受けて反転出力を出力する逆相ＣＭＯＳインバータとから構成され、
上記エミッタフォロアは、上記正相ＣＭＯＳインバータの出力のレベルをシフトする正相エミッタフォロアと、上記逆相ＣＭＯＳインバータの出力のレベルをシフトする逆相エミッタフォロアとから構成され、
上記バイアス手段は、上記正相ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記逆相ＣＭＯＳインバータを構成するＮＭＯＳのソースと上記正相エミッタフォロアのエミッタ抵抗と上記逆相エミッタフォロアのエミッタ抵抗にバイアス電圧を印加することを特徴とするレベル変換回路。 - 請求項１記載のレベル変換回路において、
上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続されたダイオードから構成されることを特徴とするレベル変換回路。 - 請求項１記載のレベル変換回路において、
上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続された抵抗から構成されることを特徴とするレベル変換回路。 - 請求項１記載のレベル変換回路において、
上記バイアス手段は、上記ＮＭＯＳのソースと上記エミッタフォロアのエミッタ抵抗に接続された電流源から構成されることを特徴とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299503A JP3578740B2 (ja) | 2001-09-28 | 2001-09-28 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299503A JP3578740B2 (ja) | 2001-09-28 | 2001-09-28 | レベル変換回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7271118A Division JPH09116421A (ja) | 1995-10-19 | 1995-10-19 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164778A JP2002164778A (ja) | 2002-06-07 |
| JP3578740B2 true JP3578740B2 (ja) | 2004-10-20 |
Family
ID=19120254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001299503A Expired - Fee Related JP3578740B2 (ja) | 2001-09-28 | 2001-09-28 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3578740B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015051643A1 (zh) * | 2013-10-12 | 2015-04-16 | 京东方科技集团股份有限公司 | 电平转换模块、阵列基板及显示装置 |
-
2001
- 2001-09-28 JP JP2001299503A patent/JP3578740B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015051643A1 (zh) * | 2013-10-12 | 2015-04-16 | 京东方科技集团股份有限公司 | 电平转换模块、阵列基板及显示装置 |
| US9583059B2 (en) | 2013-10-12 | 2017-02-28 | Boe Technology Group Co., Ltd. | Level shift circuit, array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164778A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245153B2 (en) | Level shift circuit having timing adjustment circuit for maintaining duty ratio | |
| US7973573B2 (en) | Semiconductor integrated circuit device | |
| EP0886379A1 (en) | Voltage-level shifter | |
| CN210168031U (zh) | 一种电路 | |
| US7400171B1 (en) | Electronic switch having extended voltage range | |
| JP2008312214A (ja) | Ａｃ接続を用いたレベル・シフトするためのシステムおよび方法 | |
| US5754059A (en) | Multi-stage ECL-to-CMOS converter with wide dynamic range and high symmetry | |
| US6784719B2 (en) | Level shift circuit for transmitting signal from leading edge to trailing edge of input signal | |
| US20070146043A1 (en) | Interface circuit and signal clamping circuit using level-down shifter | |
| JP3256664B2 (ja) | レベル変換回路 | |
| JP3578740B2 (ja) | レベル変換回路 | |
| JP3079675B2 (ja) | レベル変換回路 | |
| JP5338810B2 (ja) | ドライバー回路、及び信号入力方法 | |
| JP4155123B2 (ja) | 半導体装置、これを用いた撮像装置および表示装置 | |
| KR100453424B1 (ko) | 반도체 집적 회로 | |
| JPH09116421A (ja) | レベル変換回路 | |
| US6407582B1 (en) | Enhanced 2.5V LVDS driver with 1.8V technology for 1.25 GHz performance | |
| JPH0983343A (ja) | 信号レベル変換回路 | |
| JP2939241B2 (ja) | 入力インタフェース回路 | |
| JP3583359B2 (ja) | 論理レベル変換回路 | |
| US7224187B2 (en) | CMOS buffer circuits and integrated circuits using the same | |
| JP2002076881A (ja) | レベル変換回路 | |
| JPS63299409A (ja) | レベル変換回路 | |
| JPH02186826A (ja) | レベルシフタ | |
| JP2963192B2 (ja) | レベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |