JP2008312214A - Ac接続を用いたレベル・シフトするためのシステムおよび方法 - Google Patents
Ac接続を用いたレベル・シフトするためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2008312214A JP2008312214A JP2008158397A JP2008158397A JP2008312214A JP 2008312214 A JP2008312214 A JP 2008312214A JP 2008158397 A JP2008158397 A JP 2008158397A JP 2008158397 A JP2008158397 A JP 2008158397A JP 2008312214 A JP2008312214 A JP 2008312214A
- Authority
- JP
- Japan
- Prior art keywords
- component
- voltage
- signal
- duty cycle
- dcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
- H03K19/01831—Coupling arrangements, impedance matching circuits with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】2進信号をレベル・シフトする方法は、AC成分と第1電圧の第1共通モード成分とを有する入力2進信号を受け取ることを含む。AC成分は第1共通モードから分離される。第2電圧の第2共通モード成分はAC成分に加えられる。AC成分と第2電圧の第2共通モード成分とを有する2進出力信号が提供される。負荷サイクル補償(DCC)が行われる。本方法は、第1モードまたは第2モードのいずれかで交互に動作することを含む。第1モードにおいて、DCCが行なわれ、第2モードにおいて、DCCが行なわれない。
【選択図】 図9
Description
Claims (5)
- AC成分と第1電圧の第1共通モード成分とを有する入力2進信号を受け取り、
前記AC成分を前記第1共通モードから分離し、
第2電圧の第2共通モード成分を前記AC成分に加え、
前記AC成分と前記第2電圧の前記第2共通モード成分とを有する2進出力信号を提供し、
負荷サイクル補償(DCC)を行い、
第1モードまたは第2モードのいずれかで交互に動作すること、
具備し、
前記第1モードにおいて、DCCが行なわれ、前記第2モードにおいて、DCCが行なわれない、
2進信号をレベル・シフトする方法。 - 前記入力2進信号の負荷サイクルが許容範囲外にあるとき、前記第1モードで動作する、請求項1の方法。
- 2進入力信号のAC成分とDC成分とを分離し、前記AC成分を新しいDC成分に付加することによって、レベル・シフトされた2進出力信号を生成するように構成され、
2進入力信号を受け取るとともに前記AC成分を中間ノードへと渡すように構成されたキャパシタを含み、それによって、前記AC成分と前記DC成分とを分離し、
前記中間ノードで所望の電圧を維持するように構成され、供給電圧とグランドとの間に直列接続された2つの抵抗を具備する、分圧器を具備し、
前記中間ノードは、前記2つの抵抗の間に位置する、
システム。 - 負荷サイクルを修正して前記負荷サイクルを所望の値へと変化させるように構成された負荷サイクル補償(DCC)回路をさらに具備する、請求項3のシステム。
- 前記DCC回路は、
分圧器、キャパシタ、インバータを具備し、前記インバータは2つの抵抗に接続され、前記第1抵抗は前記インバータと供給電圧との間に接続され、前記第2抵抗は前記インバータとグランドとの間に接続された構造を有する、第1素子構造と、
前記第1素子構造と等価の構造を有する第2素子構造と、
を具備し、
前記第1素子構造および前記第2素子構造は差動増幅器の入力に接続され、
前記第1素子構造は入力信号を受け取るように接続され、
前記第2素子構造は反転された前記入力信号を受け取るように接続され、
前記差動増幅器の出力はアンプに接続される、
請求項4のシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/764,262 US7511554B2 (en) | 2007-06-18 | 2007-06-18 | Systems and methods for level shifting using AC coupling |
US11/764,262 | 2007-06-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008312214A true JP2008312214A (ja) | 2008-12-25 |
JP4922248B2 JP4922248B2 (ja) | 2012-04-25 |
Family
ID=40131710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008158397A Active JP4922248B2 (ja) | 2007-06-18 | 2008-06-17 | Ac接続を用いたレベル・シフトするためのシステムおよび方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7511554B2 (ja) |
JP (1) | JP4922248B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8958575B2 (en) * | 2007-06-29 | 2015-02-17 | Qualcomm Incorporated | Amplifier with configurable DC-coupled or AC-coupled output |
US8120383B2 (en) * | 2007-11-07 | 2012-02-21 | Avaya Inc. | Voltage level translation |
TWI349438B (en) * | 2008-05-09 | 2011-09-21 | Au Optronics Corp | Level shifter |
US8471601B2 (en) * | 2008-06-20 | 2013-06-25 | Cavium, Inc. | Single-ended to differential converter |
US7915921B1 (en) | 2009-05-15 | 2011-03-29 | Marvell International Ltd. | Circuits and methods for level shifting a signal |
US8324955B2 (en) * | 2011-03-18 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifter design |
US8929159B2 (en) | 2011-04-06 | 2015-01-06 | Rambus Inc. | Driver circuit |
WO2012157031A1 (ja) * | 2011-05-13 | 2012-11-22 | パナソニック株式会社 | 信号電位変換回路 |
JP5877091B2 (ja) * | 2012-03-06 | 2016-03-02 | 日本光電工業株式会社 | クロック供給回路 |
US9229502B2 (en) | 2012-04-05 | 2016-01-05 | Apple Inc. | Fast wake-up of differential receivers using common mode decoupling capacitors |
US9083574B2 (en) | 2012-12-06 | 2015-07-14 | Cortina Systems, Inc. | System and method for AC coupling |
US9438264B1 (en) * | 2015-09-10 | 2016-09-06 | Realtek Semiconductor Corp. | High-speed capacitive digital-to-analog converter and method thereof |
US9337840B2 (en) * | 2013-05-17 | 2016-05-10 | Samsung Electronics Co., Ltd. | Voltage level shifter and systems implementing the same |
US9612647B2 (en) * | 2013-11-08 | 2017-04-04 | Intel Corporation | Power management for a physical layer interface connecting a display panel to a display transmit engine |
US9312858B2 (en) | 2014-06-02 | 2016-04-12 | International Business Machines Corporation | Level shifter for a time-varying input |
US9602317B1 (en) * | 2015-10-12 | 2017-03-21 | Qualcomm Incorporated | Apparatus and method for combining currents from passive equalizer in sense amplifier |
US9492144B1 (en) * | 2015-12-02 | 2016-11-15 | Butterfly Network, Inc. | Multi-level pulser and related apparatus and methods |
US10684669B1 (en) | 2017-07-28 | 2020-06-16 | Maxim Integrated Products, Inc. | Logic level shifter interface between power domains |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170167A (ja) * | 1993-12-14 | 1995-07-04 | Citizen Watch Co Ltd | 交流信号用レベルシフタ |
JPH08154049A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | レベル変換回路 |
JP2001085990A (ja) * | 1999-07-15 | 2001-03-30 | Sharp Corp | レベルシフト回路および画像表示装置 |
JP2004205957A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Displays Ltd | 表示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6147540A (en) * | 1998-08-31 | 2000-11-14 | Motorola Inc. | High voltage input buffer made by a low voltage process and having a self-adjusting trigger point |
US6825693B2 (en) * | 2002-12-31 | 2004-11-30 | Intel Corporation | Remote receiver detection |
US6856169B2 (en) * | 2003-05-09 | 2005-02-15 | Rambus, Inc. | Method and apparatus for signal reception using ground termination and/or non-ground termination |
-
2007
- 2007-06-18 US US11/764,262 patent/US7511554B2/en not_active Expired - Fee Related
-
2008
- 2008-06-17 JP JP2008158397A patent/JP4922248B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07170167A (ja) * | 1993-12-14 | 1995-07-04 | Citizen Watch Co Ltd | 交流信号用レベルシフタ |
JPH08154049A (ja) * | 1994-11-28 | 1996-06-11 | Nec Corp | レベル変換回路 |
JP2001085990A (ja) * | 1999-07-15 | 2001-03-30 | Sharp Corp | レベルシフト回路および画像表示装置 |
JP2004205957A (ja) * | 2002-12-26 | 2004-07-22 | Hitachi Displays Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US7511554B2 (en) | 2009-03-31 |
JP4922248B2 (ja) | 2012-04-25 |
US20080309395A1 (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922248B2 (ja) | Ac接続を用いたレベル・シフトするためのシステムおよび方法 | |
USRE36781E (en) | Differential comparator for amplifying small swing signals to a full swing output | |
US7388406B2 (en) | CML circuit devices having improved headroom | |
JP2005223872A (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
US6489809B2 (en) | Circuit for receiving and driving a clock-signal | |
US7741875B2 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
JP2002368602A (ja) | 信号生成回路 | |
US20130249593A1 (en) | Majority decision circuit | |
US8504320B2 (en) | Differential SR flip-flop | |
JP2009038546A (ja) | 電流ドライバ | |
US6492836B2 (en) | Receiver immune to slope-reversal noise | |
KR100735941B1 (ko) | 클록 회로 | |
KR100416378B1 (ko) | 위상 분할 회로 | |
WO2016130000A1 (en) | Level shifter | |
JP5618275B2 (ja) | Cmosインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路 | |
US6507229B1 (en) | Voltage controlled delay circuit | |
US20050184782A1 (en) | Differential input receiver | |
US20220014194A1 (en) | Level shift circuit and electronic apparatus | |
US8344782B2 (en) | Method and apparatus to limit circuit delay dependence on voltage for single phase transition | |
JPS63142719A (ja) | 3ステ−ト付相補型mos集積回路 | |
US11791820B2 (en) | Output circuit, transmission circuit, and semiconductor integrated circuit | |
US11431340B2 (en) | Dual power supply detection circuit | |
US20090160485A1 (en) | Providing Higher-Swing Output Signals When Components Of An Integrated Circuit Are Fabricated Using A Lower-Voltage Process | |
JP2012060498A (ja) | シュミット回路 | |
JP2008283633A (ja) | キャパシタンス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4922248 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |