JP2001085990A - レベルシフト回路および画像表示装置 - Google Patents
レベルシフト回路および画像表示装置Info
- Publication number
- JP2001085990A JP2001085990A JP2000092725A JP2000092725A JP2001085990A JP 2001085990 A JP2001085990 A JP 2001085990A JP 2000092725 A JP2000092725 A JP 2000092725A JP 2000092725 A JP2000092725 A JP 2000092725A JP 2001085990 A JP2001085990 A JP 2001085990A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- shift circuit
- level shift
- power supply
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 これまでは、入力信号とその反転した信号を
２つの信号を必要としていた。また、他の駆動回路と同
一基板にモノリシックで形成することは困難であった。
さらに、各画像表示装置毎にバイアス電圧を調整してい
た。 【解決手段】 バイアス電圧設定部で入力信号ＩＮの振
幅レベルの中心電圧を設定し、アンプ回路部で入力信号
ＩＮの振幅レベルを増幅する。
２つの信号を必要としていた。また、他の駆動回路と同
一基板にモノリシックで形成することは困難であった。
さらに、各画像表示装置毎にバイアス電圧を調整してい
た。 【解決手段】 バイアス電圧設定部で入力信号ＩＮの振
幅レベルの中心電圧を設定し、アンプ回路部で入力信号
ＩＮの振幅レベルを増幅する。
Description
【０００１】
【発明の属する技術分野】本発明は、レベルシフト回路
およびそれを用いた画像表示装置に関し、特にドライバ
モノリシック型（駆動回路一体型）の画像表示装置に内
蔵され、低振幅（ロジックレベル）の入力信号を増幅す
るためのレベルシフト回路および画像表示装置に関す
る。
およびそれを用いた画像表示装置に関し、特にドライバ
モノリシック型（駆動回路一体型）の画像表示装置に内
蔵され、低振幅（ロジックレベル）の入力信号を増幅す
るためのレベルシフト回路および画像表示装置に関す
る。
【０００２】
【従来の技術】近年、液晶を用いた表示装置の研究およ
び開発が著しく進んでおり、特に多結晶シリコンを用い
たＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｏｒ）液晶表示装置について、今後の高
い需要が見込まれている。多結晶シリコンを用いたＴＦ
Ｔ液晶表示装置は、アモルファスシリコンを用いたもの
と比較して、電子および正孔の移動度が２桁高く、ｎチ
ャネルＴＦＴとｐチャネルＴＦＴとを組み合わせたＣＭ
ＯＳ構成が可能である。そのため、アモルファスシリコ
ンを用いたＴＦＴ液晶表示装置が駆動回路を液晶セル用
の画素ＴＦＴの基板の外部で、例えば単結晶シリコンを
用いて形成しなければならないのに対し、多結晶シリコ
ンを用いて液晶セル用の画素ＴＦＴと同一基板上に駆動
回路を形成することができる、すなわちドライバモノリ
シック型のＴＦＴ液晶表示装置を形成することができる
ので、小形化、高機能化および低コスト化の実現が可能
となる。
び開発が著しく進んでおり、特に多結晶シリコンを用い
たＴＦＴ（薄膜トランジスタ：Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｏｒ）液晶表示装置について、今後の高
い需要が見込まれている。多結晶シリコンを用いたＴＦ
Ｔ液晶表示装置は、アモルファスシリコンを用いたもの
と比較して、電子および正孔の移動度が２桁高く、ｎチ
ャネルＴＦＴとｐチャネルＴＦＴとを組み合わせたＣＭ
ＯＳ構成が可能である。そのため、アモルファスシリコ
ンを用いたＴＦＴ液晶表示装置が駆動回路を液晶セル用
の画素ＴＦＴの基板の外部で、例えば単結晶シリコンを
用いて形成しなければならないのに対し、多結晶シリコ
ンを用いて液晶セル用の画素ＴＦＴと同一基板上に駆動
回路を形成することができる、すなわちドライバモノリ
シック型のＴＦＴ液晶表示装置を形成することができる
ので、小形化、高機能化および低コスト化の実現が可能
となる。
【０００３】図１１は、ドライバモノリシック型のＴＦ
Ｔ液晶表示装置の構成を示す。図１１において、１は外
部よりビデオ信号を入力するためのビデオ信号端子、２
は対向電極へ電圧を入力するための対向電圧端子、３は
ｎ（ｎはｎ＞１の整数）段のゲートバスライン駆動用の
シフトレジスタ、４はｍ（ｍはｍ＞１の整数）段のソー
スバスライン駆動用のシフトレジスタ、５〜８は入力制
御信号の振幅レベルを増幅するためのレベルシフト回
路、ＳＰＶはシフトレジスタ３へ入力されるスタートパ
ルス、Φ１ＶおよびΦ２Ｖは水平期間と同じ周波数であ
るクロック信号、ΦＶ１〜ΦＶｎはＴＦＴ素子をオン又
はオフさせるためにシフトレジスタ３より出力される駆
動パルス、Ｇ１〜Ｇｎはゲートバスライン、ＳＰＨはシ
フトレジスタ４へ入力されるスタートパルス、Φ１Ｈお
よびΦ２Ｈは水平期間のｍ倍の周波数であるクロック信
号、ΦＨ１〜ΦＨｍはシフトレジスタ４より出力される
サンプリングパルス、Ｍ１〜Ｍｍはビデオ信号をサンプ
リングするためのサンプリングスイッチ、Ｌ１〜Ｌｍは
ソースバスライン、Ｍ１１〜Ｍｎｍはソースバスライン
Ｌ１〜ＬｍとゲートバスラインＧ１〜Ｇｎとの各交点に
設けられるＴＦＴ素子、Ｃ１１〜ＣｎｍはＴＦＴ素子Ｍ
１１〜Ｍｎｍに接続された画素電極と対向電極の間に存
在する液晶セルである。
Ｔ液晶表示装置の構成を示す。図１１において、１は外
部よりビデオ信号を入力するためのビデオ信号端子、２
は対向電極へ電圧を入力するための対向電圧端子、３は
ｎ（ｎはｎ＞１の整数）段のゲートバスライン駆動用の
シフトレジスタ、４はｍ（ｍはｍ＞１の整数）段のソー
スバスライン駆動用のシフトレジスタ、５〜８は入力制
御信号の振幅レベルを増幅するためのレベルシフト回
路、ＳＰＶはシフトレジスタ３へ入力されるスタートパ
ルス、Φ１ＶおよびΦ２Ｖは水平期間と同じ周波数であ
るクロック信号、ΦＶ１〜ΦＶｎはＴＦＴ素子をオン又
はオフさせるためにシフトレジスタ３より出力される駆
動パルス、Ｇ１〜Ｇｎはゲートバスライン、ＳＰＨはシ
フトレジスタ４へ入力されるスタートパルス、Φ１Ｈお
よびΦ２Ｈは水平期間のｍ倍の周波数であるクロック信
号、ΦＨ１〜ΦＨｍはシフトレジスタ４より出力される
サンプリングパルス、Ｍ１〜Ｍｍはビデオ信号をサンプ
リングするためのサンプリングスイッチ、Ｌ１〜Ｌｍは
ソースバスライン、Ｍ１１〜Ｍｎｍはソースバスライン
Ｌ１〜ＬｍとゲートバスラインＧ１〜Ｇｎとの各交点に
設けられるＴＦＴ素子、Ｃ１１〜ＣｎｍはＴＦＴ素子Ｍ
１１〜Ｍｎｍに接続された画素電極と対向電極の間に存
在する液晶セルである。
【０００４】図１１では、レベルシフト回路５〜８とし
て、スタートパルスＳＰＶおよびＳＰＨ並びにクロック
信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベル
を増幅するための回路を設けている。ドライバモノリシ
ック型のＴＦＴ液晶表示装置では、多結晶シリコンを用
いて駆動回路を形成しているが、単結晶シリコンを用い
て駆動回路を形成しているものと比べてトランジスタの
しきい値電圧が高くなる。そこで、スタートパルスＳＰ
ＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ
１ＨおよびΦ２Ｈの振幅レベルは、ロジックレベルの電
源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧では十分高
いとは言えず、例えば１２〜１５Ｖまで高くする必要が
あり、そのためにレベルシフト回路５〜８を設けてい
る。
て、スタートパルスＳＰＶおよびＳＰＨ並びにクロック
信号Φ１Ｖ、Φ２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベル
を増幅するための回路を設けている。ドライバモノリシ
ック型のＴＦＴ液晶表示装置では、多結晶シリコンを用
いて駆動回路を形成しているが、単結晶シリコンを用い
て駆動回路を形成しているものと比べてトランジスタの
しきい値電圧が高くなる。そこで、スタートパルスＳＰ
ＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ２Ｖ、Φ
１ＨおよびΦ２Ｈの振幅レベルは、ロジックレベルの電
源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧では十分高
いとは言えず、例えば１２〜１５Ｖまで高くする必要が
あり、そのためにレベルシフト回路５〜８を設けてい
る。
【０００５】図１２は、従来のレベルシフト回路を示
す。図１２において、ＶＤＤは正電源電圧、ＧＮＤは負
電源電圧、ＩＮは入力信号、（／ＩＮ）は入力信号ＩＮ
と電圧レベルが反転した関係にある入力信号、ＯＵＴは
出力信号、ｐ１２１、ｐ１２２およびｐ１２３はｐチャ
ネルＴＦＴ、ｎ１２１、ｎ１２２およびｎ１２３はｎチ
ャネルＴＦＴである。
す。図１２において、ＶＤＤは正電源電圧、ＧＮＤは負
電源電圧、ＩＮは入力信号、（／ＩＮ）は入力信号ＩＮ
と電圧レベルが反転した関係にある入力信号、ＯＵＴは
出力信号、ｐ１２１、ｐ１２２およびｐ１２３はｐチャ
ネルＴＦＴ、ｎ１２１、ｎ１２２およびｎ１２３はｎチ
ャネルＴＦＴである。
【０００６】図１２では、入力信号ＩＮはｎチャネルＴ
ＦＴｎ１２１のゲートへ入力され、入力信号（／ＩＮ）
はｎチャネルＴＦＴｎ１２２のゲートへ入力される。ｎ
チャネルＴＦＴｎ１２１のドレインはｐチャネルＴＦＴ
ｐ１２１のドレインおよびゲート並びにｐチャネルＴＦ
Ｔｐ１２２のゲートと接続され、ｎチャネルＴＦＴｎ１
２２のドレインはｐチャネルＴＦＴｐ１２２のドレイン
およびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ
１２３とからなるインバータ回路部の入力端子と接続さ
れる。また、ｐチャネルＴＦＴｐ１２１のソースおよび
ｐチャネルＴＦＴｐ１２２のソースは正電源電圧ＶＤＤ
と接続され、ｎチャネルＴＦＴｎ１２１のソースおよび
ｎチャネルＴＦＴｎ１２２のソースは負電源電圧ＧＮＤ
と接続される。
ＦＴｎ１２１のゲートへ入力され、入力信号（／ＩＮ）
はｎチャネルＴＦＴｎ１２２のゲートへ入力される。ｎ
チャネルＴＦＴｎ１２１のドレインはｐチャネルＴＦＴ
ｐ１２１のドレインおよびゲート並びにｐチャネルＴＦ
Ｔｐ１２２のゲートと接続され、ｎチャネルＴＦＴｎ１
２２のドレインはｐチャネルＴＦＴｐ１２２のドレイン
およびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ
１２３とからなるインバータ回路部の入力端子と接続さ
れる。また、ｐチャネルＴＦＴｐ１２１のソースおよび
ｐチャネルＴＦＴｐ１２２のソースは正電源電圧ＶＤＤ
と接続され、ｎチャネルＴＦＴｎ１２１のソースおよび
ｎチャネルＴＦＴｎ１２２のソースは負電源電圧ＧＮＤ
と接続される。
【０００７】図１２に示す従来のレベルシフト回路の動
作について説明する。入力信号ＩＮがハイレベル、入力
信号（／ＩＮ）がローレベルのとき、ｎチャネルＴＦＴ
ｎ１２１はオンとなり、ｎチャネルＴＦＴｎ１２２はオ
フとなる。そうすると、負電源電圧ＧＮＤがｐチャネル
ＴＦＴｐ１２１のゲートおよびｐチャネルＴＦＴｐ１２
２のゲートへ入力され、ｐチャネルＴＦＴｐ１２１は抵
抗成分とみなされ、正電源電圧ＶＤＤおよび負電源電圧
ＧＮＤ間で電流が流れる。一方、ｐチャネルＴＦＴｐ１
２２はオンとなり、ｐチャネルＴＦＴｐ１２２のドレイ
ンおよびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴ
ｎ１２３とからなるインバータ回路部の入力端子は正電
源電圧ＶＤＤに充電され、インバータ回路部の出力端子
からは負電源電圧ＧＮＤが出力される。入力信号ＩＮが
ローレベル、入力信号（／ＩＮ）がハイレベルに反転す
ると、ｎチャネルＴＦＴｎ１２１はオフとなり、ｎチャ
ネルＴＦＴｎ１２２はオンとなる。そうすると、ｐチャ
ネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とから
なるインバータ回路部の入力端子は負電源電圧ＧＮＤに
放電され、インバータ回路部の出力端子からは正電源電
圧ＶＤＤが出力される。すなわち、入力信号ＩＮの振幅
レベルは、図１２に示す従来のレベルシフト回路により
増幅されている。（但し、正電源電圧ＶＤＤと負電源電
圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルより
高く設定される。）
作について説明する。入力信号ＩＮがハイレベル、入力
信号（／ＩＮ）がローレベルのとき、ｎチャネルＴＦＴ
ｎ１２１はオンとなり、ｎチャネルＴＦＴｎ１２２はオ
フとなる。そうすると、負電源電圧ＧＮＤがｐチャネル
ＴＦＴｐ１２１のゲートおよびｐチャネルＴＦＴｐ１２
２のゲートへ入力され、ｐチャネルＴＦＴｐ１２１は抵
抗成分とみなされ、正電源電圧ＶＤＤおよび負電源電圧
ＧＮＤ間で電流が流れる。一方、ｐチャネルＴＦＴｐ１
２２はオンとなり、ｐチャネルＴＦＴｐ１２２のドレイ
ンおよびｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴ
ｎ１２３とからなるインバータ回路部の入力端子は正電
源電圧ＶＤＤに充電され、インバータ回路部の出力端子
からは負電源電圧ＧＮＤが出力される。入力信号ＩＮが
ローレベル、入力信号（／ＩＮ）がハイレベルに反転す
ると、ｎチャネルＴＦＴｎ１２１はオフとなり、ｎチャ
ネルＴＦＴｎ１２２はオンとなる。そうすると、ｐチャ
ネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３とから
なるインバータ回路部の入力端子は負電源電圧ＧＮＤに
放電され、インバータ回路部の出力端子からは正電源電
圧ＶＤＤが出力される。すなわち、入力信号ＩＮの振幅
レベルは、図１２に示す従来のレベルシフト回路により
増幅されている。（但し、正電源電圧ＶＤＤと負電源電
圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルより
高く設定される。）
【０００８】
【発明が解決しようとする課題】ここで、図１２に示す
従来のレベルシフト回路を他の駆動回路と同じように多
結晶シリコンを用いて形成する場合、トランジスタのし
きい値電圧は単結晶シリコンを用いて形成したものと比
べて高くなる。また、トランジスタを形成するプロセス
の途上で、しきい値電圧のばらつきが大きくなることが
ある。トランジスタのしきい値電圧が高くなることはト
ランジスタのオン抵抗が高くなることに繋がり、ｐチャ
ネルＴＦＴｐ１２１およびｐ１２２並びにｎチャネルＴ
ＦＴｎ１２１およびｎ１２２のオン抵抗が高くなると、
ｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３
とからなるインバータ回路部の入力端子を充放電する時
定数も高くなることになる。それに対して、スタートパ
ルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ
２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルは、ロジックレ
ベルの電源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧で
は十分高いとは言えず、レベルシフト回路から出力され
る波形は訛ったもの、または歪んだものになるという問
題点があった。
従来のレベルシフト回路を他の駆動回路と同じように多
結晶シリコンを用いて形成する場合、トランジスタのし
きい値電圧は単結晶シリコンを用いて形成したものと比
べて高くなる。また、トランジスタを形成するプロセス
の途上で、しきい値電圧のばらつきが大きくなることが
ある。トランジスタのしきい値電圧が高くなることはト
ランジスタのオン抵抗が高くなることに繋がり、ｐチャ
ネルＴＦＴｐ１２１およびｐ１２２並びにｎチャネルＴ
ＦＴｎ１２１およびｎ１２２のオン抵抗が高くなると、
ｐチャネルＴＦＴｐ１２３とｎチャネルＴＦＴｎ１２３
とからなるインバータ回路部の入力端子を充放電する時
定数も高くなることになる。それに対して、スタートパ
ルスＳＰＶおよびＳＰＨ並びにクロック信号Φ１Ｖ、Φ
２Ｖ、Φ１ＨおよびΦ２Ｈの振幅レベルは、ロジックレ
ベルの電源電圧３Ｖ、３．３Ｖおよび５Ｖなどの電圧で
は十分高いとは言えず、レベルシフト回路から出力され
る波形は訛ったもの、または歪んだものになるという問
題点があった。
【０００９】そこで、その時定数を小さくするためにト
ランジスタのチャネル幅を大きくすることが考えられる
が、トランジスタのチャネル幅を大きくすればレベルシ
フト回路の面積の増大に繋がる。また、トランジスタの
チャネル幅を大きくすると、そのトランジスタ自身の容
量も同時に大きくなるため、トランジスタのチャネル幅
を大きくしても、時定数の低減効果はトランジスタのチ
ャネル幅の大きさには比例しないことになる。
ランジスタのチャネル幅を大きくすることが考えられる
が、トランジスタのチャネル幅を大きくすればレベルシ
フト回路の面積の増大に繋がる。また、トランジスタの
チャネル幅を大きくすると、そのトランジスタ自身の容
量も同時に大きくなるため、トランジスタのチャネル幅
を大きくしても、時定数の低減効果はトランジスタのチ
ャネル幅の大きさには比例しないことになる。
【００１０】このような問題点を解決するための技術と
しては、例えば、特開平４−２４２３１７号公報などが
提案されている。図１３は、この特開平４−２４２３１
７号公報で開示されている従来のレベルシフト回路を示
す。図１３において、ＶＢは正電源電圧、Ｒ１３１およ
びＲ１３２は抵抗、Ｃ１３１およびＣ１３２はコンデン
サ、Ｔ１３１およびＴ１３２はｎｐｎ型バイポーラトラ
ンジスタ、ｐ１３１、ｐ１３２およびｐ１３３はｐチャ
ネルＴＦＴ、ｎ１３１、ｎ１３２およびｎ１３３はｎチ
ャネルＴＦＴ、他の構成要素は図１２と同様である。
しては、例えば、特開平４−２４２３１７号公報などが
提案されている。図１３は、この特開平４−２４２３１
７号公報で開示されている従来のレベルシフト回路を示
す。図１３において、ＶＢは正電源電圧、Ｒ１３１およ
びＲ１３２は抵抗、Ｃ１３１およびＣ１３２はコンデン
サ、Ｔ１３１およびＴ１３２はｎｐｎ型バイポーラトラ
ンジスタ、ｐ１３１、ｐ１３２およびｐ１３３はｐチャ
ネルＴＦＴ、ｎ１３１、ｎ１３２およびｎ１３３はｎチ
ャネルＴＦＴ、他の構成要素は図１２と同様である。
【００１１】図１３では、正電源電圧ＶＢ、負電源電圧
ＧＮＤ、抵抗Ｒ１３１およびＲ１３２、ｎｐｎ型バイポ
ーラトランジスタＴ１３１およびＴ１３２からなる電圧
クランプ回路部と、正電源電圧ＶＤＤ、負電源電圧ＧＮ
Ｄ、ｐチャネルＴＦＴｐ１３１、ｐ１３２およびｐ１３
３、ｎチャネルＴＦＴｎ１３１、ｎ１３２およびｎ１３
３からなるレベルシフト回路部とから構成される。電圧
クランプ回路部では、正電源電圧ＶＢと負電源電圧ＧＮ
Ｄとを抵抗Ｒ１３１およびＲ１３２で分圧した電圧（こ
の電圧をＶＢ'と定義する）がｎｐｎ型バイポーラトラ
ンジスタＴ１３１のベースおよびＴ１３２のベースへ入
力される。ｎｐｎ型バイポーラトランジスタＴ１３１の
エミッタはコンデンサＣ１３１の一方の電極およびｎチ
ャネルＴＦＴｎ１３１のゲートと接続され、ｎｐｎ型バ
イポーラトランジスタＴ１３２のエミッタはコンデンサ
Ｃ１３２の一方の電極およびｎチャネルＴＦＴｎ１３２
のゲートと接続される。また、ｎｐｎ型バイポーラトラ
ンジスタＴ１３１のコレクタおよびＴ１３２のコレクタ
は正電源電圧ＶＢと接続される。尚、レベルシフト回路
部は、図１２に示す従来のレベルシフト回路と同じ構成
である。
ＧＮＤ、抵抗Ｒ１３１およびＲ１３２、ｎｐｎ型バイポ
ーラトランジスタＴ１３１およびＴ１３２からなる電圧
クランプ回路部と、正電源電圧ＶＤＤ、負電源電圧ＧＮ
Ｄ、ｐチャネルＴＦＴｐ１３１、ｐ１３２およびｐ１３
３、ｎチャネルＴＦＴｎ１３１、ｎ１３２およびｎ１３
３からなるレベルシフト回路部とから構成される。電圧
クランプ回路部では、正電源電圧ＶＢと負電源電圧ＧＮ
Ｄとを抵抗Ｒ１３１およびＲ１３２で分圧した電圧（こ
の電圧をＶＢ'と定義する）がｎｐｎ型バイポーラトラ
ンジスタＴ１３１のベースおよびＴ１３２のベースへ入
力される。ｎｐｎ型バイポーラトランジスタＴ１３１の
エミッタはコンデンサＣ１３１の一方の電極およびｎチ
ャネルＴＦＴｎ１３１のゲートと接続され、ｎｐｎ型バ
イポーラトランジスタＴ１３２のエミッタはコンデンサ
Ｃ１３２の一方の電極およびｎチャネルＴＦＴｎ１３２
のゲートと接続される。また、ｎｐｎ型バイポーラトラ
ンジスタＴ１３１のコレクタおよびＴ１３２のコレクタ
は正電源電圧ＶＢと接続される。尚、レベルシフト回路
部は、図１２に示す従来のレベルシフト回路と同じ構成
である。
【００１２】図１３に示す従来のレベルシフト回路の動
作について説明する。入力信号ＩＮはコンデンサＣ１３
１により容量結合されてｎチャネルＴＦＴｎ１３１のゲ
ートへ入力され、入力信号（／ＩＮ）はコンデンサＣ１
３２により容量結合されてｎチャネルＴＦＴｎ１３２の
ゲートへ入力される。ここで、電圧クランプ回路部から
の電圧により、入力信号ＩＮおよび（／ＩＮ）の振幅レ
ベルは変わらないが、そのローレベルは電圧ＶＢ'から
順方向電圧だけ電圧降下した電圧にシフトされる。つま
り、レベルシフト回路部を構成するトランジスタのしき
い値電圧が高くなった場合においても、入力信号ＩＮお
よび（／ＩＮ）のハイレベルをしきい値電圧より高く設
定することが可能となり、トランジスタのオンおよびオ
フの動作を正常に行うことができる。そして、レベルシ
フト回路部では、図１２に示す従来のレベルシフト回路
と同じように、入力信号ＩＮの振幅レベルを増幅してい
る。
作について説明する。入力信号ＩＮはコンデンサＣ１３
１により容量結合されてｎチャネルＴＦＴｎ１３１のゲ
ートへ入力され、入力信号（／ＩＮ）はコンデンサＣ１
３２により容量結合されてｎチャネルＴＦＴｎ１３２の
ゲートへ入力される。ここで、電圧クランプ回路部から
の電圧により、入力信号ＩＮおよび（／ＩＮ）の振幅レ
ベルは変わらないが、そのローレベルは電圧ＶＢ'から
順方向電圧だけ電圧降下した電圧にシフトされる。つま
り、レベルシフト回路部を構成するトランジスタのしき
い値電圧が高くなった場合においても、入力信号ＩＮお
よび（／ＩＮ）のハイレベルをしきい値電圧より高く設
定することが可能となり、トランジスタのオンおよびオ
フの動作を正常に行うことができる。そして、レベルシ
フト回路部では、図１２に示す従来のレベルシフト回路
と同じように、入力信号ＩＮの振幅レベルを増幅してい
る。
【００１３】しかしながら、上記のレベルシフト回路で
は、電圧レベルが反転した関係にある入力信号ＩＮおよ
び（／ＩＮ）の２つの入力信号が必要であるという問題
点があった。つまり、図１１に示すドライバモノリシッ
ク型のＴＦＴ液晶表示装置に上記のレベルシフト回路を
内蔵する場合、スタートパルスＳＰＶおよびＳＰＨは、
シフトレジスタ３および４を駆動するという目的からみ
ると各々の入力制御信号の電圧レベルが反転した関係に
ある信号は必要ないが、レベルシフト回路では各々の入
力制御信号と各々の入力制御信号の電圧レベルが反転し
た関係にある信号との２つの信号を必要としている。こ
のことは、ドライバモノリシック型のＴＦＴ液晶表示装
置を形成する場合に外部からの入力信号数が増加するた
め、外部信号との接続端子数の増加を招くことになる。
は、電圧レベルが反転した関係にある入力信号ＩＮおよ
び（／ＩＮ）の２つの入力信号が必要であるという問題
点があった。つまり、図１１に示すドライバモノリシッ
ク型のＴＦＴ液晶表示装置に上記のレベルシフト回路を
内蔵する場合、スタートパルスＳＰＶおよびＳＰＨは、
シフトレジスタ３および４を駆動するという目的からみ
ると各々の入力制御信号の電圧レベルが反転した関係に
ある信号は必要ないが、レベルシフト回路では各々の入
力制御信号と各々の入力制御信号の電圧レベルが反転し
た関係にある信号との２つの信号を必要としている。こ
のことは、ドライバモノリシック型のＴＦＴ液晶表示装
置を形成する場合に外部からの入力信号数が増加するた
め、外部信号との接続端子数の増加を招くことになる。
【００１４】また、上記のレベルシフト回路では、電圧
クランプ回路部がｎｐｎ型バイポーラトランジスタＴ１
３１およびＴ１３２で構成されており、駆動回路と同一
基板上に多結晶シリコンでモノリシックに形成すること
は困難であるという問題点があった。すなわち、電圧ク
ランプ回路部は外部に用意する必要があり、部品点数の
増加をもたらすことになる。
クランプ回路部がｎｐｎ型バイポーラトランジスタＴ１
３１およびＴ１３２で構成されており、駆動回路と同一
基板上に多結晶シリコンでモノリシックに形成すること
は困難であるという問題点があった。すなわち、電圧ク
ランプ回路部は外部に用意する必要があり、部品点数の
増加をもたらすことになる。
【００１５】さらに、上記のレベルシフト回路では、レ
ベルシフト回路部を構成するｐチャネルＴＦＴｐ１３
１、ｐ１３２およびｐ１３３並びにｎチャネルＴＦＴｎ
１３１、ｎ１３２およびｎ１３３のしきい値電圧が変動
した場合、トランジスタのしきい値電圧に応じて電圧Ｖ
Ｂ'を調整する必要があるという問題点があった。すな
わち、トランジスタのしきい値電圧に合わせて、正電源
電圧ＶＢまたは抵抗Ｒ１３１およびＲ１３２の値を調整
しなければならない。一般に、多結晶シリコンを用いて
形成されるトランジスタのしきい値電圧のばらつきは単
結晶シリコンで形成されるものと比べて大きく、量産化
を行う場合、各液晶表示装置毎に電圧ＶＢ'を調整する
ことは非常に効率が悪くなる。
ベルシフト回路部を構成するｐチャネルＴＦＴｐ１３
１、ｐ１３２およびｐ１３３並びにｎチャネルＴＦＴｎ
１３１、ｎ１３２およびｎ１３３のしきい値電圧が変動
した場合、トランジスタのしきい値電圧に応じて電圧Ｖ
Ｂ'を調整する必要があるという問題点があった。すな
わち、トランジスタのしきい値電圧に合わせて、正電源
電圧ＶＢまたは抵抗Ｒ１３１およびＲ１３２の値を調整
しなければならない。一般に、多結晶シリコンを用いて
形成されるトランジスタのしきい値電圧のばらつきは単
結晶シリコンで形成されるものと比べて大きく、量産化
を行う場合、各液晶表示装置毎に電圧ＶＢ'を調整する
ことは非常に効率が悪くなる。
【００１６】本発明は、上記問題点を解決するためにな
されたものであり、１つの入力信号のみで動作し、レベ
ルシフト回路全体を駆動回路と同一基板上に多結晶シリ
コンを用いてモノリシックに形成することを可能とし、
各液晶表示装置毎に電源電圧および抵抗の値を調整する
必要がないレベルシフト回路および画像表示装置を提供
するものである。
されたものであり、１つの入力信号のみで動作し、レベ
ルシフト回路全体を駆動回路と同一基板上に多結晶シリ
コンを用いてモノリシックに形成することを可能とし、
各液晶表示装置毎に電源電圧および抵抗の値を調整する
必要がないレベルシフト回路および画像表示装置を提供
するものである。
【００１７】
【課題を解決するための手段】本発明のレベルシフト回
路は、入力部に設けられる容量手段と、前記容量手段に
より容量結合された入力信号の直流電圧レベルを設定す
るためのバイアス電圧設定手段と、直流電圧レベルを設
定された入力信号の振幅レベルを増幅するためのアンプ
手段とを備えたレベルシフト回路において、前記バイア
ス電圧設定手段が正電源電圧と負電源電圧との間に分圧
手段を設けることで構成されると共に、前記アンプ手段
への入力信号線が１本であることを特徴としている。
路は、入力部に設けられる容量手段と、前記容量手段に
より容量結合された入力信号の直流電圧レベルを設定す
るためのバイアス電圧設定手段と、直流電圧レベルを設
定された入力信号の振幅レベルを増幅するためのアンプ
手段とを備えたレベルシフト回路において、前記バイア
ス電圧設定手段が正電源電圧と負電源電圧との間に分圧
手段を設けることで構成されると共に、前記アンプ手段
への入力信号線が１本であることを特徴としている。
【００１８】本発明のレベルシフト回路は、前記アンプ
手段がＣＭＯＳインバータ回路であることを特徴として
いる。
手段がＣＭＯＳインバータ回路であることを特徴として
いる。
【００１９】本発明のレベルシフト回路は、前記分圧手
段として、ｐチャネルのトランジスタとｎチャネルのト
ランジスタとを用いることを特徴としている。
段として、ｐチャネルのトランジスタとｎチャネルのト
ランジスタとを用いることを特徴としている。
【００２０】本発明のレベルシフト回路は、前記分圧手
段として、容量を用いることを特徴としている。
段として、容量を用いることを特徴としている。
【００２１】本発明のレベルシフト回路は、前記分圧手
段として、抵抗体を用いることを特徴としている。
段として、抵抗体を用いることを特徴としている。
【００２２】本発明のレベルシフト回路は、前記バイア
ス電圧設定手段では、ｐチャネルのトランジスタのソー
スとｎチャネルのトランジスタのゲートとが正電源電圧
に接続され、ｐチャネルのトランジスタのゲートとｎチ
ャネルのトランジスタのソースとが負電源電圧に接続さ
れ、ｐチャネルのトランジスタのドレインとｎチャネル
のトランジスタのドレインとがアンプ手段の入力端子に
接続されることを特徴としている。
ス電圧設定手段では、ｐチャネルのトランジスタのソー
スとｎチャネルのトランジスタのゲートとが正電源電圧
に接続され、ｐチャネルのトランジスタのゲートとｎチ
ャネルのトランジスタのソースとが負電源電圧に接続さ
れ、ｐチャネルのトランジスタのドレインとｎチャネル
のトランジスタのドレインとがアンプ手段の入力端子に
接続されることを特徴としている。
【００２３】本発明のレベルシフト回路は、前記バイア
ス電圧設定手段では、ｐチャネルのトランジスタのソー
スが正電源電圧に接続され、ｎチャネルのトランジスタ
のソースが負電源電圧に接続され、ｐチャネルのトラン
ジスタのゲートとドレインとｎチャネルのトランジスタ
のゲートとドレインとがアンプ手段の入力端子に接続さ
れることを特徴としている。
ス電圧設定手段では、ｐチャネルのトランジスタのソー
スが正電源電圧に接続され、ｎチャネルのトランジスタ
のソースが負電源電圧に接続され、ｐチャネルのトラン
ジスタのゲートとドレインとｎチャネルのトランジスタ
のゲートとドレインとがアンプ手段の入力端子に接続さ
れることを特徴としている。
【００２４】本発明のレベルシフト回路は、前記ｐチャ
ネルのトランジスタと前記ｎチャネルのトランジスタ
は、各々複数個を用いて前記分圧手段を構成することを
特徴としている。
ネルのトランジスタと前記ｎチャネルのトランジスタ
は、各々複数個を用いて前記分圧手段を構成することを
特徴としている。
【００２５】本発明のレベルシフト回路は、前記バイア
ス電圧設定手段で設定された直流電圧レベルをクランプ
するための電圧クランプ手段を備えることを特徴として
いる。
ス電圧設定手段で設定された直流電圧レベルをクランプ
するための電圧クランプ手段を備えることを特徴として
いる。
【００２６】本発明のレベルシフト回路は、前記バイア
ス電圧設定手段で設定された直流電圧レベルが前記電圧
クランプ手段によりクランプするときに、電圧降下した
電圧を補償する手段を備えることを特徴としている。
ス電圧設定手段で設定された直流電圧レベルが前記電圧
クランプ手段によりクランプするときに、電圧降下した
電圧を補償する手段を備えることを特徴としている。
【００２７】本発明の画像表示装置は、入力部に設けら
れる容量手段と、前記容量手段により容量結合された入
力信号の直流電圧レベルを設定するためのバイアス電圧
設定手段と、直流電圧レベルを設定された入力信号の振
幅レベルを増幅するためのアンプ手段とを備えたレベル
シフト回路を用いた画像表示装置において、前記バイア
ス電圧設定手段が正電源電圧と負電源電圧との間に分圧
手段を設けることで構成されると共に、前記アンプ手段
への入力信号線が１本であることを特徴としている。
れる容量手段と、前記容量手段により容量結合された入
力信号の直流電圧レベルを設定するためのバイアス電圧
設定手段と、直流電圧レベルを設定された入力信号の振
幅レベルを増幅するためのアンプ手段とを備えたレベル
シフト回路を用いた画像表示装置において、前記バイア
ス電圧設定手段が正電源電圧と負電源電圧との間に分圧
手段を設けることで構成されると共に、前記アンプ手段
への入力信号線が１本であることを特徴としている。
【００２８】本発明の画像表示装置は、前記アンプ手段
がＣＭＯＳインバータ回路であることを特徴としてい
る。
がＣＭＯＳインバータ回路であることを特徴としてい
る。
【００２９】本発明の画像表示装置は、前記分圧手段と
して、ｐチャネルのトランジスタとｎチャネルのトラン
ジスタとを用いることを特徴としている。
して、ｐチャネルのトランジスタとｎチャネルのトラン
ジスタとを用いることを特徴としている。
【００３０】本発明の画像表示装置は、前記分圧手段と
して、容量を用いることを特徴としている。
して、容量を用いることを特徴としている。
【００３１】本発明の画像表示装置は、前記分圧手段と
して、抵抗体を用いることを特徴としている。
して、抵抗体を用いることを特徴としている。
【００３２】本発明の画像表示装置は、前記バイアス電
圧設定手段で設定された直流電圧レベルをクランプする
ための電圧クランプ手段を備えることを特徴としてい
る。
圧設定手段で設定された直流電圧レベルをクランプする
ための電圧クランプ手段を備えることを特徴としてい
る。
【００３３】以下、上記構成による作用を説明する。
【００３４】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段が正電源電圧と負電源電
圧との間に分圧手段を設けることで構成されるため、簡
単な回路構成でバイアス電圧設定手段を実現することが
できると共に、入力信号の直流電圧レベルを容易にアン
プ手段の動作点の範囲にシフトすることができる。ま
た、アンプ手段の入力端子が１つの端子から構成される
ため、レベルシフト回路への入力信号線数が少なくてす
むと共に、簡単な回路構成でアンプ手段を実現すること
ができる。
装置は、バイアス電圧設定手段が正電源電圧と負電源電
圧との間に分圧手段を設けることで構成されるため、簡
単な回路構成でバイアス電圧設定手段を実現することが
できると共に、入力信号の直流電圧レベルを容易にアン
プ手段の動作点の範囲にシフトすることができる。ま
た、アンプ手段の入力端子が１つの端子から構成される
ため、レベルシフト回路への入力信号線数が少なくてす
むと共に、簡単な回路構成でアンプ手段を実現すること
ができる。
【００３５】本発明のレベルシフト回路および画像表示
装置は、アンプ手段がＣＭＯＳインバータ回路であるた
め、ｐチャネルのトランジスタとｎチャネルのトランジ
スタを用いた簡単な構成でアンプ手段を実現することが
できる。
装置は、アンプ手段がＣＭＯＳインバータ回路であるた
め、ｐチャネルのトランジスタとｎチャネルのトランジ
スタを用いた簡単な構成でアンプ手段を実現することが
できる。
【００３６】本発明のレベルシフト回路および画像表示
装置は、分圧手段としてｐチャネルのトランジスタとｎ
チャネルのトランジスタを用いるため、入力信号の直流
電圧レベルをトランジスタのオン抵抗比により容易に設
定することができる。また、単結晶シリコンと比べてし
きい値電圧にばらつきのある多結晶シリコンでレベルシ
フト回路全体を同一基板上に形成することができる。つ
まり、レベルシフト回路を含めたドライバモノリシック
型の画像表示装置を実現することが可能となる。
装置は、分圧手段としてｐチャネルのトランジスタとｎ
チャネルのトランジスタを用いるため、入力信号の直流
電圧レベルをトランジスタのオン抵抗比により容易に設
定することができる。また、単結晶シリコンと比べてし
きい値電圧にばらつきのある多結晶シリコンでレベルシ
フト回路全体を同一基板上に形成することができる。つ
まり、レベルシフト回路を含めたドライバモノリシック
型の画像表示装置を実現することが可能となる。
【００３７】本発明のレベルシフト回路および画像表示
装置は、分圧手段として容量を用いるため、入力信号の
直流電圧レベルを容量の面積比により容易に設定するこ
とができる。容量は多結晶シリコン上にも簡単に構成で
きるため、レベルシフト回路全体を同一基板上に形成す
ることができる。つまり、レベルシフト回路を含めたド
ライバモノリシック型の画像表示装置を実現することが
可能となる。
装置は、分圧手段として容量を用いるため、入力信号の
直流電圧レベルを容量の面積比により容易に設定するこ
とができる。容量は多結晶シリコン上にも簡単に構成で
きるため、レベルシフト回路全体を同一基板上に形成す
ることができる。つまり、レベルシフト回路を含めたド
ライバモノリシック型の画像表示装置を実現することが
可能となる。
【００３８】本発明のレベルシフト回路および画像表示
装置は、分圧手段として抵抗体を用いるため、入力信号
の直流電圧レベルを抵抗比により容易に設定することが
できると共に、レベルシフト回路全体を同一基板上に形
成することができる。つまり、レベルシフト回路を含め
たドライバモノリシック型の画像表示装置を実現するこ
とが可能となる。
装置は、分圧手段として抵抗体を用いるため、入力信号
の直流電圧レベルを抵抗比により容易に設定することが
できると共に、レベルシフト回路全体を同一基板上に形
成することができる。つまり、レベルシフト回路を含め
たドライバモノリシック型の画像表示装置を実現するこ
とが可能となる。
【００３９】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースとｎチャネルのトランジスタ
のゲートとが正電源電圧に接続され、ｐチャネルのトラ
ンジスタのゲートとｎチャネルのトランジスタのソース
とが負電源電圧に接続され、ｐチャネルのトランジスタ
のドレインとｎチャネルのトランジスタのドレインとが
アンプ手段の入力端子に接続されるため、レベルシフト
回路を構成するトランジスタのしきい値電圧が変動して
アンプ手段の動作点がシフトしても、それに追従して入
力信号の直流電圧レベルを自動的に設定することができ
る。
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースとｎチャネルのトランジスタ
のゲートとが正電源電圧に接続され、ｐチャネルのトラ
ンジスタのゲートとｎチャネルのトランジスタのソース
とが負電源電圧に接続され、ｐチャネルのトランジスタ
のドレインとｎチャネルのトランジスタのドレインとが
アンプ手段の入力端子に接続されるため、レベルシフト
回路を構成するトランジスタのしきい値電圧が変動して
アンプ手段の動作点がシフトしても、それに追従して入
力信号の直流電圧レベルを自動的に設定することができ
る。
【００４０】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースが正電源電圧に接続され、ｎ
チャネルのトランジスタのソースが負電源電圧に接続さ
れ、ｐチャネルのトランジスタのゲートとドレインとｎ
チャネルのトランジスタのゲートとドレインとがアンプ
手段の入力端子に接続されるため、レベルシフト回路を
構成するトランジスタのしきい値電圧が変動してアンプ
手段の動作点がシフトしても、入力信号の直流電圧レベ
ルの設定を容易に行うことができる。
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースが正電源電圧に接続され、ｎ
チャネルのトランジスタのソースが負電源電圧に接続さ
れ、ｐチャネルのトランジスタのゲートとドレインとｎ
チャネルのトランジスタのゲートとドレインとがアンプ
手段の入力端子に接続されるため、レベルシフト回路を
構成するトランジスタのしきい値電圧が変動してアンプ
手段の動作点がシフトしても、入力信号の直流電圧レベ
ルの設定を容易に行うことができる。
【００４１】本発明のレベルシフト回路および画像表示
装置は、ｐチャネルのトランジスタとｎチャネルのトラ
ンジスタは各々複数個を用いて前記分圧手段を構成する
ため、各々のトランジスタのソース・ドレイン端子間に
かかる電界によるストレスを低減することができる。ま
た、トランジスタの数により入力信号の直流電圧レベル
を決められるので、設定の自由度を高くすることができ
る。
装置は、ｐチャネルのトランジスタとｎチャネルのトラ
ンジスタは各々複数個を用いて前記分圧手段を構成する
ため、各々のトランジスタのソース・ドレイン端子間に
かかる電界によるストレスを低減することができる。ま
た、トランジスタの数により入力信号の直流電圧レベル
を決められるので、設定の自由度を高くすることができ
る。
【００４２】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルをクランプするための電圧クランプ手段を備えるた
め、入力信号の周波数、バイアス電圧設定手段を構成す
るトランジスタおよび入力部に設けられる容量手段に関
わらず、入力信号の波形の歪みを防ぐことができる。そ
のため、設計の自由度を高くすることも可能である。
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルをクランプするための電圧クランプ手段を備えるた
め、入力信号の周波数、バイアス電圧設定手段を構成す
るトランジスタおよび入力部に設けられる容量手段に関
わらず、入力信号の波形の歪みを防ぐことができる。そ
のため、設計の自由度を高くすることも可能である。
【００４３】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルが前記電圧クランプ手段によりクランプするとき
に、電圧降下した電圧を補償する手段を備えるため、入
力信号の直流電圧レベルをバイアス電圧設定手段で容易
に設定することができる。
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルが前記電圧クランプ手段によりクランプするとき
に、電圧降下した電圧を補償する手段を備えるため、入
力信号の直流電圧レベルをバイアス電圧設定手段で容易
に設定することができる。
【００４４】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。
に説明する。
【００４５】（実施の形態１）図１は、本発明の実施の
形態１における画像表示装置に用いるレベルシフト回路
を示す。図１において、ＶＤＤは正電源電圧、ＧＮＤは
負電源電圧、ＩＮは入力信号、ＯＵＴは出力信号、Ｃ１
１はコンデンサ、ｐ１１およびｐ１２はｐチャネルＴＦ
Ｔ、ｎ１１およびｎ１２はｎチャネルＴＦＴである。
形態１における画像表示装置に用いるレベルシフト回路
を示す。図１において、ＶＤＤは正電源電圧、ＧＮＤは
負電源電圧、ＩＮは入力信号、ＯＵＴは出力信号、Ｃ１
１はコンデンサ、ｐ１１およびｐ１２はｐチャネルＴＦ
Ｔ、ｎ１１およびｎ１２はｎチャネルＴＦＴである。
【００４６】図１では、正電源電圧ＶＤＤ、負電源電圧
ＧＮＤ、ｐチャネルＴＦＴｐ１１、ｎチャネルＴＦＴｎ
１１からなるバイアス電圧設定部と、正電源電圧ＶＤ
Ｄ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１２、ｎチ
ャネルＴＦＴｎ１２からなるアンプ回路部とから構成さ
れる。バイアス電圧設定部では、ｐチャネルＴＦＴｐ１
１のドレインとｎチャネルＴＦＴｎ１１のドレインとが
接続されると共にコンデンサＣ１１の一方の電極と接続
され、ｐチャネルＴＦＴｐ１１のソースおよびｎチャネ
ルＴＦＴｎ１１のゲートは正電源電圧ＶＤＤと接続さ
れ、ｐチャネルＴＦＴｐ１１のゲートおよびｎチャネル
ＴＦＴｎ１１のソースは負電源電圧ＧＮＤと接続され
る。アンプ回路部では、ｐチャネルＴＦＴｐ１２のゲー
トとｎチャネルＴＦＴｎ１２のゲートとが接続されると
共にコンデンサＣ１１の一方の電極と接続され（アンプ
回路部の入力端子となる）、ｐチャネルＴＦＴｐ１２の
ドレインとｎチャネルＴＦＴｎ１２のドレインとが接続
され（アンプ回路部の出力端子となる）、ｐチャネルＴ
ＦＴｐ１２のソースは正電源電圧ＶＤＤと接続され、ｎ
チャネルＴＦＴｎ１２のソースは負電源電圧ＧＮＤと接
続される。
ＧＮＤ、ｐチャネルＴＦＴｐ１１、ｎチャネルＴＦＴｎ
１１からなるバイアス電圧設定部と、正電源電圧ＶＤ
Ｄ、負電源電圧ＧＮＤ、ｐチャネルＴＦＴｐ１２、ｎチ
ャネルＴＦＴｎ１２からなるアンプ回路部とから構成さ
れる。バイアス電圧設定部では、ｐチャネルＴＦＴｐ１
１のドレインとｎチャネルＴＦＴｎ１１のドレインとが
接続されると共にコンデンサＣ１１の一方の電極と接続
され、ｐチャネルＴＦＴｐ１１のソースおよびｎチャネ
ルＴＦＴｎ１１のゲートは正電源電圧ＶＤＤと接続さ
れ、ｐチャネルＴＦＴｐ１１のゲートおよびｎチャネル
ＴＦＴｎ１１のソースは負電源電圧ＧＮＤと接続され
る。アンプ回路部では、ｐチャネルＴＦＴｐ１２のゲー
トとｎチャネルＴＦＴｎ１２のゲートとが接続されると
共にコンデンサＣ１１の一方の電極と接続され（アンプ
回路部の入力端子となる）、ｐチャネルＴＦＴｐ１２の
ドレインとｎチャネルＴＦＴｎ１２のドレインとが接続
され（アンプ回路部の出力端子となる）、ｐチャネルＴ
ＦＴｐ１２のソースは正電源電圧ＶＤＤと接続され、ｎ
チャネルＴＦＴｎ１２のソースは負電源電圧ＧＮＤと接
続される。
【００４７】図１に示す本発明の実施の形態１における
レベルシフト回路の動作について説明する。入力信号Ｉ
ＮはコンデンサＣ１１により容量結合されてアンプ回路
部の入力端子へ入力される。ここで、ｐチャネルＴＦＴ
ｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗の比に
よって決定されるバイアス電圧（この電圧をＶｂと定義
する）により、入力信号ＩＮの振幅レベルは変わらない
が、その振幅レベルの中心電圧はバイアス電圧Ｖｂにシ
フトされる。つまり、そのバイアス電圧Ｖｂを正しく設
定することにより、アンプ回路部の動作を正常に行うこ
とができる。そして、アンプ回路部では、入力信号ＩＮ
がハイレベルのとき、ｐチャネルＴＦＴｐ１２はオフと
なり、ｎチャネルＴＦＴｎ１２はオンとなり、アンプ回
路部の出力端子からは負電源ＧＮＤが出力される。入力
信号ＩＮがローレベルのとき、ｐチャネルＴＦＴｐ１２
はオンとなり、ｎチャネルＴＦＴｎ１２はオフとなり、
アンプ回路部の出力端子からは正電源ＶＤＤが出力され
る。すなわち、入力信号ＩＮの振幅レベルは、図１に示
す本発明の実施の形態１におけるレベルシフト回路によ
り増幅されている。（但し、正電源電圧ＶＤＤと負電源
電圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルよ
り高く設定される。） 図２は、本発明の実施の形態１におけるレベルシフト回
路の入出力の関係を示す。入力信号ＩＮの振幅レベルの
中心電圧はバイアス電圧Ｖｂにシフトされ、信号ｉｎｂ
となり、アンプ回路部の入力端子へ入力される。そし
て、アンプ回路部の入出力の電圧特性が波形ｂのような
特性で、信号ｉｎｂの振幅レベルがアンプ回路部の出力
電圧を正電源電圧ＶＤＤから負電源電圧ＧＮＤへ反転す
るような入力電圧の動作点の範囲となれば、アンプ回路
部の出力端子からは信号ｏｕｔｂが出力される。
レベルシフト回路の動作について説明する。入力信号Ｉ
ＮはコンデンサＣ１１により容量結合されてアンプ回路
部の入力端子へ入力される。ここで、ｐチャネルＴＦＴ
ｐ１１およびｎチャネルＴＦＴｎ１１のオン抵抗の比に
よって決定されるバイアス電圧（この電圧をＶｂと定義
する）により、入力信号ＩＮの振幅レベルは変わらない
が、その振幅レベルの中心電圧はバイアス電圧Ｖｂにシ
フトされる。つまり、そのバイアス電圧Ｖｂを正しく設
定することにより、アンプ回路部の動作を正常に行うこ
とができる。そして、アンプ回路部では、入力信号ＩＮ
がハイレベルのとき、ｐチャネルＴＦＴｐ１２はオフと
なり、ｎチャネルＴＦＴｎ１２はオンとなり、アンプ回
路部の出力端子からは負電源ＧＮＤが出力される。入力
信号ＩＮがローレベルのとき、ｐチャネルＴＦＴｐ１２
はオンとなり、ｎチャネルＴＦＴｎ１２はオフとなり、
アンプ回路部の出力端子からは正電源ＶＤＤが出力され
る。すなわち、入力信号ＩＮの振幅レベルは、図１に示
す本発明の実施の形態１におけるレベルシフト回路によ
り増幅されている。（但し、正電源電圧ＶＤＤと負電源
電圧ＧＮＤとの電位差は、入力信号ＩＮの振幅レベルよ
り高く設定される。） 図２は、本発明の実施の形態１におけるレベルシフト回
路の入出力の関係を示す。入力信号ＩＮの振幅レベルの
中心電圧はバイアス電圧Ｖｂにシフトされ、信号ｉｎｂ
となり、アンプ回路部の入力端子へ入力される。そし
て、アンプ回路部の入出力の電圧特性が波形ｂのような
特性で、信号ｉｎｂの振幅レベルがアンプ回路部の出力
電圧を正電源電圧ＶＤＤから負電源電圧ＧＮＤへ反転す
るような入力電圧の動作点の範囲となれば、アンプ回路
部の出力端子からは信号ｏｕｔｂが出力される。
【００４８】ここで、レベルシフト回路を構成するｐチ
ャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦ
Ｔのしきい値電圧の絶対値に対して小さくなった場合、
アンプ回路部の入出力の電圧特性は波形ｃのような特性
になり、動作点が正電源電圧ＶＤＤ側にシフトされる。
その場合でも、アンプ回路部の入力端子へ入力される信
号が信号ｉｎｂのままであれば、アンプ回路部の出力端
子からは信号ｏｕｔｃが出力され、振幅レベルの十分な
変換が行われないことになる。しかしながら、ｐチャネ
ルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴの
しきい値電圧の絶対値に対して小さくなった場合、ｐチ
ャネルＴＦＴｐ１１のオン抵抗はｎチャネルＴＦＴｎ１
１のオン抵抗より値が低くなるため、バイアス電圧設定
部により決定されるバイアス電圧はＶｂより正電源電圧
ＶＤＤ側にシフトされＶｃとなり、アンプ回路部の入力
端子へ入力される信号が信号ｉｎｃとなる。その結果、
アンプ回路の出力端子からは信号ｏｕｔｂが出力され
る。
ャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦ
Ｔのしきい値電圧の絶対値に対して小さくなった場合、
アンプ回路部の入出力の電圧特性は波形ｃのような特性
になり、動作点が正電源電圧ＶＤＤ側にシフトされる。
その場合でも、アンプ回路部の入力端子へ入力される信
号が信号ｉｎｂのままであれば、アンプ回路部の出力端
子からは信号ｏｕｔｃが出力され、振幅レベルの十分な
変換が行われないことになる。しかしながら、ｐチャネ
ルＴＦＴのしきい値電圧の絶対値がｎチャネルＴＦＴの
しきい値電圧の絶対値に対して小さくなった場合、ｐチ
ャネルＴＦＴｐ１１のオン抵抗はｎチャネルＴＦＴｎ１
１のオン抵抗より値が低くなるため、バイアス電圧設定
部により決定されるバイアス電圧はＶｂより正電源電圧
ＶＤＤ側にシフトされＶｃとなり、アンプ回路部の入力
端子へ入力される信号が信号ｉｎｃとなる。その結果、
アンプ回路の出力端子からは信号ｏｕｔｂが出力され
る。
【００４９】上述とは逆に、レベルシフト回路を構成す
るｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネ
ルＴＦＴのしきい値電圧の絶対値に対して大きくなった
場合、アンプ回路部の入出力の電圧特性は波形ａのよう
な特性になり、動作点が負電源電圧ＧＮＤ側にシフトさ
れる。その場合は、ｐチャネルＴＦＴｐ１１のオン抵抗
はｎチャネルＴＦＴｎ１１のオン抵抗より値が高くなる
ため、バイアス電圧設定部により決定されるバイアス電
圧はＶｂより負電源電圧ＧＮＤ側にシフトされＶａとな
り、アンプ回路部の入力端子へ入力される信号が信号ｉ
ｎａとなる。その結果、アンプ回路の出力端子からは、
信号ｏｕｔａではなく信号ｏｕｔｂが出力される。
るｐチャネルＴＦＴのしきい値電圧の絶対値がｎチャネ
ルＴＦＴのしきい値電圧の絶対値に対して大きくなった
場合、アンプ回路部の入出力の電圧特性は波形ａのよう
な特性になり、動作点が負電源電圧ＧＮＤ側にシフトさ
れる。その場合は、ｐチャネルＴＦＴｐ１１のオン抵抗
はｎチャネルＴＦＴｎ１１のオン抵抗より値が高くなる
ため、バイアス電圧設定部により決定されるバイアス電
圧はＶｂより負電源電圧ＧＮＤ側にシフトされＶａとな
り、アンプ回路部の入力端子へ入力される信号が信号ｉ
ｎａとなる。その結果、アンプ回路の出力端子からは、
信号ｏｕｔａではなく信号ｏｕｔｂが出力される。
【００５０】つまり、本発明の実施の形態１におけるレ
ベルシフト回路では、レベルシフト回路を構成するトラ
ンジスタのしきい値電圧が変動してアンプ回路部の動作
点がシフトしても、それに追従してバイアス電圧がバイ
アス電圧設定部で自動的に設定されることになる。
ベルシフト回路では、レベルシフト回路を構成するトラ
ンジスタのしきい値電圧が変動してアンプ回路部の動作
点がシフトしても、それに追従してバイアス電圧がバイ
アス電圧設定部で自動的に設定されることになる。
【００５１】尚、図１に示す本発明の実施の形態１にお
けるレベルシフト回路では、ｐチャネルＴＦＴおよびｎ
チャネルＴＦＴを各々１つずつでバイアス電圧設定部を
構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴを両方またはいずれか一方を２つ以上で構成しても
良い。
けるレベルシフト回路では、ｐチャネルＴＦＴおよびｎ
チャネルＴＦＴを各々１つずつでバイアス電圧設定部を
構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴを両方またはいずれか一方を２つ以上で構成しても
良い。
【００５２】図３は、本発明の実施の形態１におけるレ
ベルシフト回路の別の例を示す。図３において、Ｃ３１
はコンデンサ、ｐ３１、ｐ３２およびｐ３３はｐチャネ
ルＴＦＴ、ｎ３１、ｎ３２およびｎ３３はｎチャネルＴ
ＦＴ、他の構成要素は図１と同様である。
ベルシフト回路の別の例を示す。図３において、Ｃ３１
はコンデンサ、ｐ３１、ｐ３２およびｐ３３はｐチャネ
ルＴＦＴ、ｎ３１、ｎ３２およびｎ３３はｎチャネルＴ
ＦＴ、他の構成要素は図１と同様である。
【００５３】図３では、図１に示す本発明の実施の形態
１におけるレベルシフト回路と比べて、バイアス電圧設
定部が各々２つのｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴから構成される点が異なる。このようにすること
で、各トランジスタの端子間にかかる電圧を低減できる
ため、トランジスタのソース・ドレイン端子間にかかる
電界によるストレス低減効果が期待できる。また、ｐチ
ャネルＴＦＴおよびｎチャネルＴＦＴの個数の比でもバ
イアス電圧を決めることが可能となり、バイアス電圧の
設定の自由度が増すことになる。
１におけるレベルシフト回路と比べて、バイアス電圧設
定部が各々２つのｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴから構成される点が異なる。このようにすること
で、各トランジスタの端子間にかかる電圧を低減できる
ため、トランジスタのソース・ドレイン端子間にかかる
電界によるストレス低減効果が期待できる。また、ｐチ
ャネルＴＦＴおよびｎチャネルＴＦＴの個数の比でもバ
イアス電圧を決めることが可能となり、バイアス電圧の
設定の自由度が増すことになる。
【００５４】（実施の形態２）図４は、本発明の実施の
形態２における画像表示装置に用いるレベルシフト回路
を示す。図４において、Ｃ４１はコンデンサ、ｐ４１、
ｐ４２およびｐ４３はｐチャネルＴＦＴ、ｎ４１、ｎ４
２およびｎ４３はｎチャネルＴＦＴ、他の構成要素は図
１と同様である。
形態２における画像表示装置に用いるレベルシフト回路
を示す。図４において、Ｃ４１はコンデンサ、ｐ４１、
ｐ４２およびｐ４３はｐチャネルＴＦＴ、ｎ４１、ｎ４
２およびｎ４３はｎチャネルＴＦＴ、他の構成要素は図
１と同様である。
【００５５】図４では、図３に示す本発明の実施の形態
１におけるレベルシフト回路と比べて、バイアス電圧設
定部を構成するｐチャネルＴＦＴｐ４２のゲートとｎチ
ャネルＴＦＴｎ４１のゲートとが接続されると共に、ｐ
チャネルＴＦＴｐ４２のドレインおよびｎチャネルＴＦ
Ｔｎ４１のドレインと接続される点が異なる。
１におけるレベルシフト回路と比べて、バイアス電圧設
定部を構成するｐチャネルＴＦＴｐ４２のゲートとｎチ
ャネルＴＦＴｎ４１のゲートとが接続されると共に、ｐ
チャネルＴＦＴｐ４２のドレインおよびｎチャネルＴＦ
Ｔｎ４１のドレインと接続される点が異なる。
【００５６】ここで、図２および図３に示す実施の形態
１におけるレベルシフト回路では、トランジスタのしき
い値電圧の変動によるアンプ回路部の動作点のシフト量
およびバイアス電圧設定部からのバイアス電圧のシフト
方向は一致するが、一般的にバイアス電圧のシフト量が
アンプ回路部の動作点よりも大きくなる。そのため、バ
イアス電圧のシフト量が大きくなりすぎると、入力信号
ＩＮの振幅レベルがアンプ回路部の動作点の範囲とずれ
る可能性がある。一方、図４に示す本発明の実施の形態
２におけるレベルシフト回路では、バイアス電圧設定部
からのバイアス電圧がｐチャネルＴＦＴｐ４２のゲート
およびｎチャネルＴＦＴｎ４１のゲートにフィードバッ
クされ、トランジスタのしきい値電圧の変動によるバイ
アス電圧のシフト量を補償することができる。
１におけるレベルシフト回路では、トランジスタのしき
い値電圧の変動によるアンプ回路部の動作点のシフト量
およびバイアス電圧設定部からのバイアス電圧のシフト
方向は一致するが、一般的にバイアス電圧のシフト量が
アンプ回路部の動作点よりも大きくなる。そのため、バ
イアス電圧のシフト量が大きくなりすぎると、入力信号
ＩＮの振幅レベルがアンプ回路部の動作点の範囲とずれ
る可能性がある。一方、図４に示す本発明の実施の形態
２におけるレベルシフト回路では、バイアス電圧設定部
からのバイアス電圧がｐチャネルＴＦＴｐ４２のゲート
およびｎチャネルＴＦＴｎ４１のゲートにフィードバッ
クされ、トランジスタのしきい値電圧の変動によるバイ
アス電圧のシフト量を補償することができる。
【００５７】その補償効果について詳しく説明する。レ
ベルシフト回路を構成するｐチャネルＴＦＴのしきい値
電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対
値に対して小さくなった場合、ｐチャネルＴＦＴｐ４１
およびｐ４２のオン抵抗はｎチャネルＴＦＴｎ４１およ
びｎ４２のオン抵抗より値が低くなるため、バイアス電
圧は正電源電圧ＶＤＤ側にシフトされる。しかしなが
ら、バイアス電圧設定部からのバイアス電圧は、ｐチャ
ネルＴＦＴｐ４２のゲートおよびｎチャネルＴＦＴｎ４
１のゲートにフィードバックされるため、正電源電圧Ｖ
ＤＤ側にシフトされたバイアス電圧によりｎチャネルＴ
ＦＴｎ４１のオン抵抗の値が低くなるように働く。その
結果、バイアス電圧のシフト量は、図２および図３に示
す実施の形態１におけるレベルシフト回路と比べて小さ
くなる。上述とは逆に、レベルシフト回路を構成するｐ
チャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴ
ＦＴのしきい値電圧の絶対値に対して大きくなった場
合、バイアス電圧は負電源電圧ＧＮＤ側にシフトされる
が、ｐチャネルＴＦＴｐ４２オン抵抗の値が低くなるよ
うに働く。その結果、上述と同様に、バイアス電圧のシ
フト量は、図２および図３に示す実施の形態１における
レベルシフト回路と比べて小さくなる。
ベルシフト回路を構成するｐチャネルＴＦＴのしきい値
電圧の絶対値がｎチャネルＴＦＴのしきい値電圧の絶対
値に対して小さくなった場合、ｐチャネルＴＦＴｐ４１
およびｐ４２のオン抵抗はｎチャネルＴＦＴｎ４１およ
びｎ４２のオン抵抗より値が低くなるため、バイアス電
圧は正電源電圧ＶＤＤ側にシフトされる。しかしなが
ら、バイアス電圧設定部からのバイアス電圧は、ｐチャ
ネルＴＦＴｐ４２のゲートおよびｎチャネルＴＦＴｎ４
１のゲートにフィードバックされるため、正電源電圧Ｖ
ＤＤ側にシフトされたバイアス電圧によりｎチャネルＴ
ＦＴｎ４１のオン抵抗の値が低くなるように働く。その
結果、バイアス電圧のシフト量は、図２および図３に示
す実施の形態１におけるレベルシフト回路と比べて小さ
くなる。上述とは逆に、レベルシフト回路を構成するｐ
チャネルＴＦＴのしきい値電圧の絶対値がｎチャネルＴ
ＦＴのしきい値電圧の絶対値に対して大きくなった場
合、バイアス電圧は負電源電圧ＧＮＤ側にシフトされる
が、ｐチャネルＴＦＴｐ４２オン抵抗の値が低くなるよ
うに働く。その結果、上述と同様に、バイアス電圧のシ
フト量は、図２および図３に示す実施の形態１における
レベルシフト回路と比べて小さくなる。
【００５８】つまり、本発明の実施の形態２におけるレ
ベルシフト回路では、レベルシフト回路を構成するトラ
ンジスタのしきい値電圧が変動してアンプ回路部の動作
点がシフトする場合、バイアス電圧設定部からのバイア
ス電圧をアンプ回路部のシフト量に合わせて設定するこ
とが容易になる。
ベルシフト回路では、レベルシフト回路を構成するトラ
ンジスタのしきい値電圧が変動してアンプ回路部の動作
点がシフトする場合、バイアス電圧設定部からのバイア
ス電圧をアンプ回路部のシフト量に合わせて設定するこ
とが容易になる。
【００５９】尚、図４に示す本発明の実施の形態２にお
けるレベルシフト回路では、ｐチャネルＴＦＴおよびｎ
チャネルＴＦＴを各々２つずつでバイアス電圧設定部を
構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴを両方またはいずれか一方を３つ以上で構成しても
良い。また、ｐチャネルＴＦＴおよびｎチャネルＴＦＴ
を両方またはいずれか一方を１つで構成しても良い。す
なわち、図４に示す本発明の実施の形態２におけるレベ
ルシフト回路からｐチャネルＴＦＴｐ４１またはｎチャ
ネルＴＦＴｎ４２を取り除いた構成としても良い。
けるレベルシフト回路では、ｐチャネルＴＦＴおよびｎ
チャネルＴＦＴを各々２つずつでバイアス電圧設定部を
構成しているが、ｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴを両方またはいずれか一方を３つ以上で構成しても
良い。また、ｐチャネルＴＦＴおよびｎチャネルＴＦＴ
を両方またはいずれか一方を１つで構成しても良い。す
なわち、図４に示す本発明の実施の形態２におけるレベ
ルシフト回路からｐチャネルＴＦＴｐ４１またはｎチャ
ネルＴＦＴｎ４２を取り除いた構成としても良い。
【００６０】（実施の形態３）図５は、本発明の実施の
形態３における画像表示装置に用いるレベルシフト回路
を示す。図５において、Ｃ５１はコンデンサ、ｐ５１お
よびｐ５２はｐチャネルＴＦＴ、ｎ５１、ｎ５２および
ｎ５３はｎチャネルＴＦＴ、他の構成要素は図１と同様
である。
形態３における画像表示装置に用いるレベルシフト回路
を示す。図５において、Ｃ５１はコンデンサ、ｐ５１お
よびｐ５２はｐチャネルＴＦＴ、ｎ５１、ｎ５２および
ｎ５３はｎチャネルＴＦＴ、他の構成要素は図１と同様
である。
【００６１】図５では、図１に示す本発明の実施の形態
１におけるレベルシフト回路と比べて、バイアス電圧設
定部の出力端子とアンプ回路部の入力端子との間に電圧
クランプ用のｎチャネルＴＦＴｎ５２が設けられている
点が異なる。ｎチャネルＴＦＴｎ５２のドレインは、ア
ンプ回路部の入力端子となるｐチャネルＴＦＴｐ５２の
ゲートとｎチャネルＴＦＴｎ５３のゲートと接続される
と共にコンデンサＣ５１の一方の電極と接続される。ま
た、ｎチャネルＴＦＴｎ５２のゲートはバイアス電圧設
定部の出力端子となるｐチャネルＴＦＴｐ５１のドレイ
ンおよびｎチャネルＴＦＴｎ５１のドレインと接続さ
れ、ｎチャネルＴＦＴｎ５２のソースは正電源電圧ＶＤ
Ｄと接続される。
１におけるレベルシフト回路と比べて、バイアス電圧設
定部の出力端子とアンプ回路部の入力端子との間に電圧
クランプ用のｎチャネルＴＦＴｎ５２が設けられている
点が異なる。ｎチャネルＴＦＴｎ５２のドレインは、ア
ンプ回路部の入力端子となるｐチャネルＴＦＴｐ５２の
ゲートとｎチャネルＴＦＴｎ５３のゲートと接続される
と共にコンデンサＣ５１の一方の電極と接続される。ま
た、ｎチャネルＴＦＴｎ５２のゲートはバイアス電圧設
定部の出力端子となるｐチャネルＴＦＴｐ５１のドレイ
ンおよびｎチャネルＴＦＴｎ５１のドレインと接続さ
れ、ｎチャネルＴＦＴｎ５２のソースは正電源電圧ＶＤ
Ｄと接続される。
【００６２】ここで、図１および図３に示す本発明の実
施の形態１におけるレベルシフト回路並びに図４示す本
発明の実施の形態２におけるレベルシフト回路では、コ
ンデンサのインピーダンスがバイアス電圧設定部を構成
するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン抵
抗の値に対して、十分低くする必要がある。図１に示す
本発明の実施の形態１におけるレベルシフト回路で考え
ると、入力信号ＩＮの周波数をｆＨｚ、ｐチャネルＴＦ
Ｔｐ１１のオン抵抗をＲｐ１１、ｎチャネルＴＦＴｎ１
１のオン抵抗をＲｎ１１とした場合、コンデンサＣ１１
のインピーダンスＺｃ１１はＺｃ１１＝１／（２π・ｆ
・Ｃ１１）となるが、 １／（２π・ｆ・Ｃ１１）＜＜Ｒｐ１１、Ｒｎ１１ の関係式が成り立つようにしなければならない。そうで
ないと、アンプ回路部の入力端子で信号波形が歪んだも
のとなり、レベルシフト回路が正常に動作しなくなる。
施の形態１におけるレベルシフト回路並びに図４示す本
発明の実施の形態２におけるレベルシフト回路では、コ
ンデンサのインピーダンスがバイアス電圧設定部を構成
するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン抵
抗の値に対して、十分低くする必要がある。図１に示す
本発明の実施の形態１におけるレベルシフト回路で考え
ると、入力信号ＩＮの周波数をｆＨｚ、ｐチャネルＴＦ
Ｔｐ１１のオン抵抗をＲｐ１１、ｎチャネルＴＦＴｎ１
１のオン抵抗をＲｎ１１とした場合、コンデンサＣ１１
のインピーダンスＺｃ１１はＺｃ１１＝１／（２π・ｆ
・Ｃ１１）となるが、 １／（２π・ｆ・Ｃ１１）＜＜Ｒｐ１１、Ｒｎ１１ の関係式が成り立つようにしなければならない。そうで
ないと、アンプ回路部の入力端子で信号波形が歪んだも
のとなり、レベルシフト回路が正常に動作しなくなる。
【００６３】尚、入力信号ＩＮの周波数ｆＨｚからｆ／
１０Ｈｚになった場合、上式を満たすためには、コンデ
ンサＣ１１の値を１０倍、またはｐチャネルＴＦＴｐ１
１のオン抵抗Ｒｐ１１およびｎチャネルＴＦＴｎ１１の
オン抵抗Ｒｎ１１の値を１０倍にする必要がある。すな
わち、入力信号ＩＮの周波数におけるコンデンサＣ１１
のインピーダンスＺｃ１１とバイアス電圧設定部のトラ
ンジスタのオン抵抗との比を十分に大きくするために、
コンデンサのサイズを大きくして容量を増やすか、また
はバイアス電圧設定部を構成するトランジスタの数を多
くしてトランジスタのオン抵抗を高くしなければならな
い。しかしながら、コンデンサのサイズを大きくした
り、トランジスタの数を増やすことは、レベルシフト回
路の規模の増大につながるため必ずしも好ましくない。
また、ｐチャネルＴＦＴｐ１１のオン抵抗Ｒｐ１１およ
びｎチャネルＴＦＴｎ１１のオン抵抗Ｒｎ１１の値を高
くするため、トランジスタのサイズを調整する方法も考
えられるが、トランジスタの設計ルールを考慮すると、
トランジスタのオン抵抗の値を一定以上にすることは困
難である。
１０Ｈｚになった場合、上式を満たすためには、コンデ
ンサＣ１１の値を１０倍、またはｐチャネルＴＦＴｐ１
１のオン抵抗Ｒｐ１１およびｎチャネルＴＦＴｎ１１の
オン抵抗Ｒｎ１１の値を１０倍にする必要がある。すな
わち、入力信号ＩＮの周波数におけるコンデンサＣ１１
のインピーダンスＺｃ１１とバイアス電圧設定部のトラ
ンジスタのオン抵抗との比を十分に大きくするために、
コンデンサのサイズを大きくして容量を増やすか、また
はバイアス電圧設定部を構成するトランジスタの数を多
くしてトランジスタのオン抵抗を高くしなければならな
い。しかしながら、コンデンサのサイズを大きくした
り、トランジスタの数を増やすことは、レベルシフト回
路の規模の増大につながるため必ずしも好ましくない。
また、ｐチャネルＴＦＴｐ１１のオン抵抗Ｒｐ１１およ
びｎチャネルＴＦＴｎ１１のオン抵抗Ｒｎ１１の値を高
くするため、トランジスタのサイズを調整する方法も考
えられるが、トランジスタの設計ルールを考慮すると、
トランジスタのオン抵抗の値を一定以上にすることは困
難である。
【００６４】一方、図５に示す本発明の実施の形態３に
おけるレベルシフト回路では、入力信号ＩＮのローレベ
ルがｐチャネルＴＦＴｐ５１のオン抵抗とｎチャネルＴ
ＦＴｎ５１のオン抵抗との比で設定された電圧から、ｎ
チャネルＴＦＴｎ５２のしきい値電圧だけ電圧降下した
電圧Ｖ'にシフトされる。もし、入力信号ＩＮのローレ
ベルが電圧Ｖ'よりも低くなる方向で動作しても、ｎチ
ャネルＴＦＴｎ５２を介して、アンプ回路部を構成する
ｐチャネルＴＦＴｐ５２のゲートおよびｎチャネルＴＦ
Ｔｎ５３のゲート並びにコンデンサＣ５１を充電するこ
とになり、常に電圧Ｖ'より低くなることはなく、電圧
Ｖ'にクランプされる。そして、入力信号ＩＮの振幅レ
ベルがアンプ回路部の動作点の範囲となるように、入力
信号のローレベル、すなわち電圧Ｖ'を設定すれば良
い。
おけるレベルシフト回路では、入力信号ＩＮのローレベ
ルがｐチャネルＴＦＴｐ５１のオン抵抗とｎチャネルＴ
ＦＴｎ５１のオン抵抗との比で設定された電圧から、ｎ
チャネルＴＦＴｎ５２のしきい値電圧だけ電圧降下した
電圧Ｖ'にシフトされる。もし、入力信号ＩＮのローレ
ベルが電圧Ｖ'よりも低くなる方向で動作しても、ｎチ
ャネルＴＦＴｎ５２を介して、アンプ回路部を構成する
ｐチャネルＴＦＴｐ５２のゲートおよびｎチャネルＴＦ
Ｔｎ５３のゲート並びにコンデンサＣ５１を充電するこ
とになり、常に電圧Ｖ'より低くなることはなく、電圧
Ｖ'にクランプされる。そして、入力信号ＩＮの振幅レ
ベルがアンプ回路部の動作点の範囲となるように、入力
信号のローレベル、すなわち電圧Ｖ'を設定すれば良
い。
【００６５】つまり、本発明の実施の形態３におけるレ
ベルシフト回路では、入力信号のローレベルを電圧クラ
ンプすることにより、入力信号の波形が歪むことなくア
ンプ回路部へ入力されるため、バイアス電圧設定部を構
成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン
抵抗の値、コンデンサの容量の調整が不要となり、設計
時の自由度が増すことになる。
ベルシフト回路では、入力信号のローレベルを電圧クラ
ンプすることにより、入力信号の波形が歪むことなくア
ンプ回路部へ入力されるため、バイアス電圧設定部を構
成するｐチャネルＴＦＴおよびｎチャネルＴＦＴのオン
抵抗の値、コンデンサの容量の調整が不要となり、設計
時の自由度が増すことになる。
【００６６】図６は、本発明の実施の形態３におけるレ
ベルシフト回路の別の例を示す。図６において、Ｃ６１
はコンデンサ、ｐ６１およびｐ６２はｐチャネルＴＦ
Ｔ、ｎ６１、ｎ６２およびｎ６３はｎチャネルＴＦＴ、
他の構成要素は図１と同様である。
ベルシフト回路の別の例を示す。図６において、Ｃ６１
はコンデンサ、ｐ６１およびｐ６２はｐチャネルＴＦ
Ｔ、ｎ６１、ｎ６２およびｎ６３はｎチャネルＴＦＴ、
他の構成要素は図１と同様である。
【００６７】図６では、図５に示す本発明の実施の形態
３におけるレベルシフト回路と比べて、バイアス電圧設
定部の出力端子とアンプ回路部の入力端子との間に設け
られる電圧クランプ用のｎチャネルＴＦＴｎ６２のゲー
トとソースとが接続される点が異なる。このようにする
ことで、ｎチャネルＴＦＴｎ６２はダイオードとして機
能し、入力信号ＩＮのローレベルがｐチャネルＴＦＴｐ
６１のオン抵抗とｎチャネルＴＦＴｎ６１のオン抵抗と
の比で設定された電圧から、ｎチャネルＴＦＴｎ６２の
しきい値電圧だけ電圧降下した電圧にシフトされる。
３におけるレベルシフト回路と比べて、バイアス電圧設
定部の出力端子とアンプ回路部の入力端子との間に設け
られる電圧クランプ用のｎチャネルＴＦＴｎ６２のゲー
トとソースとが接続される点が異なる。このようにする
ことで、ｎチャネルＴＦＴｎ６２はダイオードとして機
能し、入力信号ＩＮのローレベルがｐチャネルＴＦＴｐ
６１のオン抵抗とｎチャネルＴＦＴｎ６１のオン抵抗と
の比で設定された電圧から、ｎチャネルＴＦＴｎ６２の
しきい値電圧だけ電圧降下した電圧にシフトされる。
【００６８】尚、本発明の実施の形態３におけるレベル
シフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴを各々１つずつでバイアス電圧設定部を構成してい
るが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方
またはいずれか一方を２つ以上で構成しても良い。
シフト回路では、ｐチャネルＴＦＴおよびｎチャネルＴ
ＦＴを各々１つずつでバイアス電圧設定部を構成してい
るが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両方
またはいずれか一方を２つ以上で構成しても良い。
【００６９】また、本発明の実施の形態３におけるレベ
ルシフト回路では、電圧クランプ用としてｎチャネルＴ
ＦＴを用いているが、ｐチャネルＴＦＴを用いても良
い。
ルシフト回路では、電圧クランプ用としてｎチャネルＴ
ＦＴを用いているが、ｐチャネルＴＦＴを用いても良
い。
【００７０】（実施の形態４）図７は、本発明の実施の
形態４における画像表示装置に用いるレベルシフト回路
を示す。図７において、Ｃ７１はコンデンサ、ｐ７１、
ｐ７２およびｐ７３はｐチャネルＴＦＴ、ｎ７１、ｎ７
２、ｎ７３、ｎ７４およびｎ７５はｎチャネルＴＦＴ、
他の構成要素は図１と同様である。
形態４における画像表示装置に用いるレベルシフト回路
を示す。図７において、Ｃ７１はコンデンサ、ｐ７１、
ｐ７２およびｐ７３はｐチャネルＴＦＴ、ｎ７１、ｎ７
２、ｎ７３、ｎ７４およびｎ７５はｎチャネルＴＦＴ、
他の構成要素は図１と同様である。
【００７１】図７では、図４に示す本発明の実施の形態
２におけるレベルシフト回路と比べて、バイアス電圧設
定部の出力端子とアンプ回路部の入力端子との間に電圧
クランプ用のｎチャネルＴＦＴｎ７３およびｎチャネル
ＴＦＴｎ７４が設けられている点が異なる。ｎチャネル
ＴＦＴｎ７３のドレインとｎチャネルＴＦＴｎ７４のソ
ースとが接続され、ｎチャネルＴＦＴｎ７３のゲート
は、ｐチャネルＴＦＴｐ７２のゲートおよびｎチャネル
ＴＦＴｎ７２のゲートと接続されると共にｐチャネルＴ
ＦＴｐ７２のドレインおよびｎチャネルＴＦＴｎ７２の
ドレインと接続される。また、ｎチャネルＴＦＴｎ７３
のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴ
ＦＴｎ７４のゲートとドレインとが接続されると共に、
アンプ回路部の入力端子となるｐチャネルＴＦＴｐ７３
のゲートおよびｎチャネルＴＦＴｎ７５のゲート並びに
コンデンサＣ７１の一方の電極と接続される。
２におけるレベルシフト回路と比べて、バイアス電圧設
定部の出力端子とアンプ回路部の入力端子との間に電圧
クランプ用のｎチャネルＴＦＴｎ７３およびｎチャネル
ＴＦＴｎ７４が設けられている点が異なる。ｎチャネル
ＴＦＴｎ７３のドレインとｎチャネルＴＦＴｎ７４のソ
ースとが接続され、ｎチャネルＴＦＴｎ７３のゲート
は、ｐチャネルＴＦＴｐ７２のゲートおよびｎチャネル
ＴＦＴｎ７２のゲートと接続されると共にｐチャネルＴ
ＦＴｐ７２のドレインおよびｎチャネルＴＦＴｎ７２の
ドレインと接続される。また、ｎチャネルＴＦＴｎ７３
のソースは正電源電圧ＶＤＤと接続され、ｎチャネルＴ
ＦＴｎ７４のゲートとドレインとが接続されると共に、
アンプ回路部の入力端子となるｐチャネルＴＦＴｐ７３
のゲートおよびｎチャネルＴＦＴｎ７５のゲート並びに
コンデンサＣ７１の一方の電極と接続される。
【００７２】ここで、図７に示す本発明の実施の形態４
におけるレベルシフト回路の電圧クランプのレベルにつ
いて考える。バイアス電圧設定部からのバイアス電圧
は、ｎチャネルＴＦＴｎ７３のしきい値電圧だけ電圧降
下した電圧がｎチャネルＴＦＴｎ７３のドレインより出
力される。そして、ｎチャネルＴＦＴｎ７４のゲートと
ドレインとが接続されるため、ｎチャネルＴＦＴｎ７３
のドレインより出力される電圧は、ｎチャネルＴＦＴｎ
７４のしきい値電圧だけ高くなる。
におけるレベルシフト回路の電圧クランプのレベルにつ
いて考える。バイアス電圧設定部からのバイアス電圧
は、ｎチャネルＴＦＴｎ７３のしきい値電圧だけ電圧降
下した電圧がｎチャネルＴＦＴｎ７３のドレインより出
力される。そして、ｎチャネルＴＦＴｎ７４のゲートと
ドレインとが接続されるため、ｎチャネルＴＦＴｎ７３
のドレインより出力される電圧は、ｎチャネルＴＦＴｎ
７４のしきい値電圧だけ高くなる。
【００７３】つまり、本発明の実施の形態４におけるレ
ベルシフト回路では、電圧クランプ用のトランジスタを
２つ設け、最初のトランジスタのしきい値電圧だけ電圧
降下した電圧を次のトランジスタで補償することによ
り、バイアス電圧設定部で設定された電圧で入力信号の
ローレベルを電圧クランプすることができるため、バイ
アス電圧の設定が容易になる。
ベルシフト回路では、電圧クランプ用のトランジスタを
２つ設け、最初のトランジスタのしきい値電圧だけ電圧
降下した電圧を次のトランジスタで補償することによ
り、バイアス電圧設定部で設定された電圧で入力信号の
ローレベルを電圧クランプすることができるため、バイ
アス電圧の設定が容易になる。
【００７４】尚、本発明の実施の形態４におけるレベル
シフト回路では、バイアス電圧設定部を本発明の実施の
形態２におけるレベルシフト回路のバイアス電圧設定部
と同じ構成としているが、本発明の実施の形態１におけ
るレベルシフト回路のバイアス電圧設定部と同じ構成と
しても良い。
シフト回路では、バイアス電圧設定部を本発明の実施の
形態２におけるレベルシフト回路のバイアス電圧設定部
と同じ構成としているが、本発明の実施の形態１におけ
るレベルシフト回路のバイアス電圧設定部と同じ構成と
しても良い。
【００７５】また、本発明の実施の形態４におけるレベ
ルシフト回路では、ｐチャネルＴＦＴおよびｎチャネル
ＴＦＴを各々２つずつでバイアス電圧設定部を構成して
いるが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両
方またはいずれか一方を３つ以上で構成しても良い。
ルシフト回路では、ｐチャネルＴＦＴおよびｎチャネル
ＴＦＴを各々２つずつでバイアス電圧設定部を構成して
いるが、ｐチャネルＴＦＴおよびｎチャネルＴＦＴを両
方またはいずれか一方を３つ以上で構成しても良い。
【００７６】さらに、本発明の実施の形態４におけるレ
ベルシフト回路では、電圧クランプ用としてｎチャネル
ＴＦＴを用いているが、ｐチャネルＴＦＴを用いても良
い。
ベルシフト回路では、電圧クランプ用としてｎチャネル
ＴＦＴを用いているが、ｐチャネルＴＦＴを用いても良
い。
【００７７】（実施の形態５）図８〜図１０は、本発明
の実施の形態５における画像表示装置に用いるレベルシ
フト回路を示す。レベルシフト回路を構成するｐチャネ
ルＴＦＴおよびｎチャネルＴＦＴのしきい値電圧の変動
が小さく、アンプ回路部の動作点の範囲の変動が小さい
場合、バイアス電圧設定部からのバイアス電圧をトラン
ジスタのしきい値電圧に合わせる必要はなく、固定する
ことが可能である。従って、図８〜図１０に示す本発明
の実施の形態５におけるレベルシフト回路が考えられ
る。
の実施の形態５における画像表示装置に用いるレベルシ
フト回路を示す。レベルシフト回路を構成するｐチャネ
ルＴＦＴおよびｎチャネルＴＦＴのしきい値電圧の変動
が小さく、アンプ回路部の動作点の範囲の変動が小さい
場合、バイアス電圧設定部からのバイアス電圧をトラン
ジスタのしきい値電圧に合わせる必要はなく、固定する
ことが可能である。従って、図８〜図１０に示す本発明
の実施の形態５におけるレベルシフト回路が考えられ
る。
【００７８】図８において、Ｃ８１、Ｃ８２およびＣ８
３はコンデンサ、ｐ８１はｐチャネルＴＦＴ、ｎ８１は
ｎチャネルＴＦＴ、他の構成要素は図１と同様である。
図８では、図１に示す本発明の実施の形態１におけるレ
ベルシフト回路と比べて、トランジスタを容量に置き換
えた点が異なる。バイアス電圧はコンデンサＣ８２とコ
ンデンサＣ８３との容量比に応じて設定される。
３はコンデンサ、ｐ８１はｐチャネルＴＦＴ、ｎ８１は
ｎチャネルＴＦＴ、他の構成要素は図１と同様である。
図８では、図１に示す本発明の実施の形態１におけるレ
ベルシフト回路と比べて、トランジスタを容量に置き換
えた点が異なる。バイアス電圧はコンデンサＣ８２とコ
ンデンサＣ８３との容量比に応じて設定される。
【００７９】図９において、Ｃ９１、Ｃ９２およびＣ９
３はコンデンサ、ｐ９１はｐチャネルＴＦＴ、ｎ９１お
よびｎ９２はｎチャネルＴＦＴ、他の構成要素は図１と
同様である。図９では、図５に示す本発明の実施の形態
３におけるレベルシフト回路と比べて、トランジスタを
容量に置き換える点が異なる。コンデンサＣ９２とコン
デンサＣ９３との容量比に応じて設定されるバイアス電
圧は、ｎチャネルＴＦＴｎ９１のしきい値電圧だけ電圧
降下した電圧により電圧クランプされる。
３はコンデンサ、ｐ９１はｐチャネルＴＦＴ、ｎ９１お
よびｎ９２はｎチャネルＴＦＴ、他の構成要素は図１と
同様である。図９では、図５に示す本発明の実施の形態
３におけるレベルシフト回路と比べて、トランジスタを
容量に置き換える点が異なる。コンデンサＣ９２とコン
デンサＣ９３との容量比に応じて設定されるバイアス電
圧は、ｎチャネルＴＦＴｎ９１のしきい値電圧だけ電圧
降下した電圧により電圧クランプされる。
【００８０】図１０において、Ｃ１０１はコンデンサ、
Ｒ１０１、Ｒ１０２は抵抗、ｐ１０１はｐチャネルＴＦ
Ｔ、ｎ１０１はｎチャネルＴＦＴ、他の構成要素は図１
と同様である。図１０では、図１に示す本発明の実施の
形態１におけるレベルシフト回路と比べて、トランジス
タを抵抗に置き換える点が異なる。バイアス電圧は抵抗
Ｒ１０１と抵抗１０２との抵抗比に応じて設定される。
Ｒ１０１、Ｒ１０２は抵抗、ｐ１０１はｐチャネルＴＦ
Ｔ、ｎ１０１はｎチャネルＴＦＴ、他の構成要素は図１
と同様である。図１０では、図１に示す本発明の実施の
形態１におけるレベルシフト回路と比べて、トランジス
タを抵抗に置き換える点が異なる。バイアス電圧は抵抗
Ｒ１０１と抵抗１０２との抵抗比に応じて設定される。
【００８１】図８〜図１０に示す本発明の実施の形態５
におけるレベルシフト回路では、コンデンサまたは抵抗
を用いてバイアス電圧設定部を構成しているため、トラ
ンジスタの特性による影響を受けずにバイアス電圧を安
定にかつ容易に設定できる。
におけるレベルシフト回路では、コンデンサまたは抵抗
を用いてバイアス電圧設定部を構成しているため、トラ
ンジスタの特性による影響を受けずにバイアス電圧を安
定にかつ容易に設定できる。
【００８２】尚、本発明の実施の形態５におけるレベル
シフト回路では、コンデンサを用いたバイアス電圧設定
部とアンプ回路部との間に電圧クランプ用のトランジス
タを設けているが、抵抗を用いたバイアス電圧設定部と
アンプ回路部との間に電圧クランプ用のトランジスタを
設けても良いし、本発明の実施の形態４におけるレベル
シフト回路のように電圧クランプ用のトランジスタを２
つ設けても良い。
シフト回路では、コンデンサを用いたバイアス電圧設定
部とアンプ回路部との間に電圧クランプ用のトランジス
タを設けているが、抵抗を用いたバイアス電圧設定部と
アンプ回路部との間に電圧クランプ用のトランジスタを
設けても良いし、本発明の実施の形態４におけるレベル
シフト回路のように電圧クランプ用のトランジスタを２
つ設けても良い。
【００８３】また、本発明の実施の形態５におけるレベ
ルシフト回路では、コンデンサまたは抵抗を正電源電圧
側と負電源電圧側とに各々１つずつでバイアス電圧設定
部を構成しているが、正電源電圧側と負電源電圧側との
両方またはいずれか一方を２つ以上で構成しても良い。
ルシフト回路では、コンデンサまたは抵抗を正電源電圧
側と負電源電圧側とに各々１つずつでバイアス電圧設定
部を構成しているが、正電源電圧側と負電源電圧側との
両方またはいずれか一方を２つ以上で構成しても良い。
【００８４】本発明の実施の形態におけるレベルシフト
回路では、多結晶シリコンとして、連続粒界結晶性シリ
コンを用いても良い。
回路では、多結晶シリコンとして、連続粒界結晶性シリ
コンを用いても良い。
【００８５】また、本発明の実施の形態におけるレベル
シフト回路では、入力信号の振幅レベルの増幅手段であ
るアンプ回路部として、入力信号に対して反転した信号
を出力するためのＣＭＯＳインバータ回路を用いている
が、入力信号に対して反転しない信号を出力する回路手
段を用いても良い。
シフト回路では、入力信号の振幅レベルの増幅手段であ
るアンプ回路部として、入力信号に対して反転した信号
を出力するためのＣＭＯＳインバータ回路を用いている
が、入力信号に対して反転しない信号を出力する回路手
段を用いても良い。
【００８６】
【発明の効果】以上説明したように、本発明のレベルシ
フト回路および画像表示装置においては、以下のような
効果を奏する。
フト回路および画像表示装置においては、以下のような
効果を奏する。
【００８７】本発明のレベルシフト回路および画像表示
装置には、バイアス電圧設定手段が正電源電圧と負電源
電圧との間に分圧手段を設けることで構成されるため、
簡単な回路構成でバイアス電圧設定手段を実現すること
ができると共に、入力信号の直流電圧レベルを容易にア
ンプ手段の動作点の範囲にシフトすることができる。ま
た、アンプ手段の入力端子が１つの端子から構成される
ため、レベルシフト回路への入力信号線数が少なくてす
むと共に、簡単な回路構成でアンプ手段を実現すること
ができる。
装置には、バイアス電圧設定手段が正電源電圧と負電源
電圧との間に分圧手段を設けることで構成されるため、
簡単な回路構成でバイアス電圧設定手段を実現すること
ができると共に、入力信号の直流電圧レベルを容易にア
ンプ手段の動作点の範囲にシフトすることができる。ま
た、アンプ手段の入力端子が１つの端子から構成される
ため、レベルシフト回路への入力信号線数が少なくてす
むと共に、簡単な回路構成でアンプ手段を実現すること
ができる。
【００８８】本発明のレベルシフト回路および画像表示
装置には、アンプ手段がＣＭＯＳインバータ回路である
ため、ｐチャネルのトランジスタとｎチャネルのトラン
ジスタを用いた簡単な構成でアンプ手段を実現すること
ができる。
装置には、アンプ手段がＣＭＯＳインバータ回路である
ため、ｐチャネルのトランジスタとｎチャネルのトラン
ジスタを用いた簡単な構成でアンプ手段を実現すること
ができる。
【００８９】本発明のレベルシフト回路および画像表示
装置には、分圧手段としてｐチャネルのトランジスタと
ｎチャネルのトランジスタを用いるため、入力信号の直
流電圧レベルをトランジスタのオン抵抗比により容易に
設定することができる。また、単結晶シリコンに比べて
Ｖｔｈばらつきのある多結晶シリコンでレベルシフト回
路全体を同一基板上に形成することができる。つまり、
レベルシフト回路を含めたドライバモノリシック型の画
像表示装置を実現することが可能となる。
装置には、分圧手段としてｐチャネルのトランジスタと
ｎチャネルのトランジスタを用いるため、入力信号の直
流電圧レベルをトランジスタのオン抵抗比により容易に
設定することができる。また、単結晶シリコンに比べて
Ｖｔｈばらつきのある多結晶シリコンでレベルシフト回
路全体を同一基板上に形成することができる。つまり、
レベルシフト回路を含めたドライバモノリシック型の画
像表示装置を実現することが可能となる。
【００９０】本発明のレベルシフト回路および画像表示
装置は、分圧手段として容量を用いるため、入力信号の
直流電圧レベルを容量の面積比により容易に設定するこ
とができる。容量は多結晶シリコン上にも簡単に構成で
きるため、レベルシフト回路全体を同一基板上に形成す
ることができる。つまり、レベルシフト回路を含めたド
ライバモノリシック型の画像表示装置を実現することが
可能となる。
装置は、分圧手段として容量を用いるため、入力信号の
直流電圧レベルを容量の面積比により容易に設定するこ
とができる。容量は多結晶シリコン上にも簡単に構成で
きるため、レベルシフト回路全体を同一基板上に形成す
ることができる。つまり、レベルシフト回路を含めたド
ライバモノリシック型の画像表示装置を実現することが
可能となる。
【００９１】本発明のレベルシフト回路および画像表示
装置は、分圧手段として抵抗体を用いるため、入力信号
の直流電圧レベルを抵抗比により容易に設定することが
できると共に、レベルシフト回路全体を同一基板上に形
成することができる。つまり、レベルシフト回路を含め
たドライバモノリシック型の画像表示装置を実現するこ
とが可能となる。
装置は、分圧手段として抵抗体を用いるため、入力信号
の直流電圧レベルを抵抗比により容易に設定することが
できると共に、レベルシフト回路全体を同一基板上に形
成することができる。つまり、レベルシフト回路を含め
たドライバモノリシック型の画像表示装置を実現するこ
とが可能となる。
【００９２】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースとｎチャネルのトランジスタ
のゲートとが正電源電圧に接続され、ｐチャネルのトラ
ンジスタのゲートとｎチャネルのトランジスタのソース
とが負電源電圧に接続され、ｐチャネルのトランジスタ
のドレインとｎチャネルのトランジスタのドレインとが
アンプ手段の入力端子に接続されるため、レベルシフト
回路を構成するトランジスタのしきい値電圧が変動して
アンプ手段の動作点がシフトしても、それに追従して入
力信号の直流電圧レベルを自動的に設定することができ
る。
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースとｎチャネルのトランジスタ
のゲートとが正電源電圧に接続され、ｐチャネルのトラ
ンジスタのゲートとｎチャネルのトランジスタのソース
とが負電源電圧に接続され、ｐチャネルのトランジスタ
のドレインとｎチャネルのトランジスタのドレインとが
アンプ手段の入力端子に接続されるため、レベルシフト
回路を構成するトランジスタのしきい値電圧が変動して
アンプ手段の動作点がシフトしても、それに追従して入
力信号の直流電圧レベルを自動的に設定することができ
る。
【００９３】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースが正電源電圧に接続され、ｎ
チャネルのトランジスタのソースが負電源電圧に接続さ
れ、ｐチャネルのトランジスタのゲートとドレインとｎ
チャネルのトランジスタのゲートとドレインとがアンプ
手段の入力端子に接続されるため、レベルシフト回路を
構成するトランジスタのしきい値電圧が変動してアンプ
手段の動作点がシフトしても、入力信号の直流電圧レベ
ルの設定を容易に行うことができる。
装置は、バイアス電圧設定手段の構成として、ｐチャネ
ルのトランジスタのソースが正電源電圧に接続され、ｎ
チャネルのトランジスタのソースが負電源電圧に接続さ
れ、ｐチャネルのトランジスタのゲートとドレインとｎ
チャネルのトランジスタのゲートとドレインとがアンプ
手段の入力端子に接続されるため、レベルシフト回路を
構成するトランジスタのしきい値電圧が変動してアンプ
手段の動作点がシフトしても、入力信号の直流電圧レベ
ルの設定を容易に行うことができる。
【００９４】本発明のレベルシフト回路および画像表示
装置は、ｐチャネルのトランジスタとｎチャネルのトラ
ンジスタは各々複数個を用いて前記分圧手段を構成する
ため、各々のトランジスタのソース・ドレイン端子間に
かかる電界によるストレスを低減することができる。ま
た、トランジスタの数により入力信号の直流電圧レベル
を決められるので、設定の自由度を高くすることができ
る。
装置は、ｐチャネルのトランジスタとｎチャネルのトラ
ンジスタは各々複数個を用いて前記分圧手段を構成する
ため、各々のトランジスタのソース・ドレイン端子間に
かかる電界によるストレスを低減することができる。ま
た、トランジスタの数により入力信号の直流電圧レベル
を決められるので、設定の自由度を高くすることができ
る。
【００９５】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルをクランプするための電圧クランプ手段を備えるた
め、入力信号の周波数、バイアス電圧設定手段を構成す
るトランジスタおよび入力部に設けられる容量手段に関
わらず、入力信号の波形の歪みを防ぐことができる。そ
のため、設計の自由度を高くすることも可能である。
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルをクランプするための電圧クランプ手段を備えるた
め、入力信号の周波数、バイアス電圧設定手段を構成す
るトランジスタおよび入力部に設けられる容量手段に関
わらず、入力信号の波形の歪みを防ぐことができる。そ
のため、設計の自由度を高くすることも可能である。
【００９６】本発明のレベルシフト回路および画像表示
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルが前記電圧クランプ手段によりクランプするとき
に、電圧降下した電圧を補償する手段を備えるため、入
力信号の直流電圧レベルをバイアス電圧設定手段で容易
に設定することができる。
装置は、バイアス電圧設定手段で設定された直流電圧レ
ベルが前記電圧クランプ手段によりクランプするとき
に、電圧降下した電圧を補償する手段を備えるため、入
力信号の直流電圧レベルをバイアス電圧設定手段で容易
に設定することができる。
【図１】本発明の実施の形態１におけるレベルシフト回
路を示す図である。
路を示す図である。
【図２】本発明の実施の形態１におけるレベルシフト回
路の入出力の関係を示す図である。
路の入出力の関係を示す図である。
【図３】本発明の実施の形態１におけるレベルシフト回
路の別の例を示す図である。
路の別の例を示す図である。
【図４】本発明の実施の形態２におけるレベルシフト回
路を示す図である。
路を示す図である。
【図５】本発明の実施の形態３におけるレベルシフト回
路を示す図である。
路を示す図である。
【図６】本発明の実施の形態３におけるレベルシフト回
路の別の例を示す図である。
路の別の例を示す図である。
【図７】本発明の実施の形態４におけるレベルシフト回
路を示す図である。
路を示す図である。
【図８】本発明の実施の形態５におけるレベルシフト回
路を示す図である。
路を示す図である。
【図９】本発明の実施の形態５におけるレベルシフト回
路の別の例を示す図である。
路の別の例を示す図である。
【図１０】本発明の実施の形態５におけるレベルシフト
回路の別の例を示す図である。
回路の別の例を示す図である。
【図１１】ドライバモノリシック型のＴＦＴ液晶表示装
置の構成を示す図である。
置の構成を示す図である。
【図１２】従来のレベルシフト回路を示す図である。
【図１３】特開平４−２４２３１７号公報に開示されて
いる、従来のレベルシフト回路を示す図である。
いる、従来のレベルシフト回路を示す図である。
１ ビデオ信号端子 ２ 対向電圧端子 ３ ｎ段のシフトレジスタ ４ ｍ段のシフトレジスタ ５〜８ レベルシフト回路 ＳＰＶ ゲート用のスタートパルス Φ１Ｖ、Φ２Ｖ 水平周波数のクロック信号 ΦＶ１〜ΦＶｎ ゲートバスラインの駆動パルス Ｇ１〜Ｇｎ ゲートバスライン ＳＰＨ ソース用のスタートパルス Φ１Ｈ、Φ２Ｈ 水平周波数のｍ倍の周波数のクロック
信号 ΦＨ１〜ΦＨｍ サンプリングパルス Ｍ１〜Ｍｍ サンプリングスイッチ Ｌ１〜Ｌｍ ソースバスライン Ｍ１１〜Ｍｎｍ ＴＦＴ素子 Ｃ１１〜Ｃｎｍ 液晶セル ＶＤＤ、ＶＢ 正電源電圧 ＧＮＤ 負電源電圧 ＩＮ 入力信号（／ＩＮ） 入力信号ＩＮと電圧レベル
が反転した関係にある入力信号 ＯＵＴ 出力信号 ｐ１１、ｐ１２、ｐ３１〜ｐ３３、ｐ４１〜ｐ４３、ｐ
５１、ｐ５２、ｐ６１、ｐ６２、ｐ７１〜ｐ７３、ｐ８
１、ｐ９１、ｐ１０１、ｐ１２１〜ｐ１２３、ｐ１３１
〜ｐ１３３ ｐチャネルＴＦＴ ｎ１１、ｎ１２、ｎ３１、ｎ３２、ｎ３３、ｎ４１、ｎ
４２、ｎ４３、ｎ５１、ｎ５２、ｎ５３、ｎ６１〜ｎ６
３、ｎ７１〜ｎ７５、ｎ８１、ｎ９１、ｎ９２、ｎ１０
１、ｎ１２１〜ｎ１２３、ｎ１３１〜ｎ１３３ ｎチャ
ネルＴＦＴ Ｒ１０１、Ｒ１０２、Ｒ１３１、Ｒ１３２ 抵抗 Ｃ１１、Ｃ３１、Ｃ４１、Ｃ５１、Ｃ６１、Ｃ７１、Ｃ
８１〜Ｃ８３、Ｃ９１〜Ｃ９３、Ｃ１０１、Ｃ１３１、
Ｃ１３２ コンデンサ Ｔ１３１、Ｔ１３２ ｎｐｎ型バイポーラトランジスタ ＶＢ' 分圧した電圧 Ｖａ、Ｖｂ、Ｖｃ バイアス電圧 ｉｎａ、ｉｎｂ、ｉｎｃ アンプ回路部の入力信号 ａ、ｂ、ｃ アンプ回路部の入出力の電圧波形 ｏｕｔａ、ｏｕｔｂ、ｏｕｔｃ アンプ回路部の出力信
号 Ｒｐ１１ ｐチャネルＴＦＴｐ１１のオン抵抗 Ｒｎ１１ ｎチャネルＴＦＴｎ１１のオン抵抗 Ｚｃ１１ コンデンサＣ１１のインピーダンス
信号 ΦＨ１〜ΦＨｍ サンプリングパルス Ｍ１〜Ｍｍ サンプリングスイッチ Ｌ１〜Ｌｍ ソースバスライン Ｍ１１〜Ｍｎｍ ＴＦＴ素子 Ｃ１１〜Ｃｎｍ 液晶セル ＶＤＤ、ＶＢ 正電源電圧 ＧＮＤ 負電源電圧 ＩＮ 入力信号（／ＩＮ） 入力信号ＩＮと電圧レベル
が反転した関係にある入力信号 ＯＵＴ 出力信号 ｐ１１、ｐ１２、ｐ３１〜ｐ３３、ｐ４１〜ｐ４３、ｐ
５１、ｐ５２、ｐ６１、ｐ６２、ｐ７１〜ｐ７３、ｐ８
１、ｐ９１、ｐ１０１、ｐ１２１〜ｐ１２３、ｐ１３１
〜ｐ１３３ ｐチャネルＴＦＴ ｎ１１、ｎ１２、ｎ３１、ｎ３２、ｎ３３、ｎ４１、ｎ
４２、ｎ４３、ｎ５１、ｎ５２、ｎ５３、ｎ６１〜ｎ６
３、ｎ７１〜ｎ７５、ｎ８１、ｎ９１、ｎ９２、ｎ１０
１、ｎ１２１〜ｎ１２３、ｎ１３１〜ｎ１３３ ｎチャ
ネルＴＦＴ Ｒ１０１、Ｒ１０２、Ｒ１３１、Ｒ１３２ 抵抗 Ｃ１１、Ｃ３１、Ｃ４１、Ｃ５１、Ｃ６１、Ｃ７１、Ｃ
８１〜Ｃ８３、Ｃ９１〜Ｃ９３、Ｃ１０１、Ｃ１３１、
Ｃ１３２ コンデンサ Ｔ１３１、Ｔ１３２ ｎｐｎ型バイポーラトランジスタ ＶＢ' 分圧した電圧 Ｖａ、Ｖｂ、Ｖｃ バイアス電圧 ｉｎａ、ｉｎｂ、ｉｎｃ アンプ回路部の入力信号 ａ、ｂ、ｃ アンプ回路部の入出力の電圧波形 ｏｕｔａ、ｏｕｔｂ、ｏｕｔｃ アンプ回路部の出力信
号 Ｒｐ１１ ｐチャネルＴＦＴｐ１１のオン抵抗 Ｒｎ１１ ｎチャネルＴＦＴｎ１１のオン抵抗 Ｚｃ１１ コンデンサＣ１１のインピーダンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼藤 裕 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 5C006 BB11 BC20 BF25 BF37 BF46 EB05 FA42 5C080 AA10 BB05 DD23 DD25 JJ02 JJ03 JJ05 5J056 AA32 BB53 BB58 BB59 CC21 DD29 DD51 EE03 EE11 FF08 GG06 GG09 KK03
Claims (16)
- 【請求項１】 入力部に設けられる容量手段と、前記容
量手段により容量結合された入力信号の直流電圧レベル
を設定するためのバイアス電圧設定手段と、直流電圧レ
ベルを設定された入力信号の振幅レベルを増幅するため
のアンプ手段とを備えたレベルシフト回路において、 前記バイアス電圧設定手段が正電源電圧と負電源電圧と
の間に分圧手段を設けることで構成されると共に、前記
アンプ手段への入力信号線が１本であることを特徴とす
るレベルシフト回路。 - 【請求項２】 前記アンプ手段がＣＭＯＳインバータ回
路であることを特徴とする請求項１記載のレベルシフト
回路。 - 【請求項３】 前記分圧手段として、ｐチャネルのトラ
ンジスタとｎチャネルのトランジスタとを用いることを
特徴とする請求項１または２記載のレベルシフト回路。 - 【請求項４】 前記分圧手段として、容量を用いること
を特徴とする請求項１または２記載のレベルシフト回
路。 - 【請求項５】 前記分圧手段として、抵抗体を用いるこ
とを特徴とする請求項１または２記載のレベルシフト回
路。 - 【請求項６】 前記バイアス電圧設定手段では、ｐチャ
ネルのトランジスタのソースとｎチャネルのトランジス
タのゲートとが正電源電圧に接続され、ｐチャネルのト
ランジスタのゲートとｎチャネルのトランジスタのソー
スとが負電源電圧に接続され、ｐチャネルのトランジス
タのドレインとｎチャネルのトランジスタのドレインと
がアンプ手段の入力端子に接続されることを特徴とする
請求項３記載のレベルシフト回路。 - 【請求項７】 前記バイアス電圧設定手段では、ｐチャ
ネルのトランジスタのソースが正電源電圧に接続され、
ｎチャネルのトランジスタのソースが負電源電圧に接続
され、ｐチャネルのトランジスタのゲートとドレインと
ｎチャネルのトランジスタのゲートとドレインとがアン
プ手段の入力端子に接続されることを特徴とする請求項
３記載のレベルシフト回路。 - 【請求項８】 前記ｐチャネルのトランジスタと前記ｎ
チャネルのトランジスタは、各々複数個を用いて前記分
圧手段を構成することを特徴とする請求項３記載のレベ
ルシフト回路。 - 【請求項９】 前記バイアス電圧設定手段で設定された
直流電圧レベルをクランプするための電圧クランプ手段
を備えることを特徴とする請求１乃至８記載のレベルシ
フト回路。 - 【請求項１０】 前記バイアス電圧設定手段で設定され
た直流電圧レベルが前記電圧クランプ手段によりクラン
プするときに、電圧降下した電圧を補償する手段を備え
ることを特徴とする請求９記載のレベルシフト回路。 - 【請求項１１】 入力部に設けられる容量手段と、前記
容量手段により容量結合された入力信号の直流電圧レベ
ルを設定するためのバイアス電圧設定手段と、直流電圧
レベルを設定された入力信号の振幅レベルを増幅するた
めのアンプ手段とを備えたレベルシフト回路を用いた画
像表示装置において、 前記バイアス電圧設定手段が正電源電圧と負電源電圧と
の間に分圧手段を設けることで構成されると共に、前記
アンプ手段への入力信号線が１本であることを特徴とす
る画像表示装置。 - 【請求項１２】 前記アンプ手段がＣＭＯＳインバータ
回路であることを特徴とする請求項１１記載の画像表示
装置。 - 【請求項１３】 前記分圧手段として、ｐチャネルのト
ランジスタとｎチャネルのトランジスタとを用いること
を特徴とする請求項１１または１２記載の画像表示装
置。 - 【請求項１４】 前記分圧手段として、容量を用いるこ
とを特徴とする請求項１１または１２記載の画像表示装
置。 - 【請求項１５】 前記分圧手段として、抵抗体を用いる
ことを特徴とする請求項１１または１２記載の画像表示
装置。 - 【請求項１６】 前記バイアス電圧設定手段で設定され
た直流電圧レベルをクランプするための電圧クランプ手
段を備えることを特徴とする請求１１乃至１５記載の画
像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092725A JP3609977B2 (ja) | 1999-07-15 | 2000-03-30 | レベルシフト回路および画像表示装置 |
| TW089113864A TW507188B (en) | 1999-07-15 | 2000-07-12 | Level shift circuit and image display device |
| US09/617,255 US6522323B1 (en) | 1999-03-30 | 2000-07-14 | Level shift circuit and image display device |
| KR10-2000-0040784A KR100457004B1 (ko) | 1999-07-15 | 2000-07-15 | 레벨시프트회로 및 화상표시장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20110099 | 1999-07-15 | ||
| JP11-201100 | 1999-07-15 | ||
| JP2000092725A JP3609977B2 (ja) | 1999-07-15 | 2000-03-30 | レベルシフト回路および画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085990A true JP2001085990A (ja) | 2001-03-30 |
| JP3609977B2 JP3609977B2 (ja) | 2005-01-12 |
Family
ID=26512571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092725A Expired - Fee Related JP3609977B2 (ja) | 1999-03-30 | 2000-03-30 | レベルシフト回路および画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6522323B1 (ja) |
| JP (1) | JP3609977B2 (ja) |
| KR (1) | KR100457004B1 (ja) |
| TW (1) | TW507188B (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001183702A (ja) * | 1999-12-27 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002318565A (ja) * | 2001-04-23 | 2002-10-31 | Hitachi Ltd | 液晶表示装置 |
| JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
| EP1331628A3 (en) * | 2002-01-22 | 2005-01-19 | Seiko Epson Corporation | Method of and circuit for driving a pixel |
| KR100724559B1 (ko) | 2004-12-15 | 2007-06-04 | 삼성전자주식회사 | 레벨 쉬프터 |
| CN100362543C (zh) * | 2001-04-27 | 2008-01-16 | 株式会社东芝 | 数字模拟变换电路和数字模拟变换方法 |
| US7397278B2 (en) | 2005-01-31 | 2008-07-08 | Sharp Kabushiki Kaisha | Level shifting circuit and display element driving circuit using same |
| JP2008267809A (ja) * | 2007-04-16 | 2008-11-06 | Keio Gijuku | 容量検出回路 |
| JP2008312214A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | Ａｃ接続を用いたレベル・シフトするためのシステムおよび方法 |
| JP2010063155A (ja) * | 2002-12-25 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2013102525A (ja) * | 2002-02-20 | 2013-05-23 | Mitsubishi Electric Corp | 駆動回路 |
| JP2013187602A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Koden Corp | クロック供給回路 |
| JP2015032978A (ja) * | 2013-08-02 | 2015-02-16 | セイコーエプソン株式会社 | レベルシフト回路、電気光学装置、及び電子機器 |
| US8970454B2 (en) | 2010-11-12 | 2015-03-03 | Samsung Electronics Co., Ltd. | Level shifter, system-on-chip including the same, and multimedia device including the same |
| JP2018085753A (ja) * | 2018-01-09 | 2018-05-31 | セイコーエプソン株式会社 | レベルシフト回路、電気光学装置、及び電子機器 |
| CN108259028A (zh) * | 2016-12-29 | 2018-07-06 | 大北欧听力公司 | 包括具有可调反向偏压的mos开关的输出驱动器 |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3734664B2 (ja) * | 2000-02-24 | 2006-01-11 | 株式会社日立製作所 | 表示デバイス |
| TW491988B (en) * | 2001-03-21 | 2002-06-21 | Century Semiconductor Inc | Single-ended high voltage level shifters applied in TET-LCD gate drivers |
| JP4785271B2 (ja) | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| TW582005B (en) * | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
| SG148032A1 (en) * | 2001-07-16 | 2008-12-31 | Semiconductor Energy Lab | Light emitting device |
| US6788108B2 (en) * | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4831895B2 (ja) * | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6507220B1 (en) * | 2001-09-28 | 2003-01-14 | Xilinx, Inc. | Correction of duty-cycle distortion in communications and other circuits |
| JP4397555B2 (ja) * | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| US7528643B2 (en) * | 2003-02-12 | 2009-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device having the same, and driving method of the same |
| JP4043409B2 (ja) * | 2003-06-17 | 2008-02-06 | 三菱電機株式会社 | レベル変換回路 |
| KR100608106B1 (ko) * | 2003-11-20 | 2006-08-02 | 삼성전자주식회사 | 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법 |
| US6982571B2 (en) * | 2003-12-04 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Systems and methods for translating voltage levels of digital signals |
| KR101034776B1 (ko) * | 2004-01-19 | 2011-05-17 | 삼성전자주식회사 | 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치 |
| KR100590034B1 (ko) | 2004-10-08 | 2006-06-14 | 삼성에스디아이 주식회사 | 레벨시프터 및 이를 이용한 표시장치 |
| JP4096948B2 (ja) * | 2005-02-01 | 2008-06-04 | セイコーエプソン株式会社 | レベルシフト回路、それを用いた電気光学装置、および、電子機器 |
| JP4826213B2 (ja) * | 2005-03-02 | 2011-11-30 | ソニー株式会社 | レベルシフト回路およびシフトレジスタ並びに表示装置 |
| US7568628B2 (en) | 2005-03-11 | 2009-08-04 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7611060B2 (en) | 2005-03-11 | 2009-11-03 | Hand Held Products, Inc. | System and method to automatically focus an image reader |
| EP3300359B1 (en) | 2005-03-11 | 2021-06-30 | Hand Held Products, Inc. | Bar code reading device with global electronic shutter control |
| US7780089B2 (en) | 2005-06-03 | 2010-08-24 | Hand Held Products, Inc. | Digital picture taking optical reader having hybrid monochrome and color image sensor array |
| US7770799B2 (en) | 2005-06-03 | 2010-08-10 | Hand Held Products, Inc. | Optical reader having reduced specular reflection read failures |
| JP4951907B2 (ja) * | 2005-09-16 | 2012-06-13 | 富士電機株式会社 | 半導体回路、インバータ回路および半導体装置 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| TWI310267B (en) * | 2006-03-24 | 2009-05-21 | Himax Tech Ltd | Voltage level shifter circuit |
| US7639227B2 (en) * | 2006-04-25 | 2009-12-29 | Himax Technologies Limited | Integrated circuit capable of synchronizing multiple outputs of buffers |
| TWI511116B (zh) | 2006-10-17 | 2015-12-01 | Semiconductor Energy Lab | 脈衝輸出電路、移位暫存器及顯示裝置 |
| JP4779165B2 (ja) * | 2007-12-19 | 2011-09-28 | 奇美電子股▲ふん▼有限公司 | ゲートドライバ |
| US7696806B2 (en) * | 2008-02-21 | 2010-04-13 | Richtek Technology Corporation | Level shift circuit and method for the same |
| US8004339B2 (en) * | 2009-11-19 | 2011-08-23 | Integrated Device Technology, Inc. | Apparatuses and methods for a level shifter with reduced shoot-through current |
| US8319540B2 (en) | 2010-07-01 | 2012-11-27 | Integrated Device Technology, Inc. | Apparatuses and methods for a voltage level shifting |
| US8384431B2 (en) | 2010-12-09 | 2013-02-26 | Integrated Device Technology, Inc. | Voltage level shifting apparatuses and methods |
| US8729954B2 (en) * | 2011-08-31 | 2014-05-20 | Freescale Semiconductor, Inc. | MOFSET mismatch characterization circuit |
| US9111894B2 (en) | 2011-08-31 | 2015-08-18 | Freescale Semiconductor, Inc. | MOFSET mismatch characterization circuit |
| US9171842B2 (en) | 2012-07-30 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Sequential circuit and semiconductor device |
| US10505541B2 (en) * | 2017-08-18 | 2019-12-10 | Qualcomm Incorporated | High-voltage tolerant level shifter using thin-oxide transistors and a middle-of-the-line (MOL) capacitor |
| US11626875B2 (en) * | 2018-04-20 | 2023-04-11 | Texas Instruments Incorporated | Stress reduction on stacked transistor circuits |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1564671A (en) * | 1978-04-12 | 1980-04-10 | Hughes Microelectronics Ltd | Comparator |
| JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ｅｃｌ―ｃｍｏｓレベル変換回路 |
| JP3094465B2 (ja) | 1991-01-16 | 2000-10-03 | ソニー株式会社 | レベル変換回路 |
| JP3144166B2 (ja) | 1992-11-25 | 2001-03-12 | ソニー株式会社 | 低振幅入力レベル変換回路 |
| JP2658867B2 (ja) * | 1994-02-18 | 1997-09-30 | 日本電気株式会社 | レベル変換回路 |
| JP3233580B2 (ja) * | 1995-09-05 | 2001-11-26 | シャープ株式会社 | レベル変換回路 |
| JP3179350B2 (ja) * | 1996-09-09 | 2001-06-25 | 日本電気株式会社 | レベルシフト回路 |
| KR100218506B1 (ko) * | 1996-12-14 | 1999-09-01 | 윤종용 | 액정 표시 장치용 레벨 시프트 회로 |
| JPH10256884A (ja) * | 1997-03-12 | 1998-09-25 | Mitsubishi Electric Corp | 電圧比較器及びａ／ｄコンバータ |
| US5973508A (en) * | 1997-05-21 | 1999-10-26 | International Business Machines Corp. | Voltage translation circuit for mixed voltage applications |
| GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
-
2000
- 2000-03-30 JP JP2000092725A patent/JP3609977B2/ja not_active Expired - Fee Related
- 2000-07-12 TW TW089113864A patent/TW507188B/zh not_active IP Right Cessation
- 2000-07-14 US US09/617,255 patent/US6522323B1/en not_active Expired - Lifetime
- 2000-07-15 KR KR10-2000-0040784A patent/KR100457004B1/ko not_active IP Right Cessation
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001183702A (ja) * | 1999-12-27 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002318565A (ja) * | 2001-04-23 | 2002-10-31 | Hitachi Ltd | 液晶表示装置 |
| CN100362543C (zh) * | 2001-04-27 | 2008-01-16 | 株式会社东芝 | 数字模拟变换电路和数字模拟变换方法 |
| JP2003110419A (ja) * | 2001-06-26 | 2003-04-11 | Seiko Epson Corp | レベルシフタ及びそれを用いた電気光学装置 |
| KR100533236B1 (ko) * | 2001-06-26 | 2005-12-05 | 세이코 엡슨 가부시키가이샤 | 레벨 시프터 및 그것을 이용한 전기 광학 장치 |
| EP1331628A3 (en) * | 2002-01-22 | 2005-01-19 | Seiko Epson Corporation | Method of and circuit for driving a pixel |
| JP2013102525A (ja) * | 2002-02-20 | 2013-05-23 | Mitsubishi Electric Corp | 駆動回路 |
| JP2018042259A (ja) * | 2002-12-25 | 2018-03-15 | 株式会社半導体エネルギー研究所 | デジタル回路 |
| US9741749B2 (en) | 2002-12-25 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| US10535684B2 (en) | 2002-12-25 | 2020-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| JP2010063155A (ja) * | 2002-12-25 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2012120247A (ja) * | 2002-12-25 | 2012-06-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US8314514B2 (en) | 2002-12-25 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| JP2019169966A (ja) * | 2002-12-25 | 2019-10-03 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11139323B2 (en) | 2002-12-25 | 2021-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| JP2013229929A (ja) * | 2002-12-25 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
| US8698356B2 (en) | 2002-12-25 | 2014-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| JP2014212531A (ja) * | 2002-12-25 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2022078177A (ja) * | 2002-12-25 | 2022-05-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022043197A (ja) * | 2002-12-25 | 2022-03-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9368526B2 (en) | 2002-12-25 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correcting circuit and electronic apparatus thereof |
| JP2016129394A (ja) * | 2002-12-25 | 2016-07-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017098965A (ja) * | 2002-12-25 | 2017-06-01 | 株式会社半導体エネルギー研究所 | デジタル回路 |
| JP2021061624A (ja) * | 2002-12-25 | 2021-04-15 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100724559B1 (ko) | 2004-12-15 | 2007-06-04 | 삼성전자주식회사 | 레벨 쉬프터 |
| US7397278B2 (en) | 2005-01-31 | 2008-07-08 | Sharp Kabushiki Kaisha | Level shifting circuit and display element driving circuit using same |
| JP2008267809A (ja) * | 2007-04-16 | 2008-11-06 | Keio Gijuku | 容量検出回路 |
| JP2008312214A (ja) * | 2007-06-18 | 2008-12-25 | Toshiba Corp | Ａｃ接続を用いたレベル・シフトするためのシステムおよび方法 |
| US8970454B2 (en) | 2010-11-12 | 2015-03-03 | Samsung Electronics Co., Ltd. | Level shifter, system-on-chip including the same, and multimedia device including the same |
| JP2013187602A (ja) * | 2012-03-06 | 2013-09-19 | Nippon Koden Corp | クロック供給回路 |
| JP2015032978A (ja) * | 2013-08-02 | 2015-02-16 | セイコーエプソン株式会社 | レベルシフト回路、電気光学装置、及び電子機器 |
| CN108259028A (zh) * | 2016-12-29 | 2018-07-06 | 大北欧听力公司 | 包括具有可调反向偏压的mos开关的输出驱动器 |
| CN108259028B (zh) * | 2016-12-29 | 2023-06-02 | 大北欧听力公司 | 包括具有可调反向偏压的mos开关的输出驱动器 |
| JP2018085753A (ja) * | 2018-01-09 | 2018-05-31 | セイコーエプソン株式会社 | レベルシフト回路、電気光学装置、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW507188B (en) | 2002-10-21 |
| US6522323B1 (en) | 2003-02-18 |
| KR100457004B1 (ko) | 2004-11-10 |
| KR20010015346A (ko) | 2001-02-26 |
| JP3609977B2 (ja) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609977B2 (ja) | レベルシフト回路および画像表示装置 | |
| CN107452312B (zh) | 显示装置和栅极驱动器电路 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US6232948B1 (en) | Liquid crystal display driving circuit with low power consumption and precise voltage output | |
| TWI237802B (en) | Driving method of an electric circuit | |
| JP4327504B2 (ja) | トランスミッタ回路、伝送回路及び駆動装置 | |
| US20080174589A1 (en) | Pulse output circuit, shift register, and display device | |
| US20060262062A1 (en) | Electric circuit, latch circuit, display apparatus and electronic equipment | |
| US8564524B2 (en) | Signal controlling circuit, and flat panel display thereof | |
| KR101451090B1 (ko) | 두 개의 클록으로 안정적인 출력 신호를 생성하기 위한 게이트 드라이버 회로 | |
| JP3482908B2 (ja) | 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置 | |
| WO2019153864A1 (zh) | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 | |
| KR100696266B1 (ko) | 아날로그 버퍼 및 그의 구동방법 | |
| US8054104B2 (en) | Delay circuit, semiconductor control circuit, display device and electronic device | |
| US7522694B2 (en) | Shifter register for low power consumption application | |
| JPH0879053A (ja) | レベルシフト回路 | |
| JP5358449B2 (ja) | 低電力消費用途のためのシフトレジスタ | |
| KR100723481B1 (ko) | 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 | |
| JP2002353806A (ja) | レベルシフタ回路 | |
| JP2003255916A (ja) | 表示装置 | |
| KR20050096567A (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
| US6646471B2 (en) | Signal transfer circuit | |
| KR20220125036A (ko) | 슬루율이 향상되고 출력단의 쇼트 전류를 최소로 하는 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041015 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3609977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |