JP3233580B2

JP3233580B2 - レベル変換回路

Info

Publication number: JP3233580B2
Application number: JP21032496A
Authority: JP
Inventors: 幸久折坂; 秀樹森井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-09-05
Filing date: 1996-08-08
Publication date: 2001-11-26
Anticipated expiration: 2016-08-08
Also published as: KR970019071A; JPH09135161A; US6107857A; KR0173075B1

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力された信号の
レベルを異なるレベルへと変換するレベル変換回路に関
する。

【０００２】

【従来の技術】表示素子、たとえば液晶などによって構
成される表示パネルを駆動する際には、表示素子に対し
て高電圧を印加することによって所望の表示を行ってい
る。表示パネルが、たとえばアクティブマトリクス型の
表示パネルである場合には、表示パネルを駆動するため
にゲートドライバおよびソースドライバが設けられる。
各ドライバの構成をすべて高耐圧の構成とすると、回路
内の各トランジスタの構造を、たとえば二重拡散構造と
しなければならずドライバの構成が大きくなる。ドライ
バの構成を大きくなるのを防ぐために、信号の処理を行
う段階では比較的低い電圧で処理を行い、表示素子に電
圧を印加する直前で電圧レベルを変換させて駆動してい
る。

【０００３】図３３は典型的な従来例であるゲートドラ
イバ１１の構成を示し、図３４はゲートドライバ１１に
含まれるレベルシフタ１３であり、図３５はゲートドラ
イバ１１における入力と出力との関係を示す。

【０００４】図３３に示すように、ゲートドライバ１１
は、シフトレジスタ１２と、レベルシフタ１３と、出力
バッファ１４とを含んで構成されている。ゲートドライ
バ１１は、たとえばｎ本の電極に接続されている。

【０００５】ゲートドライバ１１には、図示しない電源
回路から複数の電圧が供給されている。ゲートドライバ
１１は、負電圧、もしくはグランド電圧を基準として正
電圧を出力するゲートドライバであるので、各構成要素
には負電源側の電圧ＶＳＳが共通に与えられている。出
力バッファ１４には電圧ＶＤＤ，ＶＳＳが供給されてお
り、レベルシフタ１３には電圧ＶＤＤ，ＶＳＳが供給さ
れており、シフトレジスタ１２には電圧ＶＳＳ，ＶＣＣ
が供給されている。たとえば、電圧ＶＤＤは３０Ｖであ
り、電圧ＶＣＣは５Ｖであり、電圧ＶＳＳは０Ｖ、すな
わちグランド電圧である。

【０００６】シフトレジスタ１２には、クロック信号Ｃ
Ｋと図３５（ａ）に信号レベルを示すスタートパルスＳ
Ｐとが入力され、クロック信号ＣＫが入力される毎に図
３５（ｂ）に示す信号Ｓ１がレベルシフタ１３へと出力
される。前記クロック信号ＣＫとスタートパルスＳＰと
は、ハイレベルが電圧ＶＣＣに定められ、ローレベルが
電圧ＶＳＳ、すなわち０Ｖに定められる。レベルシフタ
１３は、入力された信号のレベルをシフトさせて出力す
る回路である。図３４は、レベルシフタ１３の構成の一
例として、特開昭６２―６９７１９号公報に開示されて
いるレベル変換回路を示す。以下の説明では、レベルシ
フタ１３として説明を行う。

【０００７】レベルシフタ１３は、インバータ回路１６
と、ＰチャネルＭＯＳ（MetalOxide Semiconductor）ト
ランジスタＱ１，Ｑ２と、ＮチャネルＭＯＳトランジス
タＱ３，Ｑ４とを含む。また、インバータ回路１６はＰ
チャネルＭＯＳトランジスタＱ５と、ＮチャネルＭＯＳ
トランジスタＱ６とによって構成される。インバータ回
路１６において、トランジスタＱ６のソースには電圧Ｖ
ＳＳが与えられ、トランジスタＱ５のソースには電圧Ｖ
ＣＣが与えられる。

【０００８】レベルシフタ１３に入力される信号は、イ
ンバータ回路１６のＰチャネルＭＯＳトランジスタＱ５
およびＮチャネルＭＯＳトランジスタＱ６のゲートと、
ＮチャネルＭＯＳトランジスタＱ４のゲートとに供給さ
れる。

【０００９】インバータ回路１６の出力、すなわちトラ
ンジスタＱ５，Ｑ６のドレインの電圧は、しきい値がお
よそ１Ｖに設定されるＮチャネルＭＯＳトランジスタＱ
３のゲートに与えられる。ＮチャネルＭＯＳトランジス
タＱ３のドレインは、ＰチャネルＭＯＳトランジスタＱ
１のドレインとゲートおよびＰチャネルＭＯＳトランジ
スタＱ２のゲートに接続されている。

【００１０】ＰチャネルＭＯＳトランジスタＱ１，Ｑ２
のソースには、入力段に与えられている電圧ＶＣＣより
高いレベルに定められる電圧ＶＤＤが供給される。Ｎチ
ャネルＭＯＳトランジスタＱ３、Ｑ４のソースには電圧
ＶＳＳが供給されている。ＮチャネルＭＯＳトランジス
タＱ４のドレインと、ＰチャネルＭＯＳトランジスタＱ
２のドレインとの接続点の電圧がレベルシフタ１３の出
力として出力バッファ１４に与えられている。レベルシ
フタ１３の出力を図３５（ｃ）に信号Ｓ２として示す。

【００１１】レベルシフタ１３には、シフトレジスタ１
２から電圧ＶＣＣ−ＶＳＳ間で変化する信号、すなわち
５Ｖの振幅をもつ信号が入力される。当該信号のレベル
が５Ｖから０Ｖに変化すると、ＮチャネルＭＯＳトラン
ジスタＱ６は遮断し、ＰチャネルＭＯＳトランジスタＱ
５は導通する。これによってインバータ回路１６の出力
は電圧ＶＣＣ、すなわち５Ｖとなり、１Ｖのしきい値に
定められるＮチャネルＭＯＳトランジスタＱ３は導通状
態となり、ＰチャネルＭＯＳトランジスタＱ１，Ｑ２の
ゲート電位が下がり導通状態となる。一方、入力が５Ｖ
から０Ｖに変化したことで、しきい値が１Ｖに定められ
るＮチャネルＭＯＳトランジスタＱ４は、遮断されて抵
抗値の高い抵抗となっている。したがって、レベルシフ
タ１３の出力の電圧レベルは電圧ＶＤＤとなる。

【００１２】同様に、入力信号のレベルが０Ｖから５Ｖ
に変化すると、ＰチャネルＭＯＳトランジスタＱ５は遮
断状態となり、ＮチャネルＭＯＳトランジスタＱ６は導
通状態となる。インバータ回路１６の出力は電圧ＶＳ
Ｓ、すなわち０Ｖとなり、ＮチャネルＭＯＳトランジス
タＱ３は遮断されて抵抗値の高い抵抗となる。Ｎチャネ
ルＭＯＳトランジスタＱ３が遮断されることによって、
ＰチャネルＭＯＳトランジスタＱ１，Ｑ２は遮断され、
抵抗値の高い抵抗となる。レベルシフタ１３に入力され
る信号のレベルが５Ｖであると、ＮチャネルＭＯＳトラ
ンジスタＱ４は導通状態となる。したがって、レベルシ
フタ１３の出力の電圧レベルは電圧ＶＳＳとなる。

【００１３】出力バッファ１４は、レベルシフタ１３の
出力を所定のタイミングで各電極に出力する。出力バッ
ファ１４の出力を信号Ｓ３として図３５（ｄ）に示す。

【００１４】図３３に示すゲートドライバ１１では、負
電源側の電圧ＶＳＳを基準電圧としたので図３４のレベ
ルシフタ１３を用いることができたけれども、正電源側
の電圧を基準電圧とした場合には、レベルシフタ１３を
用いることはできない。

【００１５】図３６は正電源側の電圧ＶＤＤが共通に与
えられるゲートドライバ１１ａの構成を示し、図３７は
ゲートドライバ１１ａにおけるレベルシフタ１７であ
り、図３８はゲートドライバ１１ａにおける入力と出力
との関係を示す。

【００１６】ゲートドライバ１１ａでは、ゲートドライ
バ１１のレベルシフタ１３がレベルシフタ１７に置換え
られている。また、その他の各構成要素については入力
される電圧がゲートドライバ１１とは異なるだけなの
で、参照符ａを付して区別し構成についての説明を省略
する。

【００１７】ゲートドライバ１１ａは、正電圧を基準と
して負電圧の出力を行うゲートドライバであるので、出
力バッファ１４ａには電圧ＶＤＤおよび電圧ＶＳＳが供
給されており、レベルシフタ１７には電圧ＶＤＤおよび
電圧ＶＳＳが供給されており、シフトレジスタ１２ａに
は電圧ＶＤＤおよび電圧ＶＣＣが供給されている。たと
えば、電圧ＶＤＤは５Ｖ、電圧ＶＳＳは−２５Ｖ、電圧
ＶＣＣは０Ｖに定められる。

【００１８】レベルシフタ１７は、インバータ回路１６
と、ＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２と、
ＮチャネルＭＯＳトランジスタＱ１３，Ｑ１４とを含ん
で構成されている。レベルシフタ１７は、レベルシフタ
１３におけるＭＯＳトランジスタＱ１〜Ｑ４をそれぞれ
導電型式が異なるＭＯＳトランジスタＱ１１〜Ｑ１４に
置き換えた構成となっており、各ＭＯＳトランジスタに
入力される電圧のレベルが異なることによって出力され
る電圧が異なる。インバータ回路１６において、トラン
ジスタＱ６のソースには電圧ＶＣＣが与えられ、トラン
ジスタＱ５のソースには電圧ＶＤＤが与えられる。ま
た、ＰチャネルＭＯＳトランジスタＱ１１，Ｑ１２のソ
ースには電圧ＶＤＤが供給され、ＮチャネルＭＯＳトラ
ンジスタＱ１３，Ｑ１４のソースには電圧ＶＳＳが供給
される。

【００１９】シフトレジスタ１２ａに与えられる図３８
（ａ）に示すスタートパルスＳＰは、ハイレベルが５Ｖ
で、ローレベルが０Ｖの信号である。シフトレジスタ１
２ａには、５Ｖである電圧ＶＤＤと、０Ｖである電圧Ｖ
ＣＣとが供給されているので、スタートパルスＳＰが入
力されると、スタートパルスＳＰの信号レベルに基づい
て図３８（ｂ）に示す信号Ｓ６を出力する。レベルシフ
タ１７は、シフトレジスタ１２ａからの出力に基づいて
図３８（ｃ）に示す信号Ｓ７を出力する。出力バッファ
１４ａは信号Ｓ７の信号レベルに基づいて図３８（ｄ）
に示す信号Ｓ８を所定のタイミングで各電極に出力す
る。

【００２０】

【発明が解決しようとする課題】ここで、ゲートドライ
バ１１に電圧を供給する表示装置の電源が、負電源側の
予め定めるレベルの電圧を基準電圧とした構成であれ
ば、図３４に示すレベルシフタ１３をそのまま使用する
ことが可能であるけれども、前記表示装置が正電源側の
予め定めるレベルの電圧を基準電圧とした構成である場
合は、極性を反転させた図３７に示すようなレベルシフ
タ１７が必要となる。

【００２１】従来の構成のゲートドライバ１１，１１ａ
には、いずれか一方の電圧で動作するレベルシフタ１
３，１７のうち、いずれかが設けられているので、表示
装置の電源が正の電圧を基準とするか負の電圧を基準と
するかによって、ゲートドライバ１１，１１ａを選択的
に設けなければならない。表示装置の電源の構成に応じ
て、ゲートドライバ１１，１１ａを選択的に作製するの
で、量産することによる製造コストの低下を計ることが
できない。また、レベルシフタ１３，１７を共通に設け
て電源の構成に応じて切換えるゲートドライバとする
と、表示装置の電源が正の電圧を基準とする場合であっ
ても負の電圧を基準とする場合であっても使用すること
ができるけれども、ゲートドライバの構成が大きくな
る。

【００２２】本発明の目的は、入力信号の基準となる電
圧レベルを、供給する電源電圧に応じて、たとえば正負
いずれにも変換することが可能なレベル変換回路を提供
することである。

【００２３】

【課題を解決するための手段】本発明は、信号入力端子
に与えられ、第１電圧レベルと第２電圧レベルとの間を
基準電圧レベルとして、所定振幅内で変化する入力信号
を、異なる電圧レベルを基準とするように変換するレベ
ル変換回路において、一方出力電極、他方出力電極およ
び制御電極を備え、一方出力電極は第１電圧レベルの電
源電圧に接続され、他方出力電極には第２電圧レベルの
電源電圧が供給され、制御電極は信号入力端子に接続さ
れ、入力信号の所定振幅内の電圧レベルをしきい値と
し、入力信号が第１電圧レベル側となるか第２電圧レベ
ル側となるかに応じて、一方出力電極および他方出力電
極間が遮断または導通するようにそれぞれ変化する入力
側スイッチング素子と、入力側スイッチング素子の他方
出力電極と第２電圧レベルの電源電圧との間に接続され
る入力側負荷手段と、一方電源端子、他方電源端子、信
号出力端子および制御端子を備え、一方電源端子には第
３電圧レベルの電源電圧が供給され、他方電源端子には
第２電圧レベルが第１電圧レベルから異なる方向に、第
３電圧レベルとは異なる第４電圧レベルの電源電圧が供
給され、制御端子は入力側スイッチング素子の他方出力
電極に接続され、第１電圧レベルと第２電圧レベルとの
間の電圧レベルのしきい値を有し、他方出力電極の電圧
レベルがしきい値よりも第１電圧レベル側となるか第２
電圧レベル側になるかに応じて、信号出力端子から第３
電圧レベル寄りまたは第４電圧レベル寄りの電圧をそれ
ぞれ導出する出力側スイッチング手段とを含むことを特
徴とするレベル変換回路である。本発明に従えば、レベ
ル変換回路は入力側スイッチング素子と、入力側負荷手
段と、出力側スイッチング手段とを含んで構成されてい
る。入力側スイッチング素子の一方出力電極は第１電圧
レベルの電源電圧に接続され、他方出力電極は入力側負
荷手段を介して第２電圧レベルの電源電圧が接続され
る。また、入力側スイッチング素子の他方出力電極は、
出力側スイッチング手段の制御端子に接続される。入力
側スイッチング素子の一方出力電極および他方出力電極
間を導通させるか遮断させるかは、信号入力端子を介し
て制御電極に与えられる入力信号の信号レベルに基づい
て定められる。入力信号の信号レベルがしきい値よりも
第１電圧レベル側であるときには他方出力電極の電圧レ
ベルは第１電圧レベルとなり、しきい値よりも第２電圧
レベル側であるときには他方出力電極の電圧レベルは第
２電圧レベルとなる。出力側スイッチング手段の一方電
源端子には第３電圧レベルの電源電圧が供給され、他方
電源端子には第２電圧レベルが第１電圧レベルから異な
る方向に、第３電圧レベルとは異なる第４電圧レベルの
電源電圧が供給される。出力側スイッチング手段は、入
力側スイッチング素子の他方電極の電圧レベルが基準電
圧レベルに対して第１電圧レベル側であるか第２電圧レ
ベル側であるかによって、第３電圧レベルか第４電圧レ
ベルを信号出力端子から出力する。したがって、第３電
圧レベルを基準電圧レベルに対して、第１電圧レベル側
にするか第２電圧レベル側にするかによって、出力側ス
イッチング手段から出力される電圧の基準電圧レベルに
対するいわゆる極性を定めることができ、入力信号の基
準の電圧レベルを正電圧側にも負電圧側にも変換するこ
とができる。

【００２４】また本発明の前記入力側負荷手段は、前記
第３電圧レベルが前記入力信号の基準電圧レベルよりも
前記第１電圧レベル側のときに動作する第１負荷手段
と、前記第２電圧レベル側のときに動作する第２負荷手
段とを含むことを特徴とする。本発明に従えば、入力側
スイッチング素子の他方出力電極には第１負荷手段と第
２負荷手段とが接続される。第１負荷手段は、第３電圧
レベルが入力信号の基準電圧レベルよりも第１電圧レベ
ル側に定められるときに動作する。第２負荷手段は、第
３電圧レベルが入力信号の基準電圧レベルよりも第２電
圧レベル側に定められるときに動作する。したがって、
第３電圧レベルが基準電圧レベルに対して第１電圧レベ
ル側であるか第２電圧レベル側であるかで、いずれか一
方の負荷手段が動作することとなり、第１負荷手段の特
性と第２負荷手段の特性とをそれぞれ異なる特性とする
ことで、第３電圧レベルとして供給される電圧レベルに
応じてレベル変換回路を動作させることができる。

【００２５】また本発明における前記第１負荷手段およ
び前記第２負荷手段は並列に接続され、前記第３電圧レ
ベルが前記入力信号の基準電圧レベルよりも前記第１電
圧レベル側のときには、第２負荷手段の抵抗値は第１負
荷手段の抵抗値よりも大きくなり、前記第２電圧レベル
側のときには、第１負荷手段の抵抗値は第２負荷手段の
抵抗値よりも大きくなることを特徴とする。本発明に従
えば、入力側スイッチング素子の他方出力電極には第１
負荷手段と第２負荷手段とが並列に接続される。第１お
よび第２負荷手段の抵抗値は、第３電圧レベルが入力信
号の基準電圧レベルよりも第１電圧レベル側のときに
は、第２負荷手段の抵抗値が第１負荷手段の抵抗値より
も大きくなる。また、第３電圧レベルが入力信号の基準
電圧レベルよりも第２電圧レベル側のときには、第１負
荷手段の抵抗値が第２負荷手段の抵抗値よりも大きくな
る。したがって、第３電圧レベルが、基準電圧レベルに
対して第１電圧レベル側か第２電圧レベル側かに応じ
て、第１および第２負荷手段の抵抗値がそれぞれ定ま
り、いずれか一方の負荷手段が負荷として動作する。第
１負荷手段の特性と第２負荷手段の特性とをそれぞれ異
なる特性とすることで、第３電圧レベルとして供給され
る電圧レベルに応じてレベル変換回路を動作させること
ができる。

【００２６】また本発明の前記第１負荷手段は、一方出
力電極、他方出力電極および制御電極を備え、一方出力
電極は前記第２電圧レベルの電源電圧に接続され、制御
電極は前記第３電圧レベルの電源電圧に接続され、他方
出力電極は前記入力側スイッチング素子の他方出力電極
側に接続されて常に導通状態となり、導通状態の抵抗値
が入力側スイッチング素子の導通状態の抵抗値よりも大
きく、遮断状態の抵抗値よりも小さい負荷素子を有する
ことを特徴とする。本発明に従えば、第１負荷手段にお
ける負荷素子の一方出力電極は前記第２電圧レベルの電
源電圧に接続され、他方出力電極は前記入力側スイッチ
ング素子の他方出力電極に接続される。第１負荷手段の
制御電極は、前記第３電圧レベルの電源電圧に接続され
ており、第１負荷手段は常に導通状態となっている。第
１負荷手段における負荷素子が導通状態であるときの抵
抗値は、入力側スイッチング素子が導通状態であるとき
の抵抗値よりも大きく、遮断状態であるときの抵抗値よ
りも小さい。したがって、入力側スイッチング素子が導
通状態であるときには、入力側スイッチング素子の一方
出力電極に与えられている第１電圧レベルである電源電
圧が、出力側スイッチング手段の制御端子に与えられる
電圧となる。遮断状態であるときには、第１負荷手段に
おける負荷素子の他方出力電極に与えられている第２電
圧レベルである電源電圧が出力側スイッチング手段の制
御端子に与えられる電圧となる。

【００２７】また本発明の前記第２負荷手段は、一方出
力電極、他方出力電極および制御電極を備え、一方出力
電極は前記第２電圧レベルの電源電圧に接続され、制御
電極は前記第１電圧レベルの電源電圧に接続され、他方
出力電極は前記入力側スイッチング素子の他方出力電極
側に接続されて常に導通状態となり、導通状態の抵抗値
が入力側スイッチング素子の導通状態の抵抗値よりも大
きく、遮断状態の抵抗値よりも小さい負荷素子を有する
ことを特徴とする。本発明に従えば、第２負荷手段にお
ける負荷素子の一方出力電極は前記第２電圧レベルの電
源電圧に接続され、他方出力電極は前記入力側スイッチ
ング素子の他方出力電極に接続される。第２負荷手段の
制御電極は、前記第１電圧レベルの電源電圧に接続され
ており、第２負荷手段は常に導通状態となっている。第
２負荷手段における負荷素子が導通状態であるときの抵
抗値は、入力側スイッチング素子が導通状態であるとき
の抵抗値よりも大きく、遮断状態であるときの抵抗値よ
りも小さい。したがって、入力側スイッチング素子が導
通状態であるときには、入力側スイッチング素子の一方
出力電極に与えられている第１電圧レベルである電源電
圧が、出力側スイッチング手段の制御端子に与えられる
電圧となる。遮断状態であるときには、第２負荷手段に
おける負荷素子の他方出力電極に与えられている第２電
圧レベルである電源電圧が出力側スイッチング手段の制
御端子に与えられる電圧となる。

【００２８】また本発明の前記出力側スイッチング手段
は、一方出力電極、他方出力電極および制御電極を備
え、一方出力電極は前記他方電源端子に接続され、他方
出力電極には前記信号出力端子が接続され、制御電極は
前記制御端子に接続され、前記第１電圧レベルと前記第
２電圧レベルとの間の電圧レベルのしきい値を有するス
イッチング素子と、スイッチング素子の他方出力電極と
前記一方電源端子との間に接続される出力側負荷手段と
を含むことを特徴とする。本発明に従えば、出力側スイ
ッチング手段は、スイッチング素子と出力側負荷手段と
を含んで構成される。スイッチング素子は、第１電圧レ
ベルと第２電圧レベルとの間の電圧レベルのしきい値を
有する。スイッチング素子の一方出力電極は他方電源端
子に接続され、他方出力電極は信号出力端子に接続さ
れ、制御電極は制御端子に接続される。スイッチング素
子の他方出力電極は、さらに出力側負荷手段を介して一
方電源端子に接続される。入力信号の電圧レベルが基準
電圧に対して第１電圧レベル側になるか第２電圧レベル
側になるかに応じて、第３および第４電圧レベルの電源
電圧を選択的に出力することができる。

【００２９】また本発明の前記出力側スイッチング手段
は、一方出力電極、他方出力電極および制御電極を備え
て前記入力側スイッチング素子と同一の導電型式を有
し、一方出力電極は前記一方電源端子に接続され、他方
出力電極には前記信号出力端子が接続され、制御電極は
前記制御端子に接続される一方スイッチング素子と、一
方出力電極、他方出力電極および制御電極を備えて前記
入力側スイッチング素子とは相補的な導電型式を有し、
一方出力電極は前記他方電源端子に接続され、他方出力
電極には前記信号出力端子が接続され、制御電極は前記
制御端子に接続される他方スイッチング素子とを含むこ
とを特徴とする。本発明に従えば、出力側スイッチング
手段は、入力側スイッチング素子と同一の導電型式であ
る一方スイッチング素子と、入力側スイッチング素子と
相補的な導電型式の他方スイッチング素子とを含んで構
成される。一方スイッチング素子の一方出力電極は一方
電源端子に接続され、他方出力電極は信号出力端子に接
続される。他方スイッチング素子の一方出力電極は他方
電源端子に接続され、他方出力電極は信号出力端子に接
続される。一方および他方スイッチング素子の制御電極
はともに制御端子に接続される。したがって、制御端子
を介して各制御電極に与えられる入力側スイッチング素
子の他方出力電極の電圧レベルに応じて、一方および他
方スイッチング素子のいずれか一方のみが導通して、信
号出力端子に電圧を出力することとなり、それぞれ異な
る電圧レベルの電源電圧が供給される一方および他方電
源端子間が導通することがなく、出力側スイッチング手
段を流れる電流を少なくすることができる。

【００３０】また本発明の前記出力側スイッチング手段
は、一方出力電極、他方出力電極および制御電極を備え
て前記入力側スイッチング素子と同一の導電型式を有
し、一方出力電極は前記第１電圧レベルの電源電圧に接
続され、制御電極に前記入力信号の基準電圧レベルが与
えられ、常に導通状態となっている第１スイッチング素
子と、一方出力電極、他方出力電極および制御電極を備
えて前記入力側スイッチング素子とは相補的な導電型式
を有し、一方出力電極は前記第２電圧レベルの電源電圧
に接続され、他方出力電極は第１スイッチング素子の他
方出力電極に接続され、制御電極は前記制御端子に接続
され、第１電圧レベルと第２電圧レベルとの間のしきい
値を有する第２スイッチング素子と、第１スイッチング
素子と同一の導電型式を有する第３および第４スイッチ
ング素子、および第２スイッチング素子と同一の導電型
式を有する第５および第６スイッチング素子によって形
成されるブリッジ回路であって、第５および第６スイッ
チング素子の一方出力電極は前記他方電源端子に接続さ
れ、第３および第４スイッチング素子の一方出力電極は
前記一方電源端子に接続され、第３および第５スイッチ
ング素子の他方出力電極および第４スイッチング素子の
制御電極が共通接続され、第４および第６スイッチング
素子の他方出力電極および第３スイッチング素子の制御
電極が共通接続されて前記信号出力端子に接続され、第
６スイッチング素子の制御電極は一方スイッチング素子
の他方出力電極に接続されるブリッジ回路とを含むこと
を特徴とする。本発明に従えば、出力側スイッチング手
段は、入力側スイッチング素子と同一の導電型式を有す
る第１スイッチング素子と、入力側スイッチング素子と
は相補的な導電型式を有する第２スイッチング素子と、
ブリッジ回路とを含んで構成される。第１および第２ス
イッチング素子の各他方出力電極は共通に接続されて第
６スイッチング素子の制御電極に接続される。第１スイ
ッチング素子の一方出力電極は、第１電圧レベルの電源
電圧に接続される。制御電極には、入力信号の基準電圧
レベルが与えられ、常に導通状態となっている。第２ス
イッチング素子は、第１電圧レベルと第２電圧レベルと
の間のしきい値を有する。第２スイッチング素子の一方
出力電極は、第２電圧レベルの電源電圧に接続され、制
御電極は制御端子に接続される。ブリッジ回路は、第１
スイッチング素子と同一の導電型式を有する第３および
第４スイッチング素子、および第２スイッチング素子と
同一の導電型式を有する第５および第６スイッチング素
子によって形成される。第５および第６スイッチング素
子の一方出力電極は、他方電源端子に接続され、第３お
よび第４スイッチング素子の一方出力電極は、一方電源
端子に接続される。第３および第５スイッチング素子の
他方出力電極および第４スイッチング素子の制御電極
は、共通に接続される。また、第４および第６スイッチ
ング素子の他方出力電極および第３スイッチング素子の
制御電極は共通に接続され、信号出力端子に接続され
る。したがって、第１および第２スイッチング素子で入
力側スイッチング素子の他方出力電極の電圧レベルを反
転させ、入力側スイッチング素子の他方出力電極の電圧
レベルと反転した電圧レベルとによって、ブリッジ回路
から出力される電圧レベルを定めているので、それぞれ
異なる電圧レベルの電源電圧が供給される一方および他
方電源端子間が導通することがなく、出力側スイッチン
グ手段を流れる電流を少なくすることができる。

【００３１】

【発明の実施の形態】図１は、本発明の実施の第１の形
態であるレベル変換回路３１の回路図である。レベル変
換回路３１は、スイッチング素子３２と、負荷回路３３
と、出力回路３４とを含んで構成される。レベル変換回
路３１では、スイッチング素子３２としてＰチャネルＭ
ＯＳトランジスタＰ１を設け、負荷回路３３としてＮチ
ャネルＭＯＳトランジスタＮ１を設けている。出力回路
３４は、スイッチング素子であるとＰチャネルＭＯＳト
ランジスタＰ２と、出力側負荷手段であるＮチャネルＭ
ＯＳトランジスタＮ２とを含む。

【００３２】レベル変換回路３１において、入力端子Ｔ
１を介して入力された信号はＰチャネルＭＯＳトランジ
スタＰ１の制御電極であるゲートに供給される。Ｐチャ
ネルＭＯＳトランジスタＰ１の他方出力電極であるドレ
インにはトランジスタＮ１のドレインが接続される。Ｐ
チャネルＭＯＳトランジスタＰ１の一方出力電極である
ソースには第１電圧レベルである電圧Ｖ１が供給され
る。

【００３３】ＰチャネルＭＯＳトランジスタＰ１のしき
い値電圧と入力信号の振幅とは、前記しきい値電圧が入
力信号の振幅に含まれるように定められるので、入力信
号がローレベルであるときにはトランジスタＰ１は導通
し、ハイレベルであるときにはトランジスタＰ１は遮断
する。

【００３４】負荷回路３３として動作するＮチャネルＭ
ＯＳトランジスタＮ１のゲートには電圧Ｖ５が与えられ
ており、常に導通状態となっている。ＮチャネルＭＯＳ
トランジスタＮ１のソースには第２電圧レベルである電
圧Ｖ２が供給される。トランジスタＰ１，Ｎ１の各ドレ
インの電圧は信号ＯＵＴ１として、後述する信号入力端
子３６を介してＮチャネルＭＯＳトランジスタＮ２のゲ
ートに与えれられる。電圧Ｖ１と電圧Ｖ２とは、電圧Ｖ
１の方が高電圧となるように定められ、かつ両電圧間に
ＮチャネルＭＯＳトランジスタＮ２のしきい値電圧が含
まれる。

【００３５】したがって、電圧Ｖ１、電圧Ｖ２、および
ＮチャネルＭＯＳトランジスタＮ２のしきい値電圧の関
係を式で表すと、Ｖ２＜ＮチャネルＭＯＳトランジスタＮ２のしきい値電圧＜Ｖ１ …（１）となる。

【００３６】出力回路３４では、トランジスタＰ２のソ
ースには第３電圧レベルである電圧Ｖ３が与えられ、ト
ランジスタＮ２のソースには第４電圧レベルである電圧
Ｖ４が与えられている。トランジスタＰ２のドレインと
トランジスタＮ２のドレインとが接続されており、接続
点の電圧が出力信号ＯＵＴとして出力される。

【００３７】トランジスタＰ２のゲートには電圧Ｖ６が
与えられており、常に導通状態となっている。トランジ
スタＰ２の抵抗値は、トランジスタＮ２のオン抵抗より
も充分に大きく定められており、トランジスタＮ２はロ
ードトランジスタとして動作する。トランジスタＮ２の
ゲートには、トランジスタＰ１，Ｎ１の接続点の電圧で
ある信号ＯＵＴ１が与えられており、信号ＯＵＴ１の信
号レベルに応じてトランジスタＮ２の導通／遮断が制御
される。信号ＯＵＴ１がハイレベル、すなわち電圧Ｖ１
となるとトランジスタＮ２は導通し、出力信号ＯＵＴは
電圧Ｖ４となる。また、信号ＯＵＴ１がローレベル、す
なわち電圧Ｖ２となるとトランジスタＮ２は遮断し、出
力信号ＯＵＴは電圧Ｖ３となる。電圧Ｖ３と電圧Ｖ４と
は電圧Ｖ３の方が高電圧となるように定められる。電圧
Ｖ３，Ｖ４によってレベル変換回路３１から出力される
信号の振幅が定められる。

【００３８】電圧Ｖ３および電圧Ｖ４の関係を式で表す
と、Ｖ４＜Ｖ３ …（２）となる。

【００３９】トランジスタＮ２，Ｐ２の各ドレインの電
圧は、共通に接続され後述するシフトレジスタ４２に入
力される。出力端子Ｔ２を介してレベル変換回路３１か
ら出力される信号ＯＵＴは、本実施の形態においては、
たとえば信号の振幅が５Ｖとなるように定められている
ので、シフトレジスタ４２は低電圧で動作する構成とす
ることができる。

【００４０】ＮチャネルＭＯＳトランジスタＮ１のゲー
トには、当該トランジスタＮ１のしきい値以上に定めら
れる電圧Ｖ５が供給されているので、当該トランジスタ
Ｎ１は常に導通状態となっている。したがって、電圧Ｖ
５とＮチャネルＭＯＳトランジスタＮ１のしきい値電圧
との関係を式で表すと、Ｖ５≧ＮチャネルＭＯＳトランジスタＮ１のしきい値電圧 …（３）となる。

【００４１】トランジスタＮ１の抵抗値は、Ｐチャネル
ＭＯＳトランジスタＰ１のオン抵抗よりも充分大きくな
るように設計されており、ロードトランジスタとして構
成されている。

【００４２】一方、ＰチャネルＭＯＳトランジスタＰ２
のゲートには、当該トランジスタＰ２のしきい値以下に
定められる電圧Ｖ６が供給されているので、当該トラン
ジスタＰ２は常に導通状態となっている。したがって、
電圧Ｖ６とＰチャネルＭＯＳトランジスタＰ２のしきい
値電圧との関係を式で表すと、Ｖ６≦ＰチャネルＭＯＳトランジスタＰ２のしきい値電圧 …（４）となる。

【００４３】トランジスタＰ２の抵抗値はトランジスタ
Ｎ２のオン抵抗よりも充分大きくなるように設計されて
おり、上記トランジスタＮ１と同様ロードトランジスタ
として構成されている。

【００４４】上述の電圧Ｖ１〜Ｖ６は、それぞれ異なる
電圧値であってもよい。また、上述の各電圧についての
条件として定めた式（１）〜（４）を満たしていれば、
複数の電圧が同一の電圧値であってもよい。

【００４５】仮に入力端子に振幅５Ｖの信号が入力さ
れ、信号が５Ｖから０Ｖに変化した場合、ＰチャネルＭ
ＯＳトランジスタＰ１は導通し、次段のＮチャネルＭＯ
ＳトランジスタＮ２のゲートには電圧Ｖ１が与えられて
トランジスタＮ２を導通させる。トランジスタＮ２が導
通することによって、レベル変換回路３１からは電圧Ｖ
４が出力される。また、５Ｖの信号が入力された場合、
ＰチャネルＭＯＳトランジスタＰ１が遮断されるので、
ゲートに電圧Ｖ５が与えられることで常に導通している
トランジスタＮ１を介して、電圧Ｖ２が次段のトランジ
スタＮ２に与えられる。前記電圧Ｖ２が与えられると、
トランジスタＮ２は遮断され、電圧Ｖ４は出力されなく
なる。しかしながら、電圧Ｖ６が与えられることで常に
導通しているトランジスタＰ２によって、レベル変換回
路３１からは電圧Ｖ３が出力される。したがって、レベ
ル変換回路３１から出力される信号は電圧Ｖ５と電圧Ｖ
６との間を振幅する。

【００４６】図２は前記レベル変換回路３１が設けられ
たゲートドライバ４１の構成を示し、図３は表示装置５
１の構成を示し、図４はゲートドライバ４１における入
力と出力との関係を示す。

【００４７】表示装置５１は、ゲートドライバ４１と、
ソースドライバ５２と、液晶表示パネル５３と、制御回
路５４と、電源回路５５とを含んで構成される。液晶表
示パネル５３は、ＴＦＴ（薄膜トランジスタ）型の液晶
表示パネルであり、互いに直行するようにソースライン
ｓ１，ｓ２，ｓ３，…，ｓｍ（総称するときは参照符ｓ
を用いる）と、ゲートラインｇ１，ｇ２，ｇ３，…，ｇ
ｎ（総称するときは参照符ｇを用いる）とが設けられて
いる。ソースラインｓとゲートラインｇとの交差する地
点の近傍にＴＦＴｋ１１，ｋ１２，…，ｋｎｍ（総称す
るときは参照符ｋを用いる）が設けられており、ＴＦＴ
ｋのドレインに画素電極ｚ１１，ｚ１２，…，ｚｎｍ
（総称するときは参照符ｚを用いる）が設けられてい
る。画素電極ｚと液晶層を挟んで対向するように対向電
極が設けられる。

【００４８】ソースラインｓおよびゲートラインｇに信
号を印加するソースドライバ５２およびゲートドライバ
４１は、制御回路５４から供給される信号に基づいて動
作が制御される。たとえば、ゲートドライバ４１には少
なくともクロック信号ＣＫとスタートパルスＳＰとが入
力される。前記各ドライバ４１，５２には電源回路５５
から複数種類の電圧が供給される。

【００４９】図２に示すように、ゲートドライバ４１
は、入力レベル変換回路３１と、シフトレジスタ４２
と、レベルシフタ４３と、出力バッファ４４とを含んで
構成されている。ゲートドライバ４１において、前述の
ゲートドライバ１１と同一の構成要素については説明を
省略し、入力レベル変換回路３１を含めて異なる点につ
いて説明を行う。入力レベル変換回路３１には、クロッ
ク信号ＣＫおよびスタートパルスＳＰが入力される。ク
ロック信号ＣＫは、そのままシフトレジスタ４２に与え
られる。

【００５０】ゲートドライバ４１には、電源回路５５か
ら複数の電圧が供給されている。ゲートドライバ４１
は、正電圧を基準のレベルとする表示装置において設け
られるゲートドライバであるので、出力バッファ４４に
は電圧ＶＤＤ，ＶＳＳが供給されており、レベルシフタ
４３には電圧ＶＤＤ，ＶＳＳが供給されており、シフト
レジスタ４２には電圧ＶＤＤ，ＶＣＣが供給されてい
る。入力レベル変換回路３１には、図１を参照すると電
圧Ｖ３として電圧ＶＤＤが供給され、電圧Ｖ４として電
圧ＶＣＣが供給される。また、電圧Ｖ２，Ｖ６としては
グランド電圧が供給され、電圧Ｖ１，Ｖ５として電圧Ｖ
ＬＳが供給される。ゲートドライバ４１が正電圧を出力
する場合、たとえば電圧ＶＤＤは３０Ｖであり、電圧Ｖ
ＣＣは２５Ｖであり、電圧ＶＬＳは５Ｖであり、電圧Ｖ
ＳＳは０Ｖ、すなわちグランド電圧である。

【００５１】図４（ａ）に信号レベルを示すスタートパ
ルスＳＰは、ハイレベルが電圧ＶＬＳであって、ローレ
ベルが電圧ＶＳＳである。スタートパルスＳＰは、レベ
ル変換回路３１によって、レベルが変換され図４（ｂ）
に示す信号Ｓ１１になる。信号Ｓ１１は、ハイレベルが
電圧ＶＤＤでローレベルが電圧ＶＣＣである。信号Ｓ１
１は、レベルシフタ４３に入力されてレベルがシフトさ
れ、図４（ｃ）に示す信号Ｓ１２となる。信号Ｓ１２
は、ハイレベルが電圧ＶＤＤでローレベルが電圧ＶＳＳ
である。レベルシフタ４３から出力される信号Ｓ１２
は、図４（ｄ）に示す信号Ｓ１３として、所定のタイミ
ングで出力バッファ４４からゲートラインｇ１，ｇ２，
…，ｇｎに出力される。信号Ｓ１３は、ハイレベルが電
圧ＶＤＤでローレベルが電圧ＶＳＳである。

【００５２】また、ゲートドライバ４１が負電圧を出力
する場合、電圧ＶＤＤ，ＶＬＳは５Ｖであり、電圧ＶＣ
Ｃは０Ｖであり、電圧ＶＳＳは−２５Ｖである。ゲート
ドライバ４１が負電圧を出力する場合、図４（ｅ）に示
すスタートパルスＳＰは、ハイレベルが電圧ＶＬＳでロ
ーレベルが電圧ＶＣＣとなる。スタートパルスＳＰは、
レベル変換回路３１によって図４（ｆ）に示す信号Ｓ１
６に変換される。信号Ｓ１６は、ハイレベルが電圧ＶＬ
Ｓでローレベルが電圧ＶＣＣである。信号Ｓ１６は、レ
ベルシフタ４３に入力されてレベルがシフトされ、図４
（ｇ）に示す信号Ｓ１７となる。信号Ｓ１７は、ハイレ
ベルが電圧ＶＤＤでローレベルが電圧ＶＳＳである。レ
ベルシフタ４３から出力される信号Ｓ１７は、図４
（ｈ）に示す信号Ｓ１８として所定のタイミングで出力
バッファ４４からゲートラインｇ１，ｇ２，…，ｇｎに
出力される。信号Ｓ１８は、ハイレベルが電圧ＶＤＤで
ローレベルが電圧ＶＳＳである。

【００５３】図５は、ゲートドライバ４１における各信
号のタイミングチャートである。本タイミングチャート
において、前述のゲートラインｇにそれぞれ与えられる
信号Ｓ１８に対してゲートラインｇと同一の参照符を付
して示した。クロック信号ＣＫは予め定める周期毎に入
力される信号である。信号ｇ１，ｇ２，ｇｎは、それぞ
れクロック信号ＣＫの立下がりタイミングで出力され
る。スタートパルスＳＰは、クロック信号ＣＫが少なく
ともｎ回立下がる毎に立上がる。

【００５４】図６は、正電源仕様である場合のレベル変
換回路３１の動作を説明するための図である。（１）は
レベル変換回路３１の入力段の構成を示し、（２）は正
電源仕様である場合のレベル変換回路３１の入力段の等
価回路を示す。

【００５５】レベル変換回路３１が正電源仕様、すなわ
ち電圧ＶＬＳとＶＣＣとが等しく定められるとすると、
入力段を構成するトランジスタＮ１，Ｐ１は抵抗動作領
域で動作することとなる。トランジスタＰ１は、入力信
号ＩＮがローレベルであるときにはゲートにグランド電
圧ＧＮＤが与えられることとなり、等価的には抵抗ＲＰ
となる。またトランジスタＮ１は、電圧ＶＬＳとＶＣＣ
とが等しく定められることによって、信号ＯＵＴ１の信
号レベルがゲートに与えられている電圧ＶＣＣ以上にな
らないので、等価的には抵抗ＲＮとなる。

【００５６】入力信号ＩＮがローレベルであるときの信
号ＯＵＴ１のレベルは、理想としては電圧ＶＬＳである
けれども、実際には電圧ＶＬＳを抵抗ＲＰ，ＲＮに基づ
いて分割したレベルとなる。

【００５７】図７は、レベル変換回路３１における電圧
Ｖ５の電圧値と信号ＯＵＴ１の信号レベルとの関係を示
す。横軸は電圧Ｖ５の電圧値（Ｖ）を示し、縦軸は信号
ＯＵＴ１の信号レベル（Ｖ）を示す。トランジスタＮ１
のゲートに与えられる電圧Ｖ５の電圧値を示す特性線４
６が、電圧ＶＣＣから電圧ＶＬＳまで上昇するとき、信
号ＯＵＴ１の信号レベルを示す特性線４７も同様に上昇
する。電圧Ｖ５が電圧ＶＣＣに定められるときは正電源
仕様であり、電圧ＶＬＳに定められるときには負電源仕
様である。電圧ＶＬＳの電圧値と信号ＯＵＴ１の信号レ
ベルとの関係は、等価的な抵抗ＲＰ，ＲＮの抵抗値に基
づいて定められる。

【００５８】図８はゲートドライバ４１ａの構成を示
し、図９はゲートドライバ４１ａにおける入力と出力と
の関係を示す。

【００５９】ゲートドライバ４１ａは、前述のゲートド
ライバ４１が予め定める正電圧を基準の電圧としたゲー
トドライバであったのに対して、予め定める負電圧を基
準の電圧としたゲートドライバである。したがって、ゲ
ートドライバ４１とは各構成要素に入力されている電圧
の種類が異なるだけであるので、参照符ａを付して区別
し構成および動作についての説明は省略する。

【００６０】ゲートドライバ４１ａにおいて、出力バッ
ファ４４ａには電圧ＶＤＤ，ＶＳＳが供給されており、
レベルシフタ４３ａには電圧ＶＤＤ，ＶＳＳが供給され
ており、シフトレジスタ４２ａには電圧ＶＳＳ，ＶＣＣ
が供給されている。入力レベル変換回路３１ａには、図
１を参照すると電圧Ｖ３として電圧ＶＣＣが供給され、
電圧Ｖ４，Ｖ６として電圧ＶＳＳが供給される。また、
電圧Ｖ１，Ｖ５としては電圧ＶＬＳが供給され、電圧Ｖ
２としてはグランド電圧が供給される。ゲートドライバ
４１ａが正電圧を出力する場合、電圧ＶＤＤは３０Ｖで
あり、電圧ＶＣＣ，ＶＬＳは５Ｖであり、電圧ＶＳＳは
０Ｖ、すなわちグランド電圧である。

【００６１】図９（ａ）に信号レベルを示すスタートパ
ルスＳＰは、ハイレベルが電圧ＶＬＳでローレベルが電
圧ＶＳＳである。スタートパルスＳＰは、レベル変換回
路３１ａによって変換され、図９（ｂ）に示す信号Ｓ２
１になる。信号Ｓ２１は、ハイレベルが電圧ＶＬＳでロ
ーレベルが電圧ＶＳＳである。信号Ｓ２１は、レベルシ
フタ４３ａに入力されてレベルがシフトされ、図９
（ｃ）に示す信号Ｓ２２となる。信号Ｓ２２は、ハイレ
ベルが電圧ＶＤＤでローレベルが電圧ＶＳＳである。レ
ベルシフタ４３ａから出力される信号Ｓ２２は、図９
（ｄ）に示す信号Ｓ２３として所定のタイミングで出力
バッファ４４からゲートラインｇ１，ｇ２，…，ｇｎに
出力される。信号Ｓ２３は、ハイレベルが電圧ＶＤＤで
ローレベルが電圧ＶＳＳである。

【００６２】また、ゲートドライバ４１ａが負電圧を出
力する場合、電圧ＶＤＤ，ＶＬＳは５Ｖであり、電圧Ｖ
ＣＣは−２０Ｖであり、電圧ＶＳＳは−２５Ｖである。
変換する前段の振幅を５Ｖ（ハイレベルが電圧ＶＤＤ，
ＶＬＳで、ローレベルが０Ｖ）、変換後の振幅を３０Ｖ
（ローレベルが電圧ＶＳＳでハイレベルが電圧ＶＤＤ）
とした場合のレベル変換回路３１ａの動作を以下に説明
する。レベル変換回路３１のＮチャネルＭＯＳトランジ
スタＮ１のゲートには、電圧ＶＬＳまたは電圧ＶＤＤが
供給されており、トランジスタＮ１は導通状態となって
いる。

【００６３】入力端子に振幅５Ｖの信号が入力され、信
号が５Ｖから０Ｖに変化すると、ＰチャネルＭＯＳトラ
ンジスタＰ１が導通し、次段のトランジスタＮ２を導通
させる。これによって、レベル変換回路３１ａからは、
電圧ＶＳＳからトランジスタＮ２のしきい値電圧分だけ
電圧レベルが上がったおよそ−２５Ｖの電圧が出力され
る。入力端子に５Ｖの電圧が与えられると、Ｐチャネル
ＭＯＳトランジスタＰ１は遮断されることとなり、トラ
ンジスタＮ２にはトランジスタＮ１からの電圧Ｖ２が与
えられ、トランジスタＮ２は遮断される。トランジスタ
Ｐ２はゲートに電圧ＶＳＳが与えられているので常に導
通している。したがって、レベル変換回路３１ａからの
出力は電圧ＶＣＣとなる。レベル変換回路３１ａは、入
力信号ＩＮの信号レベルに応じて電圧ＶＳＳ（−２５
Ｖ）と電圧ＶＣＣ（−２０Ｖ）とを選択的に出力する。

【００６４】図９（ｅ）に信号レベルを示すスタートパ
ルスＳＰは、ハイレベルが電圧ＶＬＳでローレベルが０
Ｖの信号である。スタートパルスＳＰは、レベル変換回
路３１ａによってレベルが変換され、図９（ｆ）に示す
信号Ｓ２６となる。信号Ｓ２６は、ハイレベルが電圧Ｖ
ＣＣでローレベルが電圧ＶＳＳである。信号Ｓ２６は、
レベルシフタ４３ａに入力されてレベルがシフトされ、
図９（ｇ）に示す信号Ｓ２７となる。信号Ｓ２７は、ハ
イレベルが電圧ＶＤＤでローレベルが電圧ＶＳＳであ
る。レベルシフタ４３ａから出力される信号Ｓ２７は、
図９（ｈ）に示す信号Ｓ２８として、所定のタイミング
で出力バッファ４４からゲートラインｇ１，ｇ２，…，
ｇｎに出力される。信号Ｓ２８は、ハイレベルが電圧Ｖ
ＤＤでローレベルが電圧ＶＳＳである。

【００６５】図１０は、実施の第１形態の他の構成例で
あるレベル変換回路８１を示す。レベル変換回路８１に
おいて、レベル変換回路３１と同一の構成要素には同一
の参照符を付して説明を省略する。レベル変換回路８１
は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎチャネル
ＭＯＳトランジスタＮ１と、出力回路８４とを含んで構
成される。レベル変換回路８１の特徴は、レベル変換回
路３１における出力回路３４に置換えて出力回路８４が
設けられていることである。

【００６６】出力回路８４は、ＰチャネルＭＯＳトラン
ジスタＰ３と、ＮチャネルＭＯＳトランジスタＮ３とを
含んで構成されている。トランジスタＰ３のソースには
電圧Ｖ３が与えられており、ドレインはトランジスタＮ
３のドレインに接続されている。トランジスタＮ３のソ
ースには電圧Ｖ４が与えられている。トランジスタＮ
３，Ｐ３の各ゲートには信号ＯＵＴ１が与えられてお
り、信号ＯＵＴ１の信号レベルに応じてトランジスタＮ
３，Ｐ３のいずれかが導通する。トランジスタＮ３，Ｐ
３のドレインの電圧が出力信号ＯＵＴとして出力され
る。

【００６７】信号ＯＵＴ１がハイレベル、すなわち電圧
Ｖ１となると、トランジスタＮ３が導通し、トランジス
タＰ３は遮断されるので、出力信号ＯＵＴの信号レベル
は電圧Ｖ４となる。また、信号ＯＵＴ１がローレベル、
すなわち電圧Ｖ２となると、トランジスタＰ３が導通
し、トランジスタＮ３は遮断されるので、出力信号ＯＵ
Ｔの信号レベルは電圧Ｖ３となる。出力信号ＯＵＴの信
号レベルは、基準とするグランド電圧ＧＮＤに対して入
力信号ＩＮの信号レベルを反転させた側の電圧となる。

【００６８】出力回路８４は、信号ＯＵＴ１の信号レベ
ルに応じてトランジスタＰ３，Ｎ３のいずれか一方が導
通し、他方が遮断されることで出力信号ＯＵＴの信号レ
ベルが定まるので、トランジスタＰ３，Ｎ３が同時に導
通状態となることがなく、電圧Ｖ６−Ｖ５間に流れる貫
通電流を少なくすることができる。貫通電流が少なくな
ることによって、レベル変換回路８１における消費電流
を低く抑えることができる。

【００６９】図１１は、実施の第１形態のさらに他の構
成例であるレベル変換回路９１を示す。レベル変換回路
９１において、レベル変換回路３１と同一の構成要素に
は同一の参照符を付して説明を省略する。レベル変換回
路９１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎチ
ャネルＭＯＳトランジスタＮ１と、出力回路９４とを含
んで構成される。レベル変換回路９１の特徴は、レベル
変換回路３１における出力回路３４に置換えて出力回路
９４が設けられていることである。

【００７０】出力回路９４は、ＰチャネルＭＯＳトラン
ジスタＰ４，５，６と、ＮチャネルＭＯＳトランジスタ
Ｎ４，５，６とを含んで構成されている。トランジスタ
Ｐ４のソースには電圧Ｖ１が与えられ、ドレインはトラ
ンジスタＮ４のドレインに接続される。また、トランジ
スタＰ４のゲートにはグランド電圧ＧＮＤが与えられて
おり、常に導通状態となっている。トランジスタＮ４の
ソースには電圧Ｖ２が与えられており、トランジスタＮ
４のゲートには信号ＯＵＴ１が与えられている。トラン
ジスタＮ４，Ｐ４の接続点の電圧が信号ＯＵＴ２として
トランジスタＮ６のゲートに与えられる。信号ＯＵＴ１
と信号ＯＵＴ２とは信号レベルが互いに反転している。

【００７１】トランジスタＰ５，Ｐ６のソースには電圧
Ｖ３が与えられており、ドレインはトランジスタＮ５，
Ｎ６のドレインにそれぞれ接続される。トランジスタＰ
５，Ｐ６のゲートは、トランジスタＮ６，Ｎ５のドレイ
ンにそれぞれ接続される。したがって、トランジスタＮ
５のドレインにはトランジスタＰ５のドレインとトラン
ジスタＰ６のゲートとが接続され、トランジスタＮ６の
ドレインにはトランジスタＰ６のドレインとトランジス
タＰ５のゲートとが接続されることとなる。トランジス
タＰ６，Ｎ６の接続点の電圧が出力信号ＯＵＴとして出
力される。トランジスタＮ５，Ｎ６のソースには電圧Ｖ
４が与えられている。

【００７２】信号ＯＵＴ１がハイレベルであるときに
は、トランジスタＮ５は導通し、トランジスタＮ６は遮
断される。トランジスタＮ５が導通すると電圧Ｖ４がト
ランジスタＰ６のゲートに与えられ、トランジスタＰ６
が導通する。このとき、トランジスタＮ６は遮断されて
いるので、電圧Ｖ３が出力信号ＯＵＴとして出力され
る。信号ＯＵＴ１がローレベルであるときには、トラン
ジスタＮ６は導通し、トランジスタＮ５は遮断される。
トランジスタＮ６が導通すると電圧Ｖ４がトランジスタ
Ｐ５のゲートに与えられ、トランジスタＰ５が導通す
る。このとき、トランジスタＮ５は遮断されているの
で、電圧Ｖ３がトランジスタＰ６のゲートに与えられ、
トランジスタＰ６は遮断される。したがって、電圧Ｖ４
が出力信号ＯＵＴとして出力される。

【００７３】以上のように本実施の形態によれば、レベ
ル変換回路３１，３１ａ，８１，９１は電圧Ｖ３，Ｖ４
として与えられている電圧を入力信号のレベルに応じて
出力するので、レベル変換回路３１などが設けられる、
たとえばゲートドライバ４１，４１ａが含まれる表示装
置５１が正および負のいずれの電圧のレベルを基準の電
圧として動作する構成であってもゲートドライバ４１，
４１ａの構成を変更することなく用いることができる。
また、基準とする電圧が異なる表示装置ごとに別個にゲ
ートドライバを作成する必要がなくなり、ゲートドライ
バの製造コストを低減することができる。

【００７４】なお、本実施の形態における各トランジス
タは、それぞれ相補的な導電形式のトランジスタに置換
えることができる。レベル変換回路３１における各ＭＯ
ＳトランジスタＰ１，Ｐ２，Ｎ１，Ｎ２の極性を逆にし
た構成としてもレベル変換回路３１と同一の効果を得る
ことができる。ＮチャネルＭＯＳトランジスタＮ１，Ｎ
２をそれぞれこの順番でＰチャネルＭＯＳトランジスタ
Ｐ１，Ｐ２と置換えたとすると、各電圧Ｖ１〜Ｖ６は以
下に示す式（５）〜（８）を満たすように定められる。

【００７５】Ｖ１＜ＰチャネルＭＯＳトランジスタＰ２のしきい値電圧＜Ｖ２ …（５）Ｖ３＜Ｖ４ …（６）Ｖ５≦ＰチャネルＭＯＳトランジスタＰ１のしきい値電圧 …（７）Ｖ６≧ＮチャネルＭＯＳトランジスタＮ２のしきい値電圧 …（８）またなお、入力側負荷としてトランジスタＮ１が設けら
れる構成を示したけれども、複数のトランジスタが直列
に設けられる構成であってもよい。

【００７６】図１２は、正電源仕様および負電源仕様で
あるときのレベル変換回路３１の等価回路である。
（１）はレベル変換回路３１を正電源仕様で用いた場合
の等価回路４０１を示す。トランジスタＮ１は、等価的
に抵抗ＲＮとして示される。（２）は、レベル変換回路
３１を負電源仕様で用いた場合の等価回路４０２を示
す。負電源仕様である場合には、トランジスタＮ１は飽
和領域で動作を行うこととなり、等価的には定電流源Ｃ
Ｓとして示される。液晶表示パネル５３は、等価的にコ
ンデンサＣとして示される。

【００７７】入力信号ＩＮがロー（Ｌ）レベルである間
はコンデンサＣに電荷が充電され、入力信号がハイ
（Ｈ）レベルとなると充電された電荷の放電が開始され
る。等価回路４０１では、コンデンサＣに対して直列に
接続されている抵抗ＲＮを介して電荷が放電される。等
価回路４０２では、入力信号ＩＮがハイレベルになる
と、コンデンサＣに対して直列に接続されている定電流
源ＣＳを介して電荷が放電される。定電流源ＣＳを介し
て電荷を放電する場合は、抵抗ＲＮを介して電荷を放電
する場合に比べて放電に要する時間が長くなる。

【００７８】また、電源電圧の範囲仕様によっては、電
源電圧がたとえば３０Ｖから４２Ｖに引上げられ、コン
デンサＣに充電される電荷が多くなり、放電に要する時
間がさらに長くなる。

【００７９】図１３〜図１５は、本発明の実施の第２〜
第５の形態の概要を説明するための図である。実施の第
２〜第５の形態に示されるレベル変換回路の特徴は、入
力側負荷手段として負荷が並列に設けられることであ
る。

【００８０】図１３は、レベル変換回路１０１の回路図
である。レベル変換回路１０１において、前述のレベル
変換回路３１と同一の構成要素には同一の参照符を付し
て説明を省略する。レベル変換回路１０１は、Ｐチャネ
ルＭＯＳトランジスタＰ１と、正電源用負荷１０２と、
負電源用負荷１０３と、出力回路３４とを含んで構成さ
れる。

【００８１】入力側スイッチング素子であるトランジス
タＰ１は、ゲートに入力信号ＩＮが与えられ、ソースに
第１電圧レベルである電圧Ｖ１が与えられており、ドレ
インには入力側負荷手段である正電源用負荷１０２およ
び負電源用負荷１０３を介して第２電圧レベルである電
圧Ｖ２が与えられる。正電源用負荷１０２および負電源
用負荷１０３はトランジスタＰ１のドレインに並列に接
続される。トランジスタＰ１のドレイン電圧が、信号Ｏ
ＵＴ１として出力回路３４におけるトランジスタＮ２の
ゲートに与えられる。

【００８２】正電源用負荷１０２と負電源用負荷１０３
とは、電圧Ｖ１，Ｖ３のどちらの電圧が高いかによって
どちらかが負荷として動作する。レベル変換回路１０１
を正電源仕様とする場合には、電圧Ｖ１と電圧Ｖ３とが
等しく定められ、正電源用負荷１０２が負荷として動作
する。また、レベル変換回路１０１を負電源仕様とする
場合には、電圧Ｖ３よりも電圧Ｖ１の方が大きく定めら
れ、負電源用負荷１０３が負荷として動作する。

【００８３】図１４は、レベル変換回路１１１の回路図
である。レベル変換回路１１１において、前述のレベル
変換回路８１，１０１と同一の構成要素には同一の参照
符を付して説明を省略する。レベル変換回路１１１は、
ＰチャネルＭＯＳトランジスタＰ１と、正電源用負荷１
０２と、負電源用負荷１０３と、出力回路８４とを含ん
で構成される。レベル変換回路１１１の入力段の構成
は、レベル変換回路１０１と同一であり、信号ＯＵＴ１
１は出力回路８４のトランジスタＰ３，Ｎ３の各ゲート
に与えられる。

【００８４】図１５は、レベル変換回路１２１の回路図
である。レベル変換回路１２１において、前述のレベル
変換回路９１，１０１と同一の構成要素には同一の参照
符を付して説明を省略する。レベル変換回路１２１は、
ＰチャネルＭＯＳトランジスタＰ１と、正電源用負荷１
０２と、負電源用負荷１０３と、出力回路９４とを含ん
で構成される。レベル変換回路１２１の入力段の構成
は、レベル変換回路１０１と同一であり、信号ＯＵＴ１
１は出力回路９４のトランジスタＰ３，Ｎ３の各ゲート
に与えられる。信号ＯＵＴ１１の信号レベルを反転させ
た信号を信号ＯＵＴ１２とする。信号ＯＵＴ１２はトラ
ンジスタＮ６のゲートに与えられる。

【００８５】図１６は本発明の実施の第２の形態である
レベル変換回路１３１を示し、図１７はレベル変換回路
１３１における入力信号と出力信号との関係を示す。

【００８６】レベル変換回路１３１において、レベル変
換回路３１と同一の構成要素には同一の参照符を付して
説明を省略する。レベル変換回路１３１は、Ｐチャネル
ＭＯＳトランジスタＰ１と、ＮチャネルＭＯＳトランジ
スタＮ１１，Ｎ１２と、出力回路３４とを含んで構成さ
れる。レベル変換回路１３１の特徴は、正電源用負荷１
０２および負電源用負荷１０３として、トランジスタＮ
１１，Ｎ１２が設けられていることである。なお、レベ
ル変換回路１３１では、電圧Ｖ２，Ｖ４，Ｖ６として電
圧ＶＳＳを与え、電圧Ｖ１として電圧ＶＬＳを与え、電
圧Ｖ３として電圧ＶＣＣを与えている。

【００８７】トランジスタＮ１１は、ドレインがトラン
ジスタＰ１のドレインに接続され、ソースに電圧ＶＳＳ
が与えられ、ゲートに電圧ＶＣＣが与えられている。ト
ランジスタＮ１２は、トランジスタＮ１１と並列に接続
されており、ゲートには電圧ＶＬＳが与えられている。
トランジスタＮ１１，Ｎ１２の各抵抗値は、トランジス
タＰ１のオン抵抗に対して充分に大きく設定されてお
り、トランジスタＮ１１，Ｎ１２はロードトランジスタ
として動作する。

【００８８】前記電圧が、電圧ＶＬＳ≫ＶＣＣとなるよ
うに定められると、レベル変換回路１３１は出力信号Ｏ
ＵＴのローレベルが負の電圧となる、いわゆる負電源仕
様に定められる。このとき、たとえば電圧ＶＬＳは５Ｖ
であり、電圧ＶＣＣは−２０Ｖであり、電圧ＶＳＳは−
２５Ｖである。なお、入力信号ＩＮはハイレベルが電圧
ＶＬＳであって、ローレベルがグランド電圧ＧＮＤであ
る５Ｖの振幅を有する信号であるとする。

【００８９】入力信号ＩＮのレベルが、ハイレベルから
ローレベルに切換わると、トランジスタＰ１が導通して
信号ＯＵＴ２１として電圧ＶＬＳが出力回路３４に与え
られる。出力回路３４は、信号ＯＵＴ２１の信号レベル
が電圧ＶＬＳであるので、電圧ＶＳＳが出力信号ＯＵＴ
として出力される。入力信号ＩＮのレベルが、ローレベ
ルからハイレベルへと切換わると、トランジスタＰ１は
遮断される。電圧ＶＬＳ≫ＶＣＣであるので、トランジ
スタＮ１２のオン抵抗がトランジスタＮ１１のオン抵抗
よりも低くなり、トランジスタＮ１２は導通する。導通
するトランジスタＮ１２を介して電圧ＶＳＳが信号ＯＵ
Ｔ１として出力回路３４に与えられる。

【００９０】負電源仕様である場合、図１７（１）に示
すように、たとえば電圧ＶＬＳ−ＶＳＳ間は５〜４０Ｖ
に定められ、電圧ＶＬＳ−ＧＮＤ間は３〜５Ｖに定めら
れ、電圧ＶＣＣ−ＶＳＳ間は３〜５Ｖに定められる。入
力信号ＩＮのハイレベルは電圧ＶＬＳであり、ローレベ
ルは電圧ＧＮＤである。レベル変換回路１３１の出力で
ある出力信号ＯＵＴのハイレベルは電圧ＶＣＣであり、
ローレベルは電圧ＶＳＳである。

【００９１】前記電圧が、電圧ＶＬＳ＝ＶＣＣに定めら
れると、レベル変換回路１３１は出力信号ＯＵＴのロー
レベルがグランド電圧ＧＮＤとなる、いわゆる正電源仕
様に定められる。このとき、たとえば電圧ＶＬＳ，ＶＣ
Ｃは５Ｖであり、電圧ＶＳＳは０Ｖである。

【００９２】正電源仕様で動作する場合、トランジスタ
Ｎ１１のオン抵抗がトランジスタＮ１２のオン抵抗より
も充分に小さく設定されていることによって、主にトラ
ンジスタＮ１１がロードトランジスタとして動作する。
信号ＯＵＴ１の信号レベルは、負電源仕様の場合と同様
であるので説明を省略する。正電源仕様である場合、図
１７（２）に示すように、たとえば電圧ＶＬＳ−ＧＮＤ
間、電圧ＶＬＳ−ＶＳＳ間、電圧ＶＣＣ−ＶＳＳ間は３
〜５Ｖに定められる。入力信号ＩＮおよび出力信号ＯＵ
Ｔについては負電源仕様の場合と同様であるので説明を
省略する。

【００９３】図１８は、レベル変換回路１３１における
電圧ＶＬＳの電圧値と信号ＯＵＴ２１の信号レベルとの
関係を示す。電圧ＶＬＳの電圧値が特性線１３５に示す
ように電圧値ＶＣＣから電圧値ＶＬＳまで変化するとす
る。電圧ＶＬＳの電圧値が電圧値ＶＣＣであるときには
レベル変換回路１３１は正電源仕様となり、電圧値ＶＬ
Ｓであるときには負電源仕様となる。

【００９４】レベル変換回路１３１において、正電源用
負荷であるトランジスタＮ１１のみが設けられていると
したときの信号ＯＵＴ２１の信号レベルの変化を特性線
１３６で示す。特性線１３６は、前述の特性線４７と同
一である。また、負電源用負荷であるトランジスタＮ１
２のみが設けられているとしたときの信号ＯＵＴ２１の
信号レベルの変化を特性線１３７で示す。トランジスタ
Ｎ１２のみが設けられている場合、電圧ＶＬＳの電圧値
が電圧値ＶＣＣから電圧値ＶＬＳまで変化するに従って
信号ＯＵＴ１の信号レベルが低下する。電圧ＶＬＳが、
電圧値ＶＣＣと電圧値ＶＳＳとの間の電圧値ＶＡとなる
とき特性線１３６，１３７は同一の信号レベルとなる。
特性線１３６，１３７が交わる電圧値ＶＡは、トランジ
スタＮ１１，Ｎ１２の導通時の抵抗値によって定まる。

【００９５】トランジスタＮ１１，Ｎ１２が設けられて
いる場合の信号ＯＵＴ２１の信号レベルの変化を特性線
１３８で示す。レベル変換回路１３１では、トランジス
タＮ１１，Ｎ１２がともに設けられているので、信号Ｏ
ＵＴ２１の信号レベルは特性線１３６，１３７のうちの
レベルの低い方に基づいて定まる。したがって、特性線
１３８は電圧ＶＬＳが電圧値ＶＣＣから電圧値ＶＡまで
変化するときには、特性線１３６に沿って変化し、電圧
値ＶＡから電圧値ＶＬＳまで変化するときには特性線１
３７に沿って変化する。電圧ＶＬＳが電圧値ＶＡ以上の
電圧値をとるときには、トランジスタＮ１２を流れる電
流に基づいて信号ＯＵＴ２１の信号レベルが定まり、信
号レベルの上昇を抑えることができる。

【００９６】図１９は、実施の第２形態の他の構成例で
あるレベル変換回路１４１を示す。レベル変換回路１４
１において、レベル変換回路１３１と同一の構成要素に
は同一の参照符を付して説明を省略する。レベル変換回
路１４１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎ
チャネルＭＯＳトランジスタＮ１１，Ｎ１２と、出力回
路８４とを含んで構成される。レベル変換回路１４１の
入力段の構成はレベル変換回路１３１の入力段と同一の
構成であり、信号ＯＵＴ２１が出力回路８４のトランジ
スタＰ３，Ｎ３の各ゲートに与えられる。

【００９７】図２０は、実施の第２形態のさらに他の構
成例であるレベル変換回路１５１を示す。レベル変換回
路１５１において、レベル変換回路１３１と同一の構成
要素には同一の参照符を付して説明を省略する。レベル
変換回路１５１は、ＰチャネルＭＯＳトランジスタＰ１
と、ＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２と、
出力回路９４とを含んで構成される。レベル変換回路１
５１の入力段の構成はレベル変換回路１３１の入力段と
同一の構成であり、信号ＯＵＴ２１が出力回路９４のト
ランジスタＮ４，Ｎ５の各ゲートに与えられる。

【００９８】出力回路９４におけるトランジスタＰ４，
Ｎ４は、出力回路３４のトランジスタＰ２，Ｎ２と類似
する構成であるけれども、トランジスタＰ４のゲートに
グランド電圧ＧＮＤが与えられ、ソースには電圧ＶＬＳ
が与えられる。トランジスタＰ４，Ｎ４の接続点の電圧
である信号ＯＵＴ２２の信号レベルは、電圧ＶＬＳ，Ｖ
ＳＳのいずれかになる。信号ＯＵＴ２１と信号ＯＵＴ２
２とは信号レベルが反転した関係となっている。

【００９９】信号ＯＵＴ２１はトランジスタＮ５のゲー
トに与えられ、信号ＯＵＴ２２はトランジスタＮ６のゲ
ートに与えられているので、トランジスタＮ５，Ｎ６と
のいずれか一方が導通し、他方が遮断される。トランジ
スタＮ５，Ｎ６によって、ソースに電圧ＶＣＣが与えら
れているトランジスタＰ５，Ｐ６の導通／遮断が制御さ
れ、出力信号ＯＵＴの信号レベルが定められる。

【０１００】図２１はレベル変換回路１５１ａを示す。
レベル変換回路１５１ａは、レベル変換回路１５１にお
けるトランジスタＮ１２に置換えて、ゲートにグランド
電圧ＧＮＤが与えられているトランジスタＮ１３が設け
られている。動作については、レベル変換回路１５１と
同一である。

【０１０１】以上のように本実施の形態によれば、実施
の第１形態と同様の効果を得ることができるとともに、
レベル変換回路１３１，１４１，１５１，１５１ａが負
電源仕様で動作する際に、負荷として動作するトランジ
スタＮ１２をトランジスタＮ１１に対して並列に設けて
いるので、等価的に示されるコンデンサＣに蓄えられた
電荷を速やかに放電することができ、入力信号ＩＮが立
上がるときの信号の遅延時間を短くすることができる。
また、トランジスタＮ１２が設けられることで、信号Ｏ
ＵＴ１の信号レベルが引下げられるので、コンデンサＣ
に蓄えられる電荷が少なくなり、電荷の放電に要する時
間が短くなり、入力信号ＩＮが立上がるときの信号の遅
延時間を短くすることができる。

【０１０２】図２２は、本発明の実施の第３の形態であ
るレベル変換回路１６１に示す。レベル変換回路１６１
において、レベル変換回路３１と同一の構成要素には同
一の参照符を付して説明を省略する。レベル変換回路１
６１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎチャ
ネルＭＯＳトランジスタＮ１１，Ｎ１２，Ｎ１４と、出
力回路３４とを含んで構成される。

【０１０３】レベル変換回路１６１の特徴は、トランジ
スタＮ１２のドレインとトランジスタＰ１のドレインと
の間でトランジスタＮ１２に直列に、抵抗として動作す
るトランジスタＮ１４が設けられていることである。ト
ランジスタＮ１４のソースはトランジスタＮ１２のドレ
インに接続されており、さらにドレインとゲートとが接
続されている。

【０１０４】レベル変換回路１６１におけるトランジス
タＮ１１，Ｎ１２の動作については、レベル変換回路１
３１と同一であるので説明を省略する。レベル変換回路
１６１では、トランジスタＮ１２に直列にトランジスタ
Ｎ１４が接続されており、負電源用負荷としての抵抗値
が上昇している。トランジスタＰ１のドレイン電圧が信
号ＯＵＴ３１としてレベル変換回路３４のトランジスタ
Ｎ２のゲートに与えられる。

【０１０５】図２３は、実施の第３形態の他の構成例で
あるレベル変換回路１７１の回路図である。レベル変換
回路１７１において、レベル変換回路１６１と同一の構
成要素には同一の参照符を付して説明を省略する。レベ
ル変換回路１７１は、ＰチャネルＭＯＳトランジスタＰ
１と、ＮチャネルＭＯＳトランジスタＮ１１，Ｎ１２，
Ｎ１４と、出力回路８４とを含んで構成される。レベル
変換回路１７１の入力段は、レベル変換回路１６１の入
力段の構成と同一であり、信号ＯＵＴ３１が出力回路８
４のトランジスタＰ３，Ｎ３の各ゲートに与えられる。

【０１０６】図２４は、実施の第３形態のさらに他の構
成例であるレベル変換回路１８１の回路図である。レベ
ル変換回路１８１において、レベル変換回路１６１と同
一の構成要素には同一の参照符を付して説明を省略す
る。レベル変換回路１８１は、ＰチャネルＭＯＳトラン
ジスタＰ１と、ＮチャネルＭＯＳトランジスタＮ１１，
Ｎ１２，Ｎ１４と、出力回路９４とを含んで構成され
る。レベル変換回路１８１の入力段は、レベル変換回路
１６１の入力段の構成と同一であり、信号ＯＵＴ３１が
出力回路９４のトランジスタＮ４，Ｎ５の各ゲートに与
えられる。信号ＯＵＴ３１の信号レベルを反転させた信
号ＯＵＴ３２はトランジスタＮ６のゲートに与えられ
る。

【０１０７】図２５はレベル変換回路１８１ａを示す。
レベル変換回路１８１ａは、レベル変換回路１８１にお
けるトランジスタＮ１２に置換えて、ゲートにグランド
電圧ＧＮＤが与えられているトランジスタＮ１３が設け
られている。動作についてはレベル変換回路１８１と同
一である。

【０１０８】以上のように本実施例によれば、実施の第
１形態と同一の効果を得ることができるとともに、レベ
ル変換回路１６１，１７１，１８１，１８１ａが正電源
仕様であるか負電源仕様であるかによって、導通時の抵
抗値が変化するトランジスタＮ１２に直列に、抵抗とし
て動作するトランジスタＮ１４が設けられているので、
負電源仕様で動作する際の合成抵抗の値をトランジスタ
Ｎ１４の抵抗値で制御することができる。また、トラン
ジスタＮ１４は正電源仕様の場合には信号ＯＵＴ１の信
号レベルを引下げることができ、入力反転レベルのマー
ジンを増やすことができる。トランジスタを抵抗として
動作させているので、同一の抵抗値の抵抗を形成する場
合に比べて、レベル変換回路を小さく形成することがで
きる。

【０１０９】図２６は、本発明の実施の第４の形態であ
るレベル変換回路１９１を示す。レベル変換回路１９１
において、レベル変換回路３１と同一の構成要素には同
一の参照符を付して説明を省略する。レベル変換回路１
９１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎチャ
ネルＭＯＳトランジスタＮ１１，Ｎ１２と、抵抗Ｒ１
と、出力回路３４とを含んで構成される。

【０１１０】レベル変換回路１９１の特徴は、トランジ
スタＮ１２のドレインとトランジスタＰ１のドレインと
の間で、トランジスタＮ１２に直列に抵抗Ｒ１が設けら
れていることである。レベル変換回路１９１におけるト
ランジスタＮ１１，Ｎ１２の動作については、レベル変
換回路１３１と同一であるので説明を省略する。レベル
変換回路１９１では、トランジスタＮ１２に直列に抵抗
Ｒ１が接続されており、負電源用負荷としての抵抗値が
上昇している。トランジスタＰ１のドレイン電圧が信号
ＯＵＴ４１として出力回路３４のトランジスタＮ２のゲ
ートに与えられる。

【０１１１】図２７は、実施の第４形態の他の構成例で
あるレベル変換回路２０１を示す。レベル変換回路２０
１において、レベル変換回路１９１と同一の構成要素に
は同一の参照符を付して説明を省略する。レベル変換回
路２０１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎ
チャネルＭＯＳトランジスタＮ１１，Ｎ１２と、抵抗Ｒ
１と、出力回路８４とを含んで構成される。レベル変換
回路２０１の入力段の構成は、レベル変換回路１９１の
入力段の構成と同一であり、信号ＯＵＴ４１が出力回路
８４のトランジスタＮ３，Ｐ３のゲートに与えられる。

【０１１２】図２８は、実施の第４形態のさらに他の構
成例であるレベル変換回路２１１の回路図である。レベ
ル変換回路２１１において、レベル変換回路１９１と同
一の構成要素には同一の参照符を付して説明を省略す
る。レベル変換回路２１１は、ＰチャネルＭＯＳトラン
ジスタＰ１と、ＮチャネルＭＯＳトランジスタＮ１１，
Ｎ１２と、抵抗Ｒ１と、出力回路９４とを含んで構成さ
れる。レベル変換回路２１１の入力段の構成は、レベル
変換回路１９１の入力段の構成と同一であり、信号ＯＵ
Ｔ４１が出力回路９４のトランジスタＮ４，Ｎ５のゲー
トに与えられる。信号ＯＵＴ４１の信号レベルを反転さ
せた信号ＯＵＴ４２は、トランジスタＮ６のゲートに与
えられる。

【０１１３】図２９はレベル変換回路２１１ａを示す。
レベル変換回路２１１ａは、レベル変換回路２１１にお
けるトランジスタＮ１２に置換えて、ゲートにグランド
電圧ＧＮＤが与えられているトランジスタＮ１３が設け
られている。動作についてはレベル変換回路２１１と同
一である。

【０１１４】以上のように本実施の形態によれば、実施
の第１形態と同一の効果を得ることができるとともに、
レベル変換回路１９１，２０１，２１１，２１１ａが正
電源仕様であるか負電源仕様であるかによって、導通時
の抵抗値が変化するトランジスタＮ１２に直列に、抵抗
Ｒ１が設けられているので、負電源仕様で動作する際の
合成抵抗の値を、抵抗Ｒ１の抵抗値を制御することによ
って定めることができる。また、トランジスタＮ１４は
正電源仕様の場合には信号ＯＵＴ１の信号レベルを引下
げることができ、入力反転レベルのマージンを増やすこ
とができる。

【０１１５】図３０は、本発明の実施の第５の形態であ
るレベル変換回路２２１を示す。レベル変換回路２２１
において、レベル変換回路１０１と同一の構成要素には
同一の参照符を付して説明を省略する。レベル変換回路
２２１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎチ
ャネルＭＯＳトランジスタＮ１１と、抵抗回路２２２
と、出力回路３４とを含んで構成される。レベル変換回
路２２１の特徴は、トランジスタＮ１１に対して並列に
抵抗回路２２２が設けられていることである。

【０１１６】抵抗回路２２２は、抵抗接続されたｎ個の
ＮチャネルＭＯＳトランジスタＮＴ１〜ＮＴｎ（ｎは２
以上の整数；総称するときには参照符ＮＴを用いる）を
直列に接続することによって構成されている。直列に接
続されるトランジスタＮＴ鋸数ｎは、以下に示す式
（９）に基づいて定められる。なお、各トランジスタＮ
Ｔのしきい値電圧を電圧Ｖｔｈとする。

【０１１７】ｎ×Ｖｔｈ＝ＶＣＣ×ＶＳＳ …（９）直列に接続されたトランジスタＮＴは、信号ＯＵＴ５１
の信号レベルが電圧ＶＣＣよりも高くなると抵抗として
動作する。したがって、トランジスタＮＴはレベル変換
回路２２１が負電源仕様で動作する場合のみ抵抗として
動作する。

【０１１８】図３１は、実施の第５形態の他の構成例で
あるレベル変換回路２３１を示す。レベル変換回路２３
１において、レベル変換回路１１１と同一の構成要素に
は同一の参照符を付して説明を省略する。レベル変換回
路２３１は、ＰチャネルＭＯＳトランジスタＰ１と、Ｎ
チャネルＭＯＳトランジスタＮ１１と、抵抗回路２２２
と、出力回路８４とを含んで構成される。レベル変換回
路２３１の入力段の構成は、レベル変換回路２２１の入
力段の構成と同一であり、信号ＯＵＴ５１が出力回路８
４のトランジスタＰ３，Ｎ３のゲートに与えられる。

【０１１９】図３２は、実施の第５形態のさらに他の構
成例であるレベル変換回路２４１の回路図である。レベ
ル変換回路２４１において、レベル変換回路１２１と同
一の構成要素には同一の参照符を付して説明を省略す
る。レベル変換回路２４１は、ＰチャネルＭＯＳトラン
ジスタＰ１と、ＮチャネルＭＯＳトランジスタＮ１１
と、抵抗回路２２２と、出力回路９４とを含んで構成さ
れる。レベル変換回路２４１の入力段の構成は、レベル
変換回路２２１の入力段の構成と同一であり、信号ＯＵ
Ｔ５１が出力回路９４のトランジスタＮ４，Ｎ５のゲー
トに与えられる。信号ＯＵＴ５１の信号レベルを反転さ
せた信号ＯＵＴ５２は、トランジスタＮ６のゲートに与
えられる。

【０１２０】以上のように本実施の形態によれば、実施
の第１形態と同一の効果を得ることができるとともに、
負電源仕様で動作する際に、電圧ＶＣＣと電圧ＶＳＳと
の差が大きく、トランジスタＮ１１と並列に設ける抵抗
の抵抗値を大きく定める必要がある場合であっても、抵
抗として動作する複数個のトランジスタを直列に接続し
て、所望の抵抗値の抵抗を形成しているので、集積回路
化したときに基板の面積を小さくすることができる。

【０１２１】なお、上述の各実施の形態において、入力
段を構成するトランジスタＰ１，Ｎ１などは、高電圧が
印加されないので耐圧の低い構成とすることができ、２
０〜４０Ｖの電圧が印加される出力段の構成よりも回路
部分が小さくなり、レベル変換回路の面積を小さくする
ことができる。また、レベル変換回路を構成する入力段
および出力段のトランジスタを２０〜４０Ｖの電圧が印
加されても動作可能な、いわゆる中耐圧の構成とするこ
とによって、入力段と出力段とを異なる耐圧の構成とす
る場合に比べて特性のばらつきを抑えることができる。

【０１２２】

【発明の効果】以上のように本発明によれば、第３電圧
レベルを基準電圧レベルから第１電圧レベル側とするか
第２電圧レベル側とするかによって、入力信号の信号レ
ベルに応じて出力される信号のレベルを基準電圧レベル
に対して、たとえば正の電圧か負の電圧とすることがで
き、出力側スイッチング手段に供給する電圧に応じて入
力信号のレベルを正負いずれにも変換することができ
る。

【０１２３】また本発明によれば、第３電圧レベルが基
準電圧レベルに対して第１電圧レベル側であるか第２電
圧レベル側であるかで、第３電圧レベルが入力信号の基
準電圧レベルよりも第１電圧レベル側に定められるとき
に動作する第１負荷手段、および第３電圧レベルが入力
信号の基準電圧レベルよりも第２電圧レベル側に定めら
れるときに動作する第２負荷手段のうちのいずれか一方
の負荷手段が動作することとなるので、第１負荷手段の
特性と第２負荷手段の特性とをそれぞれ異なる特性とす
ることで、第３電圧レベルとして供給される電圧レベル
に応じて、入力信号のレベルを基準電圧レベルに対し
て、たとえば正負いずれに変換する場合でも適合する特
性の負荷手段を動作させることができる。

【０１２４】さらに本発明によれば、第３電圧レベルが
基準電圧レベルに対して第１電圧レベル側か第２電圧レ
ベル側かに応じて、第１および第２負荷手段の抵抗値が
それぞれ定まり、いずれか一方の負荷手段が負荷として
動作するので、第１負荷手段の特性と第２負荷手段の特
性とをそれぞれ異なる特性とすることで、第３電圧レベ
ルとして供給される電圧レベルに応じて、入力信号のレ
ベルを基準電圧レベルに対して、たとえば正負いずれに
変換する場合でも適合する特性の負荷手段を動作させる
ことができる。

【０１２５】またさらに本発明によれば、常に導通状態
になるように制御電極に第１電圧レベルの電源電圧が与
えられている第１負荷手段の抵抗値は、入力側スイッチ
ング素子が導通状態であるときの抵抗値よりも大きく、
遮断状態であるときの抵抗値よりも小さく定められてい
るので、出力側スイッチング手段の制御端子には入力側
スイッチング素子が導通状態であるときには、入力側ス
イッチング素子の一方出力電極に与えられている第１電
圧レベルである電源電圧を与え、遮断状態であるときに
は、第１負荷手段における負荷素子の他方出力電極に与
えられている第２電圧レベルである電源電圧を与えるこ
とができる。

【０１２６】またさらに本発明によれば、常に導通状態
になるように制御電極に第１電圧レベルの電源電圧が与
えられている第２負荷手段の抵抗値は、入力側スイッチ
ング素子が導通状態であるときの抵抗値よりも大きく、
遮断状態であるときの抵抗値よりも小さく定められてい
るので、出力側スイッチング手段の制御端子には入力側
スイッチング素子が導通状態であるときには、入力側ス
イッチング素子の一方出力電極に与えられている第１電
圧レベルである電源電圧を与え、遮断状態であるときに
は、第１負荷手段における負荷素子の他方出力電極に与
えられている第２電圧レベルである電源電圧を与えるこ
とができる。

【０１２７】またさらに本発明によれば、入力信号の電
圧レベルが基準電圧に対して第１電圧レベル側になるか
第２電圧レベル側になるかに応じて、第３および第４電
圧レベルの電源電圧を選択的に出力することができる。

【０１２８】またさらに本発明によれば、制御端子を介
して各制御電極に与えられる入力側スイッチング素子の
他方出力電極の電圧レベルに応じて、一方および他方ス
イッチング素子のいずれか一方のみを導通させて信号出
力端子に電圧を出力しているので、それぞれ異なる電圧
レベルの電源電圧が制御電極に供給される一方および他
方電源端子間が導通することがなく、出力側スイッチン
グ手段を流れる電流を少なくすることができる。

【０１２９】またさらに本発明によれば、出力側スイッ
チング手段は第１スイッチング素子と第２スイッチング
素子とブリッジ回路とを含んで構成されており、第１お
よび第２スイッチング素子の各他方出力電極の電圧レベ
ルがブリッジ回路に供給される。ブリッジ回路は、第１
スイッチング素子と同一の導電型式を有する第３および
第４スイッチング素子、および第２スイッチング素子と
同一の導電型式を有する第５および第６スイッチング素
子によって形成される。第５および第６スイッチング素
子の一方出力電極は、他方電源端子に接続され、第３お
よび第４スイッチング素子の一方出力電極は、一方電源
端子に接続される。第３および第５スイッチング素子の
他方出力電極および第４スイッチング素子の制御電極
は、共通に接続される。また、第４および第６スイッチ
ング素子の他方出力電極および第３スイッチング素子の
制御電極は共通に接続され、信号出力端子に接続され
る。入力側スイッチング素子の他方出力電極の電圧レベ
ルと反転した電圧レベルとによって、ブリッジ回路から
出力される電圧レベルを定めているので、それぞれ異な
る電圧レベルの電源電圧が供給される一方および他方電
源端子間が導通することがなく、出力側スイッチング手
段を流れる電流を少なくすることができる。

【図面の簡単な説明】

【図１】本発明の実施の第１の形態であるレベル変換回
路３１の構成を示す回路図である。

【図２】ゲートドライバ４１の構成を示すブロック図で
ある。

【図３】表示装置５１の構成を示すブロック図である。

【図４】ゲートドライバ４１における入力と出力との関
係を示す図である。

【図５】ゲートドライバ４１における各信号のタイミン
グチャートである。

【図６】正電源仕様である場合のレベル変換回路３１の
動作を説明するための図である。

【図７】レベル変換回路３１における電圧ＶＬＳの電圧
値と信号ＯＵＴ１の信号レベルとの関係を示すグラフで
ある。

【図８】ゲートドライバ４１ａの構成を示すブロック図
である。

【図９】ゲートドライバ４１ａにおける入力と出力との
関係を示す図である。

【図１０】実施の第１形態の他の構成例であるレベル変
換回路８１の回路図である。

【図１１】実施の第１形態のさらに他の構成例であるレ
ベル変換回路９１の回路図である。

【図１２】正電源仕様および負電源仕様であるときのレ
ベル変換回路３１，８１，９１の等価回路図である。

【図１３】レベル変換回路１０１の回路図である。

【図１４】レベル変換回路１１１の回路図である。

【図１５】レベル変換回路１２１の回路図である。

【図１６】本発明の実施の第２の形態であるレベル変換
回路１３１の構成を示す回路図である。

【図１７】レベル変換回路１３１における入力信号と出
力信号との関係を示す図である。

【図１８】レベル変換回路１３１における電圧ＶＬＳの
電圧値と信号ＯＵＴ２１の信号レベルとの関係を示す図
である。

【図１９】実施の第２形態の他の構成例であるレベル変
換回路１４１の回路図である。

【図２０】実施の第２形態のさらに他の構成例であるレ
ベル変換回路１５１の回路図である。

【図２１】レベル変換回路１５１に類似するレベル変換
回路１５１ａの回路図である。

【図２２】本発明の実施の第３の形態であるレベル変換
回路１６１の構成を示す回路図である。

【図２３】実施の第３形態の他の構成例であるレベル変
換回路１７１の回路図である。

【図２４】実施の第３形態のさらに他の構成例であるレ
ベル変換回路１８１の回路図である。

【図２５】レベル変換回路１８１に類似するレベル変換
回路１８１ａの回路図である。

【図２６】本発明の実施の第４の形態であるレベル変換
回路１９１の構成を示す回路図である。

【図２７】実施の第４形態の他の構成例であるレベル変
換回路２０１の回路図である。

【図２８】実施の第４形態のさらに他の構成例であるレ
ベル変換回路２１１の回路図である。

【図２９】レベル変換回路２１１に類似するレベル変換
回路２１１ａの回路図である。

【図３０】本発明の実施の第５の形態であるレベル変換
回路２２１の構成を示す回路図である。

【図３１】実施の第５形態の他の構成例であるレベル変
換回路２３１の回路図である。

【図３２】実施の第５形態のさらに他の構成例であるレ
ベル変換回路２４１の回路図である。

【図３３】従来、一般的に用いられているゲートドライ
バ１１の構成を示すブロック図である。

【図３４】ゲートドライバ１１に含まれるレベルシフタ
１３の回路図である。

【図３５】ゲートドライバ１１における入力と出力との
関係を示す図である。

【図３６】従来の他の技術であるゲートドライバ１１ａ
の構成を示すブロック図である。

【図３７】ゲートドライバ１１ａに含まれるレベルシフ
タ１７の回路図である。

【図３８】ゲートドライバ１１ａにおける入力と出力と
の関係を示す図である。

【符号の説明】

２０，３１，８１，９１，１０１，１１１，１２１，１
３１，１４１，１５１，１５１ａ，１６１，１７１，１
８１，１８１ａ，１９１，２０１，２１１，２１１ａ，
２２１，２３１，２４１レベル変換回路３２スイッチング素子３３負荷３４，８４，９４出力回路３６制御端子３７一方電源端子３８他方電源端子３９信号出力端子４１，４１ａゲートドライバ４２，４２ａシフトレジスタ４３，４３ａレベルシフタ４４，４４ａ出力バッファ５１表示装置５２ソースドライバ５３液晶表示パネル５４制御回路５５電源回路Ｐ１〜Ｐ６ＰチャネルＭＯＳトランジスタＮ１〜Ｎ６，Ｎ１１〜Ｎ１４，ＮＴ１〜ＮＴｎＮチャ
ネルＭＯＳトランジスタ

Claims

(57)【特許請求の範囲】

【請求項１】信号入力端子に与えられ、第１電圧レベ
ルと第２電圧レベルとの間を基準電圧レベルとして、所
定振幅内で変化する入力信号を、異なる電圧レベルを基
準とするように変換するレベル変換回路において、一方出力電極、他方出力電極および制御電極を備え、一
方出力電極は第１電圧レベルの電源電圧に接続され、他
方出力電極には第２電圧レベルの電源電圧が供給され、
制御電極は信号入力端子に接続され、入力信号の所定振
幅内の電圧レベルをしきい値とし、入力信号が第１電圧
レベル側となるか第２電圧レベル側となるかに応じて、
一方出力電極および他方出力電極間が遮断または導通す
るようにそれぞれ変化する入力側スイッチング素子と、入力側スイッチング素子の他方出力電極と第２電圧レベ
ルの電源電圧との間に接続される入力側負荷手段と、一方電源端子、他方電源端子、信号出力端子および制御
端子を備え、一方電源端子には第３電圧レベルの電源電
圧が供給され、他方電源端子には第２電圧レベルが第１
電圧レベルから異なる方向に、第３電圧レベルとは異な
る第４電圧レベルの電源電圧が供給され、制御端子は入
力側スイッチング素子の他方出力電極に接続され、第１
電圧レベルと第２電圧レベルとの間の電圧レベルのしき
い値を有し、他方出力電極の電圧レベルがしきい値より
も第１電圧レベル側となるか第２電圧レベル側になるか
に応じて、信号出力端子から第３電圧レベル寄りまたは
第４電圧レベル寄りの電圧をそれぞれ導出する出力側ス
イッチング手段とを含むことを特徴とするレベル変換回
路。
【請求項２】前記入力側負荷手段は、前記第３電圧レ
ベルが前記入力信号の基準電圧レベルよりも前記第１電
圧レベル側のときに動作する第１負荷手段と、前記第２
電圧レベル側のときに動作する第２負荷手段とを含むこ
とを特徴とする請求項１記載のレベル変換回路。
【請求項３】前記第１負荷手段および前記第２負荷手
段は並列に接続され、前記第３電圧レベルが前記入力信
号の基準レベルよりも前記第１電圧レベル側のときに
は、第２負荷手段の抵抗値は第１負荷手段の抵抗値より
も大きくなり、前記第２電圧レベル側のときには、第１
負荷手段の抵抗値は第２負荷手段の抵抗値よりも大きく
なることを特徴とする請求項２記載のレベル変換回路。
【請求項４】前記第１負荷手段は、一方出力電極、他
方出力電極および制御電極を備え、一方出力電極は前記
第２電圧レベルの電源電圧に接続され、制御電極は前記
第３電圧レベルの電源電圧に接続され、他方出力電極は
前記入力側スイッチング素子の他方出力電極側に接続さ
れて常に導通状態となり、導通状態の抵抗値が入力側ス
イッチング素子の導通状態の抵抗値よりも大きく、遮断
状態の抵抗値よりも小さい負荷素子を有することを特徴
とする請求項３記載のレベル変換回路。
【請求項５】前記第２負荷手段は、一方出力電極、他
方出力電極および制御電極を備え、一方出力電極は前記
第２電圧レベルの電源電圧に接続され、制御電極は前記
第１電圧レベルの電源電圧に接続され、他方出力電極は
前記入力側スイッチング素子の他方出力電極側に接続さ
れて常に導通状態となり、導通状態の抵抗値が入力側ス
イッチング素子の導通状態の抵抗値よりも大きく、遮断
状態の抵抗値よりも小さい負荷素子を有することを特徴
とする請求項３記載のレベル変換回路。
【請求項６】前記出力側スイッチング手段は、一方出力電極、他方出力電極および制御電極を備え、一
方出力電極は前記他方電源端子に接続され、他方出力電
極には前記信号出力端子が接続され、制御電極は前記制
御端子に接続され、前記第１電圧レベルと前記第２電圧
レベルとの間の電圧レベルのしきい値を有するスイッチ
ング素子と、スイッチング素子の他方出力電極と前記一方電源端子と
の間に接続される出力側負荷手段とを含むことを特徴と
する請求項１記載のレベル変換回路。
【請求項７】前記出力側スイッチング手段は、一方出力電極、他方出力電極および制御電極を備えて前
記入力側スイッチング素子と同一の導電型式を有し、一
方出力電極は前記一方電源端子に接続され、他方出力電
極には前記信号出力端子が接続され、制御電極は前記制
御端子に接続される一方スイッチング素子と、一方出力電極、他方出力電極および制御電極を備えて前
記入力側スイッチング素子とは相補的な導電型式を有
し、一方出力電極は前記他方電源端子に接続され、他方
出力電極には前記信号出力端子が接続され、制御電極は
前記制御端子に接続される他方スイッチング素子とを含
むことを特徴とする請求項１記載のレベル変換回路。
【請求項８】前記出力側スイッチング手段は、一方出力電極、他方出力電極および制御電極を備えて前
記入力側スイッチング素子と同一の導電型式を有し、一
方出力電極は前記第１電圧レベルの電源電圧に接続さ
れ、制御電極に前記入力信号の基準電圧レベルが与えら
れ、常に導通状態となっている第１スイッチング素子
と、一方出力電極、他方出力電極および制御電極を備えて前
記入力側スイッチング素子とは相補的な導電型式を有
し、一方出力電極は前記第２電圧レベルの電源電圧に接
続され、他方出力電極は第１スイッチング素子の他方出
力電極に接続され、制御電極は前記制御端子に接続さ
れ、第１電圧レベルと第２電圧レベルとの間のしきい値
を有する第２スイッチング素子と、第１スイッチング素子と同一の導電型式を有する第３お
よび第４スイッチング素子、および第２スイッチング素
子と同一の導電型式を有する第５および第６スイッチン
グ素子によって形成されるブリッジ回路であって、第５および第６スイッチング素子の一方出力電極は前記
他方電源端子に接続され、第３および第４スイッチング
素子の一方出力電極は前記一方電源端子に接続され、第
３および第５スイッチング素子の他方出力電極および第
４スイッチング素子の制御電極が共通接続され、第４お
よび第６スイッチング素子の他方出力電極および第３ス
イッチング素子の制御電極が共通接続されて前記信号出
力端子に接続され、第６スイッチング素子の制御電極は
一方スイッチング素子の他方出力電極に接続されるブリ
ッジ回路とを含むことを特徴とする請求項１記載のレベ
ル変換回路。