JP5506301B2 - ミュート回路およびそれを用いたオーディオ処理回路 - Google Patents

ミュート回路およびそれを用いたオーディオ処理回路 Download PDF

Info

Publication number
JP5506301B2
JP5506301B2 JP2009207660A JP2009207660A JP5506301B2 JP 5506301 B2 JP5506301 B2 JP 5506301B2 JP 2009207660 A JP2009207660 A JP 2009207660A JP 2009207660 A JP2009207660 A JP 2009207660A JP 5506301 B2 JP5506301 B2 JP 5506301B2
Authority
JP
Japan
Prior art keywords
mute
circuit
transistor
negative voltage
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009207660A
Other languages
English (en)
Other versions
JP2011061395A (ja
Inventor
武徳 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009207660A priority Critical patent/JP5506301B2/ja
Publication of JP2011061395A publication Critical patent/JP2011061395A/ja
Application granted granted Critical
Publication of JP5506301B2 publication Critical patent/JP5506301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、オーディオ信号のミュート技術に関する。
各種オーディオ機器は、電源の投入・遮断時、たとえば機器の起動時において、ポップ音、ポップアップノイズもしくはボツ音などと呼ばれるノイズが発生する。このポップ音は、電源の投入にともない、スピーカに入力される電気信号のレベルが急激に変化することにより発生する。ポップ音を抑制するために、特許文献1に記載されるようなMOSFETを用いたミュート回路が用いられる。ミュート回路は、ユーザの指示に応じた無音状態を実現するためにも利用される。
特開2001−223537号公報 特開2009−159043号公報 特開2005−303554号公報
図1(a)、(b)は、ミュート回路を備えるオーディオシステムの構成例を示す回路図である。
ヘッドホン端子HTには、ヘッドホン204が接続される。ヘッドホン端子HTは、ライン出力用の端子であってもよい。
オーディオ処理回路210は、オーディオ信号SAUDを増幅し、ヘッドホン204を駆動する。ヘッドホンアンプ212により増幅されたオーディオ信号SAMPは、ヘッドホンアンプ212の出力とヘッドホン端子HTの間に直列に設けられた出力抵抗Roおよび出力キャパシタCoを介して、ヘッドホン204へと供給される。
オーディオシステム200a、200bは、ヘッドホン端子HTを接地電位(0V)に固定することにより、ミュート状態を実現する。オーディオシステム200a、200bは、ミュート用のNPN型バイポーラトランジスタ(以下、ミュートトランジスタ)202を備える。ミュートトランジスタ202のエミッタは接地され、そのコレクタはヘッドホン端子HTに接続される。オーディオ処理回路210は、ミュートトランジスタ202のベース電位を制御することで、そのオン、オフを制御する。
ミュート制御信号MUTEは、ミュート状態とすべきとき、アサート(たとえばローレベル)され、オーディオ信号SAUDをヘッドホン204から出力すべきとき(非ミュート状態)、ネゲート(ハイレベル)される。
図1(a)において、バッファ(インバータ)214により反転されたミュート制御信号#MUTE(#は論理反転を示す)が、抵抗R10を介してミュートトランジスタ202のベースに入力される。バッファ214が出力するミュート制御端子#MUTEは、ハイレベルのとき電源電圧Vdd、ローレベルのとき接地電圧(0V)となる。
非ミュート状態において、ヘッドホン端子HTを伝搬するオーディオ信号SAUDは、接地電圧0Vを中心として、正負両方向にスイングする。ミュートトランジスタ202のベース電圧が接地電圧0Vに固定された状態で、ヘッドホン端子HTつまりミュートトランジスタ202のコレクタの電位が負方向にスイングすると、ミュートトランジスタ202のベースコレクタ間が順バイアスされ、コレクタの電位が−0.7V付近にクランプ(クリップ)される。つまりオーディオ信号SAUDの振幅レンジが制限され、その振幅レンジ外でヘッドホン204に入力されるオーディオ信号SAUDが歪むという問題が発生する。
図1(b)の回路では、非ミュート状態において、ミュートトランジスタ202のベースをハイインピーダンス(オープン)状態とすることにより、図1(a)において生ずる問題を解消できる。具体的には、ミュートトランジスタ202のベースに対して、PNP型のバイポーラトランジスタ203がダーリントン接続されている。抵抗R11は、トランジスタ203のベースを電源電圧Vddにプルアップする。ミュート状態では、バッファ214、216がミュート制御信号MUTEに応じてトランジスタ203をオンし、ミュートトランジスタ202のベースがハイレベル(Vdd)となる。非ミュート状態ではトランジスタ203がオフし、ミュートトランジスタ202のベースはハイインピーダンスとなる。その結果、オーディオ信号SAUDがクランプされるという問題が解消される。
しかしながら、図1(b)の回路では、非ミュート状態においてミュートトランジスタ202のベースが、外乱の影響を受けやすいという問題が生ずる。たとえば、ミュートトランジスタ202のベースに、非常に強い外乱ノイズが混入すると、ミュートトランジスタ202がオンするおそれがある。あるいはミュートトランジスタ202のベースにオーディオ帯域の外乱ノイズが混入すると、それがコレクタに伝搬し、ヘッドホン204から聞こえてしまうおそれがある。
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、従来と異なるアプローチによって振幅レンジを拡大したミュート回路の提供にある。
本発明のある態様は、ミュート回路に関する。このミュート回路は、接地電圧を中心として正負にスイングするミュート対象のオーディオ信号が伝搬する信号ラインと、接地端子との間に設けられた、NPN型バイポーラトランジスタであるミュートトランジスタと、ミュート状態において、ミュートトランジスタのベースに正電圧の制御信号を出力してミュートトランジスタをオンし、非ミュート状態において、ミュートトランジスタのベースに負電圧の制御信号を出力してミュートトランジスタをオフするミュート制御回路と、を備える。
負電圧の制御信号の電圧レベルを−VNEG、ダイオードの順方向電圧をVfと書くとき、ミュートトランジスタのコレクタ端子のオーディオ信号は、−(Vf+VNEG)でクランプされる。つまり、負電圧のレベルを低下させるほど、再生可能なオーディオ信号の振幅レンジを広げることができる。もしくは、再生すべきオーディオ信号の振幅レンジに応じて負電圧のレベルを決定することができる。
ミュート制御回路は、正の電源電圧を受け、負電圧を生成する負電圧生成回路と、電源電圧と接地電圧のいずれかのレベルをとる制御信号を受け、電源電圧と負電圧のいずれかのレベルをとる制御信号にレベルシフトするレベルシフト回路と、を含み、レベルシフトされた制御信号を、ミュートトランジスタのベースに出力してもよい。
負電圧生成回路は、反転型のチャージポンプ回路または反転型のコッククロフトウォルトン回路であってもよい。負電圧生成回路に要求される電流能力は低くてよいため、小型のチャージポンプ回路またはコッククロフトウォルトン回路を用いることで、回路面積の増大を抑制できる。
本発明の別の態様は、オーディオ処理回路である。このオーディオ処理回路は、オーディオ信号を増幅するアンプと、アンプの出力の後段に設けられた直流阻止キャパシタにより直流成分が除去されたオーディオ信号をミュートする上述のミュート回路と、を備える。
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明に係るミュート回路によれば、振幅レンジを拡大することができる。
図1(a)、(b)は、ミュート回路を備えるオーディオシステムの構成例を示す回路図である。 実施の形態に係るミュート回路を備えるオーディオシステムの構成を示す回路図である。 図2のオーディオシステムの動作を示す図である。 図4(a)、(b)は、図2のオーディオ処理回路の具体的な構成例を示す回路図である。 比較技術に係るオーディオシステムの構成を示すブロック図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
図2は、実施の形態に係るミュート回路を備えるオーディオシステムの構成を示す回路図である。オーディオシステム100は、携帯型音楽プレイヤ、テレビ、音楽再生機能付きの携帯電話端末、デジタルスチルカメラ、デジタルビデオカメラなどの電子機器に搭載される。電子機器は、スピーカやヘッドホン(イヤホン)などの電気音響変換素子に対して、あるいは外部の電子機器に対して、増幅したオーディオ信号を出力する。以下、オーディオシステム100としてヘッドホン4からオーディオ信号を出力する場合を例に説明する。
オーディオシステム100は、オーディオ処理回路10、出力抵抗Ro、出力キャパシタCo、ヘッドホン4、ミュートトランジスタ2、抵抗R1を備える。
オーディオ処理回路10は、アンプ12およびミュート制御回路20を備える。図2には、本発明の関連する部材のみが示されており、オーディオ処理回路10には、図示しないその他の回路、たとえば電源回路、D/Aコンバータ、A/Dコンバータ、オーディオ信号のエンコーダ、デコーダなどがあわせて内蔵されてもよい。
アンプ12は、図示しない音源により生成された、もしくはオーディオ処理回路10の他のブロックが生成したオーディオ信号SAUDを増幅し、増幅されたオーディオ信号SAMPを出力端子P1から出力する。出力端子P1とヘッドホン端子HTの間には、出力抵抗Roおよび出力キャパシタCoが直列に設けられる。ヘッドホン端子HTには、ヘッドホン4が接続される。なおヘッドホン端子HTには、スピーカなどの電気音響変換素子が接続されてもよいし、あるいはヘッドホン端子HTは、いわゆるラインアウト端子であってもよい。出力キャパシタCoはアンプ12により増幅されたオーディオ信号SAMPの直流成分を除去する直流阻止キャパシタ(DC-blocking Capacitor)である。
ミュート制御回路20、抵抗R1、ミュートトランジスタ2はミュート回路1を形成する。ヘッドホン端子HTと接続される信号ライン5には、接地電圧(0V)を中心として正負にスイングするオーディオ信号SOUTが伝搬する。ミュート回路1は、オーディオ信号SOUTをミュート対象とする。
ミュートトランジスタ2は、信号ライン5と接地端子GNDとの間に設けられた、NPN型バイポーラトランジスタである。具体的には、ミュートトランジスタ2のエミッタは接地され、コレクタは信号ライン5と接続される。
ミュート制御回路20は、ミュート状態において、ミュートトランジスタ2のベースに正電圧の制御信号MUTEを出力してミュートトランジスタ2をオンする。またミュート制御回路20は、非ミュート状態において、ミュートトランジスタ2のベースに負電圧の制御信号MUTEを出力してミュートトランジスタ2をオフする。抵抗R1は、ミュート制御回路20の制御端子P2からミュートトランジスタ2のベースに至るミュート信号MUTEの伝搬経路上に設けられる。
ミュート制御回路20は、負電圧生成回路22とレベルシフト回路24を含む。負電圧生成回路22は、正の電源電圧Vddを受け、負電圧(−VNEG)を生成する。後述するように負電圧生成回路22は、反転型のチャージポンプ回路または反転型のコッククロフトウォルトン回路を用いて構成することができる。
レベルシフト回路24は、ハイレベルとして電源電圧Vdd、ローレベルとして接地電圧(0V)のいずれかをとる制御信号S1を受ける。制御信号S1は、ミュート状態においてハイレベル、非ミュート状態においてローレベルをとる。レベルシフト回路24は、制御信号S1のローレベルを、負電圧生成回路22からの負電圧(−VNEG)にレベルシフトし、ミュート制御信号MUTEを生成する。つまりミュート制御信号MUTEは、ミュート状態においてハイレベル(電源電圧Vdd)、非ミュート状態においてローレベル(負電圧−VNEG)をとる。
図3は、図2のオーディオシステム100の動作を示す図である。実線は図2のオーディオシステム100の、一点鎖線は図1のオーディオシステム200の動作を示す。上段は、アンプ12により増幅されたオーディオ信号SAMPを、下段はヘッドホン4に入力されるオーディオ信号SOUTを示す。オーディオ信号SAMPは、アンプ12に対するバイアス電圧Vbiasを中心としてスイングする。オーディオ信号SAMPの直流成分が出力キャパシタCoによって除去されるため、オーディオ信号SOUTは接地電圧(0V)を中心として変化する。
図1のオーディオシステム200では、オーディオ信号SOUTは正方向には電源電圧Vddまでスイングすることができるが、負方向には、−Vfまでしかスイングすることができない(一点鎖線)。つまり、大振幅のオーディオ信号はクランプされ歪んでしまう。
これに対して、図2のオーディオシステム100では、オーディオ信号SOUTは正方向に電源電圧Vddまで、負方向に−(VNEG+Vf)までスイングすることができる。つまり、振幅レンジを拡大することができる。
バイアス電圧Vbiasは、電源電圧Vddの1/2に設定される場合が多い。このとき、オーディオ信号SOUTは最大で−Vdd/2〜Vdd/2の範囲でスイングする。したがって、
−(VNEG+Vf)<−Vdd/2 …(1)
を満たすように負電圧−VNEGを生成すれば、歪みなくオーディオ信号を再生することができる。
現実的には、オーディオ信号SOUTは−Vdd/2〜Vdd/2よりも狭い範囲でスイングする。このときの振幅レンジが−VMIN〜VMAXであるとき、
−(VNEG+Vf)<−VMIN …(2)
を満たすように負電圧−VNEGを生成すれば、歪みなくオーディオ信号を再生することができる。
図4(a)、(b)は、図2のオーディオ処理回路10の具体的な構成例を示す回路図である。
図4(a)の負電圧生成回路22aは、コッククロフトウォルトン回路である。負電圧生成回路22aは、発振回路30、第1キャパシタC1、第2キャパシタC2、第1ダイオードD1、第2ダイオードD2を含む。発振回路30は、所定の周波数のクロックCLKを発生する。発振回路30は、抵抗R31、R32、キャパシタC31、インバータN1、N2を含むが、その構成は限定されない。
第1キャパシタC1は、その一端にクロックCLKを受ける。第1キャパシタC1の他端には、第1ダイオードD1および第2ダイオードD2のカソードが接続される。第2キャパシタC2は一端が接地される。第1ダイオードD1のアノードは接地され、第2ダイオードD2のアノードは、第2キャパシタC2の他端と接続される。第2キャパシタC2の他端には、負電圧−VNEGが発生する。
図4(a)のレベルシフト回路24は、トランジスタM41〜M43、抵抗R41を含むが、その構成は限定されない。トランジスタM42、M43は、出力段のインバータを構成しており、トランジスタM43のソースに、負電圧生成回路22aにより生成された負電圧−VNEGが入力される。端子P3は、負電圧−VNEGを外部に取り出すための端子であり、省略してもよい。あるいは第2キャパシタC2を、端子P3を利用してオーディオ処理回路10の外部に設けてもよい。
図4(b)において負電圧生成回路22bは反転型のチャージポンプ回路である。負電圧生成回路22bは、クロック発生回路50、トランジスタM51〜M54、フライングキャパシタCf、出力キャパシタCnを含む一般的な構成であるから、詳細な説明は省略する。フライングキャパシタCfはオーディオ処理回路10のキャパシタ端子CP1、CP2に接続され、出力キャパシタCnはその端子P3に接続される。
トランジスタM51、M53をオン、トランジスタM52、M54をオフすることで、フライングキャパシタCfが電源電圧Vddで充電される(第1ステップ)。続いて、トランジスタM52、M54をオン、トランジスタM51、M53をオフすることで、フライングキャパシタCfに蓄えられた電荷を出力キャパシタCnに転送し、出力キャパシタCnを、(−Vdd)で充電する(第2ステップ)。クロックCLKに応じて第1、第2ステップを交互に繰り返すことで負電圧−VNEGが生成される。図4(b)では、フライングキャパシタCf、出力キャパシタCnがオーディオ処理回路10に外付けされる場合を示すが、それらをオーディオ処理回路10に集積化してもよい。
本実施の形態において、負電圧生成回路22bが生成する負電圧−VNEGはレベルシフト回路24の基準電圧として利用されるものであるため、負電圧生成回路22bには、それほど高い電流能力が必要とされない。そのため負電圧生成回路22およびレベルシフト回路24を半導体基板に集積化する場合、それらの回路面積は非常に小さくて済むという利点がある。具体的には図4(a)のキャパシタC1、C2、ダイオードD1、D2のサイズは小さくてよく、図4(b)のキャパシタCf、CnおよびトランジスタM51〜M54のサイズは小さくてよい。一般的には、キャパシタの容量が最も回路面積にインパクトを与えるが、本実施の形態では、キャパシタC1、C2、Cf、Cn等の容量値は数pF、大きくても20〜30pFで足りるため、負電圧生成回路22を設けることによるオーディオ処理回路10の回路面積の増大は大きな問題とはならないというメリットがある。
このメリットは、以下の比較技術との対比によってさらに明確となる。図5は、比較技術に係るオーディオシステム100cの構成を示すブロック図である。オーディオシステム100cは、アンプ12c、負電圧生成回路60、ヘッドホン4を備える。図5のオーディオシステム100cは、負電圧生成回路60を備える点で実施の形態と共通している。ただし図5では、負電圧生成回路60により生成された負電圧−Vddは、アンプ12cの下側の電源端子に供給されている。アンプ12cの出力信号SOUTは、接地電圧を中心に、正負でスイングする信号となる。この形式では、カップリング用の出力キャパシタCoが不要であり、またミュートトランジスタ2も不要である。しかしながらこの方式は、出力信号SOUTが負方向にスイングする際に、アンプ12cが大きな電流を吸い込む(シンク)必要がある。つまり負電圧生成回路60には非常に高い電流能力が要求される。このことは負電圧生成回路60を半導体基板上にチャージポンプ回路やコッククロフトウォルトン回路を用いて集積化した場合に、キャパシタの容量つまりサイズが大きくなり、またトランジスタのサイズが大きくなることを意味する。あるいは、コイルを利用したスイッチングレギュレータが必要となるかもしれない。
実施の形態に係るオーディオシステム100では、ミュートトランジスタ2が必要となるが、負電圧生成回路22の面積が、図5の負電圧生成回路60に比べて数十分の1まで小さくできる。つまり全体の回路規模としては図1のオーディオシステム100の方が有利である。
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
100…オーディオシステム、1…ミュート回路、2…ミュートトランジスタ、4…ヘッドホン、5…信号ライン、10…オーディオ処理回路、12…アンプ、Ro…出力抵抗、Co…出力キャパシタ、R1…抵抗、20…ミュート制御回路、22…負電圧生成回路、24…レベルシフト回路、P1…出力端子、P2…ミュート制御端子、HT…ヘッドホン端子。

Claims (3)

  1. 接地電圧を中心として正負にスイングするミュート対象となるオーディオ信号が伝搬する信号ラインと、接地端子との間に設けられた、NPN型バイポーラトランジスタであるミュートトランジスタと、
    ミュート状態において、前記ミュートトランジスタのベースに正電圧の第1制御信号を出力して前記ミュートトランジスタをオンし、非ミュート状態において、前記ミュートトランジスタのベースに負電圧の前記第1制御信号を出力して前記ミュートトランジスタをオフするミュート制御回路と、
    を備え、
    前記ミュート制御回路は、
    正の電源電圧を受け、負電圧−V NEG を生成する負電圧生成回路と、
    電源電圧と接地電圧のいずれかのレベルをとる第2制御信号を受け、前記電源電圧と前記負電圧のいずれかのレベルをとる前記第1制御信号にレベルシフトするレベルシフト回路と、
    を含み、レベルシフトされた前記第1制御信号を、前記ミュートトランジスタのベースに出力し、
    前記レベルシフト回路は、
    ゲートに前記第2制御信号に応じた信号が入力され、ソースに前記電源電圧が供給され、ドレインが第1抵抗を介して前記ミュートトランジスタのベースと接続されたPチャンネルトランジスタと、
    ゲートが前記Pチャンネルトランジスタのゲートと共通に接続され、ソースに前記負電圧が供給され、ドレインが前記Pチャンネルトランジスタのドレインと接続されたNチャンネルトランジスタと、
    を含み、前記Pチャンネルトランジスタおよび前記Nチャンネルトランジスタのゲートは、第2抵抗を介して電源電圧にプルアップされ、かつ前記第2制御信号に応じてオン、オフが制御されるプルダウン用トランジスタを介して接地端子に接続されており、
    前記オーディオ信号の振幅レンジが−V MIN 〜V MAX であり、ダイオードの順方向電圧がVfであるとき、前記負電圧−V NEG は、
    −(V NEG +Vf)<−V MIN
    を満たすことを特徴とするミュート回路。
  2. 前記負電圧生成回路は、反転型のチャージポンプ回路または反転型のコッククロフトウォルトン回路であることを特徴とする請求項1に記載のミュート回路。
  3. オーディオ信号を増幅するアンプと、
    前記アンプの出力の後段に設けられた直流阻止キャパシタにより直流成分が除去されたオーディオ信号をミュートする請求項1または2に記載のミュート回路と、
    を備えることを特徴とするオーディオ処理回路。
JP2009207660A 2009-09-09 2009-09-09 ミュート回路およびそれを用いたオーディオ処理回路 Expired - Fee Related JP5506301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009207660A JP5506301B2 (ja) 2009-09-09 2009-09-09 ミュート回路およびそれを用いたオーディオ処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207660A JP5506301B2 (ja) 2009-09-09 2009-09-09 ミュート回路およびそれを用いたオーディオ処理回路

Publications (2)

Publication Number Publication Date
JP2011061395A JP2011061395A (ja) 2011-03-24
JP5506301B2 true JP5506301B2 (ja) 2014-05-28

Family

ID=43948549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207660A Expired - Fee Related JP5506301B2 (ja) 2009-09-09 2009-09-09 ミュート回路およびそれを用いたオーディオ処理回路

Country Status (1)

Country Link
JP (1) JP5506301B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3233580B2 (ja) * 1995-09-05 2001-11-26 シャープ株式会社 レベル変換回路
JP2003170587A (ja) * 2001-12-05 2003-06-17 Sharp Corp 駆動パルス生成回路と駆動パルス生成回路を用いたインクジェット記録装置
JP2005312169A (ja) * 2004-04-21 2005-11-04 Rohm Co Ltd 電圧反転型チャージポンプ回路
JP2007336310A (ja) * 2006-06-16 2007-12-27 Onkyo Corp 音響ミュート回路の制御装置
JP2009159043A (ja) * 2007-12-25 2009-07-16 Rohm Co Ltd ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法

Also Published As

Publication number Publication date
JP2011061395A (ja) 2011-03-24

Similar Documents

Publication Publication Date Title
US20050242874A1 (en) Operational transconductance amplifier input driver for class D audio amplifiers
JPWO2006132202A1 (ja) オーディオ信号増幅回路およびそれを用いた電子機器
US8654991B2 (en) Audio signal amplifier circuit
US8433078B2 (en) High perceived audio quality class D amplifier
US11881826B2 (en) Audio amplifier circuitry
US9515646B2 (en) Grounding switch method and apparatus
JP5711041B2 (ja) 容量性スピーカ駆動回路
US20090245534A1 (en) Pop noise eliminating circuit
JP5514036B2 (ja) オーディオ用増幅器およびそれを用いた電子機器
JP5506301B2 (ja) ミュート回路およびそれを用いたオーディオ処理回路
CN108718198B (zh) 一种数字模拟转换器
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
US20080144857A1 (en) Audio signal output circuit capable of decreasing pop noise
US8270635B2 (en) Microphone circuit and method for preventing microphone circuit from generating noise when reset
JP4585825B2 (ja) コンデンサマイクロホン
US7734265B2 (en) Audio muting circuit and audio muting method
JP2009094635A (ja) 音声出力装置及び音声出力方法
US10856073B2 (en) Switch arrangements
US20120013403A1 (en) Amplifier circuit
JP5192592B2 (ja) ミュート回路およびそれを用いたオーディオ信号増幅回路
CN114697809A (zh) 电容性扬声器驱动电路
TWI722279B (zh) 可避免爆音雜訊產生的音訊編解碼電路
US8803601B2 (en) Amplifying circuit
JP2009159043A (ja) ミュート回路およびそれを用いたオーディオ信号増幅回路ならびにミュートトランジスタの制御方法
TWI857400B (zh) 具揚聲器保護機制之電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318

R150 Certificate of patent or registration of utility model

Ref document number: 5506301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees