JP2000293139A - ドライバー回路 - Google Patents
ドライバー回路Info
- Publication number
- JP2000293139A JP2000293139A JP11097107A JP9710799A JP2000293139A JP 2000293139 A JP2000293139 A JP 2000293139A JP 11097107 A JP11097107 A JP 11097107A JP 9710799 A JP9710799 A JP 9710799A JP 2000293139 A JP2000293139 A JP 2000293139A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- impedance
- transfer gate
- nth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 多出力のドライバー回路において、出力オン
抵抗偏差を小さくする。 【解決手段】 第ｎのトランスファゲートのインピーダ
ンスと第１〜ｎの電源配線のインピーダンスの総和とを
加算したものが、第ｎ＋１のトランスファゲートのイン
ピーダンスと第１〜ｎ＋１の電源配線のインピーダンス
の総和とを加算したものに等しいように、各トランスフ
ァーゲートのインピーダンスを設定する。また、Ｎを出
力信号数としてＮ番目の電源配線のインピーダンスをＲ
ＬＯとし、かつｎを１からＮまでの任意の数として、ｎ
番目の電源配線のインピーダンスＲＬｎを、ＲＬｎ＝Ｒ
ＬＯ／｛Ｎ−（ｎ−１）｝と設定する。
抵抗偏差を小さくする。 【解決手段】 第ｎのトランスファゲートのインピーダ
ンスと第１〜ｎの電源配線のインピーダンスの総和とを
加算したものが、第ｎ＋１のトランスファゲートのイン
ピーダンスと第１〜ｎ＋１の電源配線のインピーダンス
の総和とを加算したものに等しいように、各トランスフ
ァーゲートのインピーダンスを設定する。また、Ｎを出
力信号数としてＮ番目の電源配線のインピーダンスをＲ
ＬＯとし、かつｎを１からＮまでの任意の数として、ｎ
番目の電源配線のインピーダンスＲＬｎを、ＲＬｎ＝Ｒ
ＬＯ／｛Ｎ−（ｎ−１）｝と設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の出力端子が
一つずつまたは同時に変化するドライバー回路に関する
ものであり、特に、液晶駆動用の多出力を有するドライ
バーチップ内に利用すると有効なドライバー回路に関す
るものである。
一つずつまたは同時に変化するドライバー回路に関する
ものであり、特に、液晶駆動用の多出力を有するドライ
バーチップ内に利用すると有効なドライバー回路に関す
るものである。
【０００２】
【従来の技術】各種ドライバーチップでは、複数の出力
を同時に変化させるものが一般的であり、出力波形とし
て使用される電位に応じた複数の電源をトランスファー
ゲートにより選択して出力する。たとえば液晶ドライバ
ーなどの多出力を有するドライバーチップにおいては、
画面の多階調化に伴って、１出力あたり一定電流を引い
た場合の電圧降下の差異、すなわち出力インピーダンス
の差異を小さくする必要がある。しかし、電源から出力
回路までの出力インピーダンスは、電源入力部の近傍と
電源から離れたところとでは大きく異なってしまう。
を同時に変化させるものが一般的であり、出力波形とし
て使用される電位に応じた複数の電源をトランスファー
ゲートにより選択して出力する。たとえば液晶ドライバ
ーなどの多出力を有するドライバーチップにおいては、
画面の多階調化に伴って、１出力あたり一定電流を引い
た場合の電圧降下の差異、すなわち出力インピーダンス
の差異を小さくする必要がある。しかし、電源から出力
回路までの出力インピーダンスは、電源入力部の近傍と
電源から離れたところとでは大きく異なってしまう。
【０００３】以下に、従来のドライバー回路としての、
従来の液晶駆動回路について説明する。図４は、従来の
ドライバー回路としての液晶駆動回路の回路図である。
同図は、出力信号数Ｎの液晶駆動回路を例示したもので
ある。この液晶駆動回路は、出力信号数Ｎに対応して、
Ｎ個の出力基本回路ＢＩＴ１、ＢＩＴ２、ＢＩＴ３、
…、ＢＩＴｎ、ＢＩＴｎ＋１、…、ＢＩＴＮを備える。
以下、出力基本回路ＢＩＴｎを例に構成を説明する。出
力基本回路ＢＩＴｎは、制御信号ＥＮｎにより電源電圧
ＶＤＤを出力Ｏｎとして出力する機能を有するＰチャネ
ル型ＭＯＳトランジスタ（以下、「トランスファゲー
ト」と称する）Ｔｒｐｎと、上記制御信号ＥＮｎにより
ＶＳＳを出力Ｏｎとして出力する機能を有するＮチャネ
ル型ＭＯＳトランジスタ（以下、同様に「トランスファ
ゲート」と称する）Ｔｒｎｎとを具備する。また、出力
基本回路ＢＩＴｎ＋１も同様の構成である。
従来の液晶駆動回路について説明する。図４は、従来の
ドライバー回路としての液晶駆動回路の回路図である。
同図は、出力信号数Ｎの液晶駆動回路を例示したもので
ある。この液晶駆動回路は、出力信号数Ｎに対応して、
Ｎ個の出力基本回路ＢＩＴ１、ＢＩＴ２、ＢＩＴ３、
…、ＢＩＴｎ、ＢＩＴｎ＋１、…、ＢＩＴＮを備える。
以下、出力基本回路ＢＩＴｎを例に構成を説明する。出
力基本回路ＢＩＴｎは、制御信号ＥＮｎにより電源電圧
ＶＤＤを出力Ｏｎとして出力する機能を有するＰチャネ
ル型ＭＯＳトランジスタ（以下、「トランスファゲー
ト」と称する）Ｔｒｐｎと、上記制御信号ＥＮｎにより
ＶＳＳを出力Ｏｎとして出力する機能を有するＮチャネ
ル型ＭＯＳトランジスタ（以下、同様に「トランスファ
ゲート」と称する）Ｔｒｎｎとを具備する。また、出力
基本回路ＢＩＴｎ＋１も同様の構成である。
【０００４】各出力基本回路間には電源配線Ｌ１、Ｌ
２、Ｌ３、…、Ｌｎ、Ｌｎ＋１、Ｌｎ＋２、…、ＬＮが
設けられており、各電源配線の配線抵抗ＲＬ１はすべて
同一の値である。また、各トランスファゲートのインピ
ーダンスＲｔ１もすべて同一の値である。次に、以上の
ように構成された従来の液晶駆動回路について、図４及
び図５を参照しながら、あるフレームにおける出力Ｏ１
〜ＯＮの動作を説明する。なお、この従来例で用いる電
源電圧ＶＤＤ、ＶＳＳの関係は、ＶＤＤ＞ＶＳＳとなっ
ている。
２、Ｌ３、…、Ｌｎ、Ｌｎ＋１、Ｌｎ＋２、…、ＬＮが
設けられており、各電源配線の配線抵抗ＲＬ１はすべて
同一の値である。また、各トランスファゲートのインピ
ーダンスＲｔ１もすべて同一の値である。次に、以上の
ように構成された従来の液晶駆動回路について、図４及
び図５を参照しながら、あるフレームにおける出力Ｏ１
〜ＯＮの動作を説明する。なお、この従来例で用いる電
源電圧ＶＤＤ、ＶＳＳの関係は、ＶＤＤ＞ＶＳＳとなっ
ている。
【０００５】図５は、図４に示した液晶駆動回路の動作
を示すタイミング図である。この図５において、まず区
間ｔ１では、出力Ｏｎ（Ｏ１〜ＯＮ）は、ＶＤＤまたは
ＶＳＳを任意に出力している。区間ｔ２では、制御信号
ＥＮｎが反転することにより、Ｎチャネル型ＭＯＳトラ
ンジスタＴｒｎｎがオンまたはｐチャネル型ＭＯＳトラ
ンジスタＴｒｐｎがオンし、出力Ｏｎは、ＶＳＳまたは
ＶＤＤとなる。すなわち、制御信号ＥＮｎがｔ１とｔ２
とにおいて反転することで、出力ＯｎはＶＤＤ→ＶＳＳ
またはＶＳＳ→ＶＤＤに切り換わる。なお全部の制御端
子は同期して動作する。区間ｔ３では、区間ｔ１と同じ
状態に戻る。
を示すタイミング図である。この図５において、まず区
間ｔ１では、出力Ｏｎ（Ｏ１〜ＯＮ）は、ＶＤＤまたは
ＶＳＳを任意に出力している。区間ｔ２では、制御信号
ＥＮｎが反転することにより、Ｎチャネル型ＭＯＳトラ
ンジスタＴｒｎｎがオンまたはｐチャネル型ＭＯＳトラ
ンジスタＴｒｐｎがオンし、出力Ｏｎは、ＶＳＳまたは
ＶＤＤとなる。すなわち、制御信号ＥＮｎがｔ１とｔ２
とにおいて反転することで、出力ＯｎはＶＤＤ→ＶＳＳ
またはＶＳＳ→ＶＤＤに切り換わる。なお全部の制御端
子は同期して動作する。区間ｔ３では、区間ｔ１と同じ
状態に戻る。
【０００６】いま、出力ＯｎにおいてＶＤＤを選択する
場合に限って一定電流Ｉを引いたときの、出力Ｏｎから
見たインピーダンスを考える。出力Ｏｎから見たインピ
ーダンスＲＯは、一定電流Ｉを引いた場合の出力電圧を
ＶＯとすると、次式で定義される。 ＲＯ＝（ＶＤＤ−ＶＯ）／Ｉ ・・・（１）
場合に限って一定電流Ｉを引いたときの、出力Ｏｎから
見たインピーダンスを考える。出力Ｏｎから見たインピ
ーダンスＲＯは、一定電流Ｉを引いた場合の出力電圧を
ＶＯとすると、次式で定義される。 ＲＯ＝（ＶＤＤ−ＶＯ）／Ｉ ・・・（１）
【０００７】出力Ｏ１の１端子のみＶＳＳからＶＤＤに
変化した場合を想定して、１ピンのみ電流を引いたとき
には、出力から電源ＶＤＤまでのインピーダンス（以
下、「出力インピーダンス」と称する）ＲＯ１は、配線
抵抗ＲＬ１とトランスファゲートのオン抵抗Ｒｔ１とを
加算したもので、 ＲＯ１＝ＲＬ１＋Ｒｔ１ ・・・（２） となる。また出力ＯＮ端子のみ変化した場合のこのＯＮ
の出力インピーダンスＲＯＮは、配線Ｌ１〜ＬＮの抵抗
とそのトランスファゲートのインピーダンスＲｔ１とを
加算したもので、 ＲＯＮ＝Ｎ×ＲＬ１＋Ｒｔ１ ・・・（３） となる。
変化した場合を想定して、１ピンのみ電流を引いたとき
には、出力から電源ＶＤＤまでのインピーダンス（以
下、「出力インピーダンス」と称する）ＲＯ１は、配線
抵抗ＲＬ１とトランスファゲートのオン抵抗Ｒｔ１とを
加算したもので、 ＲＯ１＝ＲＬ１＋Ｒｔ１ ・・・（２） となる。また出力ＯＮ端子のみ変化した場合のこのＯＮ
の出力インピーダンスＲＯＮは、配線Ｌ１〜ＬＮの抵抗
とそのトランスファゲートのインピーダンスＲｔ１とを
加算したもので、 ＲＯＮ＝Ｎ×ＲＬ１＋Ｒｔ１ ・・・（３） となる。
【０００８】また、同時に全ての出力基本回路ＢＩＴ１
〜ＢＩＴＮがＶＳＳからＶＤＤに変化した場合を考え
て、出力Ｏ１〜ＯＮの全端子より一定電流Ｉを引くと、
Ｏ１の出力インピーダンスＲＯ１は、電源配線Ｌ１にＮ
個分の電流が流れるため、 ＲＯ１＝｛（Ｎ×Ｉ×ＲＬ１）／Ｉ｝＋Ｒｔ１ ＝Ｎ×ＲＬ１＋Ｒｔ１ ・・・（４） となり、また、ＯＮの出力インピーダンスＲＯＮは、 ＲＯＮ＝［Ｎ×ＲＬ１＋（Ｎ−１）×ＲＬ１＋（Ｎ−２）×ＲＬ１＋…＋ ＲＬ１］＋Ｒｔ１ ＝［｛Ｎ×（Ｎ＋１）／２｝×ＲＬ１］＋Ｒｔ１ ・・・（５） となる。また、Ｏｎの出力インピーダンスは ＲＯｎ＝［Ｎ×ＲＬ１＋（Ｎ−１）×ＲＬ１＋（Ｎ−２）×ＲＬ１＋…＋ （Ｎ−ｎ）×ＲＬ１］＋Ｒｔ１ ＝［｛（Ｎ×（Ｎ＋１））−（ｎ×（ｎ＋１））｝／２］×ＲＬ１ ＋Ｒｔ１ ・・・（６） となる。このようにして、液晶駆動用の出力Ｏ１〜ＯＮ
の出力インピーダンスが決定される。
〜ＢＩＴＮがＶＳＳからＶＤＤに変化した場合を考え
て、出力Ｏ１〜ＯＮの全端子より一定電流Ｉを引くと、
Ｏ１の出力インピーダンスＲＯ１は、電源配線Ｌ１にＮ
個分の電流が流れるため、 ＲＯ１＝｛（Ｎ×Ｉ×ＲＬ１）／Ｉ｝＋Ｒｔ１ ＝Ｎ×ＲＬ１＋Ｒｔ１ ・・・（４） となり、また、ＯＮの出力インピーダンスＲＯＮは、 ＲＯＮ＝［Ｎ×ＲＬ１＋（Ｎ−１）×ＲＬ１＋（Ｎ−２）×ＲＬ１＋…＋ ＲＬ１］＋Ｒｔ１ ＝［｛Ｎ×（Ｎ＋１）／２｝×ＲＬ１］＋Ｒｔ１ ・・・（５） となる。また、Ｏｎの出力インピーダンスは ＲＯｎ＝［Ｎ×ＲＬ１＋（Ｎ−１）×ＲＬ１＋（Ｎ−２）×ＲＬ１＋…＋ （Ｎ−ｎ）×ＲＬ１］＋Ｒｔ１ ＝［｛（Ｎ×（Ｎ＋１））−（ｎ×（ｎ＋１））｝／２］×ＲＬ１ ＋Ｒｔ１ ・・・（６） となる。このようにして、液晶駆動用の出力Ｏ１〜ＯＮ
の出力インピーダンスが決定される。
【０００９】
【発明が解決しようとする課題】上記従来の構成では、
出力の１端子のみが変化したときは、電源端子に一番近
い１番目の出力Ｏ１の出力インピーダンスは（２）式と
なり、また電源端子から一番遠い出力ＯＮの出力インピ
ーダンスは（３）式となる。このため、１ピンのみ電流
を引いた場合は、電源配線の長さによる電圧降下によ
り、図６に表わされるように各出力インピーダンスに必
ず差異が出るという課題を有する。なお、図６において
は、Ｎ＝１５０である。
出力の１端子のみが変化したときは、電源端子に一番近
い１番目の出力Ｏ１の出力インピーダンスは（２）式と
なり、また電源端子から一番遠い出力ＯＮの出力インピ
ーダンスは（３）式となる。このため、１ピンのみ電流
を引いた場合は、電源配線の長さによる電圧降下によ
り、図６に表わされるように各出力インピーダンスに必
ず差異が出るという課題を有する。なお、図６において
は、Ｎ＝１５０である。
【００１０】また、全部の出力が同時にＶＳＳからＶＤ
Ｄに変化したときに、１番目の出力Ｏ１の出力インピー
ダンスは（４）式となり、Ｎ番目の出力ＯＮの出力イン
ピーダンスは（５）式となる。このため、全部のピンに
電流を引いた場合は、１番目の電源配線Ｌ１にはＮ個分
の電流が流れ、２番目ではＮ−１個分の電流が流れ、し
たがって、図７に表わされるように、Ｎ番目の出力の出
力インピーダンスはＮの２乗に比例して大きくなるとい
う課題を有する。なお、図７においては、図６の場合と
同様に、Ｎ＝１５０である。
Ｄに変化したときに、１番目の出力Ｏ１の出力インピー
ダンスは（４）式となり、Ｎ番目の出力ＯＮの出力イン
ピーダンスは（５）式となる。このため、全部のピンに
電流を引いた場合は、１番目の電源配線Ｌ１にはＮ個分
の電流が流れ、２番目ではＮ−１個分の電流が流れ、し
たがって、図７に表わされるように、Ｎ番目の出力の出
力インピーダンスはＮの２乗に比例して大きくなるとい
う課題を有する。なお、図７においては、図６の場合と
同様に、Ｎ＝１５０である。
【００１１】このため、特にＳＴＮ液晶パネルのように
ドライバーの負荷が直接液晶の明るさを決定するような
回路において、大きな課題となる。
ドライバーの負荷が直接液晶の明るさを決定するような
回路において、大きな課題となる。
【００１２】本発明は、上記従来の課題を解決するもの
で、１つの出力端子しか変化しないドライバー回路にお
いて、出力インピーダンスの差異を０とすることを第１
の目的とする。
で、１つの出力端子しか変化しないドライバー回路にお
いて、出力インピーダンスの差異を０とすることを第１
の目的とする。
【００１３】また本発明は、複数の出力端子が１度に変
化するようなドライバー回路において、電源配線を流れ
る電流による電圧降下の差異を小さくすることを第２の
目的とする。
化するようなドライバー回路において、電源配線を流れ
る電流による電圧降下の差異を小さくすることを第２の
目的とする。
【００１４】
【課題を解決するための手段】上記の第１の目的を達成
するために、本発明は、複数の負荷を駆動するドライバ
ー回路が、第ｎの電源選択信号の入力により所定の電位
を第ｎの出力電圧として出力する機能を有する第ｎのト
ランスファゲートと、第ｎ＋１の電源選択信号の入力に
より所定の電位を出力する機能を有するとともに、電源
入力部に対して、第ｎのトランスファゲートよりも距離
が遠い第ｎ＋１のトランスファゲートとを具備し、第ｎ
のトランスファゲートのインピーダンスと第１〜ｎの電
源配線のインピーダンスの総和とを加算したものが、第
ｎ＋１のトランスファゲートのインピーダンスと第１〜
ｎ＋１の電源配線のインピーダンスの総和とを加算した
ものに等しいように、各トランスファーゲートのインピ
ーダンスが設定されているようにしたものである。
するために、本発明は、複数の負荷を駆動するドライバ
ー回路が、第ｎの電源選択信号の入力により所定の電位
を第ｎの出力電圧として出力する機能を有する第ｎのト
ランスファゲートと、第ｎ＋１の電源選択信号の入力に
より所定の電位を出力する機能を有するとともに、電源
入力部に対して、第ｎのトランスファゲートよりも距離
が遠い第ｎ＋１のトランスファゲートとを具備し、第ｎ
のトランスファゲートのインピーダンスと第１〜ｎの電
源配線のインピーダンスの総和とを加算したものが、第
ｎ＋１のトランスファゲートのインピーダンスと第１〜
ｎ＋１の電源配線のインピーダンスの総和とを加算した
ものに等しいように、各トランスファーゲートのインピ
ーダンスが設定されているようにしたものである。
【００１５】すなわち、本発明は、電源入力部からの距
離が遠く、その分だけ電源配線のインピーダンス高くな
るトランスファーゲートについて、それに対応してトラ
ンスファーゲートのインピーダンスを小さくするように
したものである。詳細には、各トランスファーゲートど
うしの間の電源配線のインピーダンスをＲＬ１とし、ｎ
番目のトランスファゲートのオン抵抗Ｒｔｎを、１番目
のトランスファゲートのオン抵抗をＲｔＯとして、 Ｒｔｎ＝ＲｔＯ−（ｎ−１）×ＲＬ１ ・・・（７） としたものである。
離が遠く、その分だけ電源配線のインピーダンス高くな
るトランスファーゲートについて、それに対応してトラ
ンスファーゲートのインピーダンスを小さくするように
したものである。詳細には、各トランスファーゲートど
うしの間の電源配線のインピーダンスをＲＬ１とし、ｎ
番目のトランスファゲートのオン抵抗Ｒｔｎを、１番目
のトランスファゲートのオン抵抗をＲｔＯとして、 Ｒｔｎ＝ＲｔＯ−（ｎ−１）×ＲＬ１ ・・・（７） としたものである。
【００１６】このような構成であると、出力基本回路の
トランスファゲートのインピーダンスを電源からの距離
に応じて小さくすることにより、出力端子が１ピンのみ
変化する場合に、各出力オン抵抗の差異を理論上０にす
ることができる。上記の第２の目的を達成するために、
本発明は、Ｎ個の複数の負荷を駆動するドライバー回路
が、ｎを１〜Ｎの任意の数として、第ｎの電源選択信号
の入力により所定の電位を第ｎの出力電圧として出力す
る機能を有する第ｎのトランスファゲートを具備し、Ｎ
番目の電源配線のインピーダンスをＲＬＯとして、ｎ番
目の電源配線のインピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ ・・・（８） と設定したものである。
トランスファゲートのインピーダンスを電源からの距離
に応じて小さくすることにより、出力端子が１ピンのみ
変化する場合に、各出力オン抵抗の差異を理論上０にす
ることができる。上記の第２の目的を達成するために、
本発明は、Ｎ個の複数の負荷を駆動するドライバー回路
が、ｎを１〜Ｎの任意の数として、第ｎの電源選択信号
の入力により所定の電位を第ｎの出力電圧として出力す
る機能を有する第ｎのトランスファゲートを具備し、Ｎ
番目の電源配線のインピーダンスをＲＬＯとして、ｎ番
目の電源配線のインピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ ・・・（８） と設定したものである。
【００１７】このような構成であると、各トランスファ
ゲート間の電源配線のインピーダンスの係数を電流量に
あわせることにより、複数の出力ピンが同時に変化した
場合でも、出力オン抵抗の差異を、従来よりも小さくす
ることが可能である。
ゲート間の電源配線のインピーダンスの係数を電流量に
あわせることにより、複数の出力ピンが同時に変化した
場合でも、出力オン抵抗の差異を、従来よりも小さくす
ることが可能である。
【００１８】
【発明の実施の形態】（実施の形態１）図１は、本発明
の実施の形態１のドライバー回路としての液晶駆動回路
の構成図である。この図１の液晶駆動回路は、基本的に
は図４の従来の液晶駆動回路と同様の構成である。以
下、図４の回路との相違点について主に説明する。
の実施の形態１のドライバー回路としての液晶駆動回路
の構成図である。この図１の液晶駆動回路は、基本的に
は図４の従来の液晶駆動回路と同様の構成である。以
下、図４の回路との相違点について主に説明する。
【００１９】この実施の形態１では、各出力基本回路Ｂ
ＩＴ１〜ＢＩＴＮどうしの間の電源配線Ｌ１〜ＬＮのイ
ンピーダンスはＲＬ１である。そして、ｎ番目のトラン
スファゲートのオン抵抗Ｒｔｎを、１番目のトランスフ
ァゲートのオン抵抗をＲｔＯとして、上述のように、 Ｒｔｎ＝ＲｔＯ−（ｎ−１）×ＲＬ１ ・・・（７） とする。ただし、ＲｔＯはＲｔｎに比べて十分に大きい
とする。
ＩＴ１〜ＢＩＴＮどうしの間の電源配線Ｌ１〜ＬＮのイ
ンピーダンスはＲＬ１である。そして、ｎ番目のトラン
スファゲートのオン抵抗Ｒｔｎを、１番目のトランスフ
ァゲートのオン抵抗をＲｔＯとして、上述のように、 Ｒｔｎ＝ＲｔＯ−（ｎ−１）×ＲＬ１ ・・・（７） とする。ただし、ＲｔＯはＲｔｎに比べて十分に大きい
とする。
【００２０】次に、以上のように構成された液晶駆動回
路について、図１および図２を参照しながら、あるフレ
ームにおける出力信号Ｏ１〜ＯＮの動作を説明する。な
お、本実施の形態において、電源電圧ＶＤＤ、ＶＳＳの
関係はＶＤＤ＞ＶＳＳとする。
路について、図１および図２を参照しながら、あるフレ
ームにおける出力信号Ｏ１〜ＯＮの動作を説明する。な
お、本実施の形態において、電源電圧ＶＤＤ、ＶＳＳの
関係はＶＤＤ＞ＶＳＳとする。
【００２１】図２は、図１に示した液晶駆動回路の動作
を示すタイミング図である。まず、区間ｔ１では、出力
信号Ｏ１〜ＯＮは、ＶＤＤまたはＶＳＳを出力してい
る。区間ｔ２では、制御信号ＥＮｎにより、Ｎチャネル
型ＭＯＳトランジスタＴｒｎｎがオン、またはＰチャネ
ル型ＭＯＳトランジスタＴｒｐｎがオンし、出力信号Ｏ
ｎはＶＤＤまたはＶＳＳに切り替わる。制御信号ＥＮｎ
は、外部より任意に変化する。また全部の制御端子は同
期している。
を示すタイミング図である。まず、区間ｔ１では、出力
信号Ｏ１〜ＯＮは、ＶＤＤまたはＶＳＳを出力してい
る。区間ｔ２では、制御信号ＥＮｎにより、Ｎチャネル
型ＭＯＳトランジスタＴｒｎｎがオン、またはＰチャネ
ル型ＭＯＳトランジスタＴｒｐｎがオンし、出力信号Ｏ
ｎはＶＤＤまたはＶＳＳに切り替わる。制御信号ＥＮｎ
は、外部より任意に変化する。また全部の制御端子は同
期している。
【００２２】ここで、出力端子Ｏ１のみがＶＳＳからＶ
ＤＤに変化した場合を考え、この場合に出力から定電流
Ｉを引いたときの出力インピーダンスＲＯ１は、 ＲＯ１＝ＲｔＯ＋ＲＬ１ ・・・（９） となる。また出力端子ＯｎのみＶＳＳからＶＤＤに変化
した場合に、この端子ＯｎについてのインピーダンスＲ
Ｏｎは、 ＲＯｎ＝ＲｔＯ−（ｎ−１）×ＲＬ１＋ｎ×ＲＬ１ ＝ＲｔＯ＋ＲＬ１ ・・・（１０） となり、各出力端子における出力インピーダンスの差異
を０にすることができる。
ＤＤに変化した場合を考え、この場合に出力から定電流
Ｉを引いたときの出力インピーダンスＲＯ１は、 ＲＯ１＝ＲｔＯ＋ＲＬ１ ・・・（９） となる。また出力端子ＯｎのみＶＳＳからＶＤＤに変化
した場合に、この端子ＯｎについてのインピーダンスＲ
Ｏｎは、 ＲＯｎ＝ＲｔＯ−（ｎ−１）×ＲＬ１＋ｎ×ＲＬ１ ＝ＲｔＯ＋ＲＬ１ ・・・（１０） となり、各出力端子における出力インピーダンスの差異
を０にすることができる。
【００２３】このため、出力端子１端子のみ変化する場
合に、電源から各出力基本回路のトランジスタまでの配
線抵抗の違いを、このトランジスタで吸収することによ
り、出力偏差を０にすることができる。
合に、電源から各出力基本回路のトランジスタまでの配
線抵抗の違いを、このトランジスタで吸収することによ
り、出力偏差を０にすることができる。
【００２４】（実施の形態２）本発明の実施の形態２の
液晶駆動回路について、同様に図１を参照して説明す
る。
液晶駆動回路について、同様に図１を参照して説明す
る。
【００２５】ここでは、出力基本回路ＢＩＴｎを例に構
成を説明する。出力基本回路ＢＩＴｎは、制御信号ＥＮ
ｎにより電源電圧ＶＤＤを出力信号Ｏｎとして出力する
機能を有するＰチャネル型ＭＯＳトランジスタＴｒｐｎ
と、制御信号ＥＮｎにより電源電圧ＶＳＳを出力信号Ｏ
ｎとして出力する機能を有するＮチャネル型ＭＯＳトラ
ンジスタＴｒｎｎとにより構成されている。また、出力
基本回路ＢＩＴｎ＋１も同様の構成である。
成を説明する。出力基本回路ＢＩＴｎは、制御信号ＥＮ
ｎにより電源電圧ＶＤＤを出力信号Ｏｎとして出力する
機能を有するＰチャネル型ＭＯＳトランジスタＴｒｐｎ
と、制御信号ＥＮｎにより電源電圧ＶＳＳを出力信号Ｏ
ｎとして出力する機能を有するＮチャネル型ＭＯＳトラ
ンジスタＴｒｎｎとにより構成されている。また、出力
基本回路ＢＩＴｎ＋１も同様の構成である。
【００２６】この実施の形態２では、Ｎ番目の電源配線
の抵抗をＲＬＯとして、各出力基本回路間の電源配線の
インピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ ・・・（８） とする。ただし、Ｎは出力信号数であって定数、ｎは１
からＮまでの任意の数である。ここでは、すべてのトラ
ンジスタのインピーダンスはＲｔ１である。
の抵抗をＲＬＯとして、各出力基本回路間の電源配線の
インピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ ・・・（８） とする。ただし、Ｎは出力信号数であって定数、ｎは１
からＮまでの任意の数である。ここでは、すべてのトラ
ンジスタのインピーダンスはＲｔ１である。
【００２７】このような構成であると、全ての出力が変
化した場合に、電源に一番近い出力端子のインピーダン
スＲＯ１は、電源配線にＮ個分の電流が流れるため、 ＲＯ１＝Ｎ×ＲＬＯ＋Ｒｔ１ ・・・（１１） となる。またｎ番目の出力端子のインピーダンスＲＯｎ
は、 ＲＯｎ＝｛Ｎ×ＲＬ１＋（Ｎ−１）×ＲＬ２＋（Ｎ−２）×ＲＬ３＋…＋ （Ｎ−（ｎ−１））×ＲＬｎ｝＋Ｒｔ１ ＝｛Ｎ×ＲＬＯ／（Ｎ−（１−１））＋（Ｎ−１）×ＲＬＯ／（Ｎ− （２−１））＋…＋（Ｎ−（ｎ−１））×ＲＬＯ／（Ｎ−（ｎ−１ ））｝＋Ｒｔ１ ＝（ＲＬＯ＋ＲＬＯ＋ＲＬＯ＋…＋ＲＬＯ）＋Ｒｔ１ ＝ｎ×ＲＬＯ＋Ｒｔ１ ・・・（１２） となる。すなわち、出力Ｏｎの抵抗と出力電圧との関係
はｎに比例する。
化した場合に、電源に一番近い出力端子のインピーダン
スＲＯ１は、電源配線にＮ個分の電流が流れるため、 ＲＯ１＝Ｎ×ＲＬＯ＋Ｒｔ１ ・・・（１１） となる。またｎ番目の出力端子のインピーダンスＲＯｎ
は、 ＲＯｎ＝｛Ｎ×ＲＬ１＋（Ｎ−１）×ＲＬ２＋（Ｎ−２）×ＲＬ３＋…＋ （Ｎ−（ｎ−１））×ＲＬｎ｝＋Ｒｔ１ ＝｛Ｎ×ＲＬＯ／（Ｎ−（１−１））＋（Ｎ−１）×ＲＬＯ／（Ｎ− （２−１））＋…＋（Ｎ−（ｎ−１））×ＲＬＯ／（Ｎ−（ｎ−１ ））｝＋Ｒｔ１ ＝（ＲＬＯ＋ＲＬＯ＋ＲＬＯ＋…＋ＲＬＯ）＋Ｒｔ１ ＝ｎ×ＲＬＯ＋Ｒｔ１ ・・・（１２） となる。すなわち、出力Ｏｎの抵抗と出力電圧との関係
はｎに比例する。
【００２８】つまり、複数の出力端子が同時に変化する
場合において、電源に近い電源配線では、電源から離れ
ている任意のトランジスタを駆動するための電流が全て
流れるため、見かけ上そのインピーダンスが高くなって
しまう。しかし、上述のように配線のインピーダンスを
電源に近いほど小さくすることにより、すなわち、１番
目の出力の電源配線は全てのトランジスタを駆動するた
めにそのインピーダンスを小さくし、Ｎ番目の出力の電
源配線はトランジスタ１個のみを駆動すればよいのでそ
のインピーダンスを大きくすることで、電源配線に流れ
る電流の違いによる出力偏差の違いを小さくすることが
できる。
場合において、電源に近い電源配線では、電源から離れ
ている任意のトランジスタを駆動するための電流が全て
流れるため、見かけ上そのインピーダンスが高くなって
しまう。しかし、上述のように配線のインピーダンスを
電源に近いほど小さくすることにより、すなわち、１番
目の出力の電源配線は全てのトランジスタを駆動するた
めにそのインピーダンスを小さくし、Ｎ番目の出力の電
源配線はトランジスタ１個のみを駆動すればよいのでそ
のインピーダンスを大きくすることで、電源配線に流れ
る電流の違いによる出力偏差の違いを小さくすることが
できる。
【００２９】これにより、出力インピーダンスについて
の上述の図７に示した従来の大きな偏差を、図３に示す
ように小さくすることができる。この図３においては、
図７の場合と同様に、Ｎ＝１５０である。
の上述の図７に示した従来の大きな偏差を、図３に示す
ように小さくすることができる。この図３においては、
図７の場合と同様に、Ｎ＝１５０である。
【００３０】
【発明の効果】以上のように本発明によると、第ｎのト
ランスファゲートのインピーダンスと第１〜ｎの電源配
線のインピーダンスの総和とを加算したものが、第ｎ＋
１のトランスファゲートのインピーダンスと第１〜ｎ＋
１の電源配線のインピーダンスの総和とを加算したもの
に等しいように、各トランスファーゲートのインピーダ
ンスを設定したため、すなわち、電源入力部からの距離
が遠く、その分だけ電源配線のインピーダンス高くなる
トランスファーゲートについて、それに対応してトラン
スファーゲートのインピーダンスを小さくするようにし
たため、出力端子が１ピンのみ変化する場合に、各出力
オン抵抗の差異を理論上０にすることができる。
ランスファゲートのインピーダンスと第１〜ｎの電源配
線のインピーダンスの総和とを加算したものが、第ｎ＋
１のトランスファゲートのインピーダンスと第１〜ｎ＋
１の電源配線のインピーダンスの総和とを加算したもの
に等しいように、各トランスファーゲートのインピーダ
ンスを設定したため、すなわち、電源入力部からの距離
が遠く、その分だけ電源配線のインピーダンス高くなる
トランスファーゲートについて、それに対応してトラン
スファーゲートのインピーダンスを小さくするようにし
たため、出力端子が１ピンのみ変化する場合に、各出力
オン抵抗の差異を理論上０にすることができる。
【００３１】また本発明によると、Ｎを出力信号数とし
てＮ番目の電源配線のインピーダンスをＲＬＯとし、ま
たｎを１からＮまでの任意の数としてｎ番目の電源配線
のインピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ と設定したため、各トランスファゲート間の電源配線の
インピーダンスの係数を電流量にあわせることにより、
複数の出力ピンが同時に変化した場合でも、出力オン抵
抗の差異を、従来よりも小さくすることができる。
てＮ番目の電源配線のインピーダンスをＲＬＯとし、ま
たｎを１からＮまでの任意の数としてｎ番目の電源配線
のインピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ と設定したため、各トランスファゲート間の電源配線の
インピーダンスの係数を電流量にあわせることにより、
複数の出力ピンが同時に変化した場合でも、出力オン抵
抗の差異を、従来よりも小さくすることができる。
【００３２】したがって本発明によれば、特にＳＴＮ液
晶パネルのようにドライバーの負荷が直接液晶の明るさ
を決定するような回路においてきわめて有用である。
晶パネルのようにドライバーの負荷が直接液晶の明るさ
を決定するような回路においてきわめて有用である。
【図１】本発明の実施の形態のドライバ回路としての液
晶駆動回路の構成図である。
晶駆動回路の構成図である。
【図２】図１の液晶駆動回路のタイミング図である。
【図３】本発明の実施の形態にもとづく液晶駆動回路に
おいて、その全ピン出力が変化した場合の出力オン抵抗
の様子を示す図である。
おいて、その全ピン出力が変化した場合の出力オン抵抗
の様子を示す図である。
【図４】従来のドライバ回路としての液晶駆動回路の構
成図である。
成図である。
【図５】図４の液晶駆動回路のタイミング図である。
【図６】図４の液晶駆動回路において１ピンのみ出力が
変化した場合の出力オン抵抗の様子を示す図である。
変化した場合の出力オン抵抗の様子を示す図である。
【図７】図４の液晶駆動回路において全ピン出力が変化
した場合の出力オン抵抗の様子を示す図である。
した場合の出力オン抵抗の様子を示す図である。
ＢＩＴｎ 出力基本回路 Ｌｎ 配線 Ｔｒｐｎ トランスファーゲート ＥＮｎ 制御用信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 榊原 努 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C006 AA11 AC21 AF42 AF51 BB12 BC11 BF42 FA26 5C080 AA10 BB05 DD03 EE28 FF03 FF12 JJ02 JJ03 JJ04 JJ05
Claims (2)
- 【請求項１】 複数の負荷を駆動するドライバー回路で
あって、第ｎの電源選択信号の入力により所定の電位を
第ｎの出力電圧として出力する機能を有する第ｎのトラ
ンスファゲートと、第ｎ＋１の電源選択信号の入力によ
り所定の電位を出力する機能を有するとともに、電源入
力部に対して、第ｎのトランスファゲートよりも距離が
遠い第ｎ＋１のトランスファゲートとを具備し、第ｎの
トランスファゲートのインピーダンスと第１〜ｎの電源
配線のインピーダンスの総和とを加算したものが、第ｎ
＋１のトランスファゲートのインピーダンスと第１〜ｎ
＋１の電源配線のインピーダンスの総和とを加算したも
のに等しいように、各トランスファーゲートのインピー
ダンスが設定されていることを特徴とするドライバー回
路。 - 【請求項２】 Ｎ個の複数の負荷を駆動するドライバー
回路であって、ｎを１〜Ｎの任意の数として、第ｎの電
源選択信号の入力により所定の電位を第ｎの出力電圧と
して出力する機能を有する第ｎのトランスファゲートを
具備し、Ｎ番目の電源配線のインピーダンスをＲＬＯと
して、ｎ番目の電源配線のインピーダンスＲＬｎを、 ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝ と設定したことを特徴とするドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097107A JP2000293139A (ja) | 1999-04-05 | 1999-04-05 | ドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11097107A JP2000293139A (ja) | 1999-04-05 | 1999-04-05 | ドライバー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000293139A true JP2000293139A (ja) | 2000-10-20 |
Family
ID=14183385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11097107A Pending JP2000293139A (ja) | 1999-04-05 | 1999-04-05 | ドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000293139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005291972A (ja) * | 2004-03-31 | 2005-10-20 | Casio Comput Co Ltd | 検査回路 |
| CN105304046A (zh) * | 2015-11-19 | 2016-02-03 | 深圳市华星光电技术有限公司 | 液晶显示装置以及液晶显示器 |
| CN105489181A (zh) * | 2016-01-04 | 2016-04-13 | 京东方科技集团股份有限公司 | 开启电压供应电路、方法、不良分析方法和显示装置 |
-
1999
- 1999-04-05 JP JP11097107A patent/JP2000293139A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005291972A (ja) * | 2004-03-31 | 2005-10-20 | Casio Comput Co Ltd | 検査回路 |
| CN105304046A (zh) * | 2015-11-19 | 2016-02-03 | 深圳市华星光电技术有限公司 | 液晶显示装置以及液晶显示器 |
| CN105489181A (zh) * | 2016-01-04 | 2016-04-13 | 京东方科技集团股份有限公司 | 开启电压供应电路、方法、不良分析方法和显示装置 |
| US10885866B2 (en) | 2016-01-04 | 2021-01-05 | Boe Technology Group Co., Ltd. | Turn-on voltage supplying circuit and method, defect analyzing method and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432652B1 (ko) | 레벨 시프터 및 평판 표시 장치 | |
| US7408544B2 (en) | Level converter circuit and a liquid crystal display device employing the same | |
| JP3092506B2 (ja) | 半導体装置およびこれを用いた表示駆動装置 | |
| US7459967B2 (en) | Differential amplifier, digital-to-analog converter and display device | |
| JP3204690B2 (ja) | マルチモード入力回路 | |
| WO2009081619A1 (ja) | バッファおよび表示装置 | |
| KR0173075B1 (ko) | 레벨 변환 회로 | |
| KR19990006574A (ko) | 디지털-아날로그 변환기와 회로기판과 전자기기 및 액정표시장치 | |
| KR20040076087A (ko) | 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치 | |
| JP4851192B2 (ja) | 差動信号受信回路 | |
| US7078934B2 (en) | Level conversion circuit | |
| JP2010169730A (ja) | 表示装置の駆動回路 | |
| US6630930B2 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
| US6812781B2 (en) | Differential amplifier, semiconductor device, power supply circuit and electronic equipment using the same | |
| US20100321360A1 (en) | Differential signal receiving circuit and display apparatus | |
| US6043679A (en) | Level shifter | |
| JP4116003B2 (ja) | 電流駆動回路 | |
| KR19980024952A (ko) | 디스플레이 드라이버 | |
| JP2000293139A (ja) | ドライバー回路 | |
| JP2005311790A (ja) | 信号レベル変換回路および該回路を用いた液晶表示装置 | |
| JP3573055B2 (ja) | 表示体駆動装置、表示装置及び携帯電子機器 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| JPH11150452A (ja) | レベル変換回路および液晶表示装置 | |
| JP3549493B2 (ja) | 信号伝送回路 | |
| US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same |