JP2005291972A - 検査回路 - Google Patents

Abstract

【課題】 回路の接続によって発生するインピーダンスに起因する電源電圧の電圧降下の影響を防止しつつ被検査体を検査することが可能な検査回路を実現する。
【解決手段】 電源回路Ｅは正電源電圧ＶＤＤと負電源電圧ＶＳＳとを出力すると、電流計Ｋ１及びＫ２の内部抵抗と電源ラインの配線抵抗とにより、ドライバＤにはＶＤＤ及びＶＳＳ間の差分電圧よりも電圧降下された電源電圧が供給される。一方、タイミング発生回路Ｔはハルス状の信号を発生する。この信号に基づき、レベルシフト回路２が駆動信号を所定の電圧ＶＤＤ−ＳとＶＳＳ−Ｓとに切り替える。電圧ＶＤＤ−Ｓ及びＶＳＳ−Ｓは、電圧降下された電源電圧ＶＤＤ及びＶＳＳよりも絶対値が低いため、駆動信号の信号レベルが電源電圧を超えることによって起こる、装置の誤動作を防止することができる。
【選択図】 図１

Description

本発明は、電子装置の特性を検査するための検査回路に関し、特に液晶表示装置の消費電流を測定するための検査回路に関する。

携帯電話やノートパソコン等に用いる表示用デバイスとして、液晶表示パネルが用いられている。液晶表示パネルは、パネルに接続されたドライバや基板等と組み合わされて液晶モジュールという形で製品化されている。液晶モジュールは、液晶表示パネルの需要の拡大に伴い、ますます高精細で高品質なものが求められている。そのため、液晶モジュールの特性を検査するための様々な方法が考えられている（例えば、特許文献１）。

こうした液晶モジュールの検査方法のうち、液晶モジュールの消費電流を測定する方法として、図４に示すように電源回路Ｅとタイミング発生回路Ｔとに接続された検査回路を形成し、電源回路Ｅと液晶モジュールのドライバＤとを接続する配線（電源ライン）に電流計Ｋ１及びＫ２を接続することによって電流を測定する手法が一般的に用いられている。
特開２０００−１８０８０９号公報

上述したように、図４に示すような検査回路では、電源回路Ｅと被測定体（液晶モジュール）のドライバＤとの間に電流計Ｋ１及びＫ２を接続して、測定を行う。このため、電源回路ＥとドライバＤとの間には、電流計Ｋ１及びＫ２の内部抵抗分のインピーダンスが介在することになる。また、電源回路ＥとドライバＤとを接続する電源ラインの配線抵抗によっても、そのインピーダンスが発生する。

電源回路Ｅは、正電源電圧ＶＤＤと負電源電圧ＶＳＳとを、ドライバＤに供給する。しかし、前述した電流計Ｋ１及びＫ２と電源ラインの配線抵抗とにより発生するインピーダンスのため電圧降下が起こり、実際にドライバＤに供給される電圧は、図５に示すように、その電圧降下分だけ電圧の絶対値が低いものとなる。

一方、タイミング発生回路ＴがドライバＤに供給する駆動信号Ｐ（駆動波形Ｐ）は、図示の通り、正電源電圧ＶＤＤと負電源電圧ＶＳＳとをピークに持つ、パルス信号である。また、タイミング発生回路ＴとドライバＤとの接続ラインでは、ドライバＤとの接続部分（信号の入力部分）の抵抗値が高いため、接続ライン上での電圧降下が発生しない。したがって、タイミング発生回路Ｔからの駆動信号のピーク電圧の絶対値が、前述した電圧降下の影響を受けた電源電圧の絶対値を超えることになる。これにより、ドライバＤには過大な駆動信号が供給され、液晶モジュールがラッチアップや誤動作を起こしたり、時には破壊されてしまうという問題があった。

本発明は、上記実情に鑑みてなされたものであり、回路の接続によって発生するインピーダンスに起因する電源電圧の電圧降下の影響を防止しつつ被検査体を検査することが可能な検査回路を実現することを目的とする。

上記目的を達成するために、本発明の第１の観点に係る検査回路は、
１対の電源端子に印加された電源電圧により駆動されて制御信号に対応した動作を行う電子回路に接続され、該電子回路の特性を検査する検査回路であって、
電源回路から第１の電圧と該第１の電圧よりも高い第２の電圧とが印加される１対の入力端子と、
前記入力端子の一方と前記電源端子の一方との間に電源ラインを介して接続され、該電子回路に流れる電流を検出する測定部と、
前記入力端子の他方と前記電源端子の他方とを接続する電源接続手段と、
前記１対の入力端子間に接続され、前記制御信号を生成して前記電子回路に与える制御回路とを備え、
前記制御回路は、前記測定部及び前記電源ラインに前記電流が流れることにより発生する電圧降下の分前記第１の電圧よりも高い電圧と、前記電源接続手段に該電流が流れることにより発生する電圧降下の分前記第２の電圧よりも低い電圧との間の電圧値をとる前記制御信号を生成すること、
を特徴とする検査回路。

なお、前記制御回路は、前記第１の電圧と前記第２の電圧との間を分圧した第３の電圧及び第４の電圧を生成し、該第３の電圧と第４の電圧とを信号レベルとする二値の前記制御信号を生成してもよい。

また、前記電源接続手段は、前記入力端子の他方と前記電源端子の他方との間に第２の電源ラインを介して接続され、前記電子回路に流れる電流を検出する第２の測定部を備えてもよい。

また、前記電子回路は、ドライバであってもよい。

また、前記電子回路は、液晶素子を駆動するドライバであってもよい。

本発明によれば、回路の接続によって発生するインピーダンスに起因する電源電圧の電圧降下の影響を防止しつつ被検査体を検査することが可能な検査回路を実現することが可能となる。

本発明の実施形態に係る液晶モジュール検査回路１は、図１に示すように、レベルシフト回路２と、電流計Ｋ１及びＫ２とから構成され、電源回路Ｅと、液晶モジュールＭ（被検査体）の駆動ドライバであるドライバＤとに接続される。レベルシフト回路２内にはアナログスイッチＳが設けられ、該アナログスイッチＳには、タイミング発生回路Ｔから所定のパルス信号が与えられる。

レベルシフト回路２は、抵抗Ｒ１、Ｒ２及びＲ３と、アナログスイッチＳと、それらを接続する配線とから構成される。ここで、抵抗Ｒ１、Ｒ２及びＲ３は、それぞれ同一の抵抗値を有する抵抗であり、直列に接続されている。レベルシフト回路２は、電源回路ＥとドライバＤとに接続され、またアナログスイッチＳを介してタイミング発生回路Ｔと接続されている。尚、アナログスイッチＳは、トランジスタ等の素子から構成される半導体スイッチである。

電流計Ｋ１及びＫ２は、電源回路ＥとドライバＤとを接続する配線（電源ライン）に挿入されており、電源ラインに流れる電流値を測定する。また、電流計Ｋ１及びＫ２は、所定の内部抵抗（インピーダンス）を有している。

電源回路Ｅは、液晶モジュールＭの電源として動作する回路であり、正電源電圧ＶＤＤと負電源電圧ＶＳＳとをドライバＤに提供する。尚、電源回路ＥとドライバＤとを接続する配線（電源ライン）上には配線抵抗Ｒが生じている。

タイミング発生回路Ｔは、一定の周期を持つパルス信号を発生してアナログスイッチＳに与える回路であり、アナログスイッチＳから所定の駆動波形Ｐを持つ駆動信号（制御信号）をドライバＤに供給する。

図２に示すように、抵抗Ｒ１は正電源ラインＬ１に接続され、抵抗Ｒ３は負電源ラインＬ４に接続されている。ここで、正電源ラインＬ１は電源回路Ｅの正電源端子（図示せず）とドライバＤとを接続する配線であり、負電源ラインＬ４は電源回路Ｅの負電源端子（図示せず）とドライバＤとを接続する配線である。尚、正電源ラインＬ１と負電源ラインＬ２とは、所定の配線抵抗（インピーダンス）を有している。また、抵抗Ｒ１及びＲ２は分圧ラインＬ２に接続され、抵抗Ｒ２及びＲ３は分圧ラインＬ３に接続されている。分圧ラインＬ２及びＬ３は、アナログスイッチＳを介して信号送信ラインＬ５と接続されている。また、抵抗Ｒ１と抵抗Ｒ２との間から分圧ラインＬ２が延伸し、同様に抵抗Ｒ２と抵抗Ｒ３との間から分圧ラインＬ３が延伸して、アナログスイッチＳを介して信号送信ラインＬ５と接続されている。信号送信ラインＬ５は、アナログスイッチＳからの駆動信号をドライバＤに供給する配線ラインである。信号送信ラインＬ５とドライバＤとの接続部（ドライバＤの信号入力端子）は入力インピーダンスが高く、このため信号送信ラインＬ５には配線抵抗によるインピーダンスが発生しない。

前述した回路構成により、分圧ラインＬ２の電圧は、正電源ラインＬ１の電圧ＶＤＤよりもＶＲ１（抵抗Ｒ１による電圧降下）の分だけシフトした電圧ＶＤＤ−Ｓとなる。また、分圧ラインＬ３の電圧は負電源ラインＬ４の電圧ＶＳＳよりもＶＲ３（抵抗Ｒ３による電圧降下）の分だけシフトした電圧ＶＳＳ−Ｓとなる。

タイミング発生回路Ｔは、図１に示すように、アナログスイッチＳを介して分圧ラインＬ２又は分圧ラインＬ３と接続される。タイミング発生回路Ｔからのパルス信号でアナログスイッチＳが切り替わることにより、信号送信ラインＬ５の電圧はＶＤＤ−ＳとＶＳＳ−Ｓとに周期的に切り替わる（レベルシフトされる）。したがって、信号送信ラインＬ５を伝わってドライバＤに供給される駆動信号の駆動波形Ｐは、図３に示すように、電圧ＶＤＤ−ＳとＶＳＳ−Ｓとをピークとする波形となる。

一方、電源回路ＥからドライバＤに供給される電源電圧は、電流計Ｋ１及びＫ２のインピーダンスと、正電源ラインＬ１及び負電源ラインＬ４のインピーダンスとにより、電圧ＶＤＤ及びＶＳＳよりも若干電圧降下したものとなる。しかし、抵抗Ｒ１及びＲ３の抵抗値を調整し、前述した駆動信号の信号レベル（ピーク電圧ＶＤＤ−ＳとＶＳＳ−Ｓ）とを、電圧降下後の電源電圧ＶＤＤ及びＶＳＳよりも波形レベル（電圧の絶対値）の小さなものとすることにより、駆動信号の駆動波形Ｐのピークが電源電圧を超えることによるドライバのラッチアップや破壊を防止することが可能となる。

尚、本発明は上記実施形態で示したものに限定されず、様々な変形及び応用が可能である。例えば、上記実施形態では、抵抗Ｒ１、Ｒ２及びＲ３を接続して電源電圧を分圧し、駆動信号の信号レベルを低下させたが、その方法はこれに限定されず、例えば既存の減衰装置等を接続して駆動信号を減衰させるものであってもよい。

また、上記実施形態では、電源回路Ｅが供給する電源電圧は正の電源電圧（ＶＤＤ）と負の電源電圧（ＶＳＳ）であるとしたが、この「正負」は絶対的な電位としての正負を意味するものではなく、電圧の基準値をどこに取るかによって変化する相対的な概念である。例えば、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖ（ＧＮＤレベル）のように、相対的に高い電位と低い電位とを有するものであれば、これらを正の電源電圧、負の電源電圧とみなすことが可能である。

尚、上記実施形態では、電源回路Ｅやタイミング発生回路Ｔ等の各回路についての詳細な回路構成を明記していないが、これらはそれぞれの役割を果たす構成を有するものであればよい。すなわち、電源回路Ｅは所定の正電源電圧ＶＤＤと負電源電圧ＶＳＳとをドライバＤに供給し、タイミング発生回路Ｔは所定の駆動信号をドライバＤに供給するものであればよい。

また、上記実施形態では、液晶モジュールを被検査体として用いたが、これに限定されず、様々な電子装置を被検査体として、本実施の形態に係る検査回路を応用することが可能である。

本実施形態に係る検査回路と液晶モジュールとが接続された際の回路構成を示す図である。 図１の検査回路の構成を説明するための図である。 図１の検査回路の電源電圧と駆動信号の信号波形との関係を示す図である。 従来の液晶モジュール検査回路の回路構成を示す図である。 従来の検査回路の電源電圧と駆動信号の信号波形との関係を示す図である。

符号の説明

１・・・液晶モジュール検査回路、２・・・レベルシフト回路、Ｅ・・・電源回路、Ｔ・・・タイミング発生回路、Ｍ・・・液晶モジュール、Ｄ・・・ドライバ

Claims (5)

1. １対の電源端子に印加された電源電圧により駆動されて制御信号に対応した動作を行う電子回路に接続され、該電子回路の特性を検査する検査回路であって、
   電源回路から第１の電圧と該第１の電圧よりも高い第２の電圧とが印加される１対の入力端子と、
   前記入力端子の一方と前記電源端子の一方との間に電源ラインを介して接続され、該電子回路に流れる電流を検出する測定部と、
   前記入力端子の他方と前記電源端子の他方とを接続する電源接続手段と、
   前記１対の入力端子間に接続され、前記制御信号を生成して前記電子回路に与える制御回路とを備え、
   前記制御回路は、前記測定部及び前記電源ラインに前記電流が流れることにより発生する電圧降下の分前記第１の電圧よりも高い電圧と、前記電源接続手段に該電流が流れることにより発生する電圧降下の分前記第２の電圧よりも低い電圧との間の電圧値をとる前記制御信号を生成すること、
   を特徴とする検査回路。
2. 前記制御回路は、前記第１の電圧と前記第２の電圧との間を分圧した第３の電圧及び第４の電圧を生成し、該第３の電圧と第４の電圧とを信号レベルとする二値の前記制御信号を生成することを特徴とする請求項１に記載の検査回路。
3. 前記電源接続手段は、前記入力端子の他方と前記電源端子の他方との間に第２の電源ラインを介して接続され、前記電子回路に流れる電流を検出する第２の測定部を備えること、を特徴とする請求項１又は２に記載の検査回路。
4. 前記電子回路は、ドライバであることを特徴とする請求項１乃至３のいずれか１項に記載の検査回路。
5. 前記電子回路は、液晶素子を駆動するドライバであることを特徴とする請求項１乃至４のいずれか１項に記載の検査回路。

Images