JP2000258503A - 出力電流測定方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＳＩチップの端子数が増大しても、短時間
でテストを行うこと。 【解決手段】 ＬＳＩチップの出力バッファ用の電源供
給端子と、内部回路用の電源供給端子とを分離してそれ
ぞれ専用とする。出力バッファ専用の電源端子からＶＤ
Ｄ電源を供給した後、全ての出力バッファのＰｃｈトラ
ンジスタを同時にオンにした時に流れる電流は各出力バ
ッファに流れるＩＯＨの総計になる。このＩＯＨが予め
各出力バッファが正常である場合のＩＯＨの総計以上で
あれば、全ての出力バッファのＩＯＨを正常と検出す
る。全ての出力バッファの出力端子から同一電圧の電源
を供給した後、出力バッファのＮｃｈトランジスタを同
時にオンにした時にこれら出力バッファから前記ＧＮＤ
端子に流れ込む電流は各出力バッファに流れるＩＯＬの
総計になる。このＩＯＬが予め各出力バッファが正常で
ある場合のＩＯＬの総計以上であれば、全ての出力バッ
ファのＩＯＬを正常と検出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩチップの出
荷時のテスト保証に係り、特に出力バッファのＩＯＨ、
ＩＯＬを測定する出力電流測定方法に関する。

【０００２】

【従来の技術】現在のＬＳＩチップは、微細加工技術の
進展などに伴って益々大規模になり、これに比例して外
部端子数も増大する一方である。このような外部端子数
の多いＬＳＩチップの出力バッファに対する出荷時のテ
スト保証は、ＬＳＩテスタを用いて行われている。

【０００３】図８はＬＳＩチップに対して出荷時に行わ
れる従来の出力電流測定方法を説明する回路図である。
ＬＳＩチップ５０内に、出力バッファ５１、５２、５３
が形成されており、各出力バッファからの出力信号を外
部に取り出す出力端子５４、５５、５６が設けられてい
る。

【０００４】各出力バッファ５１、５２、５３を構成す
るＰチャネルトランジスタＴＰのソースへ電源端子５７
からＶＤＤの電源が供給され、Ｎチャネルトランジスタ
ＴＮのソースはＧＮＤ端子５８に接続されている。ま
た、電源端子５７からＶＤＤの電源がＬＳＩチップ５０
の内部回路５９に供給されている。

【０００５】ＬＳＩチップ５０の出力電流測定は、ま
ず、ＬＳＩチップ５０の出力バッファ５１の出力端子５
４にＬＳＩテスタ側の電流計６０を接続して接地する。
その後、出力バッファ５１にローレベルのテスト信号を
入力してＰチャネルトランジスタＴＰをオンさせ、その
時の電流計６０を流れる電流値（ＩＯＨ）を測定し、そ
れが規定値以上であれば当該出力バッファはＩＯＨ正常
と判定され、規定値未満であると、当該出力バッファは
異常と判定される。

【０００６】次に出力バッファ５１の出力端子５４にＬ
ＳＩテスタ側の電流計６０と可変電圧源６１を接続した
後、出力バッファ５１にハイレベルのテスト信号を入力
してＮチャネルトランジスタＴＮをオンさせ、その時の
電流計６０を流れる電流値（ＩＯＬ）を測定し、それが
規定値以上であれば当該出力バッファはＩＯＬ正常と判
定され、規定値未満であると、当該出力バッファは異常
と判定される。

【０００７】このようなＩＯＨ、ＩＯＬの測定を出力バ
ッファ５２、５３についても順次行うことにより、全て
の出力バッファ５１、５２、５３のＩＯＨ、ＩＯＬの測
定を行い、測定されたＩＯＨ又はＩＯＬがひとつでも規
定値未満であると、ＬＳＩチップ５０は破棄される。

【０００８】

【発明が解決しようとする課題】上記のように従来のＬ
ＳＩチップ５０の出力電流測定方法は、ＩＯＨ、ＩＯＬ
測定をＬＳＩチップ５０の出力端子５４、５５、５６の
一端子毎に行っているため、ＬＳＩチップ５０の出力端
子の数が増加すると、ＬＳＩテスタを用いた出力電流の
測定回数が多くなる。

【０００９】これを回避するにはＬＳＩテスタで同時に
測定できる出力電流の数を増加させれば良いが、現状で
は３個程度であるので、いずれにしても、一度に全ての
出力端子の出力電流を測定できないため、ＬＳＩテスタ
を用いた出力電流の測定回数が多くなる。

【００１０】それ故、ＬＳＩチップ５０の出力端子の数
が増加すると、テストに手間が掛かってテストに要する
時間が長くなり、テストにかかる費用が増大するという
問題があった。

【００１１】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、テスト対象のＬ
ＳＩチップの端子数が増大しても、短時間でＩＯＨ又は
ＩＯＬのテストを行うことができる出力電流測定方法を
提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、ＬＳＩチップに搭載され
ている複数の出力バッファの出力電流を測定する出力電
流測定方法において、前記ＬＳＩチップの内部回路に電
源を供給する電源系と前記複数の出力バッファに電源を
供給する電源系とを分離し、前記複数の出力バッファに
電源を供給する電源系の電源端子を設け、前記電源端子
から前記複数の出力バッファ全てに電源を供給し、これ
ら複数の出力バッファ全ての入力部に所定レベルの信号
を同時に印加する過程と、前記所定レベルの信号を前記
出力バッファに印加した時の前記電源端子を流れる電流
を測定する過程と、前記測定した電流を規定値と比較し
て前記出力バッファの正常、異常を判定する過程と、を
具備することにある。

【００１３】請求項２の発明の特徴は、ＬＳＩチップに
搭載されている複数の出力バッファの出力電流を測定す
る出力電流測定方法において、前記ＬＳＩチップの内部
回路に電源を供給する電源系と前記複数の出力バッファ
に電源を供給する電源系とを分離し、前記複数の出力バ
ッファに電源を供給する電源系の基準電位端子を設け、
前記複数の出力バッファの各出力端子に同一の電圧の電
源を同時に供給し、これら複数の出力バッファ全ての入
力部に所定レベルの信号を同時に印加する過程と、前記
所定レベルの信号を前記出力バッファに印加した時の前
記基準電位端子を流れる電流を測定する過程と、前記測
定した電流を規定値と比較して前記出力バッファの正
常、異常を判定する過程と、を具備することにある。

【００１４】請求項３の発明の特徴は、ＬＳＩチップに
搭載されている複数の出力バッファの出力電流を測定す
る出力電流測定方法において、前記ＬＳＩチップの内部
回路に電源を供給する電源系と前記複数の出力バッファ
に電源を供給する電源系とを分離し、前記複数の出力バ
ッファに電源を供給する電源系の電源端子と、前記複数
の出力バッファに電源を供給する電源系の基準電位端子
とを設け、前記電源端子から電源端子から前記複数の出
力バッファ全てに電源を供給し、これら複数の出力バッ
ファ全ての入力部に第１の所定レベルの信号を同時に印
加する過程と、前記第１の所定レベルの信号を前記出力
バッファに印加した時の前記電源端子を流れる電流を測
定する過程と、前記測定した電流を第１の規定値と比較
して前記出力バッファの正常、異常を判定する過程と、
前記複数の出力バッファの各出力端子に同一の電圧の電
源を同時に供給し、これら複数の出力バッファ全ての入
力部に第２の所定レベルの信号を同時に印加する過程
と、前記第２の所定レベルの信号を前記出力バッファに
印加した時の前記基準電位端子を流れる電流を測定する
過程と、前記測定した電流を第２の規定値と比較して前
記出力バッファの正常、異常を判定する過程と、を具備
することにある。

【００１５】請求項４の発明の前記複数の出力バッファ
は、全て１種類の出力バッファであるか、或いは少なく
とも２種類以上の出力バッファが混在して成る。

【００１６】本発明によれば、ＬＳＩチップの出力バッ
ファ用の電源供給系と、内部回路用の電源供給系とが分
離されているため、出力バッファ専用の電源端子からＶ
ＤＤ電源を供給し、全ての出力バッファにローレベルを
入力して、そのＰｃｈトランジスタを同時にオンにした
時に流れる電流は、各出力バッファに流れるＩＯＨの総
計になる。このＩＯＨが予め各出力バッファが正常であ
る場合のＩＯＨの総計（規定値）以上であれば、全ての
出力バッファのＩＯＨを正常と検出する。全ての出力バ
ッファの出力端子から同一電圧の電源を供給し、全ての
出力バッファにローレベルを入力して、そのＮｃｈトラ
ンジスタを同時にオンにした時に、これら出力バッファ
から専用のＧＮＤ端子に流れ込む電流は各出力バッファ
に流れるＩＯＬの総計（規定値）になる。このＩＯＬが
予め各出力バッファが正常である場合のＩＯＬの総計
（規定値）以上であれば、全ての出力バッファのＩＯＬ
を正常と検出する。これにより、出力バッファの個数、
即ち、ＬＳＩチップの端子数に拘りなく、ＬＳＩテスタ
による２回の電流測定で、ＩＯＨ、ＩＯＬテストを行う
ことができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の出力電流測定方法
の第１の実施の形態を説明する回路図である。被測定対
象のＬＳＩチップ１は、ＣＭＯＳインバータタイプの複
数の出力バッファ１１、１２、１３を有し、それに対応
して、出力端子１４、１５、１６を有している。また、
出力バッファ１１、１２、１３へ専用にＶＤＤ電源を供
給する電源端子１７が備えられ、出力バッファ１１、１
２、１３専用のＧＮＤ端子１８が備えられている。更
に、ＬＳＩチップ１の例えばメモリなどの内部回路２５
にＶＤＤ電源を供給する専用の電源端子１９を備えてい
る。

【００１８】一方、ＬＳＩテスタは、電流計２０、可変
電圧源２１、可変電圧源２２〜２４を備えている。

【００１９】次に本実施の形態の出力電流測定方法につ
いて説明する。まず、出力バッファ専用の電源端子１７
にＬＳＩテスタの電流計２０と可変電圧源２１を直列に
接続し、また、出力端子１４、１５、１６を接地（ＧＮ
Ｄ）する。

【００２０】この状態で、まず、出力電流測定（ＩＯ
Ｈ）を行なうため、出力バッファ１１、１２、１３の入
力ａ、ｂ、ｃからローレベルのテスト信号を入力し、出
力バッファ１１、１２、１３を構成するＰチャネルトラ
ンジスタＴＰを同時にオンさせる。 これにより、可変
電圧源２１から電流計２０を通して、出力バッファ１
１、１２、１３の各ＰチャネルトランジスタＴＰに電流
が流れる。従って、前記電流計は出力バッファ１１、１
２、１３に流れる電流の総計を測定することになる。

【００２１】ここで、上記した測定対象出力バッファは
３端子あるため、テストスペックＩＯＨは、１個の出力
バッファのテストスペックをＩＯＨ１とすると、次式で
求まる。

【００２２】Ｉ０Ｈ＝ＩＯＨ１×３…（１） この出力電流測定の前に行われるファンクションテスト
に問題が無ければ、この設定状態で出力端子１４のＩＯ
Ｈ１を図８に示した従来通りの方法で測定することによ
ってテストスペックを決める。仮にＩ０Ｈ１＝１ｍＡの
場合、テストスペックＩＯＨは、 ＩＯＨ＝１ｍＡ×３＝３ｍＡ…（２） となる。

【００２３】ところで、上記した電流計２０は可変電圧
源２１から各測定対象バッファ１１、１２、１３に流れ
る電流ＩＯＨを測定しているため、測定値ＩＯＨが
（２）式のＩＯＨと同じ値であれば、ＩＯＨテストはパ
スであると見做す。

【００２４】次に、出力電流測定（ＩＯＬ）を行なうた
め、ＬＳＩテスタの電流計２０を図２に示すようにＧＮ
Ｄ端子１８に接続した後、出力バッファ１１、１２、１
３の入力ａ、ｂ、ｃからハイレベルのテスト信号を入力
し、出力バッファ１１、１２、１３を構成するＮチャネ
ルトランジスタＴＮを同時にオンさせる。

【００２５】これにより、可変電圧源２２、２３、２４
の各々から同一電圧が出力端子１４、１５、１６に印加
され、出力バッファ１１、１２、１３の各Ｎチャネルト
ランジスタＴＮに電流が流れ、これら電流はＧＮＤ端子
１８、電流計２０を通ってＧＮＤに流れ込む。従って、
この時、電流計２０は出力バッファ１１、１２、１３に
流れる電流の総計を測定することになる。

【００２６】ここで、上記した測定対象出力バッファは
３端子あるため、テストスペックＩＯＬは、１個の出力
バッファのテストスペックをＩＯＬ１とすると、次式で
求まる。

【００２７】ＩＯＬ＝ＩＯＬ１×３…（３） この出力電流測定の前に行われるファンクションテスト
に問題が無ければ、この設定状態で出力端子１４のＩＯ
Ｌ１を図８に示した従来通りの方法で測定することによ
りテストスペックを決める。

【００２８】仮にＩＯＬ１＝１ｍＡの場合、テストスペ
ックＩＯＬは ＩＯＬ＝１ｍＡ×３＝３ｍＡ…（４） となる。

【００２９】ところで、上記した電流計２０は可変電圧
源２２、２３、２４の各々から各測定対象出力バッファ
１１、１２、１３に流れる電流ＩＯＬを測定しているた
め、測定値ＩＯＬが（４）式のＩＯＬと同じ値であれ
ば、ＩＯＬテストはパスであると見做す。

【００３０】本実施の形態によれば、ＬＳＩチップ１の
出力バッファ１１、１２、１３へＶＤＤ電源を供給する
電源端子１７と内部回路２５にＶＤＤ電源を供給する電
源端子１９とを分離することにより、出力バッファ１
１、１２、１３の全ＰチャネルトランジスタＴＰに流れ
る電流を電源端子１９で測定できるようにし、又、出力
バッファ１１、１２、１３へＧＮＤ電源を供給するＧＮ
Ｄ端子１８と内部回路２５にＧＮＤ電源を供給するＧＮ
Ｄ端子２６とを分離することにより全Ｎチャネルトラン
ジスタＴＮに流れる電流をＧＮＤ端子１８で測定できる
ようにしたことにより、ＬＳＩチップ１の端子数に拘ら
ず、ＩＯＨ、ＩＯＬの測定をそれぞれ１回行えばよく、
ＬＳＩチップの端子数が増大しても、ＬＳＩチップの出
荷時のテストを短時間で行うことができる。これによ
り、テストにかかる費用を低減させることができる。

【００３１】図３は本発明の出力電流測定方法の第２の
実施の形態を示した回路図である。本例は出力バッファ
１１、１２、１３として、Ｐ型のオープンドレインバッ
ファを用いた場合の例である。このようなＰ型のオープ
ンドレインバッファはＩＯＨしか測定できないが、その
測定の仕方は図１に示した第１の実施の形態と同様であ
る。

【００３２】即ち、専用電源端子１７からＬＳＩテスタ
よりＶＤＤ電源を出力バッファ１１、１２、１３に供給
し、その時、測定される電流が規定のＩＯＨであれば、
ＩＯＨテストはパスであると見做され、ＬＳＩチップ１
の出荷時のテスト保証ができ、端子数が増大してもテス
ト時間は長くならず、短時間でテストを行うことができ
る。

【００３３】尚、上記Ｐ型のオープンドレインバッファ
でなく、図４に示すようなＮ型のオープンドレインバッ
ファを用いた場合も、図１に示した第１の実施の形態と
同様の方法でＩＯＬテストを行うことができ、同様の効
果がある。

【００３４】また、出力バッファ１１、１２、１３とし
て図５に示すようなトライステートバッファを用いた場
合は、ＩＯＨ、ＩＯＬの両方のテストを、図１、図２に
示した第１の実施の形態と同様の方法で行うことがで
き、同様の効果がある。

【００３５】ところで、上記した実施の形態の３個の出
力バッファ１１、１２、１３は同一の性能を有し、同一
の駆動力を有していることを前提としいるため、
（２）、（４）式により、テストスペックＩＯＨ、ＩＯ
Ｌを求めていた。

【００３６】しかし、出力バッファ１１、１２、１３が
異なる駆動力を有するものであった場合は、それぞれの
出力バッファ１１のテストスペックが異なり、例えば、
出力バッファ１１、１２、１３単独のＩＯＨのスペック
が１ｍＡ、２ｍＡ、８ｍＡであるような場合が生じる。

【００３７】これら出力バッファ１１、１２、１３に流
れる全電流の総和を上記方法で測定した場合、その基準
となるＩＯＨのテストスペックは１＋２＋８＝１１（ｍ
Ａ）となり、このＩＯＨを規定値に用いることができ
る。従って、複数の出力バッファの駆動力が異なる場合
にも、本発明を適用して、一度にＩＯＨの測定をして、
ＩＯＨテストを行うことができる。この事情はＩＯＬに
ついても同様で、複数の出力バッファの駆動力が異なる
場合にも、本発明を適用して、一度にＩＯＬの測定をし
て、ＩＯＬテストを行うことができ、テスト対象のＬＳ
Ｉの端子数が増大しても、短時間で出荷時のテストを行
うことができる。

【００３８】更に、３個の出力バッファ１１、１２、１
３は同一種類である必要は無く、出力バッファの種類が
異なっていても、本発明を適用し、上記と同様の方法に
て一度にＩＯＨ、ＩＯＬを測定すれば同様の効果を得る
ことができる。

【００３９】図６は本発明の出力電流測定方法の第３の
実施の形態を示した回路図である。本例は数種類の出力
バッファを使用した場合の出力電流測定方法を示したも
ので、ＬＳＩチップ３０に駆動能力が違うＡ型バッフ
ァ、Ｂ型バッファ、Ｃ型バッファを混載した例である。

【００４０】Ａ型バッファ群８１は、複数の出力バッフ
ァ８１１、…、８１ｎと複数のマルチプレクサ８２１、
…、８２ｎを有し、出力バッファ８１１、…、８１ｎは
それぞれ出力端子０１１、…、０１ｎに接続されてい
る。

【００４１】Ｂ型バッファ群８２は、複数の出力バッフ
ァ８３１、…、８３ｎと複数のマルチプレクサ８４１、
…、８４ｎを有し、出力バッファ８３１、…、８３ｎは
それぞれ出力端子０２１、…、０２ｎに接続されてい
る。

【００４２】Ｃ型バッファ群８３は、複数の出力バッフ
ァ８５１、…、８５ｎと複数のマルチプレクサ８６１、
…、８６ｎを有し、出力バッファ８５１、…、８５ｎは
それぞれ出力端子０３１、…、０３ｎに接続されてい
る。

【００４３】これらＡ型、Ｂ型及びＣ型バッファ群８
１、８２、８３の各出力バッファには、専用の電源端子
１７からＶＤＤ電源が供給され、また、各出力バッファ
は専用のＧＮＤ端子１８を通して接地されるようになっ
ている。尚、本例も、ＬＳＩチップ３０の内部回路（図
示せず）に電源を供給する電源端子とＧＮＤ端子は上記
した出力回路系とは独立に設けられているものとする。

【００４４】上記したマルチプレクサ８２１、…、８６
ｎに入力されるテスト信号Ｉ、ＩＩ、ＩＩＩは、テスト
制御回路９０から発生され、このテスト制御回路９０は
Ｄフリップフロップ９１、９２、９３と、マルチプレク
サ９４、９５、９６から成っている。

【００４５】次に本実施の形態の出力電流測定方法につ
いて説明する。Ａ型バッファ群８１、Ｂ型バッファ群８
２、Ｃ型バッファ群８３のそれぞれについて、図１の実
施の形態で説明した方法と同一の方法により、各バッフ
ァ群を構成している出力バッファに対するＩＯＨ、ＩＯ
Ｌの測定を行う。その際、各型のバッファ群により、正
常異常を判定する規定値が異なるだけである。

【００４６】ＩＯＨを測定する場合は電源端子１７にＬ
ＳＩテスタの電流計とＶＤＤ電源を接続すると共に、出
力端子０１１〜０１ｎを接地した後、Ｉをローレベルと
し、その時に電流計の示す電流値が規定のＩＯＨ以上で
あった場合、当該型のバッファ群のＩＯＨはパスと見做
す。

【００４７】ＩＯＬを測定する場合はＬＳＩテスタの電
圧源を出力端子０１１〜０１ｎに接続して、同一電圧を
印加すると共に、ＧＮＤ端子１８にＬＳＩテスタの電流
計を接続した後、Ｉをハイレベルとし、その時、電流計
の示す電流値が規定のＩＯＬ以上であった場合、当該型
のバッファ群のＩＯＬはパスと見做す。

【００４８】次に本実施の形態の出力電流測定方法を更
に詳細に説明する。マルチプレクサのセレクター信号Ｓ
Ｓが“１”の時は、ノ一マルモードであり、マルチプレ
クサ８２１…８６ｎは入力端子（１）の信号を選択して
出力バッファ８１１…８５ｎに入力する。一方、ＳＳが
“０”の時は、マルチプレクサ８２１…８６ｎは入力端
子（０）の信号を選択して出力バッファ８１１…８５ｎ
に入力する出力電流測定モードとなる。この出力電流測
定モードでは各バッファの出力状態を設定するテスト制
御回路９０によってテストが制御される。

【００４９】図７は各バッファ群の出力電流測定のタイ
ミングを示したタイミングチャートである。テスト制御
回路９０は図７（Ｂ）〜（Ｃ）に示すようにフリップフ
ロップ９１、９２、９３にクロックＣＫ、信号ＣＮＴを
入力し、図７（Ｄ）に示すように信号ＳＯをマルチプレ
クサ９４、９５、９６に入力することにより、図７
（Ｅ）〜（Ｇ）に示すようなテスト信号Ｉ、ＩＩ、ＩＩ
Ｉを発生する。

【００５０】従って、Ａ型バッファ群８１のＩＯＨを測
定する場合、図７（Ｅ）に示す・が“Ｌ”となるパター
ンを走らせ、ファンクションテストを行う。この時の期
待値はＡ型バッファ群８１の出力端子０１１〜０１ｎの
み“Ｈ”出力であり、Ｂ、Ｃ型バッファ群８２、８３の
出力端子０２１〜０２ｎ、０４１〜０４ｎは“Ｌ”を出
力する。

【００５１】このファンクションテストに問題が無けれ
ば、この設定状態で０１１端子のＩＯＨ１を従来通りの
方法で測定してテストスペックを決める。仮にＩ０Ｈ＝
１ｍＡの場合、テストスペックＩＯＨは、 ＩＯＨ＝１ｍＡ×ｎ…（５） となる。

【００５２】また、０１１端子のＩＯＬ１を従来通りの
方法で測定を行いテストスペックを決める。仮にＩＯＬ
１＝１ｍＡの場合、テストスペックＩＯＬは、 ＩＯＬ＝１ｍＡ×ｎ…（６） となる。

【００５３】次に電源端子１７にＬＳＩテスタを接続
し、電源端子１７から測定対象バッファであるＡ型バッ
ファ群８１にＶＤＤ電圧を供給し、図７（Ｅ）のタイミ
ングポイント１００で、電源端子１７からＡ型出力バッ
ファ８１に流れ込む電流値、即ちＩＯＨを測定し、これ
が規定の１ｍＡ×ｎであれば、ＩＯＨテストはパスとな
る。

【００５４】次に、ＬＳＩテスタをＡ型バッファ群８１
の出力端子０１１〜０１ｎに接続すると共に、ＧＮＤ端
子１８に接続した後、出力端子０１１〜０１ｎに電圧源
を接続して同一の電圧を出力端子０１１〜０１ｎに印加
してから、図７（Ｅ）のタイミングポイント２００で、
ＧＮＤ端子１８から流れ出す電流値、即ちＩＯＬを測定
し、これが規定の１ｍＡ×ｎであれば、ＩＯＬテストは
パスとなる。

【００５５】残りのＢ型バッファ群８２、Ｃ型バッファ
群８３も同様にして、ＩＯＨテスト、ＩＯＬテストを行
うことができる。

【００５６】本実施の形態によれば、数種類の出力バッ
ファを使用した端子数の多いＬＳＩチップ３０のテスト
でも、６回のファンクションテストと１２回の出力電流
測定で、ＬＳＩチップ３０の出荷時のテスト保証を行う
ことができる。

【００５７】

【発明の効果】以上詳細に説明したように、本発明によ
れば、テスト対象のＬＳＩの端子数が増大しても、短時
間でテストを行うことができる。

【図面の簡単な説明】

【図１】本発明の出力電流測定方法の第１の実施の形態
を説明する回路図である。

【図２】本発明の出力電流測定方法の第１の実施の形態
を説明する回路図である。

【図３】本発明の出力電流測定方法の第２の実施の形態
を説明する回路図である。

【図４】本発明の出力電流測定方法を適用できるバッフ
ァ例を示した回路図である。

【図５】本発明の出力電流測定方法を適用できる他のバ
ッファ例を示した回路図である。

【図６】本発明の出力電流測定方法の第３の実施の形態
を説明する回路図である。

【図７】図６に示したＬＳＩチップの出力電流測定タイ
ミングを示したタイミングチャートである。

【図８】従来の出力電流測定方法例を説明する回路図で
ある。

【符号の説明】

１、３０ ＬＳＩチップ １１〜１３、８１１〜８１ｎ、８３１〜８３ｎ、８５１
〜８５ｎ 出力バッファ １４、１５、１６ 出力端子 １７、１９ 電源端子 １８、２６ ＧＮＤ端子 ２０ 電流計 ２１〜２４ 可変電圧源 ２５ 内部回路 ８１ Ａ型バッファ群 ８２ Ｂ型バッファ群 ８３ Ｃ型バッファ群 ９０ テスト制御回路 ９１〜９３ Ｄフリップフロップ ９４〜９６、８２１〜８２ｎ、８４１〜８４ｎ、８６１
〜８６ｎ マルチプレクサ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G003 AA07 AB02 AH02 AH10 2G032 AA00 AB02 AD01 AE08 AE14 AK12 5J056 AA04 BB00 BB59 BB60 CC00 CC14 DD12 DD28 FF01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ＬＳＩチップに搭載されている複数の出
   力バッファの出力電流を測定する出力電流測定方法にお
   いて、 前記ＬＳＩチップの内部回路に電源を供給する電源系と
   前記複数の出力バッファに電源を供給する電源系とを分
   離し、 前記複数の出力バッファに電源を供給する電源系の電源
   端子を設け、 前記電源端子から前記複数の出力バッファ全てに電源を
   供給し、これら複数の出力バッファ全ての入力部に所定
   レベルの信号を同時に印加する過程と、 前記所定レベルの信号を前記出力バッファに印加した時
   の前記電源端子を流れる電流を測定する過程と、 前記測定した電流を規定値と比較して前記出力バッファ
   の正常、異常を判定する過程と、 を具備することを特徴とする出力電流測定方法。
2. 【請求項２】 ＬＳＩチップに搭載されている複数の出
   力バッファの出力電流を測定する出力電流測定方法にお
   いて、 前記ＬＳＩチップの内部回路に電源を供給する電源系と
   前記複数の出力バッファに電源を供給する電源系とを分
   離し、 前記複数の出力バッファに電源を供給する電源系の基準
   電位端子を設け、 前記複数の出力バッファの各出力端子に同一の電圧の電
   源を同時に供給し、これら複数の出力バッファ全ての入
   力部に所定レベルの信号を同時に印加する過程と、 前記所定レベルの信号を前記出力バッファに印加した時
   の前記基準電位端子を流れる電流を測定する過程と、 前記測定した電流を規定値と比較して前記出力バッファ
   の正常、異常を判定する過程と、 を具備することを特徴とする出力電流測定方法。
3. 【請求項３】 ＬＳＩチップに搭載されている複数の出
   力バッファの出力電流を測定する出力電流測定方法にお
   いて、 前記ＬＳＩチップの内部回路に電源を供給する電源系と
   前記複数の出力バッファに電源を供給する電源系とを分
   離し、 前記複数の出力バッファに電源を供給する電源系の電源
   端子と、 前記複数の出力バッファに電源を供給する電源系の基準
   電位端子とを設け、 前記電源端子から電源端子から前記複数の出力バッファ
   全てに電源を供給し、これら複数の出力バッファ全ての
   入力部に第１の所定レベルの信号を同時に印加する過程
   と、 前記第１の所定レベルの信号を前記出力バッファに印加
   した時の前記電源端子を流れる電流を測定する過程と、 前記測定した電流を第１の規定値と比較して前記出力バ
   ッファの正常、異常を判定する過程と、 前記複数の出力バッファの各出力端子に同一の電圧の電
   源を同時に供給し、これら複数の出力バッファ全ての入
   力部に第２の所定レベルの信号を同時に印加する過程
   と、 前記第２の所定レベルの信号を前記出力バッファに印加
   した時の前記基準電位端子を流れる電流を測定する過程
   と、 前記測定した電流を第２の規定値と比較して前記出力バ
   ッファの正常、異常を判定する過程と、 を具備することを特徴とする出力電流測定方法。
4. 【請求項４】 前記複数の出力バッファは、全て１種類
   の出力バッファであるか、或いは少なくとも２種類以上
   の出力バッファが混在して成ることを特徴とする請求項
   １乃至３いずれかに記載の出力電流測定方法。