KR100965593B1

KR100965593B1 - 액정표시장치의 구동장치

Info

Publication number: KR100965593B1
Application number: KR1020030091797A
Authority: KR
Inventors: 최기훈; 최재영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-16
Filing date: 2003-12-16
Publication date: 2010-06-23
Also published as: KR20050060231A

Abstract

본 발명은 수평 전계형 액정표시장치의 부품 수를 감소시켜 단가를 감소시킬 수 있도록 한 액정표시장치의 구동장치에 관한 것이다.

본 발명의 실시 예에 따른 액정표시장치의 구동장치는 액정패널과, 감마 기준전압을 발생하는 감마 기준전압 발생부와, 상기 감마 기준전압을 세분화하는 감마 전압부를 가지며 상기 감마 전압부로부터의 세분환된 감마전압을 이용하여 외부로부터 공급되는 데이터를 아날로그 화소전압으로 변환하여 상기 액정패널에 공급하는 다수의 데이터 구동회로와, 상기 다수의 데이터 구동회로 중 일부의 데이터 구동회로에 집적되어 상기 감마 기준전압을 신호 완충하여 상기 감마 전압부에 공급하는 다수의 감마 버퍼회로를 구비하는 것을 특징으로 한다.

이러한, 본 발명은 액정패널의 부하(로드)에 따라 감마 기준전압을 신호 완충하기 위한 감마 버퍼 집적회로를 다수의 데이터 구동 집적회로에 집적시킴으로써 종래의 데이터 인쇄회로기판에 실장되는 감마 버퍼 집적회로를 삭제하여 데이터 인쇄회로기판의 부품 수를 감소시킬 수 있다. 따라서, 본 발명은 데이터 인쇄회로기판의 생산단가를 감소시켜 액정표시장치의 제조단가를 감소시킬 수 있다.

Description

액정표시장치의 구동장치{APPARATUS DRIVING OF LIQUID CRYSTAL DISPLAY DEVICE}

도 1은 일반적인 수평 전계 인가형 액정표시장치를 나타내는 사시도.

도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 상세히 나타내는 평면도.

도 3은 일반적인 수평 전계 인가형 액정표시장치의 구동장치를 나타내는 평면도.

도 4는 도 3에 도시된 데이터 PCB 상에 실장된 감마 기준전압 발생부 및 감마 버퍼 IC를 나타내는 회로도.

도 5는 도 3에 도시된 감마 기준전압을 다수의 데이터 구동 IC에 공급하기 위한 신호배선을 나타내는 평면도.

도 6은 도 3에 도시된 데이터 구동 IC를 나타내는 블록도.

도 7은 본 발명의 실시 예에 따른 수평 전계 인가형 액정표시장치의 구동장치를 나타내는 평면도.

도 8은 도 7에 도시된 감마 기준전압을 다수의 데이터 구동 IC에 공급하기 위한 신호배선을 나타내는 평면도.

도 9는 도 8에 도시된 감마 기준전압 발생부를 나타내는 회로도.

도 10은 도 8에 도시된 감마 버퍼 IC를 나타내는 도면.

도 11은 도 8에 도시된 데이터 구동 IC를 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

82, 282 : 수평 전계형 액정패널 84, 284 : 데이터 구동 IC

86, 286 : 데이터 TCP 87, 287 : 게이트 TCP

88, 288 : 데이터 PCB 89, 289 : 게이트 구동 IC

90, 290 : 타이밍 제어부 92, 292 : 기준 감마전압 발생부

94, 260 : 감마 버퍼 IC 110, 210 : 신호 제어부

112, 212 : 감마 전압부 114, 214 : 쉬프트 레지스터부

116, 216 : 래치부 118, 218 : DAC부

120, 220 : P 디코딩부 122, 222 : N 디코딩부

124, 224 : 멀티플렉서부 126, 226 : 출력 버퍼부

본 발명은 수평 전계형 액정표시장치에 관한 것으로, 특히 수평 전계형 액정표시장치의 부품 수를 감소시켜 단가를 감소시킬 수 있도록 한 액정표시장치의 구 동장치에 관한 것이다.

액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정표시장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.

수직 전계형 액정표시장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.

수평 전계형 액정표시장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계형 액정표시장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계형 액정표시장치에 대하여 상세히 살펴보기로 한다.

수평 전계형 액정표시장치는 도 1에 도시된 바와 같이 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(50) 및 컬러 필터 어레이 기판(60)과, 두 기판과 스페이서에 의해 마련된 액정공간에 채워진 액정(40)을 구비한다.

컬러 필터 어레이 기판(60)은 상부기판(11) 상에 형성된 컬러 구현을 위한 컬러 필터(34) 및 빛샘 방지를 위한 블랙 매트릭스(32)와, 컬러 필터(34) 및 블랙 매트릭스(32)가 형성된 상부기판(11)을 평탄화하기 위한 평탄화층(36)과, 평탄화층(36) 상에 셀 갭을 일정하게 유지시키기 위한 스페이서(70)로 구성된다.

박막 트랜지스터 어레이 기판(50)은 도 2에 도시된 바와 같이 하부 기판(1) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(30)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(22) 및 공통 전극(24)과, 공통 전극(24)과 접속된 공통 라인(26)을 구비한다.

게이트라인(2)은 박막트랜지스터(30)의 게이트전극(6)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(30)의 드레인전극(10)을 통해 화소전극(22)에 화소신호를 공급한다. 게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역을 정의한다. 공통라인(26)은 화소영역을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(24)에 공급한다.

박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(10) 사이에 채널을 형성하는 반도체층(도시하지 않음)이 더 형성된다.

화소 전극(22)은 보호막(18)을 관통하는 콘택홀(20)을 통해 박막 트랜지스터(30)의 드레인 전극(10)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(22)은 공통전극(24)들 사이에 공통전극(24)과 나란하게 형성된다.

공통 전극(24)은 공통 라인(26)과 접속되어 화소 영역에 형성된다. 특히, 공통 전극(24)은 화소 영역에서 화소 전극(22)과 나란하게 형성된다.

이에 따라, 박막 트랜지스터(30)를 통해 화소 신호가 공급된 화소 전극(22)과 공통 라인(26)을 통해 기준 전압이 공급된 공통 전극(24) 사이에는 수평 전계가 형성된다. 이러한 수평 전계에 의해 박막 트랜지스터 어레이 기판(50)과 컬러 필터 어레이 기판(60) 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.

이러한, 수평 전계형 액정표시장치의 구동장치는 도 3에 도시된 바와 같이 수평 전계형 액정패널(82)과, 수평 전계형 액정패널(82)에 데이터 신호를 공급하기 위한 다수의 데이터 구동 집적회로(Integrated Circuit; 이하, IC라 함)(84)와, 수평 전계형 액정패널(82)에 게이트 신호를 공급하기 위한 다수의 게이트 구동 IC(89)와, 다수의 데이터 구동 IC(84) 각각이 실장되는 다수의 데이터 테이프 캐리어 패키지(Tape Carrier Package;이하, TCP라 함)(86)와, 다수의 게이트 구동 IC(87) 각각이 실장되는 다수의 게이트 TCP(87)와, 다수의 데이터 TCP(86)를 통해 데이터 구동 IC들(84)과 접속되어진 데이터 인쇄회로기판(Printed Circuit Board; 이하, PCB라 함)(88)과, 데이터 PCB(88) 상에 실장되어 데이터 구동 IC들(84) 및 게이트 구동 IC들(89)을 제어함과 아울러 데이터 구동 IC들(84)에 데이터를 공급하 는 타이밍 제어부(90)와, 데이터 PCB(88) 상에 실장되어 감마 기준전압을 발생하는 감마 기준전압 발생부(92)와, 감마 기준전압 발생부(92)로부터의 감마 기준전압을 완충하여 다수의 데이터 구동 IC(94)에 공급하는 감마 버퍼 IC(94)를 구비한다.

데이터 PCB(88)는 타이밍 제어부(90)로부터의 출력되는 각종 제어신호들 및 데이터 신호들과 파워부(도시하지 않음)로부터의 구동전압신호들을 다수의 데이터 구동 IC들(84)로 중계하는 역할을 한다.

타이밍 제어부(90)는 외부로부터의 각종 제어신호들에 기초하여 게이트 드라이버를 제어하는 게이트 제어신호들(GSP, GSC, GOE 등)을 발생하고, 데이터 구동 IC들(84)을 제어하는 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)을 발생한다. 또한, 타이밍 제어부(90)는 외부로부터 공급되는 데이터를 수평 전계형 액정패널(82)의 구동에 알맞도록 정렬하여 다수의 데이터 구동 IC들(84) 각각에 공급한다.

다수의 데이터 TCP(86) 각각은 탭(TAB; Tape Automated Bonding) 방식에 의해 수평 전계형 액정패널(82)의 상단부에 마련된 데이터 패드들과 전기적으로 접속됨과 아울러 데이터 PCB(88)에 마련된 출력 패드들과 전기적으로 접속된다.

다수의 게이트 TCP(87) 각각은 탭(TAB) 방식에 의해 수평 전계형 액정패널(82)의 측면에 마련된 게이트 패드들에 전기적으로 접속된다. 다수의 게이트 TCP(87)는 다수의 데이터 TCP(86) 중 제 1 데이터 TCP(86) 및 수평 전계형 액정패널(82)에 마련된 게이트 신호배선을 통해 타이밍 제어부(90)로부터의 게이트 제어신호를 공급받게 된다.

감마 기준전압 발생부(92)는 도 4에 도시된 바와 같이 공급전압원(VDD)과 기저전압원(GND) 상에 직렬 접속되는 다수의 저항(R1 내지 R11)을 구비한다. 다수의 저항(R1 내지 R11) 사이의 노드에는 다수의 저항값(R1 내지 R11)에 따라 서로 다른 전압값을 가지는 10단계의 제 1 내지 제 2 감마 기준전압(RGMA0 내지 RGMA9)이 발생하게 된다. 이에 따라, 감마 기준전압 발생부(92)는 다수의 저항(R1 내지 R11)을 이용하여 공급전압원(VDD)으로부터의 공급전압을 10단계, 즉 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)으로 분압하여 감마 버퍼 IC(94)로 공급하게 된다.

감마 버퍼 IC(94)는 감마 기준전압 발생부(92)의 출력라인들에 직렬로 각각 접속되어진 도시하지 않은 전압 추종기(Voltage follower) 등으로 구성된다. 전압 추종기는 수평 전계형 액정패널(82)에 걸리는 로드(Load)에 따라 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)을 신호 완충하여 안정화시키는 역할을 한다. 이에 따라, 감마 버퍼 IC(94)는 감마 기준전압 발생부(92)로부터의 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)을 신호 완충하고, 신호 완충된 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)을 데이터 PCB(88)를 통해 다수의 데이터 구동 IC(84)에 공급하게 된다. 이 때, 데이터 PCB(88) 상에는 도 5에 도시된 바와 같이 다수의 데이터 TCP(86) 각각이 접속되는 다수의 감마전압 출력패드들(96)과, 다수의 감마전압 출력패드들(96)각각을 감마 버퍼 IC(94)의 출력단자 각각에 전기적으로 접속시키기 위한 다수의 감마 기준전압 전송라인들(98)이 형성된다. 이에 따라, 감마 버퍼 IC(94)에서 신호 완충된 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)은 다수의 감마 기준전압 전송라인들(98), 다수의 감마전압 출력패드들(96) 및 다수의 데이터 TCP(86)를 경유하여 다수의 데이터 구동 IC(84)에 공급된다.

데이터 구동 IC들(84)은 타이밍 제어부(90)로부터 공급되는 디지털 데이터(Data)를 아날로그 데이터(AData)로 변환하여 수평 전계형 액정패널(82) 상의 데이터라인들에 공급한다.

이를 위하여, 데이터 구동 IC들(84) 각각은 도 6에 도시된 바와 같이 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(114)와, 샘플링신호에 응답하여 디지털 데이터(Data)를 순차적으로 래치하여 동시에 출력하는 래치부(116)와, 래치부(116)로부터의 디지털 데이터(Data)를 아날로그 데이터(AData)로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(118)와, DAC부(118)로부터의 아날로그 데이터(AData)를 완충하여 출력하는 출력 버퍼부(126)를 구비한다.

또한, 데이터 구동 IC(84)는 타이밍 제어부(90)로부터 공급되는 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 디지털 데이터(Data)를 중계하는 신호 제어부(110)와, DAC부(118)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(112)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(84) 각각은 n개씩의 데이터라인들(DL1 내지 DLn)을 구동하게 된다.

신호제어부(110)는 타이밍 제어부(90)로부터의 각종 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 디지털 데이터(Data)가 해당 구성요소들로 출력되도록 제어한다.

감마 전압부(12)는 감마 버퍼 IC(94)를 경유하여 감마 기준전압 발생부(92) 로부터 입력되는 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)을 그레이별로 세분화하여 출력한다.

쉬프트 레지스터부(114)에 포함된 n개의 쉬프트 레지스터들은 신호제어부(110)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(116)는 쉬프트 레지스터부(114)로부터의 샘플링신호에 응답하여 신호 제어부(110)로부터의 디지털 데이터(Data)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(116)는 n개의 디지털 데이터(Data)를 래치하기 위해 n개의 래치들로 구성되고, 그 래치들 각각은 디지털 데이터(Data)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 특히 타이밍제어부(90)는 전송주파수를 줄이기 위하여 디지털 데이터(Data)를 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 각각은 적(R), 녹(G), 청(B) 데이터를 포함한다. 이에 따라, 래치부(116)는 샘플링신호마다 신호 제어부(110)를 경유하여 공급되는 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 즉 6개의 디지털 데이터(Data)를 동시에 래치하게 된다. 이어서, 래치부(116)는 신호 제어부(110)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 n개의 데이터들(Data)을 동시에 출력한다. 이 경우, 래치부(116)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 디지털 데이터(Data)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(90)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 디지털 데이터(Data)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.

DAC부(118)는 래치부(116)로부터의 디지털 데이터(Data)를 동시에 정극성 및 부극성의 아날로그 데이터(AData)로 변환하여 출력하게 된다. 이를 위하여, DAC부(118)는 래치부(116)에 공통 접속된 P(Positive) 디코딩부(120) 및 N(Negative) 디코딩부(122)와, P 디코딩부(120) 및 N 디코딩부(122)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 124)를 구비한다.

P 디코딩부(120)에 포함되는 n개의 P 디코더들은 래치부(116)로부터 동시에 입력되는 n개의 데이터들(Data)을 감마 전압부(112)로부터의 정극성 감마전압들을 이용하여 정극성 아날로그 데이터(AData)로 변환하게 된다. N 디코딩부(122)에 포함되는 n개의 N 디코더들은 래치부(116)로부터 동시에 입력되는 n개의 데이터들(Data)을 감마 전압부(112)로부터의 부극성 감마전압들을 이용하여 부극성 아날로그 데이터(AData)로 변환하게 된다. 멀티플렉서부(124)에 포함되는 n개의 멀티플렉서들은 신호제어부(110)로부터의 극성제어신호(POL)에 응답하여 P 디코더(120)로부터의 정극성 아날로그 데이터(AData) 또는 N 디코더(122)로부터의 부극성 아날로그 데이터(AData)를 선택하여 출력하게 된다.

출력 버퍼부(126)에 포함되는 n개의 출력버퍼들은 n개의 데이터라인들(D1 내지 Dn)들에 직렬로 각각 접속되어진 전압추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(118)로부터의 아날로그 데이터(AData)들을 신호 완충하여 데이터라인들(DL1 내지 DLn)에 공급하게 된다.

이러한, 일반적인 액정표시장치의 구동장치는 타이밍 제어부(90)로부터 출력되는 디지털 데이터(Data)를 감마 전압부(112)로부터 정극성 및 부극성 감마전압이 공급되는 데이터 구동 IC(84)의 DAC부(118)를 이용하여 아날로그 데이터(AData)로 변환하여 수평 전계형 액정패널(82)에 공급하여 원하는 화상을 표시하게 된다.

이와 같은, 일반적인 액정표시장치의 구동장치는 수평 전계형 액정패널(82)의 부하에 따라 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)을 신호 완충하여 안정화시키기 위한 감마 버퍼 IC(94)로 인하여 데이터 PCB(88)의 구조가 복잡하게 된다. 또한, 일반적인 액정표시장치의 구동장치는 감마 버퍼 IC(94)로 인하여 데이터 PCB(88)의 부품수가 증가하여 데이터 PCB(88)의 가격이 상승하게 된다.

따라서, 본 발명의 목적은 수평 전계형 액정표시장치의 부품 수를 감소시켜 단가를 감소시킬 수 있도록 한 액정표시장치의 구동장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 액정패널과, 감마 기준전압을 발생하는 감마 기준전압 발생부와, 상기 감마 기준전압을 세분화하는 감마 전압부를 가지며 상기 감마 전압부로부터의 세분환된 감마전압을 이용하여 외부로부터 공급되는 데이터를 아날로그 화소전압으로 변 환하여 상기 액정패널에 공급하는 다수의 데이터 구동회로와, 상기 다수의 데이터 구동회로 중 일부의 데이터 구동회로에 집적되어 상기 감마 기준전압을 신호 완충하여 상기 감마 전압부에 공급하는 다수의 감마 버퍼회로를 구비하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치는 상기 감마 기준전압 발생부가 실장된 인쇄회로기판과, 상기 인쇄회로기판 상에 실장되고 상기 데이터 신호를 상기 다수의 데이터 구동회로에 공급함과 아울러 상기 다수의 데이터 구동회로를 제어하는 타이밍 제어부와, 상기 액정패널과 상기 인쇄회로기판간에 접속되어 상기 다수의 데이터 구동회로 각각이 실장되는 다수의 테이프 캐리어 패키지를 더 구비하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치는 상기 인쇄회로기판 상에 형성되어 상기 감마 기준전압 발생부로부터의 상기 감마 기준전압을 상기 테이프 캐리어 패키지를 경유하여 상기 다수의 감마 버퍼회로로 공급하는 제 1 신호라인과, 상기 인쇄회로기판 상에 형성되어 상기 테이프 캐리어 패키지를 경유하여 상기 다수의 감마 버퍼회로로부터 상기 신호 완충된 감마 기준전압이 공급되는 제 2 신호라인을 더 구비하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치에서 상기 감마 기준전압 발생부는 적어도 10 단계를 가지는 상기 감마 기준전압을 발생하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치에서 상기 다수의 감마 버퍼회로 각각은 상기 제 1 신호라인을 경유하여 공급되는 상기 적어도 10단계의 감마 기준전압 중 적어 도 2 단계의 감마 기준전압을 신호 완충하여 상기 제 2 신호라인에 공급하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치에서 상기 감마 버퍼회로가 집적된 상기 데이터 구동회로가 실장된 상기 다수의 테이프 캐리어 패키지 각각은 상기 제 1 신호라인으로부터 상기 적어도 10단계의 감마 기준전압 중 적어도 2 단계의 감마 기준전압이 공급되는 더미 입력패드와, 상기 감마 버퍼회로로부터 출력되는 상기 신호 완충된 적어도 2단계의 감마 기준전압을 상기 제 2 신호라인으로 공급하는 더미 출력패드와, 상기 제 2 신호라인으로부터 상기 적어도 10단계의 감마 기준전압을 공급받는 감마 기준전압 입력패드를 구비하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치에서 상기 다수의 데이터 구동회로 각각은 샘플링 신호를 발생하는 쉬프트 레지스터부와, 상기 쉬프트 레지스터부로부터의 샘플링 신호에 따라 상기 타이밍 제어부로부터 공급되는 상기 데이터 신호를 래치하는 래치부와, 상기 감마 전압부로부터 공급되는 상기 감마전압을 이용하여 상기 래치부로부터 공급되는 상기 데이터 신호를 상기 아날로그 화소전압으로 변환하는 디지털 아날로그 변환부와, 상기 타이밍 제어부로부터의 극성제어신호에 따라 상기 아날로그 화소전압의 극성을 선택적으로 출력하는 멀티플렉서부와, 상기 멀티플렉서로부터 출력되는 아날로그 화소전압을 상기 액정패널에 공급하는 출력 버퍼부를 구비하는 것을 특징으로 한다.

상기 액정표시장치의 구동장치에서 상기 액정패널은 수평 전계형인 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7 내지 도 12를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 7을 참조하면, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 수평 전계형 액정패널(282)과, 수평 전계형 액정패널(282)에 데이터 신호를 공급하기 위한 다수의 데이터 구동 집적회로(Integrated Circuit; 이하, IC라 함)(284)와, 수평 전계형 액정패널(282)에 게이트 신호를 공급하기 위한 다수의 게이트 구동 IC(289)와, 다수의 데이터 구동 IC(284) 각각이 실장되는 다수의 데이터 테이프 캐리어 패키지(Tape Carrier Package;이하, TCP라 함)(286)와, 다수의 게이트 구동 IC(287) 각각이 실장되는 다수의 게이트 TCP(287)와, 다수의 데이터 TCP(286)를 통해 데이터 구동 IC들(284)과 접속되어진 데이터 인쇄회로기판(Printed Circuit Board; 이하, PCB라 함)(288)과, 데이터 PCB(288) 상에 실장되어 데이터 구동 IC들(284) 및 게이트 구동 IC들(289)을 제어함과 아울러 데이터 구동 IC들(284)에 데이터를 공급하는 타이밍 제어부(290)와, 데이터 PCB(288) 상에 실장되어 감마 기준전압을 발생하는 감마 기준전압 발생부(292)와, 데이터 PCB(288) 상에 형성되어 감마 기준전압을 다수의 데이터 구동 IC(284) 중 2 개 이상의 데이터 구동 IC(284)로 전송하는 제 1 감마 기준전압 공급라인(298)과, 제 1 감마 기준전압 공급라인(298)과 연결된 2개 이상의 데이터 구동 IC(284)에 집적되고, 제 1 감마 기준전압 공급라인(298)을 경유하여 공급되는 감마 기준전압을 신호 완충하여 제 2 감마 기준전압 공급라인(296)으로 공급하는 다수의 감마 버퍼 IC(260)를 구비한다.

수평 전계형 액정패널(282)은 도 1 및 도 2에 도시된 바와 같이 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(50) 및 컬러 필터 어레이 기판(60)과, 두 기판과 스페이서에 의해 마련된 액정공간에 채워진 액정(40)을 구비한다.

박막 트랜지스터(30)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라 인(4)의 화소 신호가 화소 전극(22)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(30)는 게이트 라인(2)에 접속된 게이트 전극(6)과, 데이터 라인(4)에 접속된 소스 전극(8)과, 화소 전극(22)에 접속된 드레인 전극(10)을 구비한다. 또한, 박막 트랜지스터(30)는 게이트 전극(6)과 게이트 절연막(12)을 사이에 두고 중첩되면서 소스 전극(8)과 드레인 전극(10) 사이에 채널을 형성하는 반도체층(도시하지 않음)이 더 형성된다.

데이터 PCB(288)는 타이밍 제어부(290)로부터의 출력되는 각종 제어신호들 및 데이터 신호들과 파워부(도시하지 않음)로부터의 구동전압신호들을 다수의 데이터 구동 IC들(284)로 중계하는 역할을 한다. 이러한, 데이터 PCB(288) 상에는 도 7 및 도 8에 도시된 바와 같이 감마 기준전압 발생부(292)로부터의 감마 기준전압을 다수의 감마 버퍼 IC(260)에 공급하기 위한 다수의 제 1 감마 기준전압 공급라인(298)과, 다수의 감마 버퍼 IC(260)로부터 신호 완충된 감마 기준전압을 공급받아 데이터 PCB(288)로 출력하는 감마 기준전압 출력라인(297)과, 감마 기준전압 출력라인(297)로부터 신호 완충된 감마 기준전압을 공급받아 다수의 데이터 구동 IC(284) 각각에 공급하기 위한 다수의 제 2 감마 기준전압 공급라인(296)이 형성된다.

타이밍 제어부(290)는 외부로부터의 각종 제어신호들에 기초하여 게이트 드라이버를 제어하는 게이트 제어신호들(GSP, GSC, GOE 등)을 발생하고, 데이터 구동 IC들(284)을 제어하는 데이터 제어신호들(SSP, SSC, SOE, POL, REV 등)을 발생한다. 또한, 타이밍 제어부(290)는 외부로부터 공급되는 데이터를 수평 전계형 액정패널(282)의 구동에 알맞도록 정렬하여 다수의 데이터 구동 IC들(284) 각각에 공급한다.

다수의 데이터 TCP(286) 각각은 탭(TAB; Tape Automated Bonding) 방식에 의해 수평 전계형 액정패널(282)의 상단부에 마련된 데이터 패드들과 전기적으로 접속됨과 아울러 데이터 PCB(288)에 마련된 출력 패드들과 전기적으로 접속된다. 이러한, 다수의 데이터 TCP(286) 중 2개 이상의 데이터 TCP(286) 상에는 데이터 PCB(288) 상에 형성된 제 1 감마 기준전압 공급라인(298)과 감마 버퍼 IC(260)의 입력단자에 접속되는 도시하지 않은 더미 입력패드가 형성되고, 감마 버퍼 IC(260)의 출력단자와 감마 기준전압 출력라인(297)에 접속되는 도시하지 않은 더미 출력패드가 형성된다. 그리고, 다수의 데이터 TCP(286) 각각은 제 2 감마 기준전압 공급라인(296)을 통해 신호 완충된 기준 감마전압을 공급받는 기준 감마전압 입력패드가 형성된다.

다수의 게이트 TCP(287) 각각은 탭(TAB) 방식에 의해 수평 전계형 액정패널(282)의 측면에 마련된 게이트 패드들에 전기적으로 접속된다. 다수의 게이트 TCP(287)는 다수의 데이터 TCP(286) 중 제 1 데이터 TCP(286) 및 수평 전계형 액정패널(282)에 마련된 게이트 신호배선을 통해 타이밍 제어부(290)로부터의 게이트 제어신호를 공급받게 된다.

감마 기준전압 발생부(292)는 도 9에 도시된 바와 같이 공급전압원(VDD)과 기저전압원(GND) 상에 직렬 접속되는 다수의 저항(R1 내지 R11)을 구비한다. 다수의 저항(R1 내지 R11) 사이의 노드에는 다수의 저항값(R1 내지 R11)에 따라 서로 다른 전압값을 가지는 10단계의 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)이 발생하게 된다. 이에 따라, 감마 기준전압 발생부(292)는 다수의 저항(R1 내지 R11)을 이용하여 공급전압원(VDD)으로부터의 공급전압을 10단계, 즉 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)으로 분압하여 다수의 제 1 감마 기준전압 공급라인(298) 및 데이터 TCP(286)를 경유하여 다수의 감마 버퍼 IC(260)로 공급하게 된다.

다수의 감마 버퍼 IC(260) 각각은 도 10에 도시된 바와 같이 데이터 PCB(288)에 형성된 제 1 감마 기준전압 공급라인(298) 및 데이터 TCP(286) 상에 형성된 더미 입력패드를 통해 감마 기준전압 발생부(292)로부터 공급되는 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)을 신호 완충하여 데이터 PCB(288)의 감마 기준전압 출력라인(297)을 경유하여 제 2 감마 기준전압 공급라인(296)에 공급한다. 이를 위해, 다수의 감마 버퍼 IC(260) 각각은 도시하지 않은 전압추종기(Voltage follower) 등으로 구성된다. 전압 추종기는 수평 전계형 액정패널(282)에 걸리는 로드(Load)에 따라 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9)을 신호 완충하여 안정화시키는 역할을 한다.

구체적으로, 다수의 감마 버퍼 IC(260) 각각은 10단계를 가지는 감마 기준전압(RGMA0 내지 RGMA9)의 경우 제 1 내지 제 10 감마 기준전압(RGMA0 내지 RGMA9) 중 2개의 감마 기준전압(RGMA0, RGMA1; RGMA2, RGMA3; RGMA4, RGMA5; RGMA6, RGMA7; RGMA8, RGMA9)을 공급받아 신호 완충하여 데이터 TCP(286)의 더미 출력패드를 경유하여 데이터 PCB(288)의 감마 기준전압 출력라인(297)에 공급한다. 예를 들어 제 1 감마 버퍼 IC는 제 1 및 제 2 감마 기준전압(RGAM0, RGAM1)을 공급받고, 이를 신호 완충하여 신호 완충된 제 1 및 제 2 감마 기준전압(GAM0, GAM1)을 감마 기준전압 출력라인(297)에 공급하고, 제 2 감마 버퍼 IC는 제 3 및 제 4 감마 기준전압(RGAM2, RGAM3)을 공급받고, 이를 신호 완충하여 신호 완충된 제 3 및 제 4 감마 기준전압(GAM2, GAM3)을 감마 기준전압 출력라인(297)에 공급하고, 제 3 감마 버퍼 IC는 제 5 및 제 6 감마 기준전압(RGAM4, RGAM5)을 공급받고, 이를 신호 완충하여 신호 완충된 제 5 및 제 6 감마 기준전압(GAM4, GAM5)을 감마 기준전압 출력라인(297)에 공급하고, 제 4 감마 버퍼 IC는 제 7 및 제 8 감마 기준전압(RGAM6, RGAM7)을 공급받고, 이를 신호 완충하여 신호 완충된 제 7 및 제 8 감마 기준전압(GAM6, GAM7)을 감마 기준전압 출력라인(297)에 공급하고, 제 5 감마 버퍼 IC는 제 9 및 제 10 감마 기준전압(RGAM8, RGAM9)을 공급받고, 이를 신호 완충하여 신호 완충된 제 9 및 제 10 감마 기준전압(GAM8, GAM9)을 감마 기준전압 출력라인(297)에 공급한다. 이와 같이, 10단계를 가지는 감마 기준전압(RGMA0 내지 RGMA9)의 경우 감마 버퍼 IC(260)의 개수는 5개이며, 5개의 감마 버퍼 IC(260) 각각은 5개의 데이터 구동 IC(284)에 집적화된다. 한편, 다수의 버퍼 IC(260)의 개수는 감마 기준전압의 단계에 따라 달라지게 된다. 이에 따라, 감마 기준전압 발생부(290)로부터의 각 단계별 감마 기준전압(RGMA0 내지 RGMA9)은 5개의 감마 버퍼 IC(260)에 의해 신호 완충되며, 신호 완충된 각 단계의 감마 기준전압(GMA0 내지 GMA9)은 감마 기준전압 출력라인(297)을 경유하여 데이터 PCB(288)에 형성된 다수의 제 2 감마 기준전압 공급라인(296) 각각에 공급된다. 결과적으로, 신호 완충된 각 단계의 감마 기준전압(GMA0 내지 GMA9)은 다수의 제 2 감마 기준전압 공급라인(296) 각각에 공통으로 접속되는 데이터 TCP(286)를 통해 다수의 데이터 구동 IC(284) 각각에 공급된다.

데이터 구동 IC들(284)은 타이밍 제어부(290)로부터 공급되는 디지털 데이터(Data)를 아날로그 데이터(AData)로 변환하여 수평 전계형 액정패널(282) 상 의 데이터라인들에 공급한다.

이를 위하여, 데이터 구동 IC들(284) 각각은 도 11에 도시된 바와 같이 타이밍 제어부(290)로부터 공급되는 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 디지털 데이터(Data)를 중계하는 신호 제어부(210)와, 순차적인 샘플링신호를 공급하는 쉬프트 레지스터부(214)와, 샘플링신호에 응답하여 디지털 데이터(Data)를 순차적으로 래치하여 동시에 출력하는 래치부(216)와, 래치부(216)로부터의 디지털 데이터(Data)를 아날로그 데이터(AData)로 변환하는 디지털-아날로그 변환부(이하, DAC부라 함)(218)와, DAC부(218)에서 필요로 하는 정극성 및 부극성 감마전압들을 공급하는 감마 전압부(212)와, DAC부(218)로부터의 아날로그 데이터(AData)를 완충하여 출력하는 출력 버퍼부(226)를 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(84) 각각은 n개씩의 데이터라인들(DL1 내지 DLn)을 구동하게 된다.

신호제어부(210)는 타이밍 제어부(290)로부터의 각종 데이터 제어신호들(SSP, SSC, SOE, REV, POL 등)과 디지털 데이터(Data)가 해당 구성요소들로 출력되도록 제어한다.

감마 전압부(212)는 다수의 감마 버퍼 IC(260)를 경유하여 감마 기준전압 발생부(292)로부터 입력되는 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)을 그레이별로 세분화하여 출력한다. 다시 말하여, 감마 전압부(212)는 데이터 PCB(288)에 형성된 제 2 감마 기준전압 공급라인(296) 및 데이터 TCP(286)를 통해 다수의 감마 버퍼 IC(260)로부터 공급되는 신호 완충된 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)을 세분화하여 DAC부(218)에 공급한다.

쉬프트 레지스터부(214)에 포함된 n개의 쉬프트 레지스터들은 신호제어부(210)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭신호(SSC)에 따라 순차적으로 쉬프트시켜 샘플링신호로 출력한다.

래치부(216)는 쉬프트 레지스터부(214)로부터의 샘플링신호에 응답하여 신호 제어부(210)로부터의 디지털 데이터(Data)를 일정단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여 래치부(216)는 n개의 디지털 데이터(Data)를 래치하기 위해 n개의 래치들로 구성되고, 그 래치들 각각은 디지털 데이터(Data)의 비트수(3비트 또는 6비트)에 대응하는 크기를 갖는다. 특히 타이밍제어부(290)는 전송주파수를 줄이기 위하여 디지털 데이터(Data)를 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data)로 나누어 각각의 전송라인을 통해 동시에 출력하게 된다. 여기서 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 각각은 적(R), 녹(G), 청(B) 데이터를 포함한다. 이에 따라, 래치부(216)는 샘플링신호마다 신호 제어부(210)를 경유하여 공급되는 이븐 데이터(EVEN Data)와 오드 데이터(ODD Data) 즉 6개의 디지털 데이터(Data)를 동시에 래치하게 된다. 이어서, 래치부(216)는 신호 제어부(210)로부터의 소스 출력 이네이블신호(SOE)에 응답하여 래치된 n개의 데이터들(Data)을 동시에 출력한다. 이 경우, 래치부(216)는 데이터반전 선택신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 디지털 데이터(Data)들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(290)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 디지털 데이터(Data)들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하 기 때문이다.

DAC부(218)는 래치부(216)로부터의 디지털 데이터(Data)를 동시에 정극성 및 부극성의 아날로그 데이터(AData)로 변환하여 출력하게 된다. 이를 위하여, DAC부(218)는 래치부(116)에 공통 접속된 P(Positive) 디코딩부(120) 및 N(Negative) 디코딩부(222)와, P 디코딩부(220) 및 N 디코딩부(222)의 출력신호를 선택하기 위한 멀티플렉서(MUX; 224)를 구비한다.

P 디코딩부(220)에 포함되는 n개의 P 디코더들은 래치부(216)로부터 동시에 입력되는 n개의 데이터들(Data)을 감마 전압부(212)로부터의 정극성 감마전압들을 이용하여 정극성 아날로그 데이터(AData)로 변환하게 된다. N 디코딩부(222)에 포함되는 n개의 N 디코더들은 래치부(216)로부터 동시에 입력되는 n개의 데이터들(Data)을 감마 전압부(212)로부터의 부극성 감마전압들을 이용하여 부극성 아날로그 데이터(AData)로 변환하게 된다. 멀티플렉서부(224)에 포함되는 n개의 멀티플렉서들은 신호제어부(210)로부터의 극성제어신호(POL)에 응답하여 P 디코더(220)로부터의 정극성 아날로그 데이터(AData) 또는 N 디코더(222)로부터의 부극성 아날로그 데이터(AData)를 선택하여 출력하게 된다.

출력 버퍼부(226)에 포함되는 n개의 출력버퍼들은 n개의 데이터라인들(D1 내지 Dn)들에 직렬로 각각 접속되어진 전압 추종기(Voltage follower) 등으로 구성된다. 이러한 출력버퍼들은 DAC부(218)로부터의 아날로그 데이터(AData)들을 신호 완충하여 데이터라인들(DL1 내지 DLn)에 공급하게 된다.

이러한, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 타이밍 제어 부(290)로부터 출력되는 디지털 데이터(Data)를 감마 전압부(212)로부터 정극성 및 부극성 감마전압이 공급되는 데이터 구동 IC(284)의 DAC부(218)를 이용하여 아날로그 데이터(AData)로 변환하여 수평 전계형 액정패널(282)에 공급하여 원하는 화상을 표시하게 된다.

이와 같은, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 수평 전계형 액정패널(282)의 부하에 따라 제 1 내지 제 10 감마 기준전압(GMA0 내지 GMA9)을 신호 완충하여 안정화시키기 위한 다수의 감마 버퍼 IC(260) 각각을 다수의 데이터 구동 IC(284)에 집적화시킴으로써 데이터 PCB(288)의 구조를 단순하게 할 수 있다. 또한, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 다수의 감마 버퍼 IC(260) 각각을 다수의 데이터 구동 IC(284) 각각에 집적화시킴으로써 데이터 PCB(288)의 부품 수를 감소시켜 데이터 PCB(288)의 제조단가를 감소시킬 수 있다.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치의 구동장치는 액정패널의 부하(로드)에 따라 감마 기준전압을 신호 완충하기 위한 감마 버퍼 집적회로를 다수의 데이터 구동 집적회로에 집적시킴으로써 종래의 데이터 인쇄회로기판에 실장되는 감마 버퍼 집적회로를 삭제하여 데이터 인쇄회로기판의 부품수를 감소시킬 수 있다. 따라서, 본 발명은 데이터 인쇄회로기판의 가격을 감소시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

액정패널과,

인쇄회로기판에 실장되고 다수의 감마 기준전압을 발생하는 감마 기준전압 발생부와,

상기 다수의 감마 기준전압을 그레이별로 세분화하고, 세분화된 감마 기준전압을 이용하여 입력 데이터를 아날로그 화소 전압으로 변환하여 상기 액정패널에 공급하는 n개(n은 자연수)의 데이터 구동 집적회로(이하, IC)와,

상기 인쇄회로기판에 형성되고 상기 감마 기준전압 발생부로부터 공급된 상기 다수의 감마 기준전압을 m개(m≤n, m은 자연수)로 분할하고, 상기 m개로 분할된 감마 기준전압을 상기 n개의 데이터 구동 IC 중 m 개의 데이터 구동 IC 각각에 공급함으로써, 상기 m 개의 데이터 구동 IC에 서로 다른 기준 감마전압을 공급하는 다수의 제 1 신호 라인과,

상기 m 개의 데이터 구동 IC 각각에 집적화되고, 상기 다수의 제 1 신호 라인을 경유하여 공급되는 상기 서로 다른 감마 기준전압을 신호 완충하여 출력하는 m개의 감마 버퍼회로와,

상기 인쇄회로기판에 형성되고, 상기 m 개의 감마 버퍼회로로부터 상기 데이터 구동 IC의 출력 패드를 경유하여 공급된 상기 서로 다른 감마 기준전압을 상기 인쇄회로기판으로 출력하는 다수의 제 2 신호 라인과,

상기 인쇄회로기판에 형성되고 상기 다수의 제 2 신호라인으로부터 공급되는 상기 서로 다른 감마 기준전압을 상기 n개의 데이터 구동 IC에 공통으로 공급하는 다수의 제 3 신호 라인을 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 1 항에 있어서,

상기 인쇄회로기판 상에 실장되고 상기 데이터 신호를 상기 n 개의 데이터 구동 IC에 공급함과 아울러 상기 n 개의 데이터 구동 IC를 제어하는 타이밍 제어부와,

상기 액정패널과 상기 인쇄회로기판간에 접속되어 상기 n 개의 데이터 구동 IC 각각이 실장되는 다수의 테이프 캐리어 패키지를 더 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
삭제
제 2 항에 있어서,

상기 감마 기준전압 발생부는 적어도 10 단계를 가지는 상기 감마 기준전압을 발생하는 것을 특징으로 하는 액정표시장치의 구동장치.
삭제
제 4 항에 있어서,

상기 m 개의 감마 버퍼회로가 집적된 상기 m 개의 데이터 구동 IC가 실장된 상기 다수의 테이프 캐리어 패키지 각각은,

상기 제 1 신호 라인으로부터 상기 적어도 10단계의 감마 기준전압 중 적어도 2 단계의 감마 기준전압이 공급되는 더미 입력패드와,

상기 감마 버퍼회로로부터 출력되는 적어도 2 단계의 감마 기준전압을 상기 제 2 신호 라인에 공급하는 더미 출력패드와,

상기 다수의 제 3 신호라인으로부터 상기 적어도 10단계의 감마 기준전압을 공급받는 감마 기준전압 입력패드를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 2 항에 있어서,

상기 n 개의 데이터 구동 IC 각각은

샘플링 신호를 발생하는 쉬프트 레지스터부와,

상기 쉬프트 레지스터부로부터의 샘플링 신호에 따라 상기 타이밍 제어부로부터 공급되는 상기 데이터 신호를 래치하는 래치부와,

상기 감마 전압부로부터 공급되는 상기 감마전압을 이용하여 상기 래치부로부터 공급되는 상기 데이터 신호를 상기 아날로그 화소전압으로 변환하는 디지털 아날로그 변환부와,

상기 타이밍 제어부로부터의 극성제어신호에 따라 상기 아날로그 화소전압의 극성을 선택적으로 출력하는 멀티플렉서부와,

상기 멀티플렉서로부터 출력되는 아날로그 화소전압을 상기 액정패널에 공급하는 출력 버퍼부를 구비하는 것을 특징으로 하는 액정표시장치의 구동장치.
제 1 항에 있어서,

상기 액정패널은 수평 전계형인 것을 특징으로 하는 액정표시장치의 구동장치.