KR102278329B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102278329B1
KR102278329B1 KR1020140191616A KR20140191616A KR102278329B1 KR 102278329 B1 KR102278329 B1 KR 102278329B1 KR 1020140191616 A KR1020140191616 A KR 1020140191616A KR 20140191616 A KR20140191616 A KR 20140191616A KR 102278329 B1 KR102278329 B1 KR 102278329B1
Authority
KR
South Korea
Prior art keywords
terminal
write
voltage
memory
cof
Prior art date
Application number
KR1020140191616A
Other languages
English (en)
Other versions
KR20160082730A (ko
Inventor
조대명
김재혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140191616A priority Critical patent/KR102278329B1/ko
Publication of KR20160082730A publication Critical patent/KR20160082730A/ko
Application granted granted Critical
Publication of KR102278329B1 publication Critical patent/KR102278329B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 필름 상의 단자로부터 출력되는 다수의 전압 중 어느 하나의 전압을 메모리의 쓰기 금지 설정을 위한 쓰기 금지 신호로 사용할 수 있다. 이에 따라, 별도로 쓰기 금지 신호를 생성하기 위한 회로 구성이 필요하지 않아 비용이 절감되고 쓰기 금지 신호를 생성하는 별도의 회로가 차지하는 PCB의 영역에 대신 다른 기능을 위한 회로를 실장하여 사용하도록 하여, PCB의 활용성을 증진시킬 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것이다.
표시장치는 영상이나 정보를 표시하는 장치이다.
표시장치는 화상을 표시하는 표시패널과 이 표시패널을 구동하기 위한 구동회로들을 구비한다.
구동회로들 중 일부는 인쇄회로기판(PCB, 이하 PCB라 함) 상에 실장되고 다른 일부는 칩온필름(COF: Chip On Film, 이하 COF라 함) 상에 실장된다. 칩온필름의 양 측에 인쇄회로기판과 표시패널이 연결된다.
PCB 상에 실장된 구동회로의 일부로서 쓰기 금지(write protection)가 필요한 메모리(220)가 있다. PCB의 일측에 COF가 본딩될 때 COF의 2개의 단자를 통해 하이 레벨의 쓰기 금지 신호가 메모리로 인가되어 쓰기 금지가 수행된다. 쓰기 금지 신호는 PCB 상에서 생성되어 PCB와 COF가 본딩으로 PCB와 COF가 연결될 때 상기 생성된 쓰기 금지 신호가 COF의 제1 단자로 입력된 후 COF의 제2 단자로 출력되어 PCB 상의 메모리로 인가되고, 메모리는 이러한 쓰기 금지 신호에 의해 쓰기 금지가 설정되어 외부로부터의 강제적인 쓰기로부터 보호된다.
따라서, 종래의 표시장치는 다음과 같은 문제점이 있다.
첫째, 표시장치가 더욱 더 고도화되고 복잡해지면서 더 많은 신호들이 사용되게 되어 이들 신호들을 입력 및 출력시키기 위한 COF의 단자 수의 증가가 요구되고 있지만, COF의 사이즈의 한계로 인해 COF의 단자 수 또한 증가가 어렵다. 이러한 상황에서, 메모리의 쓰기 금지를 위해 COF의 2개의 단자가 활당되므로, 그만큼 다른 신호를 사용할 수 없게 되어 COF의 단자 활용성이 떨어진다.
둘째, 종래의 표시 장치는 쓰기 금지 신호를 생성하기 위한 별도의 회로가 추가로 필요하다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다.
본 발명의 다른 목적은 COF의 단자 활용성을 증진시킬 수 있는 표시장치를 제공한다.
본 발명의 또 다른 목적은 회로 구성을 최소화할 수 있는 표시장치를 제공한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 본 발명의 표시장치는 필름 상의 단자로부터 출력되는 다수의 전압 중 어느 하나의 전압을 메모리의 쓰기 금지 설정을 위한 쓰기 금지 신호로 사용할 수 있다. 이에 따라, 별도로 쓰기 금지 신호를 생성하기 위한 회로 구성이 필요하지 않아 비용이 절감되고 쓰기 금지 신호를 생성하는 별도의 회로가 차지하는 PCB의 영역에 대신 다른 기능을 위한 회로를 실장하여 사용하도록 하여, PCB의 활용성을 증진시킬 수 있다.
본 발명에 따른 단말기의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 별도로 쓰기 금지 신호를 생성하기 위한 회로 구성이 필요하지 않아 비용이 절감되고 쓰기 금지 신호를 생성하는 별도의 회로가 차지하는 PCB의 영역에 대신 다른 기능을 위한 회로를 실장하여 사용하도록 하여, PCB의 활용성을 증진시킬 수 있다는 장점이 있다.
아울러, 본 발명의 실시 예들 중 적어도 하나에 의하면, COF의 2개의 단자가 별도의 회로에서 생성된 쓰기 금지 신호의 경유를 위해 사용될 필요가 없으므로, COF의 단자의 여유를 두어 필요시 다른 기능을 위한 신호의 입출력 단자로 활용할 수 있어 COF의 활용성을 증진시킬 수 있다는 장점이 있다.
본 발명의 적용 가능성의 추가적인 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나 본 발명의 사상 및 범위 내에서 다양한 변경 및 수정은 당업자에게 명확하게 이해될 수 있으므로, 상세한 설명 및 본 발명의 바람직한 실시 예와 같은 특정 실시 예는 단지 예시로 주어진 것으로 이해되어야 한다.
도 1은 본 발명에 따른 표시장치를 도시한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 표시장치를 도시한 회로도이다.
도 3은 본 발명의 제2 실시예에 따른 표시장치를 도시한 회로도이다.
도 4는 다수의 감마 전압의 생성을 보여주는 회로도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명에 따른 표시장치를 도시한 도면이다.
도 1을 참고하면, 본 발명에 따른 액정표시장치는 표시패널(100), PCB(200), 게이트 구동회로(300) 및 다수의 COF들(400)을 포함할 수 있다.
COF(400) 대신에 칩온보드(COB: Chip On Board)가 사용될 수도 있다.
COF들(400) 각각은 데이터 구동회로(410)를 포함할 수 있다. 다시 말해, 데이터 구동회로(410)가 COF(400) 상에 실장될 수 있다. 구체적으로, 데이터 구동회로(410)의 핀들이 본딩에 의해 COF(400) 상에 전기적으로 연결될 수 있다.
표시패널(100)은 화상을 표시하는 한편, 다수의 COF(400)를 매개로 PCB(200)와 전기적으로 연결될 수 있다. 표시패널(100)은 예컨대, 액정 표시패널, 유기발광 표시패널, 전계발광 표시패널, 전기영동 표시패널 등을 포함할 수 있다.
설명의 편의를 위해, 본 발명에서는 액정 표시패널을 중심으로 설명하지만, 본 발명은 다른 표시패널에도 동일하게 적용될 수 있다.
표시패널(100)은 하부 기판(110), 상부 기판(120) 그리고 이들 기판들(110, 120) 사이에 형성된 액정층(미도시)을 포함할 수 있다.
하부 기판(110) 상에 다수의 게이트 라인(GL)과 다수의 데이터 라인(DL)의 교차에 의해 다수의 화소(P)가 정의될 수 있다. 각 화소(P)는 게이트 라인(GL)과 데이터 라인(DL)에 접속된 박막트랜지스터(미도시) 및 박막 트랜지스터에 접속된 화소전극을 포함할 수 있다. 각 화소(P) 상에 형성된 화소전극은 서로 이격될 수 있다.
도시되지 않았지만, 상부 기판(120)에는 각 화소(P)에 대응되도록 형성된 컬러필터, 컬러필터를 구분하기 위한 블랙 매트릭스 등이 형성된다.
한편, 공통전압을 공급하기 위한 공통전극(미도시)이 하부 기판(110)과 상부 기판(120) 중 어느 하나의 기판 상에 형성될 수 있다. 예컨대, 공통전극은 표시패널(100)이 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 방식으로 구동되는 경우 상부 기판(120) 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 방식으로 구동되는 경우 화소전극과 함께 하부 기판(110) 상에 형성될 수 있다.
이러한, 표시패널(100)은 각 화소(P)에 인가되는 데이터 전압에 따라 액정층의 광투과율을 조절하여 화상을 표시할 수 있다.
PCB(200) 상에 타이밍 제어부(210), 메모리(220), 감마전압 생성부(230) 및 전원전압 생성부(미도시), 레벨 쉬프터(미도시)가 형성된다.
전원전압 생성부는 각종 장치, 예컨대 타이밍 제어부(210), 메모리(220), 게이트 구동회로(300), 데이터 구동회로(410), 감마전압 생성부(230)에 사용되기 위한 위한 다양한 전원전압을 생성할 수 있다. 예컨대, 전원전압으로서 VDDH, HVDD, VSSH, VCC, 등이 있다. VCC는 타이밍 제어부(210), 메모리(220), 게이트 구동회로(300), 데이터 구동회로(410) 등을 구동하기 위한 구동전압으로 사용될 수 있다.
타이밍 제어부(210)는 외부로부터 입력되는 타이밍 제어신호(Vsync, Hsync, DE, DCLK 등)에 기초하여 제1 게이트 제어신호(GST, On_CLK, OFF_CLK, EO 등)를 생성하는 한편 데이터 제어신호(SSP, SSC, SOE, POL,등)를 생성하여 데이터 구동회로(410)에 공급할 수 있다.
레벨 쉬프터는 타이밍 제어부(210)에서 생성된 제1 게이트 제어신호(GST, On_CLK, OFF_CLK, EO 등)를 바탕으로 제2 게이트 제어신호(VST, GCLK1 내지 GCLK4, EVEN, ODD 등)을 생성할 수 있다.
VDDH, HVDD 및 VSSH는 도 4에 도시한 바와 같이, 감마전압 생성부(230)로 공급되어 다수의 감마전압(GMA1 내지 GMA6)을 생성하기 위한 기준전압으로 사용될 수 있다. 예컨대, HVDD는 VSSH와 VDDH 사이의 반인 전압값을 가질 수 있다. VSSH는 0V나 이보다 더 낮은 전압일 수 있다. VDDH는 예컨대 12V일 수 있지만, 이에 대해서는 한정하지 않는다.
감마전압 생성부(230)는 HVDD와 VDDH 사이의 전압을 분배하여 고계조 범위의 다수의 감마전압(GMA1, GMA2, GMA3)을 생성하고, VSSH와 HVDD 사이의 전압을 분배하여 저계조 범위의 다수의 감마전압(GMA4, GMA5, GMA6)을 생성할 수 있다. 도면에는 고계조 범위의 감마전압(GMA1, GMA2, GMA3) 및 저계조 범위 각각의 감마전압(GMA4, GMA5, GMA6) 각각은 3개이지만, 이는 설명의 편의를 위한 것으로서 표시패널(100)의 사용 용도나 패널 사이즈에 따라 감마전압의 개수는 얼마든지 변형 가능하다.
예컨대, 화상 표시를 위해 8비트 디지털 데이터 신호가 사용되는 경우, 저계조 범위는 0계조 내지 127계조이고 고계조 범위는 128계조 내지 256계조일 수 있다. 예컨대, 화상 표시를 위해 10비트 디지털 데이터 신호가 사용되는 경우, 저계조 범위는 0계조 내지 511계조이고 고계조 범위는 512계조 내지 1024계조일 수 있다. 따라서, 화상 표시를 위해 사용되는 데이터 신호의 비트수에 따라 저계조 범위와 고계조 범위는 얼마든지 변형 가능하다.
메모리(220)는 PCB(200)의 일측에 실장되어 표시패널(100)을 구동하는데 필요한 각종 정보나 외부로부터 제공된 화상 데이터를 저장할 수 있다.
메모리(220)는 읽기/쓰기가 가능한 EEPROM일 수 있다. 한편, 메모리(220)와 별도로 읽기만 가능한 ROM 또한 PCB(200) 상에 실장될 수 있다.
PCB(200)가 COF(400)를 매개로 표시패널(100)에 연결되지 않을 때에는 PCB(200) 상에 실장된 메모리(220)는 읽기/쓰기가 가능한 생태가 유지되어, 필요에 따라 메모리(220)에 정보를 저장시킬 수 있으므로, 작업자에 의해 메모리(220)에 필요한 정보가 저장될 수 있다.
이에 반해, PCB(200)가 COF(400)를 매개로 표시패널(100)에 연결되는 경우, 작업자에 의해 메모리(220)의 정보가 더해지거나 삭제되지 않도록 하기 위해 메모리(220)가 쓰기 금지로 설정되어야 한다.
이러한 쓰기 금지의 설정을 위해 메모리(220)에 하이 레벨의 쓰기 금지 신호가 공급될 수 있다.
본 발명에서는 쓰기 금지 신호를 별도로 생성하는 대신 기존에 사용 중인 전원전압을 쓰기 금지 신호로 사용하여 해당 전원전압이 메모리(220)로 인가되어 메모리(220)가 쓰기 금지로 설정되도록 한다. 이에 따라, 본 발명은 별도로 쓰기 금지 신호를 생성하기 위한 회로 구성이 필요하지 않아 비용이 절감되고 쓰기 금지 신호를 생성하는 별도의 회로가 차지하는 PCB(200)의 영역에 대신 다른 기능을 위한 회로를 실장하여 사용하도록 하여, PCB(200)의 활용성을 증진시킬 수 있다. 또한, COF(400)의 2개의 단자가 별도의 회로에서 생성된 쓰기 금지 신호의 경유를 위해 사용될 필요가 없으므로, COF(400)의 단자의 여유를 두어 필요시 다른 기능을 위한 신호의 입출력 단자로 활용할 수 있어 COF(400)의 활용성을 증진시킬 수 있다.
게이트 구동회로(300)는 하부 기판(110) 상의 일측 상에 형성될 수 있다. 게이트 구동회로(300)는 각 화소(P)와 함께 반도체 공정을 이용하여 형성될 수 있다. 즉, 게이트 구동회로(300)는 하부 기판(110) 상에 내장될 수 있다.
게이트 구동회로(300)는 타이밍 제어부(210)로부터 생성되어 COF(400)를 경유한 게이트 제어신호를 바탕으로 게이트 신호를 생성하여 표시패널(100)의 게이트 라인(GL)으로 순차적으로 공급할 수 있다.
구체적으로, 게이트 구동회로(300)는 다수의 쉬프트 레지스터(미도시)를 포함할 수 있다.
쉬프트 레지스터는 레벨 쉬프터에서 공급된 제2 게이트 제어신호(VST, GCLK1 내지 GCLK4, EVEN, ODD 등)를 바탕으로 게이트 하이전압(VGH)와 게이트 로우전압(VGL) 중 하나를 선택하여 해당 게이트 라인(GL)으로 공급할 수 있다. 예컨대, 게이트 하이전압(VGH)는 제1 내지 제4 클럭신호(GCLK1 내지 GCLK4) 중 어느 하나로서, 화소(P)의 박막트랜지스터를 턴온시키기 위한 턴온전압일 수 있다. 게이트 로우전압(VGL)은 VSSH이거나 이 보다 더 낮으며, 화소(P)의 박막트랜지스터를 턴오프시키기 위한 턴오프전압일 수 있다. VSSH는 나중에 설명될 감마전압 생성을 위한 제3 기준전압이다.
다수의 COF들(400)의 일측은 PCB(200)의 일측과 전기적으로 연결되고, 타측은 표시패널(100)과 전기적으로 연결될 수 있다.
설명의 편의를 위해 3개의 COF들(400)이 도시되고 있지만, 그 이상의 COF들이 구비될 수도 있다.
COF(400)의 일측은 다수의 단자들이 구비되고, PCB(200)의 일측 또한 다수의 단자들이 구비되어, COF(400)의 일측의 단자들과 PCB(200)의 일측의 단자들이 서로 대응되도록 본딩 처리될 수 있다.
각 COF(400) 상에 데이터 구동회로(410)가 실장될 수 있다. 데이터 구동회로(410)에 할당된 핀은 COF(400) 상에 구비된 단자들에 전기적으로 연결될 수 있다. 데이터 구동회로(410)의 핀 수보다 COF(400) 상에 구비된 단자의 개수가 더 많도록 설계하여 만일의 상황에 대비하기 위한 더미 단자가 COF(400) 상에 구비될 수도 있지만, 이에 대해서는 한정하지 않는다.
본 발명에 따르면, COF(400)의 단자들 중 어느 하나의 단자로부터 출력되는 전원전압이 메모리(220)의 쓰기 금지 신호로 사용될 수 있다.
쓰기 금지 신호로 사용하기 위한 전원전압은 다수의 COF들(400) 중 어느 하나의 COF(400)의 입력단자로 입력된 후 버퍼를 경유하여 COF(400)의 출력단자로부터 출력될 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 다수의 COF들(400) 중 어느 하나의 COF(400)의 입력단자로 입력된 후 버퍼를 경유하여 COF(400)의 어느 하나의 단자로부터 출력되는 전원전압은 감마전압을 생성하기 위한 기준전압(HVDD)(도 2)이나 다수의 감마전압(GMA1 내지 GMA6) 중 어느 하나의 감마전압, 예컨대 제3 감마전압(GMA3)(도 3)일 수 있지만, 이에 대해서는 한정하지 않는다.
이하에서 위에 언급된 COF(400)의 어느 하나의 단자로부터 출력되는 전원전압을 보다 상세히 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 표시장치를 도시한 회로도이다.
제1 실시예에 따른 표시장치에서 도 1과 관련하여 설명된 개시 내용과 동일한 구성, 형상 또는 배치에 대한 설명은 생략하기로 한다.
도 2를 참조하면, COF(400) 상에 다수의 단자들(420, 422, 424, 426)이 구비될 수 있다. COF(400) 상의 단자들(420, 422, 424, 426) 중 적어도 일부 단자들은 데이터 구동회로(410)에 전기적으로 연결될 수 있다. 이들 단자들(420, 422, 424, 426) 중 제1 단자(420)는 제1 기준전압이 입력되기 위한 입력 단자로 할당되고, 제2 단자(422)는 제2 기준전압이 입력되기 위한 입력 단자로 할당되고, 제3 단자(424)는 상기 제3기준전압이 출력되기 위한 출력 단자로 할당될 수 있다. 아울러, 이들 단자들(420, 422, 424, 426) 중 제4 단자(426)는 제3 기준전압이 입력되기 위한 입력 단자로 할당될 수 있다.
인쇄회로기판(200)은 전원전압 생성부(215)와 메모리(220)를 포함할 수 있다.
전원전압 생성부(215)는 예컨대, 제1 내지 제3 기준전압을 생성할 수 있다. 제1 기준전압은 COF(400)의 제1 단자(420)으로 입력되고, 제2 기준전압은 COF(400)의 제2 단자(422)로 입력되며, 제3 기준전압은 COF(400)의 제3 단자(424)로 입력될 수 있다.
여기서, 도 4에 도시한 바와 같이, 제1 기준전압은 VDDH로서, 상위 기준전압이고, 제3 기준전압은 VSSH로서, 하위 기준전압이다. 제2 기준전압은 HVDD로서, 상위 기준전압과 하위 기준전압 사이의 중간값인 중간 기준전압일 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 제1 기준전압(VDDH)은 12V이고, 제2 감마 기준 전압은 6V이며, 제3 기준전압은 VSSH로서, 0V일 수 있지만, 이에 대해서는 한정하지 않는다.
제2 단자(422)와 데이터 구동회로(410)의 대응하는 핀은 특정 신호 라인(430)으로 전기적으로 연결될 수 있다. 특정 신호 라인(430) 상에 노드(n)가 설정되고, 이 노드(n)와 제3 단자(424) 사이에 버퍼(428)가 배치될 수 있다. 버퍼(428)는 제2 단자(422)로 입력되는 제2 기준전압(HVDD)을 안정화시키는 한편 제2 기준전압(HVDD)을 일시적으로 저장시키는 역할을 한다. 제2 단자(422)로 입력되는 제2 기준전압(HVDD)은 버퍼(428) 및 제3 단자(424)를 경유하여 출력될 수 있다. 도시되지 않았지만, PCB(200) 상의 특정 회로에서는 제2 단자(422)로 입력되어 제3 단자(424)로 출력되는 제2 기준전압(HVDD)의 전압 변동을 고려하여 PCB(200)와 COF(400)가 신뢰성 있게 연결되었는지를 체크할 수 있다.
제1 실시예에 따르면, 제3 단자(424)로 출력되는 제2 기준전압(HVDD)이 메모리(220)로 공급되기 위한 쓰기 금지 신호로 사용될 수 있다. 즉, 제3 단자(424)로 출력되는 제2 기준전압(HVDD)은 메모리(220)의 특정 핀으로 입력되고, 메모리(220)는 특정 핀으로 입력되는 제2 기준전압(HVDD)을 바탕으로 쓰기 금지 기능을 설정시킬 수 있다.
이때, 메모리(220)는 특정 핀으로 입력되는 제2 기준전압(HVDD)을 쓰기 금지 신호로 인지하기 위해서는 제2 기준전압(HVDD)이 메모리(220)에 설정된 쓰기 금지 신호의 하이 레벨과 동일하거나 이에 근접해야 한다.
만일 제2 기준전압(HVDD)이 메모리(220)에 설정된 쓰기 금지 신호의 하이 레벨과 상이한 경우, 쓰기 금지 신호의 하이 레벨에 근접해지도록 제2 기준전압(HVDD)이 조정되도록 전압 조절부가 구비될 수 있다.
전압 조절부의 일 예로서, 제3 단자(424)에 연결되어 PCB(200) 상에 구비된 특정 신호 라인(432)과 메모리(220)의 특정 핀 사이에 연결되는 저항기(R)가 사용될 수 있다. 저항기(R)는 고정 저항기이거나 가변 저항기일 수 있다. 저항기(R)에 의해 제2 기준전압(HVDD)이 쓰기 금지 신호와 일치되도록 작아질 수 있다.
예컨대, 제2 기준전압(HVDD)이 메모리(220)에 설정된 쓰기 금지 신호의 하이 레벨보다 큰 경우, 저항기(R)에 의해 제2 기준전압(HVDD)이 작게 조정되어 쓰기 금지 신호의 하이 레벨에 근접될 수 있다.
도시되지 않았지만, 제2 기준전압(HVDD) 대신에 제1 기준전압(VDDH) 또는 제3 기준전압(VSSH)이 메모리(220)로 공급될 쓰기 금지 신호로 사용될 수도 있다. 예컨대, 제1 기준전압(VDDH)이 메모리(220)로 공급될 쓰기 금지 신호로 사용되는 경우, 제1 단자(420)에 연결되어 PCB(200) 상에 구비된 특정 신호 라인과 메모리(220)의 특정 핀 사이에 저항기가 연결될 수 있다.
전압 조절부의 다른 예로서, 제3 기준전압(VSSH)이 메모리(220)로 공급될 쓰기 금지 신호로 사용되는 경우, 제3 단자(424)에 연결되어 PCB(200) 상에 구비된 특정 신호 라인과 메모리(220)의 특정 핀 사이에 연결되는 승압기가 사용될 수 있다. 승압기에 의해 제2 기준전압(VSSH)이 쓰기 금지 신호와 일치되도록 커질 수 있다.
이상과 같이, 저항기(R)나 승압기와 같은 전압 조절부에 의해 기준 전압을 쓰기 금지 신호와 일치되도록 조절됨으로써, 메모리에서 쓰기 금지 신호로 용이하게 인지할 수 있다.
제1 실시예에 따르면, 다수의 감마전압을 생성하는데 사용되는 다수의 기준전압(VDDH, HVDD, VSSH) 중 어느 하나의 기준전압(HVDD)이 메모리(220)의 쓰기 금지 설정을 위한 쓰기 금지 신호로 사용될 수 있다. 이에 따라, 본 발명은 별도로 쓰기 금지 신호를 생성하기 위한 회로 구성이 필요하지 않아 비용이 절감되고 쓰기 금지 신호를 생성하는 별도의 회로가 차지하는 PCB(200)의 영역에 대신 다른 기능을 위한 회로를 실장하여 사용하도록 하여, PCB(200)의 활용성을 증진시킬 수 있다. 또한, COF(400)의 2개의 단자가 별도의 회로에서 생성된 쓰기 금지 신호의 경유를 위해 사용될 필요가 없으므로, COF(400)의 단자의 여유를 두어 필요시 다른 기능을 위한 신호의 입출력 단자로 활용할 수 있어 COF(400)의 활용성을 증진시킬 수 있다.
도 3은 본 발명의 제2 실시예에 따른 표시장치를 도시한 회로도이다.
제2 실시예에 따른 표시장치에서 도 1과 관련하여 설명된 개시 내용과 동일한 구성, 형상 또는 배치에 대한 설명은 생략하기로 한다.
도 3을 참조하면, COF(400) 상에 다수의 단자들(441 내지 446)이 구비될 수 있다. COF(400) 상의 단자들(441 내지 446) 중 적어도 일부 단자들은 데이터 구동회로(410)에 전기적으로 연결될 수 있다.
PCB(200) 상에 감마전압 생성부(230)가 배치될 수 있다. 감마전압 생성부(230)는 도 4에 도시한 바와 같이 제1 내지 제3 기준전압(VDDH, HVDD, VSSH)를 바탕으로 제1 내지 제6 감마전압(GMA1 내지 GMA6)을 생성할 수 있다.
감마 생성부로부터 생성된 제1 내지 제6 감마전압(GMA1 내지 GMA6)은 COF(400)의 대응하는 단자들(441 내지 446)로 입력되어 데이터 구동회로(410)로 공급될 수 있다.
구체적으로, COF(400) 상의 제1 단자(441)는 제1 감마전압(GMA1)이 입력되기 위한 입력 단자로 할당되고, 제2 단자(442)는 제2 감마전압(GMA2)이 입력되기 위한 입력 단자로 할당되며, 제3 단자(443)는 제3 감마전압(GMA3)이 입력되기 위한 입력 단자로 할당될 수 있다. 아울러, 제4 단자(444)는 제4 감마전압(GMA4)이 입력되기 위한 입력 단자로 할당되고, 제5 단자(445)는 제5 감마전압(GMA5)이 입력되기 위한 입력 단자로 할당되며, 제6 단자(446)는 제6 감마전압(GMA6)이 입력되기 위한 입력 단자로 할당될 수 있다.
따라서, 제1 내지 제6 감마전압(GMA1 내지 GMA6)은 COF(400)의 제1 내지 제6 단자(441 내지 446)를 경유하여 데이터 구동회로(410)로 입력될 수 있다.
한편, COF(400) 상의 제1 내지 제6 단자(441 내지 446)로 입력되는 제1 내지 제6 감마전압(GMA1 내지 GMA6) 중 어느 하나의 감마전압이 메모리(220)로 공급될 쓰기 금지 신호로 사용될 수 있다.
예컨대, COF(400) 상의 제3 단자(443)로 입력되는 제3 감마전압(GMA3)이 메모리(220)로 공급될 쓰기 금지 신호로 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
COF(400) 상의 제3 단자(443)와 데이터 구동회로(410)의 특정 핀 사이에 특정 신호 라인(472)이 배치되고, 특정 신호 라인(472) 상에 노드(n)가 설정될 수 있다. 이러한 경우, 노드(n)와 제7 단자(450) 사이에 버퍼(460)가 배치될 수 있다. 제7 단자(450)는 제3 단자(443)로 입력되는 제3 감마전압(GMA3)을 PCB(200) 상으로 출력시키기 위한 출력 단자일 수 있다. 버퍼(460)는 제3 단자(443)로 입력되는 제3 감마전압(GMA3)을 안정화시키는 한편 제3 감마전압(GMA3)을 일시적으로 저장시키는 역할을 한다. 제3 단자(443)로 입력되는 제3 감마전압(GMA3)은 버퍼(460) 및 제7 단자(450)를 경유하여 출력될 수 있다. 도시되지 않았지만, PCB(200) 상의 특정 회로에서는 제3 단자(443)로 입력되어 제7 단자(450)로 출력되는 제3 감마전압(GMA3)의 전압 변동을 고려하여 PCB(200)와 COF(400)가 신뢰성 있게 연결되었는지를 체크할 수 있다. 한편, 제7 단자(450)로 출력되는 제3 감마전압(GMA3)은 버퍼(460)에 의해 안정화되므로, 이 제3 감마전압(GMA3)을 다른 감마전압, 예컨대 제4 내지 제6 감마전압(GMA4 내지 GMA6)을 생성하기 위한 기준전압으로 사용할 수도 있지만, 이에 대해서는 한정하지 않는다.
제7 단자(450)는 PCB(200) 상에 형성된 특정 신호 라인(474)에 연결되어, 제3 단자(443)로 입력되어 버퍼(460) 및 제7 단자(450)를 경유하여 제3 감마전압(GMA3)이 PCB(200) 상의 특정 신호 라인(474)으로 출력될 수 있다.
제2 실시예에 따르면, 제3 단자(443)를 통해 데이터 구동회로(410)으로 입력되는 한편 버퍼(460)를 경유하여 제7 단자(450)로 출력되는 제3 감마전압(GMA3)을 메모리(220)로 공급시켜 메모리(220)의 쓰기 금지 신호로 사용할 수 있다. 제7 단자(450)로부터 PCB(200) 상의 특정 신호 라인(472)으로 출력된 제3 감마전압(GMA3)은 메모리(220)의 특정 핀으로 공급되고, 메모리(220)는 해당 특정 핀으로 입력되는 제3 감마전압(GMA3)을 쓰기 금지 신호로 인지하여 쓰기 금지 기능을 설정시킬 수 있다.
다수의 감마전압(GMA1 내지 GMA6) 중 쓰기 금지 신호와 동일하거나 근접한 감마전압이 메모리(220)로 공급될 쓰기 금지 신호로 사용될 수 있다.
만일 메모리(220)로 공급될 쓰기 금지 신호로 사용되는 감마전압이 쓰기 금지 신호와 상이한 경우, 해당 감마전압은 쓰기 금지 신호의 하이 레벨과 동일하거나 근접하도록 조정 되도록 전압 조절부가 구비될 수 있다.
전압 조절부의 일 예로서, 도 3에 도시한 바와 같이 저항기(R)가 사용될 수 있다.
만일 메모리(220)로 공급될 쓰기 금지 신호로 사용되는 감마전압이 쓰기 금지 신호의 하이 레벨보다 큰 경우, 쓰기 금지 신호의 하이 레벨에 근접하도록 저항기(R)에 의해 해당 감마전압이 작게 조정될 수 있다. 저항기(R)는 PCB(200) 상의 특정 신호 라인(474)와 메모리(220)의 특정 핀 사이에 연결될 수 있다. 저항기(R)는 고정 저항기이거나 가변 저항기일 수 있다.
전압 조절부의 다른 예로서, 도시되지 않은 승압기가 사용될 수 있다. 만일 메모리(220)로 공급될 쓰기 금지 신호로 사용되는 감마전압이 쓰기 금지 신호의 하이 레벨보다 작은 경우, 쓰기 금지 신호의 하이 레벨에 근접하도록 승압기에 의해 해당 감마전압이 크게 조정될 수 있다.
이상과 같이, 저항기(R)나 승압기와 같은 전압 조절부에 의해 기준 전압을 쓰기 금지 신호와 일치되도록 조절됨으로써, 메모리에서 쓰기 금지 신호로 용이하게 인지할 수 있다.
제2 실시예에 따르면, 감마전압 생성부로부터 출력되는 다수의 감마전압(GMA1 내지 GMA6) 중 어느 하나의 감마전압이 메모리(220)의 쓰기 금지 설정을 위한 쓰기 금지 신호로 사용될 수 있다. 이에 따라, 본 발명은 별도로 쓰기 금지 신호를 생성하기 위한 회로 구성이 필요하지 않아 비용이 절감되고 쓰기 금지 신호를 생성하는 별도의 회로가 차지하는 PCB(200)의 영역에 대신 다른 기능을 위한 회로를 실장하여 사용하도록 하여, PCB(200)의 활용성을 증진시킬 수 있다. 또한, COF(400)의 2개의 단자가 별도의 회로에서 생성된 쓰기 금지 신호의 경유를 위해 사용될 필요가 없으므로, COF(400)의 단자의 여유를 두어 필요시 다른 기능을 위한 신호의 입출력 단자로 활용할 수 있어 COF(400)의 활용성을 증진시킬 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
100: 표시패널
200: PCB
210: 타이밍 제어부
220: 메모리
230: 감마전압 생성부
300: 게이트 구동회로
400: COF
410: 데이터 구동회로

Claims (12)

  1. 메모리, 및 다수의 감마전압을 생성하는 감마전압 생성부를 포함하는 인쇄회로기판; 및
    상기 인쇄회로기판과 접속되기 위한 다수의 단자, 구동회로, 및 상기 다수의 단자 중 하나의 일 단자와 다른 하나의 타 단자 사이에 배치된 버퍼를 포함하는 필름을 포함하고,
    상기 다수의 단자는 상기 감마전압 생성부에서 생성된 다수의 감마전압 중 하나의 감마 전압이 경유해서 상기 구동회로로 입력되도록 각각의 입력 단자로 할당되며,
    다수의 감마전압 중 하나의 감마 전압은 상기 메모리를 쓰기 금지시키기 위한 쓰기 금지 신호로 사용되며,
    상기 쓰기 금지 신호로 사용되는 상기 하나의 감마전압은
    상기 다수의 단자 중 하나의 일 단자로 입력된 후 상기 필름의 버퍼를 경유해서 상기 다른 하나의 타 단자로 출력됨으로써, 상기 인쇄회로기판과 상기 필름이 연결될 때 상기 타 단자로부터의 감마전압이 저항기 및 승압기 중 어느 하나인 전압 조절부를 통해서 상기 메모리로 공급되는 표시장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 하나의 감마전압은 상기 쓰기 금지 신호의 하이 레벨에 근접한 표시장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020140191616A 2014-12-29 2014-12-29 표시장치 KR102278329B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140191616A KR102278329B1 (ko) 2014-12-29 2014-12-29 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140191616A KR102278329B1 (ko) 2014-12-29 2014-12-29 표시장치

Publications (2)

Publication Number Publication Date
KR20160082730A KR20160082730A (ko) 2016-07-11
KR102278329B1 true KR102278329B1 (ko) 2021-07-16

Family

ID=56499399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140191616A KR102278329B1 (ko) 2014-12-29 2014-12-29 표시장치

Country Status (1)

Country Link
KR (1) KR102278329B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965593B1 (ko) * 2003-12-16 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치
KR101309371B1 (ko) * 2006-06-30 2013-09-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101649232B1 (ko) * 2009-12-21 2016-08-30 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101609110B1 (ko) * 2009-12-24 2016-04-06 엘지디스플레이 주식회사 액정 표시 장치와 그의 구동 방법 및 제조 방법
KR20130046680A (ko) * 2011-10-28 2013-05-08 엘지디스플레이 주식회사 표시장치
KR102050441B1 (ko) * 2012-12-31 2020-01-08 엘지디스플레이 주식회사 표시 장치용 메모리 인터페이스 장치 및 방법

Also Published As

Publication number Publication date
KR20160082730A (ko) 2016-07-11

Similar Documents

Publication Publication Date Title
KR102505897B1 (ko) Oled 표시패널
US9390680B2 (en) Liquid crystal display device
CN100510865C (zh) 液晶显示装置及其驱动方法
KR102170556B1 (ko) 표시장치 및 그 구동방법
US9941018B2 (en) Gate driving circuit and display device using the same
US20100201698A1 (en) Method of controlling timing signals, timing control apparatus for performing the method and display apparatus having the apparatus
US20150187427A1 (en) Memory protection circuit and liquid crystal display including same
US10008143B2 (en) Scan driver
US10467978B2 (en) Display device and method for driving the same
US10127874B2 (en) Scan driver and display device using the same
KR20140134532A (ko) 액정표시장치 및 이의 클록신호 발생회로
KR101609110B1 (ko) 액정 표시 장치와 그의 구동 방법 및 제조 방법
US10062348B2 (en) Scan driver and display having scan driver
KR102238637B1 (ko) 표시장치
KR20080074303A (ko) 표시 장치의 구동 장치 및 방법
US9672786B2 (en) Method of driving a display panel, display panel driving apparatus for performing the method and display apparatus including the display panel driving apparatus
KR102278329B1 (ko) 표시장치
KR20130046680A (ko) 표시장치
KR102306988B1 (ko) 표시장치
KR102149752B1 (ko) 메모리 제어회로 및 이를 포함하는 액정표시장치
KR102316559B1 (ko) 표시 모듈 및 표시 장치
KR102481897B1 (ko) 표시장치 및 그 구동방법
KR102148488B1 (ko) 표시장치의 전원회로
KR20140046930A (ko) 리셋회로를 포함하는 액정표시장치
US20240242656A1 (en) Power supply circuit, driving method thereof, printed circuit board, display module, and display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant